TWI248642B - Method and apparatus for fabricating semiconductor device - Google Patents
Method and apparatus for fabricating semiconductor device Download PDFInfo
- Publication number
- TWI248642B TWI248642B TW093134416A TW93134416A TWI248642B TW I248642 B TWI248642 B TW I248642B TW 093134416 A TW093134416 A TW 093134416A TW 93134416 A TW93134416 A TW 93134416A TW I248642 B TWI248642 B TW I248642B
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor substrate
- film
- forming
- reverse side
- btbas
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
-
- H10P70/56—
-
- H10P14/416—
-
- H10P14/6522—
-
- H10P32/1414—
-
- H10P32/171—
-
- H10P50/283—
-
- H10P72/72—
-
- H10P72/7606—
-
- H10P72/78—
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
- Weting (AREA)
- Formation Of Insulating Films (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
1248642 九、發明說明: 【發明所屬之技術領域】 本發明係關於一種用於製造半導體裝置的方法和設 備,且尤其是本發明係關於一種於半導體製造過程中防止 半導體基板反面產生顆粒的技術。 【先前技術】 傳統上,用來作為蝕刻阻絕膜(stop film)的siN膜或類 似者,是使用二氯矽烷(SiH/l2)、單矽烷(SiHd或是二矽烷 (ShH6)與氨氣(NH3)作為原料氣體,並在約為75〇〇c的製程 中藉由低壓CVD方法形成(LP-SiN膜)。然而,裝置要能滿 足日益增高的設計與規格需求,以回應裝置之高密度化與 微細化已經是必要的。特別地,因為摻雜物必須為淺接合, 以回應高速的電路操作,因此需要降低熱預算。 前述趨勢導致使用三丁基胺基矽烷(BTBAS)作為原 料的SlN膜(BTBAS_S】N薄膜)的應用,其可在等於或低於 6〇(TC的溫度下形成於LLD側壁膜上,或是形成於接點窗蝕 刻阻絕膜上(未審查日本專利申請案第2〇〇1_23〇248號之公
開公報)。 A 傳統的晶圓反面結構可參照圖1 6來說明,其中參考符 號1 60表示作為半導體基板的石夕基板,參考符號1 61表示 上禮封氧化膜(back seai oxide film) 161,而參考符號夺 示 BTBAS-SiN 薄膜。 、 在石夕基板1 60的反面上形成SlN薄膜〗62作為後表面 > (rear-surface)阻障層,以防止矽基板16〇的反面被配線步驟 1248642 中用以形成配線的Cu污染。 傳統MOS電晶體的製造流程可參照圖工7說明。$ $ 驟S101中’於矽基板上形成元件隔離部。在步驟請乂 形成電晶體。在步驟S103中,形成内層隔離膜。在步驟S104 中’進行第-配線的微影。在步驟S1G5中,進行配線 步驟S 1 06中,清潔石夕基板的反面。在步驟S 1 〇7中" 第二配線的微影。第三配線及其後的仃 行。 相冋方式進 與LP-SlN膜相比,BTBAS_SiN膜162是相當弱的 此’當以靜電夾盤或真空夾盤固定晶圓時,吼 的夾盤可能會使在晶圓反面上的BTBAS_S1N膜丨 面 =龜裂可能會到達為,基板16〇之基底的上密封氧: 結果,龜裂引起的 之後的微影步驟(步驟 落在置於接近晶圓匣盒 產生不利於晶圓的顆粒 BTBAS-SiN膜162之碎片可能會在 S1〇4)中從晶圓反面剝落,並且掉 下方中的晶圓_L,而此碎片可能會 此外’當使用以氫說酸為主的試劑的清潔步驟(步 :1〇6)被包含在配線步驟(步驟sl〇5)與微影步驟(二 ▲ 7 )之間日守,基底的氧化膜會被經由反面產生的龜列 參透進入的化學物品姓刻掉。ΒΤΒΜ膜162二 離開。所移除的碎片會掉落在置於接 粒。方中的晶圓上,且可能會產生不利於晶圓的 1248642 【發明内容】 依據本發明,一種用於製造半導體铲 用於在半導體基板上形成閘極之多 驟; 置的方法,包括: 晶石夕膜之第一步 用於在形成該多晶石夕膜之你 夕曰曰7膜之後,移除形成於該半導體基 板反面之多晶石夕膜之第二步驟; 用於在該半導體基板上形成偏移隔離層之氧化膜之第 三步驟; 用於在5亥半導體基板上形成為側壁與襯裡中至少一個 之BTBAS-SiN膜之第四步驟; 用於移除所有形成於該半導體基板反面上之 BTBAS-SiN薄膜與氧化膜並暴露該半導體基板之反面之第 五步驟;以及 用方、在暴滅反面之後,藉由晶圓處理機處理製程中之 半導體基板或傳送該半導體基板之第六步驟。 依據一較佳具體實例,於第二步驟中,於形成閘極之 多晶矽膜的同時,移除形成於半導體基板反面上之多晶矽 薄膜。 依據一較佳具體實例,於第五步驟中,於形成 BTBAS SiN膜與作為偏移隔離層之氧化膜之同時,移除形 成於半導體基板反面上的所有BTBAS-SiN膜與氧化膜,藉 此暴露半導體基板之反面。 依據一較佳具體實例,於第六步驟中,該晶圓處理機 為靜電夾盤或真空夾盤。 7 1248642 依據本發明,腺;^ ^ 將+導體基板反面上的BTBAS-SiN膜與 氣化族完全移险,、;4 '、 藉此暴露出半導體基板的反面,如此 复=避免在後續步驟中從半導體基板之反面上生成顆粒, 好屯失盤或真空失盤是用來處理或傳送晶圓。如此- ,可製造出穩定的電晶體。 【貫施方式】 本發明較佳具體實例之詳細說明 第一具體實例 本务明較佳具體實例之細節將參考圖示說明如下。 第一具體實例 依據本發明第一較佳具體實例之用於製造半導體裝置 的方法將參考圖1、2Α及2Β來說明。 依據第具體貫例,其將低溫βτβα^ν膜施用到製 私中’如目1所示’形成低溫BTBAS_siN膜作為概裡,以 減少熱預#,然後,將作為半導體基板之晶圓反面上之低 溫^ BTBAS-SiN膜完全移除。 移除之結果為在形成内層隔離層或類似物的例子中, 可防止在後續使用靜電夹盤或真空夾盤傳送晶圓的步驟 中,從晶圓反面產生顆粒,其使得可製造出穩定的電晶體。 參照前述圖示,在步驟S1中,將2〇〇 nm的多晶矽, 以低壓CVD方法、經由閘極氧化膜4沈積在為半導體基板 之例子的石夕基板(晶圓)2上,藉此形成閘極之多晶石夕膜$。 膜形成之溫度設定於620。(:至650°C之間。 在步驟S2中,將形成閘極的多晶矽膜5之同時形成於 1248642 石夕基板2反面上之多晶矽膜移除。 在步驟S3中,沈積由HT〇(高溫氧化膜)與Μ叫四 乙基正石夕酸鹽)製成之氧化膜作為金屬光罩(had —,以 形成具有低密度摻雜汲極(LDD)結構之偏移隔離層7。 在步驟S4中’藉由光學微影技術與乾㈣技術細微地 處理閘極。 在步驟S 5中,形成偏移隔離層7。 ^沈積偏移隔離層7之氧化臈之前,矽基板2的反面 上可能形成上密封氧化膜與TE〇s氧化膜。 在步驟S6,沈積50_60疆的ΒΤβ格_膜,以作為側 壁8 m微影與乾㈣,卩如同前述相时式形成閉 極BTBAS-SiN膜之沈積溫度設定在58(rc至6〇〇。〇之間。 在步驟S7,於矽化鈷步驟中選擇性地形成矽化鈷6, 並沈積30-4〇nm的BTBAS-SlN薄膜作為襯裡9。 在歹驟S8,BTBAS-SiN膜的沈積溫度設定在58(rc至 600QC之間。 圖2A顯示以前述步驟所得之晶圓1。 參照圖2A中的參考符號,2表示矽基板,3表示可電 ^離各別兀件之元件隔離部,4表示MOS電晶體之閘極氧 化膜’ 5表示由多晶矽膜形成之閘極,6表示矽化鈷,7表 不偏私離層’ 8表示側壁,9表示襯裡,以及24表示形 成源極/沒極之擴散層。 表不從上密封氧化膜、TEOS氧化膜、以及偏移隔離 層氧化膜形成的反面氧化膜,而丨丨表示當形成側壁8和襯 1248642 '的同蚪,形成於矽基板2反面上的BTBAS-SiN膜。 在步‘ S9,對矽基板2反面進行使用磷酸沸液(熱磷 1 60 C )或氫氟酸(49% )之儲存溶液或的溼蝕刻製 ^藉以移除BTBAS-SlNm u與反面氧化膜1G兩者,並 出矽基板2的反面,暴露的狀態如圖2B所示。 ψ由於實施前述步驟,即使是在後續形成内層隔離層之 >類的例子中使用靜電夾盤或真空夹盤處理或傳送晶圓的步 。制,也可防止從矽基板2的反面產生顆粒。於前述狀態 可製造穩定的Μ 0 S電晶體。 弟一具體貫例 以下說明依據本發明第二較佳具體實例之製造半導體 裝置的方法。 於第一具體實例敘述的步驟S1_S8亦於第二具體實例 勺方法中貝轭,然而,在之後的步驟,假使只有 膜Π被移除的第-具體實例中叫吏Cu從石夕基板2的反面 擴散,藉此對MOS電晶體的效能產生不利影響。 不像第一具體實例的製造方法,第二具體實例的特徵 是在於藉由使用磷酸沸液(熱磷酸)(16〇°C )或氫氟酸(49%) 之儲存溶液的溼蝕刻製程,只有BTBAS_siN膜1丨從矽基 板2反面移除,而保留反面氧化膜1〇作為在架線步驟中防 止Cii從石夕基板2反面擴散的阻障層。由於實施前述步驟, 即使在後續形成内層隔離膜之類的例子中使用靜電夹盤或 真空夾盤進行處理或傳送晶圓的步驟中,可防止從石夕晶圓2 反面產生顆粒,亦可防止Cu從矽晶圓2反面擴散,以製造 10 1248642 出知定的]ViOS電晶體。 第三具體實例 依據本發明第三具體實例之^ ^ ^ ^ ^ ^ ^ ^ ^ ^ 參照圖3,4及16說明。 置的方㈣ 在步驟S11,沈積閘極多晶矽膜5。 在步驟S12-S17,不移除矽基板 U,並後—&、, 伋2反面上的多晶矽膜 I進订與丽述步驟S3-S8相同的步驟。 U。在步驟S18中,移除"基板2反面上的― 表干f/Α中的參考符號,1Ga表示上密封氧化膜,12 ::…夕膜’而10b表示反面氧化膜(由τ 偏移隔離層氧化膜所形成)。 虱化膜一 在步驟S 1 9中,甜石々| 4c 〇 (熱磷酸)(16〇^Λ 反面進行使用鱗酸彿液 刻f程(16二 酸(49%)之儲存溶液的㈣ 4 ’以移除反面氧化膜⑽,並暴露出如圖 β中所不的多晶矽膜12。 在依據第三具體實例移除BTBAS_SiNm η中, btbas_SiN^ u與反面氧㈣⑽被選㈣ ^ ”氣有較尚的蝕刻阻力,因而可保留多晶 矽朕12和上密封氧化膜1〇a。 第四具體實例 …本發明第四具體實例將參照圖5,6及16說明。圖6a 為形成閘極之後晶圓的剖視圖。圖6B為移除矽基板反面上 的BTBAS-S】膜及類似物之後的晶圓剖視圖。 1248642 在第四具體實例中,使用非結晶Sl形成閘極5。在依 據第二具體實例的製造方法中,使用氫氟酸移除矽基板2 反面上的BTBAS-SiN膜1丨時,氫氟酸會滲透過暴露的多 晶矽膜10b,而上密封氧化膜i〇a便因此被蝕刻並破裂成碎 片’結果,移除的碎片會不利地產生顆粒。 因此,依據第四具體實例,將矽基板2反面上的 BTBAS-S:iN膜12移除,使得矽基板2反面上的非結晶Si 膜13被暴露出。因此,可防止氫氟酸滲透,藉此防止顆粒 的產生。 在圖5所示的步驟S21中,沈積閘極非結晶以6。其後 的步驟S22-S28與步驟S3-S9相同。 第五具體實例 依據本發明第五具體實例之製造半導體裝置的方法將 參照圖7至9及圖1 7說明。 圖7和8為流程圖。圖9A為形成元件隔離部與閘極之 後的晶圓剖視圖。圖9B為移除基板反面上的BTBAs_siN 膜及類似物之後的晶圓剖視圖。 在v驟S 3 1中’使用熱氧化於石夕基板上形成保護氧化 在步驟S32中,使用LP-CVD方法於保護氧化膜上形 成非結晶矽膜。 、在步驟S33中,使用Lp-CVD方法於非結晶矽膜上形 成作為兀件隔離部之Lp_SiN膜。Lp_siN膜在溫度7⑻。C ⑻ C下形成,而非結晶矽膜因而被多晶矽化。 12 1248642 a = v驟S34中’纟Lp-SlN膜上形成用於形成元件隔離 曰光阻掩膜之後,使用乾飯刻依序#刻掉膜、多 晶矽膜、保護氧化膜、以及矽基板,藉以於矽基板2上形 成溝渠。 在步驟S 3 5中,蒋哈本U日、危$ N/ ^ 移除九阻遮罩,亚使用CVD方法形成 CVD氧化膜,以填充溝渠。 …在步驟S36巾’使肖⑽使CVD氧化膜平坦化,藉 以形成填充溝渠的元件隔離膜。 在步驟S3?矛口 S3",使用渥式姓刻將石夕基板表面上 的LP-SiN膜和多晶矽膜移除。 〜之後,將石夕基板上的保護氧化膜移除,再使用熱氧化 於石夕基板上形成閘極氧化膜。 在步驟S39中,於閘極氧化膜上形成閉極多晶石夕膜。 在步驟S40中’使用溼式蝕刻將形成於矽基板反面上 的多晶矽膜移除。 “在步驟S41中,使用CVD於多晶石夕膜上形成則§薄 膜’以形成生成閘極之金屬光罩。 在步驟S42巾,藉由光阻掩膜對τ咖料行乾姓刻。 然後’於移除光阻掩膜之後,對TE〇s膜進行乾餘刻。之後, 移除光阻㈣之後,將TEGS卿為金屬光罩,藉 多晶矽膜並形成閘極。 V 乂 在步驟S43中,使用CVD在石夕基板上形成㈣氧化 膜,以形成咖偏移隔離層,然後,使用非等向性 刻法蝕刻CVD氧化膜,以於閘極側面形成偏移隔離:。 13 1248642 在步驟S44中,利用閘極和偏移隔離層7作為掩模以 離子植入雜質原子,藉以於源極/汲極區域形成低密度Ldd 層。然後,使用CVD於矽基板上形成BTBAS-SiN膜,以形 成BTBAS-SiN側壁8。之後,使用非等向性乾式蝕刻法蝕 刻BTBAS-SiN膜,以於閘極側面的偏移隔離層7上形成側 壁8 〇 在步驟S45中’將閘極和側壁當作掩模以離子植入雜 貝原子,藉以形成尚岔度源極/汲極層。之後,使用濺鍍於 半導體基板上形成鈷膜,以形成矽化鈷,再用RTA退火, 其結果使多晶矽膜和鈷膜反應,而於閘極上形成矽化鈷層。 在步驟S46巾,使用座式钱刻使只有未反應的銘膜移 除之後使用CVD於矽基板上形成作為襯裡的低溫 BTBAS-SlN薄膜,其狀態如圖9A所示。 參照圖9 A中的參考符赛,?本- ^ 了付琥,2表不矽基板,3表示元件 隔離部,4表示閘極氧化膜,$本— ^ 5衣不閘極,7表示偏移隔離 層,8表示側壁,9表示檷栩,! π Φ 一 飛裡10a表不上密封氧化膜,10b 表示氧化膜(TE0S氧化膜 胰和LDD偏移隔離層氧化膜), 1 1 表示 BTBAS_SiN 膜,12 # - e , “ 联12表不虱化膜,14表示LP_SiN薄 膜’以及24表示擴散層。 在步驟S 4 7中,對石夕美& ? ^ ^ ,。 '"板2反面進行使用磷酸沸液(熱 石拜1) ( 160C )或氫氟酸(49%) 铲丨、,必人t J之儲存溶液的溼蝕刻製 耘,以移除與TEOS氧化蹬如τ η。
、ldd偏移隔離層氧一 形成的btBAS-s_ u和 ^化胺I 2, ^ ΑΑ τΏ M 1Gb,使得形餘梦基板 2反面的14暴露出。1 ,、暴路狀怨如圖9B所示。 14 1248642
第五具體實例之特徵在於只有移除元件隔離部之 LP-SW膜表面及圖7中所示之多81膜。在移除btbas_SiN
濤fe 1 1時,形成於矽基板2反面上的元件隔離部之LP_SiN 膜14是作為保護膜,其可解決第一與第四具體實例中的問 題。 與第一具體實例相比,本發明方法之優點在於可防止 Cu從石夕基板2反面擴散。 與第二具體實例相比,LP-SiN膜對氫氟酸之蝕刻速率 為BTBAS-SiN膜的兩倍或以上。因此,可大體上選擇性地 進行蝕刻。 與第二具體實例相比,化學物不可能會滲透基板,因 為SiN膜不像多Si膜且不是由晶粒大小所形成。 與第四具體實例相比,當閘極形成之後,使用熱處理 使非結晶Si結晶化成多si膜的晶粒大小,以活化源極/汲 極時’在架線步驟中清潔背面(氮化氟)的結果使得化學 物從晶粒邊界滲透。然後,就有可能會發生與第三具體實 例相同的問題。然而,將LP-SiN膜保留在矽基板2反面上 的方法即可減少其可能性。 如圖7所示的Lp-SiN膜中,SiN膜是使用SiH4、Si2H6 或Sil^Ch、以及Nh3作為原料氣體,在7〇0。(:至80(TC之 間的沉積溫度下形成的。 第六具體實例 依據本發明第六具體實例之製造半導體裝置的方法將 參照圖1 0及1 1說明。 15 1248642 依據傳、、土 . —y 、、 法,如圖10所示,當沈積BTBAS-SiN薄 後使用静電夾盤或真空夾盤來固定或傳送在製程中 反面上暴露有BTBAS_SiN膜!丨的晶圓i時,btbas__ 膜U會產生龜裂,而龜裂所剝落的BTBAS-SiN膜11之碎 ^ 16會掉洛在其下方的另-個晶圓上,變成顆粒。參考符 唬1 〇表示反面氧化膜。 依^士第六具體實例,如圖i】所示,當膜 11暴路日守’在使用靜電夾盤或真空夾盤的步驟中’將晶圓 1曰和作為試驗基板的仿真晶圓17交替置於E盒中,以使從 ^反面上的BTBAS_SiN膜11剝落的碎片16所形成的 顆粒會被置於盆· 置下方的仿真晶圓17接收。因此,可避免顆 粒掉落在更下方的另一個晶圓丄。 完成前述步驟之後,使用洗務器清潔反面,以移除 BTBAS_SiN膜,其容易由於龜裂的產生構成掉落的顆粒, 並接著進行後續步驟。 第七具體實例 ▲依據本發明第七具體實例之製造半導體裝置的方法將 參照圖12及13說明。 在傳統方法中,如圖12A和12B所示,當半導體基板 不真空夾盤18夾持住時,處理是在靠近晶圓i反面的中心 〜°在此例中’真空夾盤18和反面的膜彼 :吼鄰,因而使BTBAS刪產生龜裂。之後,當晶圓丨 :真空夾盤18分離時,從晶圓i反面上的btbas_SiN膜 相的碎片就不方便地掉落在另—個晶圓丨上,產生顆粒。 16 I248642
又豕第七具體實例,如圖1 3 A 穴 π N 又口圑i π 1 J ϋ所不,使用支 "" (。例如,被在晶圓平面方向之類往内吸所支撐夾住) 牙曰日圓1的四個角落,其為晶圓1邊緣上彼此遠離的四 個位置a、b、c、知d 门 办 々d。因此,可利用正常壓力(不使用真 工吸附)來傳送支撐架19,以傳送晶圓i,而不會對晶圓^ 反面(尤其是靠近中心處)上的BTBAS-SiN膜造成傷害。 此可防止在傳送過程中從反面產生顆粒。
支標位置 a、K 、、c、和d相對於與平面看為圓形的晶圓 1外緣相接的矩形尖山 〜大、。如圖13B所示,在晶圓i反面與支 撐架19之間有一個处 1口工間,而晶圓1僅被支撐於其四個角 落。在所述方式中,曰圓1 c w 曰曰0 1反面可暴露出最小接觸,藉以 防止顆粒的產生。 第八具體實例 依據本發明镇Λ & 弟乂具體貫例之製造半導體裝置的方法將 參照圖1 4及1 5說明。 在傳統方法中,士 m 如圖14A至MD所示,在反應室為單 片程序類型的例子φ — + T 在處理過程中使用靜電夹盤20或真 空夾盤21直接固定住曰 , 疋任曰日0 1。苓考數字25和26分別表tf 真空吸附部份,而獻玄一 要〜子27表示晶圓提升針突出的位置。 依據弟八具體音彳丨 ^ 月、例,®進行程序,像是擴散步驟時, 暴露在反面上以 Α。α , BTBAS-SiN膜為例之膜,其中該 BTBAS-SiN膜稂交且、上y 、 谷易被靜電夾盤或真空夾盤傷害,使用正 常壓力的晶圓基座牙曰m老 丄和曰曰®處理機來取代反應室側邊的晶圓 基座和裝料機側的播士於 勺構成静電夾盤或真空夾盤的晶圓處理 17 1248642 機,如圖15所示。 圓導= 大致㈣形狀的凹處部分U的晶 示)上。將1晶圓基座(未顯示)和晶圓處理機(未顯 露。因此,:输 了被棱升而不會對BTBAS_SiN膜 使用維持在曰圓道d声π & 王% D ° 卜並使用曰□其 的正常昼力來傳送晶圓 用曰曰囫基座配備的晶圓提升針(未顯示)送交曰曰圓 基座與晶圓處理機。 日曰、 僅為已詳細描述及說明,吾人應當清楚瞭解到此 “:,而非用以限制本發明,本發明之精神與範 了1為下迷申請專利範圍所限制。 【圖式簡單說明】 本發明係以範例說明,而非限制於隨附圖示之圖中, 其中類似的符號指稱類似的元件,其中: 圖1為閘極形成步驟之流程圖,用以說明本發明之 一具體實例。 圖2A為閘極形成之後晶圓之剖視圖,用以說明第一且 體實例。 〃 /圖2B為將基板反面之BTBas_SiN膜與氧化膜移除之 後,晶圓之剖視圖。 圖3為閘極形成步驟之流程圖,用以說明本發明之第 三具體實例。 圖4A為閘極形成之後晶圓之剖視圖,用以說明第三具 體實例。 18 1248642 圖4B為將基板反面上之BTBAS-SiN膜及其類似物矛夕 除之後,晶圓之剖視圖。 明之第 圖5為閘極形成步驟之流程圖,用以說明本發 四具體實例。 圖6 A為閘極形成之後晶圓之剖視圖,用以說明第四且 體實例。 圖6B為將基板反面之BTBAS_SlN膜及其類似物移除 之後’晶圓之剖視圖。 圖7為隔離元件形成步驟之流程圖,用以說明本發明
之第五具體實例。 X 例 圖8為閘極形成步驟之流程圖,用以說明第五具體實 圖9A為隔離元件與閘極形成之後晶圓之剖視圖,用以 說明第五具體實例。 膜及其類似物移除 圖9B為將基板反面之BTBAS-SiN 之後’晶圓之剖視圖。 之 圖1 0為况明依據傳統方法顆粒掉落在鄰近匣盒下方 晶圓上之情況之剖視圖。 圖1 1為説明第六具體實例之剖視圖,其表示於 之情形。 亩二12:為說明從晶圓反面觀察依據傳統之方法,藉由 真二央盤處理晶圓之平面圖。 圖咖為沿圖1Μ中線Α_Α^_。 " 4 ^ ®反面觀察依據本發明之第七具體 19 1248642 實例,要立即藉Μ撐架處理之晶圓之平 圖13Β為沿圖13Α中線α_α之剖視圖 撐晶圓的四個角落來傳送晶圓之方法。 面圖 ,其 圖14 Α為從晶圓背面側 由靜電夾盤固定被處理的晶 觀察,依據傳統方 圓之平面圖。 說明藉由支 法,如何藉 圖14B為沿圖14A中線A-A之剖視圖 圖14C為從晶圓反面 真空夾盤固定被處理的晶 觀祭,依據傳統技術 圓之平面圖。 如何藉由
圖14D為沿圖14C中線a_a之剖視圖。 圖15A為說明依據本發明之第八具體實例,當晶圓被 置於晶圓導弓|環上之狀態平面圖。 圖15B為沿圖15A中線A-A之剖視圖。 圖16為說明在擴散製程中,典型以基板背面之剖視 結構示意圖。
圖17為傳統MOS電晶體之製造流程圖。 【主要元件符號說明】 1 晶圓 2 矽基板 3 元件隔離部 4 閘極氧化膜 5 閘極 6 矽化鈷 偏移隔離層 側壁 20 1248642 9 襯裡 10 反面氧化膜 10a 上密封氧化膜 10b 反面氧化膜 11 BTBAS-SiN 膜 12 多晶矽膜 13 非結晶Si膜 14 LP-SiN 膜 16 碎片 17 仿真晶圓 18 真空夾盤 19 支撐架 20 靜電夾盤 21 真空夾盤 22 凹處部分 23 晶圓導引環 24 擴散層 25 真空吸附部份 26 真空吸附部份 27 提升針突出的位 置
21
Claims (1)
1248642 十、申請專利範圍: 1·一種用於製造半導體裝置的方法,包括: 用方;在半導體基板上形成閘極之多晶石夕膜之第一步 驟; 用於移除依據該多晶石夕膜之生成而形成於半導體基板 反面上之多晶矽膜之第二步驟; 用於在半導體基板上形成偏移隔離層之氧化膜之第三 步驟; 用方;在半導體基板上形成用於側壁與襯裡其中至少一 個的BTBAS-SiN膜之第四步驟; 用於移除形成於半導體基板反面上之BTBAS_SiN膜與 氧化膜,並藉此暴露該半導體基板之反面之第五步驟;以 及 用於在暴露反面之後,藉由晶圓處理機處理於製程中 之半導體基板或傳送半導體基板之第六步驟。 、2.如申請專利範圍第1項之用於製造半導體裝置的方 法其中於第二步驟中,移除當形成閘極之多晶矽薄膜之 同τ呤形成於半導體基板反面上之多晶石夕薄膜。 、3·如申睛專利範圍帛i項之用於製造半導體裝置的方 ^ ’其中於第五步驟中’移除於形成Btbas_SiN膜與氧化 '同才日守形成於半導體基板反面上的膜與氧 化肤’並藉此暴露半導體基板之反面。 、’士申明專利範圍第1項之用於製造半導體裝置的方 法’其中在第六步驟中,晶圓處理機為靜電吸盤。 22 1248642 5.如申請專利範圍第1項之用於製造半導體裝置的方 法’其中在第六步驟中,晶圓處理機為真空吸盤。 6· —種用於製造半導體裝置的方法,包括: 用於在半導體基板上形成閘極之多晶矽薄膜之第一步 驟; 用於移除回應多晶矽膜之生成而形成於半導體基板反 面上之多晶石夕薄膜之第二步驟; 用於在半導體基板上形成偏移隔離層之氧化膜之第三 步驟; 用於在半導體基板上形成用於側壁與襯裡其中至少一 個之BTBAS-SiN膜之第四步驟; 用於在生成BTBAS-SiN膜的同時移除生成於半導體基 板反面上之BTBAS_SlN膜、藉此暴露生成在半導體基板反 面上之氧化膜的第五步驟;以及 用於在暴露氧化膜之後,藉由晶圓處理機處理於製程 中之半導體基板或傳送半導體基板之第六步驟。 7·如中請專利範圍第6項之用於製造半導體裳置的方 =其中當膜生成之同時時只有移除形成於半 V月豆基板反面上之BTBAS-SiN Φ ^ 错此暴露於第五步驟 d成偏移隔離層之氧化膜之同時形成於 反面上之氧化膜。 千V體基板 8·如申請專利範圍第 其中在第六步驟中, 9.如申請專利範圍第 法 項之用於製造丰' 導體裝置的方 晶圓處理機為靜電夾盤。 6項之用於製造半導體裝置的方 23 1248642 法,其中在第六步驟中,晶圓處理機為真空夾盤。 1〇·-種用於製造半導體裝置的方法,包括: 用方、在半‘體基板上形成閘極之多晶矽膜之第一步 驟; 用方、在半$體基板上形成偏移隔離層之氧化膜之第二 步驟; 用於在_ $體基板上形成用於側壁與概裡其中至少一 個之BTBAS-SiN膜之第三步驟; "用#除形成於半導體基板反面上之BTBAs_siN膜與 =化膜,藉此暴露形成於半導體基板反面上之多晶石夕膜之 第四步驟;以及 在暴露該多晶矽膜之後,藉由晶圓處理機處理於製程 中之半導體基板或傳送半導體基板之第五步驟。 1 ·如申明專利範圍第1 〇項之用於製造半導體裝置的 方法5其中當BTBAS-SiN膜與偏移隔離層之氧化膜形成之 同%私除形成於半導體基板反面上之BTBAS_siN膜與氧化 膜,藉此暴露於該第四步驟中,於形成閘極之多晶矽膜之 同時生成於半導體基板反面上之多晶石夕膜。 12.如申巧專利範圍弟1〇項之用於製造半導體裝置的 方去,其中在第五步驟中,晶圓處理機為靜電夾盤。 1 3 ·如申凊專利範圍第1 〇項之用於製造半導體裝置的 方法,其中在第五步驟中,晶圓處理機為真空夾盤。 1 4.一種用於製造半導體裝置的方法,包括: 用方;在半導體基板上形成閘極之非晶石夕膜之第一步 24 1248642 用於在半導體基板上形成偏移隔離層之氧化膜之第二 步驟; ' 一 用於在半導體基板上形成用於側壁與襯裡其中至少一 個之BTBAS-SiN膜之第三步驟; "用於移除形成於半導體基板反面上之btbas_Sin膜與 氧化膜、藉此暴露形成於半導體基板反面上之非晶矽膜的 第四步驟;以及 、 在暴露非晶矽薄膜之後,藉由晶圓處理機處理於製程 中之半導體基板或傳送半導體基板之第五步驟。 15·—種用於製造半導體裝置的方法,包括·· 用方、在半導體基板上形成元件隔離部之膜之第 一步驟; 用於在半導體基板上形成閘極之多晶矽膜之第二 驟; 用方;移除形成在半導體基板反面上之多晶矽薄膜之第 三步驟; 用於在半導體基板上形成偏移隔離層之氧化膜之第四 步驟; 用於在半導體基板上形成用於側壁與襯裡其中至少一 個之BTBAS-SiN膜之第五步驟; 用灰移除形成在半導體基板反面上之BTBAS_SiN膜與 氧化胺,並藉此於形成元件隔離部之Lp_SiN膜之同時暴露 形成於半導體基板反面上之Lp_SiN薄膜的第六步驟;以及 25 1248642 *路LP SlN膜之後’藉由晶圓處理機處理於製 ^中之半導體基板或傳送半導體基板之第七步驟。 ★丨:·::請專利範圍第1項之用於製造半導體裝置的方 肖由濕式钱刻進行移除形成於半導體基板反面上 TBASAN膜與氧化膜之步驟的移除程序。 17·如巾請專利範圍第16項之用於製造半導體裝置的 針特徵在於:濕式_是藉由磷㈣液或氫氟酸之 儲存溶液來進行。 —a Μ專利I 第7項之用於製造半導體裝置的方 中藉由濕式則進行用於移除形成於半導體基板反 面上之BTBAS-SiN膜之步驟中的移除程序。 19·如申請專利範圍帛18項之用於製造半導體裝置的 > :、4寸徵在於· 5亥濕式蝕刻是藉由磷酸沸液或氫氟酸 之儲存溶液來進行。 2〇·—種用於製造半導體裝置的方法,包括: 用方、半‘體基板上形成側壁或襯裡之BTBAs_siN膜並 冋時在半導體基板反面上形成BTBAS_sm膜之第一步驟; 用於藉晶圓處理機之靜電夾盤或真空夹盤處理於製程 之半導體基板或傳送半導體基板之第二步驟; 用於對半導體基板反面進行洗條器清潔之第三步驟; 其中於藉由靜電夾盤或該真空夾盤處理半導體基板之 / ^中’半導體基板與仿真基板以一固定方向、彼此預定 1隔又#地放置在可裝置複數個半導體基板之匣盒中。 21·—種用於製造半導體裝置的設備,包括:用於處理 26 1248642 或傳送半導體基板之晶圓處理機,該半導體基板具 、 ^市成 於半導體基板上而為側壁與襯裡其中至少一個的 BTBAS-SiN膜’與形成於半導體基板反面上之BTBAS_SiN 膜; 其中晶圓處理機支撐半導體基板的四個角落 常壓傳送半導體基板。 22.—種用於製造半導體裝置的設備,包括:晶圓承受 σσ及用方、處理或傳送半導體基板之晶圓處理機,該半導體 基板具有形成於半導體基板上而為側壁與襯裡其中至少一 個的 BTBAS-SiN日莖,也f丄、 版,與形成於半導體基板反面上之 BTBAS-SiN 膜;其中 包括實質上與晶圓相同形狀 j办狀之凹處部份的晶圓導引環 則被置於晶圓承受器及晶圓處理機中。 十一、圖式: 如次頁。 27
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003389262A JP3811697B2 (ja) | 2003-11-19 | 2003-11-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200525624A TW200525624A (en) | 2005-08-01 |
| TWI248642B true TWI248642B (en) | 2006-02-01 |
Family
ID=34631402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW093134416A TWI248642B (en) | 2003-11-19 | 2004-11-11 | Method and apparatus for fabricating semiconductor device |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20050121705A1 (zh) |
| JP (1) | JP3811697B2 (zh) |
| KR (1) | KR100689740B1 (zh) |
| CN (1) | CN1316561C (zh) |
| TW (1) | TWI248642B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100640963B1 (ko) * | 2004-12-30 | 2006-11-02 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조방법 |
| CN101165862B (zh) * | 2006-10-16 | 2011-04-20 | 联华电子股份有限公司 | 高压应力薄膜与应变硅金属氧化物半导体晶体管及其制法 |
| US8206605B2 (en) | 2006-11-01 | 2012-06-26 | Tokyo Electron Limited | Substrate processing method and substrate processing system |
| US7902082B2 (en) * | 2007-09-20 | 2011-03-08 | Samsung Electronics Co., Ltd. | Method of forming field effect transistors using diluted hydrofluoric acid to remove sacrificial nitride spacers |
| JP5264834B2 (ja) * | 2010-06-29 | 2013-08-14 | 東京エレクトロン株式会社 | エッチング方法及び装置、半導体装置の製造方法 |
| US8486814B2 (en) * | 2011-07-21 | 2013-07-16 | International Business Machines Corporation | Wafer backside defectivity clean-up utilizing selective removal of substrate material |
| CN105097930A (zh) * | 2014-05-22 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制作方法及半导体器件 |
| CN112201577B (zh) * | 2020-09-16 | 2023-02-03 | 上海华力集成电路制造有限公司 | 防止晶背污染的方法及晶背保护层 |
| CN113506720B (zh) * | 2021-06-21 | 2024-04-26 | 上海华力集成电路制造有限公司 | 一种晶圆背面平整度改善的方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5976991A (en) * | 1998-06-11 | 1999-11-02 | Air Products And Chemicals, Inc. | Deposition of silicon dioxide and silicon oxynitride using bis(tertiarybutylamino) silane |
| JP3819660B2 (ja) * | 2000-02-15 | 2006-09-13 | 株式会社日立国際電気 | 半導体装置の製造方法および半導体製造装置 |
| KR100398035B1 (ko) * | 2000-12-29 | 2003-09-19 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 제조 방법 |
| JP3482201B2 (ja) * | 2001-03-15 | 2003-12-22 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| JP2002289665A (ja) * | 2001-03-26 | 2002-10-04 | Denso Corp | ウェハハンドリング装置 |
| KR20030003378A (ko) * | 2001-06-30 | 2003-01-10 | 주식회사 하이닉스반도체 | 샐리사이드 형성 방법 |
-
2003
- 2003-11-19 JP JP2003389262A patent/JP3811697B2/ja not_active Expired - Fee Related
-
2004
- 2004-11-11 TW TW093134416A patent/TWI248642B/zh not_active IP Right Cessation
- 2004-11-17 US US10/989,385 patent/US20050121705A1/en not_active Abandoned
- 2004-11-18 CN CNB2004100949342A patent/CN1316561C/zh not_active Expired - Fee Related
- 2004-11-19 KR KR1020040095220A patent/KR100689740B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20050121705A1 (en) | 2005-06-09 |
| CN1316561C (zh) | 2007-05-16 |
| CN1630028A (zh) | 2005-06-22 |
| JP3811697B2 (ja) | 2006-08-23 |
| TW200525624A (en) | 2005-08-01 |
| JP2005150597A (ja) | 2005-06-09 |
| KR100689740B1 (ko) | 2007-03-09 |
| KR20050048532A (ko) | 2005-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4170409B2 (ja) | 半導体装置を形成する方法 | |
| JP4021593B2 (ja) | 半導体装置およびその製造方法 | |
| JP2005175121A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2000114262A (ja) | 半導体装置及びその製造方法 | |
| JPH0750276A (ja) | 異なる導電型の領域の間の接合に低抵抗コンタクトを製造する方法 | |
| TWI248642B (en) | Method and apparatus for fabricating semiconductor device | |
| TW412791B (en) | Semiconductor device and method for making the same | |
| JPH08293465A (ja) | 半導体装置の製造方法 | |
| JP2004128314A (ja) | 半導体装置の製造方法 | |
| JPH0215620A (ja) | 半導体装置の製造方法 | |
| JPH0526341B2 (zh) | ||
| JP3361971B2 (ja) | 窒化金属変換方法および半導体装置の製造方法 | |
| JPS6242391B2 (zh) | ||
| JPH07297151A (ja) | 半導体装置の製造方法 | |
| JP3387518B2 (ja) | 半導体装置 | |
| JPH0794721A (ja) | 半導体装置及びその製造方法 | |
| JPH09162392A (ja) | 半導体装置 | |
| JPH0722431A (ja) | バイポ−ラトランジスタの製造方法 | |
| JP2822382B2 (ja) | 半導体装置及びその製造方法 | |
| JP3033521B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10125621A (ja) | 半導体装置およびその製造方法 | |
| JPH10340911A (ja) | 半導体装置およびその製造方法 | |
| JPS6068656A (ja) | 半導体装置の製造方法 | |
| JPH0324733A (ja) | 半導体装置及びその製造方法 | |
| JP2002118261A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |