TWI248018B - Apparatus for channel balancing of multi-channel analog-to-digital convertor and method thereof - Google Patents
Apparatus for channel balancing of multi-channel analog-to-digital convertor and method thereof Download PDFInfo
- Publication number
- TWI248018B TWI248018B TW093123975A TW93123975A TWI248018B TW I248018 B TWI248018 B TW I248018B TW 093123975 A TW093123975 A TW 093123975A TW 93123975 A TW93123975 A TW 93123975A TW I248018 B TWI248018 B TW I248018B
- Authority
- TW
- Taiwan
- Prior art keywords
- signals
- digital
- analog
- phase difference
- phase
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 238000005070 sampling Methods 0.000 claims abstract description 18
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 230000017105 transposition Effects 0.000 claims 1
- 230000001934 delay Effects 0.000 abstract description 3
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 21
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 8
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 8
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 8
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 description 6
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000003086 colorant Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 description 1
- 101100113690 Homo sapiens CLK1 gene Proteins 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 210000000078 claw Anatomy 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0624—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Analogue/Digital Conversion (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
- Processing Of Color Television Signals (AREA)
Description
^248018 狄、發明說明: 【發明所屬之技術領域】 本發明係有關於一種多通道類比數位轉換器,更特別有 關於一種用於數位影像顯示器之多通道類比數位轉換器之 通遒均衡裝置及方法。 【先前技術】 於一數位影像顯示系統中,一影像類比訊號係通常被分 成紅色(R)、綠色(G)及藍色(B)類比訊號。該紅色、 、、杂色及監色類比訊號係會各別經由三個類比至數位轉換器 而轉換成對應的數位訊號,並輸出至_顯示螯幕上。 在此一系統中,由於該紅色、綠色及藍色類比訊號之數 位轉換過程係各別經由三個不同通道所完成,因此通常會 有通這不匹配(Channei mismatch)或不均衡之問題發生。一 般而言,通道不匹配或不均衡係會造成不精確的色彩或對 比或疋二路(r/G/Β )間穩定取樣相位不同而造成較差的視 覺效果。於是,如何達到該三個通道之内部通道均衡(丨肘以 channel balance )係為重要的。於先前技術中,通道均衡通 常係可藉由適當的設計印刷電路板的佈線(lay〇ut)以達到 匹配與均衡而達成。或者,亦可藉由調整該三個訊號之直 w偏移(DC offset)與增益(gain)而達成。然而,雖然 利用印刷電路板及佈線的匹配與均衡以達成通道均衡固然 有疋的放果,但對於某些應用如:高頻的類比至數位轉 換w而。,、要稍有些微不匹配(爪丨_奴仏),其所造成的影 響可旎會是難以被接受的。另外,IC内部佈線之不匹配以 8,018 後=旒源的不匹配皆可能造成紅/綠/藍三通道的訊號不均 ^ =不匹配,因而會造成影像色偏之問題,或是由於訊號 彳不佺,使得吼號的穩定度不夠,而造成顯示視覺 政果較差的現象。 於此本發明係提供一種用於數位影像顯示器之多 綠S類比數位轉換器之通道均衡系統及方&,用以補償紅/ ::藍三通道的數位訊號之不均衡或不匹配效解決影 像色偏之問題。 【發明内容】 夕本發明之一目的在於提供一種適用於數位影像顯示器 =多通道類比數位轉換器之通道均衡裝置及方法,用以補 貝^綠/藍三通道不均衡或不匹配,以有效解決影像色偏之 問題。 β為達上述目的’本發明係提供一種適用於數位影像顯示 2之多通道類比數位轉換器之通道均衡裝置,該裝置係包 了、’ 4 類比至數位轉換器、一相位差運算單元以 及一時脈延遲補償單元,該等類比至數位轉換器係分別藉 由一取樣時脈訊號之頻率以取樣一影像訊號的紅、綠、藍 類比訊號’並輸出其相對應的數位訊號;該相位差運算單 元係用以計算每-數位訊號間之相位差,並根據該相位差 而輸出其對應的時間延遲訊號;該時脈延遲補償單元係依 據該等時間延遲訊號而各別補償該等類比至數位轉換器之 取樣時脈訊號的時間延遲,藉此縮小該等數位訊號間:相 位差’以補償紅、綠、藍三通道間的不均衡或不匹配。 1248.018 本發明另提供—種數位影像顯示器之通道均衡方法,該 方法包3下列步驟:依據—取樣時脈取樣複數個類比% 號,並輸出相對應的複數個數位訊號;計算每該數位訊號 之相位差’以及依據每該數位訊號之相位差調整每該類比 至數位轉換器之該取樣時脈訊號,以縮小每該數位訊號之 相位差。 ϋ 為了讓本發明之上述和其他目的、特徵、和優點能更明 ..頃’下文將配合所附圖示,作詳細說明如下。 【實施方式】 見月:考帛1圖,其係為本發明之所提出之一較佳實施 例,用於數位影像顯示器之多通道類比數位轉換器的通道 均衡裝置UH)的方塊圖。該通道均衡裝置1〇〇包含了一红 色⑴類比至數位轉換器1〇2a、一綠色(g)類比至數位 ^換器102b、—藍色(B)類比至數位轉換器、一相 Μ運异單兀1〇4、—鎖相迴路電路1〇6及一時脈延遲補 償單元1G8。該鎖相迴路電路1G6係用以接收—水平同步 :號(HSync)’並輪出一時脈訊號⑽至該時脈延遲補償 單凡108。3紅色、綠色及藍色類比至數位轉換器、 l〇2b及l〇2e係用以分別接收—影像類比訊號之紅色、綠 色及藍色類比訊號U〇a、麗及u〇c,且係分別以時脈訊 號CLK1、CLK2及CLK3之頻率而對該紅色、綠色及藍色 類比訊號110a、110b及11〇c作數位取樣。於此階段中, 該時脈訊號CLK1、CLK2及CL〇係等於該鎖相迴路電路 106所輸出的時脈訊號CLK,其將於下文中作說明。 1248018 當該紅色、綠色及藍色類比至數位轉換器102a、1〇2b 及1 02c分別對該紅色、綠色及藍色類比訊號丨丨〇a、丨丨〇b 及110c作數位取樣後,其係會分別輸出紅色、綠色及藍色 數位訊號1 12a、1 Ub及112c至一顯示螢幕(未顯示)上。 另外’該輸出紅色、綠色及藍色數位訊號U2a、112b及112c 亦會分別被輸入至該相位差運算單元丨〇4中。 該相位差運算單元1 04最主要係用以計算該紅色、綠色 及藍色數位訊號112a、112b及112c間之相位差,以各別 得到其相對應的延遲時間。當其各別對應的延遲時間被得 到後,該相位差運算單元104係會各別輸出對應於該等延 遲時間之延遲訊號11 4a、114b及11 4c至該時脈延遲補償 單元1 08。該時脈延遲補償單元丨〇8係依據該等延遲訊號 114a、114b及114c而各別補償一延遲時間至該時脈訊號 CLK,以各別輸出補償的時脈訊號CLK1、CLK2及CLK3 至该紅色、綠色及藍色類比至數位轉換器丨〇2a、1 〇2b及 102c,使得該紅色、綠色及藍色數位訊號U2a、112b& 112c 間之相位差可藉由該時脈訊號CLK之補償而縮小。 於此貫施例中’該相位差運算單元1 〇4係用以分別對該 紅色、綠色及藍色數位訊號H2a、112b及112c作差之和 (sum of diff㈣rice ; SOD)運算。以該紅色數位訊號U2a 為例’假設該紅色數位訊號112a之值係為R[n],且 1<=η<=Μ,則該紅色數位訊號112a之s〇D值係如下列步 驟計算出: 1. SOD[0] = 0 ; R[0]-〇; 1248,018 * '» 2·對於每一 η而言,若(R[n]_R[心丨])的絕對值大於或等 於一臨界值’則 SOD[n]二SOD[n-l]+ABS(R[n]-R[n»l;l),其 中ABS(R[n]-R[n-l])代表(RfnpRhu])之絕對值;以及 3· SOD值之結果係為s〇D[M]。 應暸解到’本發明並不限定於差之和(S〇d )的演算法, 其它各種可計算出數位訊號之相位關係的演算法,均可應 用於本發明中。 於本發明之實施例中,該相位差運算單元丨〇4係可算出 該紅色、綠色及藍色數位訊號丨12a、U2b及n2c的差之 和值’並可決疋该紅色、綠色及藍色數位訊號丨丨2a、丨丨2b 及Π 2c之差之和值與其相位的相對關係。 如第2圖所示,其係顯示了該紅色、綠色及藍色數位訊 唬112a、112b及112c之差之和值與其相位的相對關係示 思圖。由第2圖可瞭解到,該紅色、綠色及藍色數位訊號 11 2a、112b及112c間係具有相位差,因此其係為不匹配的。 根據本發明之特徵係在於該相位差運算單元1〇4係用 以异出遠紅色、綠色及藍色數位訊號n2a、U2b及112c 間之相位差’且該時脈延遲補償單元108係會依據該等相 位差而補償二個延遲時間至該時脈訊號cLK,以各別輸出 補仏的時脈訊號CLK1、CLK2及CLK3至該紅色、綠色及 I色類比至數位轉換器1〇2a、1〇凡及ι〇2〇。藉此方式,該 紅色、綠色及藍色數位訊號112a、112b及112c間之相位 差係可藉由該時脈訊號CLK之補償而縮小。 於第2圖中’該數位訊號112a、112b及112c間之相位 1248018 • \ 差必需藉由比較該數位訊號112a、112b及112c上之一相 對的參考相位而算出。於本發明之一實施例中,該數位訊 號112a、112b及112c上之參考相位係決定於其最大sod 數值所對應的相位上。於第2圖中,該數位訊號u 2a、丨丨2b 及112c之最大SOD數值A、B及C所對應的相位係分別 為2、3及4。因此,可瞭解到,該紅色數位訊號丨12a係領 先該綠色數位訊號112b —個相位,而該綠色數位訊號丨丨2b 亦領先該藍色數位訊號11 2c —個相位。 於此實施例中,該時脈訊號CLK之取樣延遲係具有八 個设定’其分別為 t+〇xTph、t+1 xTph、t+2xTph、t + 3xTph、 t+4xTph、t+5xTph、t+6xTph、t+7xTph,其中 Tph 係等於 一個相位的延遲時間,且該時脈訊號CLK之一預設的取樣 延遲係為t+3xTPh。由上所述,當該數位訊號112a、112b 及112c之參考相位係分別為2、3及4時,該紅色、綠色 及藍色類比至數位轉換器102a、102b及102c所輸入的時 脈訊號CLK (即CLK1、CLK2及CLK3)之取樣延遲係會 被分別補償為t+4xTph、t+3xTph及t+2xTph,藉此而使得 該紅色、綠色及藍色類比至數位轉換器1〇2a、1〇2b及1〇2c 所輪出之數位訊號11 2a、11 2b及112C的相位差可得到補 償’達到相位匹配的目的。上述之補償方式係將該時脈訊 號CLK分別延遲四個、三個及兩個相位時間,使得該數位 訊號112a、112b及112c之最大SOD數值A、B及C所對 應的參考相位係會由4、3及2而皆被延遲至3,因為預設 為t+3xTPh,藉此而達到相位匹配之目的。 於本發明之另一實施例中,每一數位訊號丨丨2a、丨丨2b 10 1248018 及 上之一相對的參考相位亦可由内插法 (interpolation)算出。如第3圖所示,其係顯示了該數位 訊號112a之差之和值與其相位的相對關係示意圖。首先, 一適當的SOD值V係被設定於該數位訊號丨丨2a之上升邊 緣處。假若該SOD值V所對應的參考相位η+Δη係位於n 與η + 1之間’則該參考相位η+Αη係可藉由内插法而獲得。 例如,假設該上升邊緣為線性,則可利用線性内插法( interpolaton)計算出 An ··
An-ABS(V-SOD[n])/ABS(SOD[n+l]-SOD[n]) 其中ABS係為絕對值。 同樣地,該數位訊號mb及上之相對的參考相 位係可藉由該數位訊號112a所使用之方法獲得。並且如第 3圖所示’將SOD值係正規化,以使所得到之相位係可為 較精=的。當每一數位訊號112a、112b及mc之參考相 位被算出I ’即可藉由該等相位差而決定補償多少延遲時 間至該時脈訊號CLK,以達到該等數位訊號li2a、mb及 112c之相位匹配目的。 如第4圖所不,其係為根據本發明一實施例之時脈延装 補償單元刚的細部電路示意圖。該時脈延遲補償單元ι〇 係包含了三個多工器i i 6。每一多 母夕工裔116係具有四個輸> 而116a、U6b、116c、116d、兩選揠诚r應山以 π逛擇端(僅由一條線表示 e及—輸出端116f。該輸入端叫係連接至三個" 的緩衝單元118。每一緩衝單元 n 认, 係具有一輸入端118 及—輸出端118b,且其具有—輸出延遲時間。該多工器泛 1248018 四個輸入端116a、ll6b、U6c、116(1係分別電性連接至該 二個緩衝單元118之輸出端118b及最左側之緩衝單元118 的輸入端118a。該最左側之緩衝單&⑴之輸人端u8a f接收該鎖相迴路電路1〇6所產生的時脈訊號clk。每一 夕P° 1丨6之兩選擇端11心係分別接收該延遲訊號丨】4a、 4b及114c,以藉由該延遲訊號〗14a、1丨朴及1】心選擇 一適當的輪入訊號輸出至其輸出端。 於本發明之實施例中,假設每一緩衝單元具有lns之輸 出延遲時間,則該多工器之每一輸入端U6a、U6b、ii6c、 116d上之訊號相對於該時脈訊號CLK而言係會分別具有 3η^⑽、lns及〇ns的延遲時間。另外,假設由該相位差 運算單元104所算出的補償時間係分別為3ns、2ns& lns, 則該相位差運算單元104所輸出之延遲訊號114a、U4b及 1HC係會分別選擇其對應的多工器116之輸入端116a、 11 6b及11 6c上的祇號作為輸出,使得該等多工器i 1 6之輸 出端116f係分別輸出不同的時脈訊號clk丨、clk2及clk3 至該紅色、綠色及藍色類比至數位轉換器1(^、1(^及 102c 〇 於此貫施例中,該時脈訊號CLK1、CLK2及clk3相 對於該時脈訊1 CLK而言係會分別具有3ns、^及— 的延遲犄間’以使侍該紅色、綠色及藍色類比至數位轉換 器102a、l〇2b及102c所各別輸出之紅色、綠色及藍色數 位Λ说11 2a、11 2b及11 2C的相位能夠得到補償。藉此方 式,該紅色、綠色,及藍色數位訊號U2a、u2b及u2c之 相位係可相互匹配,以有效解決影像色偏之問題。 12 1248018 s 1 φ 本發明另提供一種可適用於數位影像顯示器之多通道 類比數位轉換器之通道均衡方法,該方法包含下列步驟: (a )提供複數個類比至數位轉換器如:第1圖所示之 紅色、綠色及藍色類比至數位轉換器1〇2a、i〇2b及l〇2c, 母一轉換裔係用以分別接收一影像訊號的複數個類比成分 訊號如:該紅色、綠色及藍色類比訊號u 〇a、丨丨〇b及n 〇c, 並分別藉由一取樣時脈訊號之頻率而取樣其對應的類比成 分訊號’並輪出一相對應的數位成分訊號如:該紅色、綠 色及藍色數位訊號112a、112b及112c; (b )計算每一取樣到數位成分訊號間之相位差。利用 相位差運算單元104以計算該紅色、綠色及藍色數位訊號 112a、112b及112c間之相位差,以各別得到其相對應的延 遲時間;以及 (c )依據該等相位差而各別補償該等類比至數位轉換 器之取樣時脈訊號的時間延遲,籍此以縮小該等數位成分 訊號間之相位差。其中,該等時間延遲可為絕對的時間, 或是以η分之一個相位或是η分之一個週期來表示。當其 各別對應的延遲時間被得到後,該相位差運算單元丨〇4係 會各別輸出對應於該等延遲時間之延遲訊號114a、U4b及 114c至該時脈延遲補償單元108。該時脈延遲補償單元 係依據該等延遲訊號114a、114b及114c而各別補償一延 遲時間至該時脈訊號CLK,以各別輸出補償的時脈訊號 CLK1、CLK2及CLK3至該紅色、綠色及藍色類比至數位 轉換器102a、l〇2b及102c,使得該紅色、綠色及藍色數位 13 1248018 訊號112a、112b及112c間之相位差可藉由該時脈訊號clk 之補償而縮小。 在本實施例中,步驟(b)另包含步驟:計算每一數位 成分吼號之差之和(sum of difference )值與其相位間的相 對關係,並藉由比較每一相對關係而算出每一數位成分訊 號間之相位差。上述之步驟(b)及(e)係可重覆被執行, 以使得每一數位成分訊號間之相位差能夠更接近、更精確。 上述之實施例係以對應R/G/B三系色之影像訊號為 例,但本發明並不以此為限。若影像訊號係為對應於 Y/Cb/Cr三色系之影像訊號,則可先以一色系轉換單元轉 換成R/G/B三色系之影像訊號後,再實施本發明。 雖然本發明已以前述實施例揭示,然其並非用以限定本 發明,任何熟習此技藝者,在不脫離本發明之精神和範圍 内,當可作各種之更動與修改。因此本發明之保護範圍當 視後附之申請專利範圍所界定者為準。 田 【圖式簡單說明】 第1圖係為本發明之一較佳實施例所提出之一用於數 位影像顯示器之多通道類比數位轉換器之通道均衡裝置的 方塊圖。 第2圖係為紅色、綠色及藍色數位訊號之差之和值與其 相位的相對關係示意圖。 第3圖係顯不了一數位訊號之差之和值與其相位的相 對關係示意圖。 14 1248018 第4圖係為根據本發明 的細部電路示意圖。 一實施例之時脈延遲補償單元 【圖號說明】 時脈訊號
CLK、CLK1、CLK2、CLK3 100通道均衡裝置 l〇2a紅色類比至數位轉換器 102b綠色類比至數位轉換器 l〇2c藍色類比至數位轉換器 106 鎖相迴路電路 110a紅色類比訊號 ll〇c藍色類比訊號 112b綠色數位訊號 104 相位差運算單元 108 時脈延遲補償單元 11 Ob綠色類比訊號 112a紅色數位訊號 112c藍色數位訊號 114a、U4b、114c 延遲訊號 116 多工器 116a、116b、116c、116d 輸入端 H6e選擇端 116f輸出端 118 緩衝單元 118a輸入端 118b輸出端 15
Claims (1)
1248018 拾、申請專利範圍: 一種用於多通道(multi„_channei)類比數位轉換器之内部 通道均衡(inter channel balance)裝置,其包含: 複數個類比至數位轉換器,用以分別藉由一取樣時脈 取樣複數個類比訊號,並輸出相對應的複數個數位訊 號; 一相位差運算單元,用以計算每該數位訊號之相位 差,並根據每該數位訊號之該相位差輸出複數個時脈延 遲訊號;以及 日守脈延遲補償單元,用以依據該些時間延遲訊號調 正母該類比至數位轉換器之該取樣時脈,以縮小該些數 位δίΐ戒之相位差。 2、 依申請專利範圍第i項之裝置,其中該相位差計算單元 係^算每該數位訊號之差之和(sum of difference)值 人每/數位α孔號之間之相位相對關係,並藉由比較每該 相位相董子關係而計#每該數位訊號之相位差。 3、 依申請專利範圍第1項之裝置,其中該時脈延遲補償單 係匕3 了複數個串聯的緩衝單元,每一緩衝單元具有 ,用以調整該些類比至數位轉 取樣時脈。 4、 依申睛專利簕圍笛 裝置中。 之裝置,其係設置於—數位顯示 個類比 依申-月專利範圍第4項之農置,其係包含 16 l248〇ig 位轉換器,且該些類比訊號係分別對應於紅色、綠色及 藍色之影像訊號。 種用於多通道(multi-channel)類比數位轉換器之内部 通道均衡(inter channel balance)方法,其包含步驟· 依據一取樣時脈取樣複數個類比訊號,並輪出相對應 的複數個數位訊號; 計算每該數位訊號之相位差;以及 依據母違數位訊號之相位差調整每該類比至數位轉 換器之該取樣時脈訊號,以縮小每該數位訊號之相位 差。 7、 依申請專利範圍第6項之方法,其中計算每該數位訊號 之相位差步驟另包含下列步驟: 計算每該數位訊號之差之和(sun] difference) 值與每該數位訊號之相位相對關係;以及 依據每該數位訊號之相位相對關係計算出每該數位 訊號間之相位差。 8、 依申請專利範圍第6項之方法,其中該些類比訊號係分 別對應於紅色、綠色及藍色之影像訊號。 9、 依申請專利範圍第6項之方法,其中該些步驟係可被重 覆執行。 1 〇、依申請專利範圍第6項之方法,其更包含下列步驟: 將複數個轉換前類比訊號轉換成該些類比訊號,其中該 些轉換别類比訊號係分別對應於γ、Cb、Cr之影像訊 17 1248018 號,且該些類比訊號係分別對應於紅色、綠色及藍色之 影像訊號。 18
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW093123975A TWI248018B (en) | 2004-08-10 | 2004-08-10 | Apparatus for channel balancing of multi-channel analog-to-digital convertor and method thereof |
| US11/196,273 US20060038711A1 (en) | 2004-08-10 | 2005-08-04 | Apparatus for channel balancing of multi-channel analog-to-digital converter and method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW093123975A TWI248018B (en) | 2004-08-10 | 2004-08-10 | Apparatus for channel balancing of multi-channel analog-to-digital convertor and method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI248018B true TWI248018B (en) | 2006-01-21 |
| TW200606699A TW200606699A (en) | 2006-02-16 |
Family
ID=35909129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW093123975A TWI248018B (en) | 2004-08-10 | 2004-08-10 | Apparatus for channel balancing of multi-channel analog-to-digital convertor and method thereof |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20060038711A1 (zh) |
| TW (1) | TWI248018B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4684743B2 (ja) * | 2005-05-27 | 2011-05-18 | ルネサスエレクトロニクス株式会社 | A/d変換回路、a/d変換器およびサンプリングクロックのスキュー調整方法 |
| US7705756B2 (en) * | 2006-11-03 | 2010-04-27 | Slicex, Inc. | Multi-channel analog-to-digital converter |
| US20080192143A1 (en) * | 2007-02-08 | 2008-08-14 | Aleksandr Movshovich | Method and System for Automatic Phase Locking of Analog Inputs |
| TWI357723B (en) * | 2007-12-04 | 2012-02-01 | Ind Tech Res Inst | Time to digital converter apparatus |
| TWI400693B (zh) * | 2008-11-27 | 2013-07-01 | Tangtop Technology Co Ltd | 訊號延遲之補償方法及其架構 |
| TWI445335B (zh) * | 2011-03-16 | 2014-07-11 | Realtek Semiconductor Corp | 等化器與等化方法 |
| TWI644519B (zh) * | 2018-05-18 | 2018-12-11 | 創意電子股份有限公司 | 類比數位轉換器裝置與待測訊號產生方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5841430A (en) * | 1992-01-30 | 1998-11-24 | Icl Personal Systems Oy | Digital video display having analog interface with clock and video signals synchronized to reduce image flicker |
| JP3721738B2 (ja) * | 1997-09-03 | 2005-11-30 | 日本ビクター株式会社 | 画像表示装置 |
| JP2000003152A (ja) * | 1998-06-16 | 2000-01-07 | Hitachi Ltd | 画像表示装置 |
| US6693628B1 (en) * | 1999-03-26 | 2004-02-17 | Fujitsu Siemens Computers Gmbh | Method and device for monitoring a setting of a phase in flat screens |
| US6628276B1 (en) * | 2000-03-24 | 2003-09-30 | Stmicroelectronics, Inc. | System for high precision signal phase difference measurement |
| US6826247B1 (en) * | 2000-03-24 | 2004-11-30 | Stmicroelectronics, Inc. | Digital phase lock loop |
| US6473131B1 (en) * | 2000-06-30 | 2002-10-29 | Stmicroelectronics, Inc. | System and method for sampling an analog signal level |
| JP4132714B2 (ja) * | 2001-04-12 | 2008-08-13 | 三菱電機株式会社 | 映像信号サンプリング装置、表示装置、及び映像信号サンプリング方法 |
| KR100583723B1 (ko) * | 2003-09-16 | 2006-05-25 | 삼성전자주식회사 | 복수의 아날로그 신호들을 샘플링하는 장치 |
-
2004
- 2004-08-10 TW TW093123975A patent/TWI248018B/zh not_active IP Right Cessation
-
2005
- 2005-08-04 US US11/196,273 patent/US20060038711A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| TW200606699A (en) | 2006-02-16 |
| US20060038711A1 (en) | 2006-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100397785C (zh) | A-d转换装置和校准单元 | |
| US8922407B2 (en) | Analog/digital converter and semiconductor integrated circuit device | |
| TWI248018B (en) | Apparatus for channel balancing of multi-channel analog-to-digital convertor and method thereof | |
| US5581357A (en) | Color signal processing apparatus using a common low pass filter for the luminance signal and the color signals | |
| TWI331854B (en) | All digital pulse-width control apparatus | |
| EP2104860B1 (en) | Poly-phase electric energy meter | |
| JP2002100988A (ja) | A/d変換入力遅延補正装置、方法、記録媒体 | |
| US7145579B2 (en) | Display apparatus | |
| JPS63286781A (ja) | 回路の試験方法 | |
| CN111413662B (zh) | 一种相位校正电路、方法以及电能计量装置 | |
| US7079059B2 (en) | ADC with digital error correction | |
| US12381585B2 (en) | Signal generator | |
| KR100207513B1 (ko) | 칼라신호 분리회로 | |
| JPH0834407B2 (ja) | 入力加重形トランスバーサルフィルタ | |
| JPH0685670A (ja) | サンプリング方法及びサンプリング・システム | |
| KR100192471B1 (ko) | 색신호 처리회로 | |
| CN118694368A (zh) | 高精度时域交织数据转换器时间偏差数字后台校准方法 | |
| JPH02192240A (ja) | 伝送遅延補正方式 | |
| JP2527019B2 (ja) | 非巡回形補間フィルタ | |
| JPH1039944A (ja) | クロック回路 | |
| JP3441771B2 (ja) | 撮像装置 | |
| US7679541B2 (en) | Circuit and method for improving mismatches between signal converters | |
| JPH0774654A (ja) | 多重化回路 | |
| TW475329B (en) | Low-distortion video analog/digital converter | |
| JPH03238923A (ja) | A/d変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MK4A | Expiration of patent term of an invention patent |