[go: up one dir, main page]

TWI246121B - Novel multi-gate formation procedure for gate oxide quality improvement - Google Patents

Novel multi-gate formation procedure for gate oxide quality improvement Download PDF

Info

Publication number
TWI246121B
TWI246121B TW093136663A TW93136663A TWI246121B TW I246121 B TWI246121 B TW I246121B TW 093136663 A TW093136663 A TW 093136663A TW 93136663 A TW93136663 A TW 93136663A TW I246121 B TWI246121 B TW I246121B
Authority
TW
Taiwan
Prior art keywords
insulating layer
item
thickness
photoresist
gate
Prior art date
Application number
TW093136663A
Other languages
English (en)
Other versions
TW200522172A (en
Inventor
Yi-Song Chiu
Chung-Long Cheng
Wen-Ting Tsai
Jao-Sheng Huang
Chen-Hsiang Leu
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW200522172A publication Critical patent/TW200522172A/zh
Application granted granted Critical
Publication of TWI246121B publication Critical patent/TWI246121B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0123Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0144Manufacturing their gate insulating layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/02Manufacture or treatment characterised by using material-based technologies
    • H10D84/03Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Weting (AREA)

Description

1246121 九、發明說明 【發明所屬之技術領域】 本發明主要是有關於製造半導體元件的方法,且特別是 有關於一種在半導體基材上形成多閘極氧化層的方法。 【先前技術】 藉著使用兩個不同的閘極絕緣層厚度,有時候稱之為雙 閘極氧化技術,已製作出可提供雙電壓應用的特定半導體元 件’特別是用在深次微米技術中。然而,形成雙閘極絕緣層 的製程步驟會導致不必要的元件漏損現象。舉例而言,形成 兩不同閘極絕緣層的程序限定第一絕緣層成長於半導體基 材的全部表面上,接著從半導體基材的第二部分移除第一絕 緣層,以使半導體基材的第二部分可隨後形成第二絕緣層。 在移除程序中,需要在半導體基材的第_部分遮蔽第一絕曰緣 層這通书使用形如罩幕的光阻來完成。然而,隨後用來移 除第-絕緣層上之光阻的程序卻會損害已暴露出來的半導 體基材的第二部分,導致成長於半導體基材第二部分的第二 絕緣層品質較差。 本發明描述一新的製程步驟,使用雙閘極氧化層。本發 :亦會描述-移除光阻的製程,其中时接著成長閘極氧化 :的+導體表面的裸露部分’不會遭受光阻剝除程序的侵 :。先刖技術’例如由〇hmi等人提出之美國專利編號第 5,858,106 號、由 Tsuii 楹 ψ 十 & 咖 # 之杲國專利編號第5,454,901號 …Chung等人提出之美國專利編號第mm㈣號, 1246121 描述清潔半導體材料表面 β 未提到描述於本發明的 ,,但是,上述的先前技術並 並未暴露於光阻剝除床=序’其中半導體表面的裸露部分 ' 中有害的溼式化學成分下。 【發明内容】 :發明的目的就是在半導體基材上 或更多閘極絕緣層厚度的元件 Ik種/、有兩個 上,用本的另—目的就是在從半導體基材之第-邱f、 導體基材之第1份上之t ’㈣綠來保護半 之第二部份係隨後用^極絕緣層’其中半導體基材 糸1^後用來成長第二絕緣層。 氧水:發明:又一目的就是藉由在光阻剝除配方中加入臭 “ ’來保護裸露的半導體基材 、 先阻移除程序中有害成分的侵害。 免於文到 根據本發明,描述一種在同一半 絕緣層的方法,其中半導—土材上形成多閉極 伴罐材之弟二部份的裸露表面受到 ^ ° W從半導體基材第—部份n絕緣層上移卜 之程序的侵害。在半導體基材的全部表面上成長第^ 緣層後’綠形成於部分之第—絕緣層上,使得溼 、、。邑 ::除閘極絕緣層之未受保護的部分,暴露出在半二 弟—部份中之—裸露的半導體表面。接著利用過氧化 硫酸㈣後之臭氧水化學作用,完成光阻的移除。 为地移除光阻時,臭氧水過程會在半導體基材暴露Μ㈣ 面上形成一飽和的薄氧化層。隨後的硫酸_過氧化氫程二 ^Cj 1246121 除剩餘的絲,而飽和的氧化層保護半導體表面,免 基::第過,風程序的侵害。在第二絕緣層成長於半導體 程中之裸露的半導體表面時,同-絕緣層成長 曰加半導體基材第-部份之第一絕緣層的厚度。 【實施方式】 現在於此詳述在同-半導體基材上製造多閘極絕緣層 二法,可保護用以隨後成長第二閘極絕緣層之半導體基材 弟一部分的裸露表面,免於受到從半導體基材第一部分上之 ^閘極絕緣層上移除光阻之程序的侵害。使用具有<1〇〇> 結晶方向之單晶體矽組成之半導體基材丨。示意性繪示於第 的閘極絕緣層2a,由二氧化矽組成,熱成長於氧_蒸汽 %境中,其厚度介於約1〇至2〇〇埃(Angstr〇m)之間。光阻3 形成於部份的閘極絕緣層2aJl,使得閘極絕緣層以暴露出 來=部分能藉由溼式蝕刻程序移除,溼式蝕刻程序係使用當 作緩衝劑的氳氟酸(Buffered Hydr〇flu〇ric ; BHF)溶液或稀釋 的虱鼠酸(Dilute Hydrofluoric ; DHF)溶液。如果f要的話, 移除閘極絕緣層2a暴露出來的部分可藉由乾式蝕刻程序, 使用二氟甲烷(CHF3)作為閘極絕緣層2a的選擇性蝕刻劑。 此過程的結果示意性地繪示於第2圖。 接下來敘述光阻3的移除,並示意性地繪示於第3圖 中。為了確保完全地移除光阻3,包括完全地移除光阻殘餘 物,而要使用強力的有機溶劑。其中一種溶劑是硫酸〜過氧 化虱此曰液(Sulfuric Acid-Hydrogen Peroxide Mixture ; 1246121 ㈣),操作在約11()至_,可完全 餘物。然而,在碎酸— 卜 移矛、先阻與光阻殘 來的裰♦ I道"L 4虱化氫混合液蝕刻程序中,暴露出 |的裸路+導體基材部分合為 ★路出 閘極絕緣層2a而暴m曰 貝/’此#才剛因為移除 長隨後的第-門^^续且半導體基材的部份是用來成 ㈣弟-閘極絕緣層。半導體基材受損 影響隨後成長於此受損材料上之閘極絕緣層曰:: 損害半導體增加的熱載子現象。因此,為了不 殘餘用 的部分^功地移除光阻與光阻 ’、 用了可以完成上述步驟的新程序。 現在使用兩階段製程來移除綠3。|先, 離子化的水中溶解的皇氧#Μ 元王 在丰莫舻、臭乳軋體4’來部分地移除光阻3,並 2〇+導體基材1暴露出來的部分上形成薄石夕氧化層5。在約 :至抓的溫度,使用約5至3❶ppm臭氧的情二= ::材1暴露出來的部分上會形成厚度約大於 接著,在約1…。。⑽溫度下,以硫酸-過氧: 液㈣方式完全地移除光阻與光阻殘餘物。在硫酸_ w化虱混合液蝕刻程序中,薄矽氧化層5保護了先前半導 體基材1的裸露部分。此兩階段絲移除程序的結果示意性 地繪示於第3圖中。 接著敘述形成閘極絕緣層6或雙閘極絕緣元件的薄閘 極絕緣層部分,並示意性地繪示於第4圖中。在約8〇〇至 =50 C的溫度’氧-蒸汽的環境下,使用熱氧化程序形成二 氧化矽閘極絕緣層6,其令閘極絕緣層6會取代先前在臭氧 移除光阻程序中形成的㈣氧化層5。第4圖中示意性地繪 1246121 示的閉極絕緣層6的厚度介於約1G至⑽埃之間。此孰氧 化過程亦導致暴露出來的間極絕緣層&的成長,變成二氧 化矽閘極絕緣層2b’厚度約介於15至2〇〇埃之間。 第5圖中示意性地繪示的導電閘極結構7接著定義於兩 間極絕緣層上。導電層,例如摻雜的多⑭或金屬^匕物兩 形成於閘極絕緣層上’導電層的厚度介於約1_至3_ 埃之間m阻(未㈣於时)作為㈣罩幕,以使 向反應性離子韻刻程序定羞宴雷 電閘極結構7。非等向反應性 離子_程序使心陶或氟化硫(SF6)為 的選擇性㈣劑,以在乾式㈣程序㈣擇性地停止=極 絕緣層的上表面出現時。藉由電漿氧㈣與以清、絮程序 移除用來定義導電閘極結構7的光阻,利用溼式清潔 的氫㈣液,選擇性地移除閘極絕緣二盥 H彖層6未被導電閘極結構7覆蓋的部分。 ” 雖然本發明已參照其較佳實施例敘述,熟来 不脫離本發明如下述之申請專利範 神二技::在 對其中之㈣細料Μ之更動。神與關内,當可 【圖式簡單說明】 本發明t目的與其他優點可於具體實 附圖做最佳的闡述: 』肀辅以下列 第1圖至第5圖以示意性的剖面圖,綠 緣層的關鍵階段’其中用以隨後成長第二間極絕=閑:絕 體基材弟二部份中之裸露表面受到保護,免受從半;:基: 11 1246121 第一部份之第一閘極絕緣層上移除光阻之程序的侵害。 【主要元件符號說明】 1 :半導體基材 2a :閘極絕緣層 3 :光阻 4 :臭氧氣體 5 :薄石夕氧化層 6 :閘極絕緣層 籲 7 :導電閘極結構 12

Claims (1)

  1. 上246121 、申請專利範圍 '·-種半導體元件的製程方法,至少 形成一第一絕緣導 匕· %曰於孩+導體基材上; …光阻於該第一絕緣層之一第 移除該第—絕緣層 刀, 的一裸露的第—部分;弟一 刀,暴露出該半導體基材 成:二—=除程序,以部分地移除該光阻,並形 使用-第二導體基材的該裸露的第-部分上; 、阻移除程序’以完全地移除該光阻; 一將該半導體基材之—第二部分上之該第 -^ - μ ^ s啄嘈制^亥弟一絕緣層轉換成 弟-閉極絕緣層,其中該第一閑極絕緣 閘極絕緣層的厚度不同;以及 ^弟一 形成-第-導電閘極結構於該第—閘極絕緣層上,並形 成一第二導電間極結構於該第二閘極絕緣層上。 、2.如申請專利範圍第1項所述之半導體元件的製程方 法,其中該第一絕緣層係二氧化矽層,其厚度介於約10至 200 埃(Angstrom)之間。 3·如申請專利範圍第1項所述之半導體元件的製程方 法,其中移除該第一絕緣層之該第二部分係藉由使用當作緩 衝劑的氫氟酸(Buffered Hydrofluoric ; BHF)溶液完成。 13 1246121 4. 如申請專利範圍帛i項所述之半導體元件的製程方 法,其中該第一綠移除程序係使用臭、氧水(〇ζ_ ^㈣。 5. 如申請專利範圍第丨項所述之半導體元件的製程方 法,其中形成於該半導體基材的該裸露的第一部分上的該第 二絕緣層係氧化矽層,其厚度介於約8至丨〇埃之間。 6. 如申請專利範圍帛μ所述之半導體元件的製程方φ 法,其中該第二光阻移除程序係使用硫酸-過氧化氫混合液 (Sulfuric Acid-Hydrogen Peroxide Mixture ; spM)。 7. 如申請專利範圍帛!項所述之半導體元件的製程方 法,其中該第二光阻移除程序係在約11〇至i5(rc的溫度下 進行。 8·如申睛專利範圍第i項所述之半導體元件的製程方_ 法,其中該轉換該第一絕緣層與該第二絕緣層至閘極絕緣層 的私序係一氧化程序,操作於氧—蒸汽的環境下。 9.如申清專利範圍第1項所述之半導體元件的製程方 法,其中該轉換該第一絕緣層與該第二絕緣層至閘極絕緣層 的私序係一氧化程序’操作於約8〇〇至1〇5(rc的溫度下。 14 1246121 法Λ0·中如=專利範圍第1項所述之半導體元件的製程方 15至200埃之間。 予又’丨於、、勺 11.如申請專利範圍第1 法,养中該第二閘極絕緣層 10至100埃之間。 項所述之半導體元件的製程方 係二氧化矽層,其厚度介於約 之半導體元件的製程方 二導電閘極結構係由摻
    I2·如申請專利範圍第1項所述 法’其中忒第一導電閘極結構與該第 雜的多晶矽組成。 去直 13中如Λ請專利範圍第1項所述之半導體元件的製程方 ΐ^ΓΛ—導電閘極結構與該第二導電㈣結構係由金 屬矽化物組成。
    纟半導體基材上形成—具有多閘極絕緣層厚度 半導體元件的方法,至少包括: 形成-第-氧切層於料導體基材之全部表面上 在該半導體基材之—復—/V 弟一邛伤之區域中,形成一光阻 該第一氧化矽層之一第一部分上; 移除該第一氧化石夕層之一 材的一裸露的第二部分; 使用一臭氧混合物程序, 第二部分,暴露出該半導體基 以部分地移除該光阻,並形成 15 1246121 第氧化矽層於该半導體基材的該裸露的第二部分上; 使用一硫酸〜過氧化氫混合液程序,以完全地移除該光 阻; ° 用氧化私序,以將該半導體基材之該第一部分上之 β第氧化⑨層轉換成_第—閘極絕緣層,將該第二氧化石夕 層轉換成-第二閘極絕緣層,其中該第一閘極絕緣層的厚度 大於該第二閘極絕緣層的厚度;以及 开y成第一導電閘極結構於該第一閘極絕緣層上,並形 成一第二導電閘極結構於該第二閘極絕緣層上。 " ,15·如申請專利範圍帛14項所述之在一半導體基材上 形成一具有多閘極絕緣層厚度之半導體元件的方法,其中該 第一氧化矽層係二氧化矽層,其厚度介於約10至200埃之 間。 、 16·如申請專利範圍第14項所述之在一半導體基材上 形成一具有多閘極絕緣層厚度之半導體元件的方法,其中移 除該第-氧化矽層 <該第二部分係藉由使用當作緩衝劑的 氫氟酸溶液完成。 17.如甲請專 14 尸/T邋之在 干等體基材」 形成一具有多閘極絕緣層厚度之半導體元件 v成’具宁牙 除該第一氧化矽層之該第二部分係藉由乾式蝕刻程序,使戶 二氟曱烷(CHF3)當作該第一氧化矽層之選擇性餘刻,。 1246121 1 8.如申請專利範圍第1 4項所述之在一半導體基材上 夕成具有多閘極絕緣層厚度之半導體元件的方法,其中臭 氧水裎序係在約20至50°C的溫度下進行。 19·如申請專利範圍第14項所述之在一半導體基材上 形成一具有多閘極絕緣層厚度之半導體元件的方法,其中形 成於σ亥半導體基材的該第二部分上的該第二氧化石夕層之厚 度介於約8至1 〇埃之間。 φ 2〇.如申請專利範圍第14項所述之在一半導體基材上 形成一具有多閘極絕緣層厚度之半導體元件的方法,其中該 硫酸-過氧化氫混合液程序係在約110至15(rc的溫度下進 行。 2 1 ·如申4專利範圍第i 4項所述之在一半美 ,成一具有多閘極絕緣層厚度之半導體元件的方法,其中該 φ 乳化程序係操作於約800至l〇5〇°C的溫度下。 ^ 申μ專利範圍第14項所述之在一半導體基材上 :成/、有夕閘極絕緣層厚度之半導體元件的方法,其中t亥 第閘極、、邑緣層係二氧化石夕層,其厚度介於❸Μ ν 之間。 17
TW093136663A 2003-12-05 2004-11-26 Novel multi-gate formation procedure for gate oxide quality improvement TWI246121B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/729,458 US20050124160A1 (en) 2003-12-05 2003-12-05 Novel multi-gate formation procedure for gate oxide quality improvement

Publications (2)

Publication Number Publication Date
TW200522172A TW200522172A (en) 2005-07-01
TWI246121B true TWI246121B (en) 2005-12-21

Family

ID=34633945

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093136663A TWI246121B (en) 2003-12-05 2004-11-26 Novel multi-gate formation procedure for gate oxide quality improvement

Country Status (2)

Country Link
US (1) US20050124160A1 (zh)
TW (1) TWI246121B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6967130B2 (en) * 2003-06-20 2005-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming dual gate insulator layers for CMOS applications
JP4817291B2 (ja) * 2005-10-25 2011-11-16 Okiセミコンダクタ株式会社 半導体ウェハの製造方法
KR20090055775A (ko) * 2007-11-29 2009-06-03 주식회사 동부하이텍 반도체 소자의 제조방법
US20100019351A1 (en) * 2008-07-28 2010-01-28 Albert Ratnakumar Varactors with enhanced tuning ranges
US8735983B2 (en) 2008-11-26 2014-05-27 Altera Corporation Integrated circuit transistors with multipart gate conductors
US20100127331A1 (en) * 2008-11-26 2010-05-27 Albert Ratnakumar Asymmetric metal-oxide-semiconductor transistors
US8138797B1 (en) 2010-05-28 2012-03-20 Altera Corporation Integrated circuits with asymmetric pass transistors
US8975928B1 (en) 2013-04-26 2015-03-10 Altera Corporation Input-output buffer circuitry with increased drive strength
JP7506593B2 (ja) * 2020-12-18 2024-06-26 株式会社カネカ 太陽電池の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2581268B2 (ja) * 1990-05-22 1997-02-12 日本電気株式会社 半導体基板の処理方法
JP3690619B2 (ja) * 1996-01-12 2005-08-31 忠弘 大見 洗浄方法及び洗浄装置
US6286231B1 (en) * 2000-01-12 2001-09-11 Semitool, Inc. Method and apparatus for high-pressure wafer processing and drying
KR100366623B1 (ko) * 2000-07-18 2003-01-09 삼성전자 주식회사 반도체 기판 또는 lcd 기판의 세정방법
TWI220060B (en) * 2001-05-10 2004-08-01 Macronix Int Co Ltd Cleaning method of semiconductor wafer
JP2002343879A (ja) * 2001-05-15 2002-11-29 Nec Corp 半導体装置及びその製造方法
US6867148B2 (en) * 2001-05-16 2005-03-15 Micron Technology, Inc. Removal of organic material in integrated circuit fabrication using ozonated organic acid solutions
US20030106572A1 (en) * 2001-12-12 2003-06-12 Hirohiko Nishiki System and method for ozonated water cleaning
KR100440263B1 (ko) * 2002-10-29 2004-07-15 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 및 그 제조 방법
US7041562B2 (en) * 2003-10-29 2006-05-09 Freescale Semiconductor, Inc. Method for forming multiple gate oxide thickness utilizing ashing and cleaning
JP2005183937A (ja) * 2003-11-25 2005-07-07 Nec Electronics Corp 半導体装置の製造方法およびレジスト除去用洗浄装置

Also Published As

Publication number Publication date
TW200522172A (en) 2005-07-01
US20050124160A1 (en) 2005-06-09

Similar Documents

Publication Publication Date Title
KR100827446B1 (ko) 반도체 소자 및 그 제조방법
CN101517717B (zh) 具有相容电介质层的有源区域
JP5221928B2 (ja) Ybがドープされたポリシリコンゲートのドライエッチング方法
US6828205B2 (en) Method using wet etching to trim a critical dimension
JP2008211182A (ja) 2つの仕事関数を備えたcmosデバイスの製造方法
JP2007095784A (ja) 半導体装置及びその製造方法
TWI272697B (en) Semiconductor device and its manufacturing method
CN101849278A (zh) 适用于cmos结构的无残留构图层形成方法
TWI246121B (en) Novel multi-gate formation procedure for gate oxide quality improvement
TWI254382B (en) Etching process to avoid polysilicon notching
JPH0629311A (ja) 半導体装置の製法
US8753528B2 (en) Etchant for controlled etching of Ge and Ge-rich silicon germanium alloys
TW201126578A (en) Maintaining integrity of a high-k gate stack by passivation using an oxygen plasma
CN101288180A (zh) 半导体结构的形成方法
JP4229762B2 (ja) 半導体装置の製造方法
CN108807397A (zh) 一种改善栅极孔洞缺陷的方法
CN104658899B (zh) 一种蚀刻栅极介电层的方法
JP2004356575A (ja) 半導体装置の製造方法
CN105990234B (zh) 半导体器件的形成方法
KR100405015B1 (ko) 반도체 장치의 제조 방법
JP4283017B2 (ja) 半導体装置の製造方法
TWI236065B (en) Method for providing an integrated active region on silicon-on-insulator devices
JP4182177B2 (ja) 半導体装置の製造方法
CN108074803B (zh) 半导体结构及其形成方法
JP2013145800A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent