TWI244261B - Power on reset circuit - Google Patents

Description

1244261 14368twf.doc/m 九、發明說明： 【發明所屬之技術销域】 本發明是有關水^ 關於一種電關啟置減產生電路，且特別是有 【先前技術】 ％ 言曼計雷兩 ,、 电略時’往往會加入重置(reset)機制在電 -=使所设計之電子電路在需要時得以回復為初始狀 = 在對電子電路開啟電源(職)之初時，電路中各 =，、=如暫存處於不確定狀態，此時即需要重置此電 ’以將電路巾各元件設定為初始狀態。 號，：ΐ 所:一個電路用以在開機初時產生重置訊 屑处^ 有电電路之狀態設定為初始狀態。圖1Α是 開啟重置電路。請參關1Α，在尚未開啟電源 二二奋112上所儲存之電荷將經由電阻111而放電。因 所以二開啟電源之初時，Ν型電晶體⑴係為截止狀態， Α之電源開啟重置電路可以經由提升電阻113盘 ==115產生重置訊號RST。賴，經由電阻ιι〇提供 餘界^對電容112充電，直到電晶體之閘極電壓超過其 此時電晶體114轉為為導通狀態。因此將由電 曰曰狃114使重置訊號RST禁能。 ，確保所有元件皆能確實重置，因此電源開啟重置 路致此重置訊號之時間必須足夠長。換句話說，圖ia之 電源開啟重置電路中電阻1U)與電容112所形成之時間 1244261 14368twf.doc/m 數RC必須夠大，因此需占用較大之晶片面積。再者，電 阻111形成一條漏電路徑，產生不必要之電能消耗。 於西元2001年10月11曰，美國專利公開第us 2001/0028263 Α1 號「Power on reset circuit」中揭露一種電 源開啟重置電路’如圖1B所不。在電源開啟重置電路12〇 中，將經過電晶體121的電流分流至電容123與電晶體 122，因此得以延長電容123之充電時間。最後，使得電容 123之充電電位可以讓反相器124轉態，以產生電源開啟 重置之效果。然而，流經電晶體122的電流必須較準確地 控制，電流太小則不足以保持重置信號足夠時間，電流太 大則可能使電容根本無法充電到使反相器124轉態的位 準，另外，充放電的過程需消耗較多的電流。 圖1C是美國專利第6388479號r〇sdllat〇r based p_r’reset circuit」（西元2〇〇2年5月i4日）中所揭露 的一種電關啟重置電路。請參照圖lc，在電源開啟重置 ;:二3=:由振盪電路131所輪出之時脱鐵直接經過 巧與電容133低通濾波，以影響儲存於電容133 ^位。當電容133的電位到達反相器134的轉離臨界點 口:ίΓ源開啟重置之效果。然而，電晶體⑶的 戶^出^脈訊號之脈波寬度，否則無法達到重置之動作。 :;現象源開啟重置電路130所· 1244261 14368twf.doc/m 圖 ID 是美國專利第 5386152 號「P〇wer_〇nresetcircuit responsive to a cl〇ck signal」（西元 1995 年 1 月 31 日）中所 揭露的一種電源開啟重置電路。請參照圖1D，在電源開啟 重置電路140中，由於取得充放電訊號是利用時鐘放大器 的正負源觸發微分器，所以需要有二極體保護電路，不至 於有過大的逆向訊號反向由接地線進入電路。因此這種電 路容易透過基體(substrate)引起不必要的干擾訊號，而且會 有低於地電壓之訊號產生。況且，電源開啟重置電路別 所輸出之重置訊號RST亦有振盪現象。 圖2是上述各種習知電路與本發明實施例所分別產生 之重置訊號時序圖。請參照圖2，由上而下，第—條洛線 係表示電源麵，而料左側表示#電源·時之暫^變 化。弟一條繪線(12〇)、第三條緣線⑽)以及第四組緣線 (140)係分別表示電源開啟重置電路l2〇、13〇與】仙所輸 =重置訊號。由圖中可以报明顯看出在相同 ^谷)兀件下，電源開啟重置電路m所提供之重置時 另外’由圖2中可觀察出電源開啟重置電路m 所輸出之重置訊號之時間雖較長Μθ =13() 第二繪線⑽)中之繪線〗•表^ =輸出^置訊號，從圖中可以看出有振 請内部會有低於接地電壓之訊=電源開啟重置電 【發明内容】 1244谢〜 本發明的目的就β才 減少達到RC日夺間常=戶=供—種電源開啟重置電路，以 過程的電流消耗。並日^之電阻、電容面積，減少操作 固定’因此系統的操作容易時間常數的電容充電方向 本發明提出 ：：亚且減少雜訊。 初時產生重置訊號。：f:重置電路，用以於電源開啟 充放電單元以及輪出電路包括調整電路、 準位以上。充放—-:制虎之最低準位被限制於預定 至調整電路電容裝置。充放電單元耦接 進行充/放*，# i减據㈣娜u決定是否對電容裝置 接至右妨2 ’w且輸出電容裝置之儲存電壓。輸出電路輕 用以接收峨壓並且輸出重置= 定使充放;糟=整控舰號之波形與最低準位’以決 輸出n早兀進订充/放電之工作週期比(duty cycle)，而 ★ a綠儲存電壓是否達到輸出電路之臨界電壓而決 疋致能/禁能重置訊號。 、 勹依照本發明的較佳實施例所述電源開啟重置電路，更 ^括受控開關。此受控開關具有第-連接端、第二連接端 以及控，端，用以依照其控制端所接收之重置訊號決定是 否將其第一連接端所接收之時脈訊號導接至其第二連接端 以輪出至調整電路。其中受控開關可以是傳輸閘。 依照本發明的較佳實施例所述電源開啟重置電路，上 述之调整電路包括整波電路以及第一鉗位電路。整波電路 將所接收之時脈訊號加以整波(shaping)以輸出控制訊號。 1244261 14368twf.doc/m 第-钳位電路输至整波電路，用以限制控制訊號之最低 準位於預定準位以上。 、、依照本發明的較佳實施例所述電源開啟重置電路，上 ^之，波電路包括第—電晶體、第二電晶體以及第一電 ^第-電晶體之閘極接收時脈訊號’其第—源/沒極輕接 電壓，第二源/汲極輸出控制訊號。第二電晶體之問極 广脈，號’其第—源/汲極祕第—電晶體之第二源/ 二圣’而第二電晶體之第二源/沒極則麵接第—鉗位電路。 f笛電令之立而輕接第一電麗，另一端則麵接第一電晶體 弟-源/錄。其中該第—電壓例如為系統電壓。 依照本發明的較佳實施例所述電源開啟重置電路，上 ίΐ:一 T立電路包括第三電晶體以及第四電晶體。第三 與第—源接至整波電路。第四電晶體 Ϊ i t 號，其第—源/汲極祕至第三電晶體之 電而第四電晶體之第二源/沒極則祕至第二 ^其中该弟二電壓例如為接地電壓。 述之發明的較佳實施觸述電關啟重置電路，上 容，元包括第五電晶體、第六電晶體以及第三電 至第ΐ:㈡其第一源/汲極•接 接第二電厂[第三電容之第-端、茲第= 端貝_1之=並且輸出儲存㈣，而第三電容之第二 I244m twf.d〇c/m 包括低壓佳實施例所述電源開啟重置電路，更 裳置之儲存^路用健重置電路接收重置訊號以及電容 提供電性#，㈣ =自线電_低至就準位以下時 態。k卩使電容裝置進彳m/充電㈣復其初始狀 述之置電路，上 二钳位電路。第七七^九電晶體、緩衝器以及第 沒嶋至第;之，收重置訊號，其第-源/ 一電壓，其第—=令弟一知。弟八電晶體之閘極接收第 第九電私及極輸第七電晶體之第二源/汲極。 =2=弟—源/汲_接至第三電容之第—端，而第 九電曰mf 而緩衝器之輸出端浦第 之，。钳位電路之第一端输第八電晶體之第 一/'、，木，鉗位電路之第二端耦接第二電壓。 本發明因利用時脈訊號並經過訊號的重建，產生出 電阻(電晶體)的開關時間’達到延長電源開 脈訊糾2間的目的。在本發明中的訊號調整包含對時 g ^、、巾田及時間做限制，而振幅限制的大小盥控制充 電晶體導通電壓有關，時間的限制則將經過振 :|、蚪脈訊號(例如約50%工作週期比)再一次把波形 整理成以較短時間打開電晶體關路徑的控制訊號(例如 小於二〇%工作週期比）。因此可以較少之電阻、電容面積達 到所需之RC時間常數。同時於操作過程中沒有漏電路 1244261 143 68twf.d〇c/m 徑，故可以減少不必要之電流消耗。並且，對決定時間常 數的電容充電方向固定，因此沒有逆向訊號反向由接地線 進入電路，防止透過基體(substrate)引起不必要的干擾訊 號。 為讓本發明之上述和其他目的、特徵和優點能更明顯 易酸，下文特舉較佳實施例，並配合所附圖式，作詳細說 明如下。 【實施方式】 圖3A是依照本發明較佳實施例所繪示的一種電源開 啟重置電路圖。請參照圖3A，時脈源31〇用以產生時脈訊 號CLK。受控開關320具有第一連接端、第二連接端以及 控制鳊，用以依照其控制端所接收之重置訊號RST決定是 否將其第一連接端所接收之時脈訊號CLK導接至其第二 連接端以輸出至調整電路33〇。在此假設受控開關32〇之 初始狀態（即電源開啟初時之狀態）為導通狀態。 調整電路330接收並調整時脈訊號CLK以輸出控制 訊號331。在本實施例中，訊號調整包含對時脈訊號cLK 的振幅及時間做限制。其中振幅限制的大小與控制充放電 的導通電壓有關，譬如藉由調整電路330中之鉗位電路333 將控制訊號331之最低準位限制於預定準位以上。而時間 的限制則將經過振幅限制的時脈訊號CLK再一次把波形 整理成以較短時間打開充放電路徑的控制訊號％〗，壁如 藉由調整電路33G中之整波電路332將所接收之時脈訊號 1244261 14368twf.doc/m CLK之波形加以整波(shaping)以調整成較小工作週期比 控制訊號331。 ’ 充放電單元340具有電容裝置(例如電容C3)。充放電 單元340接收並依據控制訊號331以決定是否對電容裝^ 進行充/放電，並且輸出電容裝置之儲存電壓342。於本實 知例中，充放電單元340包括p型電晶體T5與電容以。 如前所述，由調整電路330所輸出之控制訊號'331為具有 較小工作週期比之脈衝訊號，電晶體T5之閘極接收控制 吼號331以間歇性導通電容C3之充電路徑。以間歇性方 修 式對電容C3充電可以獲得較大2RC時間常數。因此，可 以較少之電阻、電容面積達到足夠大之Rc時間常數。 於本實施例中，充放電單元340更包括p型電晶體 T6，電晶體T6之閘極耦接系統電壓VDD，因此於電源開 啟期間電晶體T6係處於截止狀態。當關閉電源後，由於 電容C3於電源開啟期間儲有電荷，因此電晶體丁6因其源 -閘極電壓大於其臨界電壓而導通，電容C3則經由電晶體 丁6之路徑放電而回復為初始狀態。 一 輪出電路350 (在此例如為反相器）接收電容c3之儲 籲 存電壓342。於電源開啟之初時，由於儲存電壓3们未達 輪出電路350之臨界電壓，因此輸出重置訊號RSt之電厣 為high。當電容C3充電至其儲存電壓342達到輸出 35〇之臨界電壓時，則輸出重置訊號RST之電壓為。 因此可以於電源開啟初時產生足夠長時間之重置訊號 12 I2442M 68twf.doc/m / '、、':而統電壓VDD因為某種原因而暫時降麼時， 糸統往往會應域_低㈣致柯職讀態發生 =電壓VDD回復正常工作糕後，系統將因其内部訊 號錯亂而無法正常工作。因此必須在㈣電壓VDD從莫 名降壓回㈣正常I作電壓後料發出重置訊號，以使系 統重置啟動狀態。

圖3B是依照本發明較佳實施例所繪示的一種低壓重 置私路。凊同時蒼照圖3八與38，低壓重置電路包括 P型電晶體T7〜T8、N型電晶體T9、緩衝器％ i以及麵位 包路362。低壓重置電路36〇接收重置訊號rst以及電容 ^之儲存電壓342。當電源開啟之初時，重置訊號請 係為high，因此電晶體丁7處於截止狀態。

、Ik者間歇性對電容C3充電之過程，當儲存電壓342 達到輸出電路350之臨界電壓後，重置訊號RST轉態為— 而使传電晶體T7於正常卫作期間（系統電壓VDD於正常 =作電壓範圍内）保持導通狀態。此時電晶體丁8受系統電 壓>VDD控制而呈戴止狀態，導致緩衝器361之輸入與輸 出訊號準位皆為1GW，所以電·Τ9呈截止狀態。當系統 電壓VDD降低至預定準位以下時，冑晶體Τ8目而呈導通 狀態（此時電晶體Τ7亦呈導通狀態），導致緩衝器361之輸 。與，出訊號準位轉態為high，因此電晶體Τ9呈導通狀 =。藉由將電晶體Τ9導通以提供—條電性路徑，使電容 裝置C3進行放電以回復其初始狀態。因此在系統電壓 13 1244孤 twf.doc/m VDD從莫名降壓回復到正常工作電壓後，電源開啟重置電 路付以適時再發出重置訊號，以使系統重置啟動狀態。 為能更清楚說明本發明，以下將以更詳細之電路說明 本發明之實施例。圖4是依照本發明較佳實施例所繪示之 一種電源開啟重置電路圖。請參照圖4,其中時脈源41〇、 受控開關420以及輸出電路450分別與前實施例（圖3A)之 s^r脈源310、受控開關320以及輸出電路相似，故不 在此費述。 在此，調整電路430與圖3A之調整電路330相似， 依然由整波電路432與鉗位電路433所組成。其中钳位電 路433可以參照下述電路實施之。钳位電路幻3包括n型 電晶體T3以及T4°電晶體T3之閘極與祕編妾至整波 電路432。電晶體Τ4找極輕接至電晶體Τ3之源極，電 晶體Τ4之源極耦接至接地電壓，電晶體丁4之間極接收時 脈訊號CLK。 整波電路432包括Ρ型電晶體η、Ν型電晶體Τ2以 及# C卜電晶體τι之閘極接收時脈訊號CLK，電晶體 1之源極耦接系統電壓卿，電晶體71之汲極輸出控制 虎43卜電晶體T2之閘極接收時脈訊號CLK，電晶體 T2之沒_接電晶體T1找極，電晶體τ2 鉗位電路433。 π 在此

電容C1例如以ρ型電晶體施作之，以 體電路中實施之。換句話說，即把電之祕與集極; 麵接當作電容之-端，而將其閘極視為電容之另一端。, 14 1244261 14j68twf.doc/m 容〇之-輪接系統㈣VDD，另_端職接電晶體τι 之>及極。 於本實施财，充放電單元_與@ 3A之充放電單 元340相似，其中不同之處在於將電容〇以n型電晶體 施作之。換句話說’即把N型電晶體之麟當作電容之第 -端，而將其祕與集極_細視為電容之第二端。 在此’低壓重置電路460與圖犯之低壓重置電路36〇 相似’故不在此贅述。#中緩衝器461例如以二個反相哭 串聯實施之，以及钳位電路462譬如以三個二極體串聯^ 施之。 、 圖5是依照本發明較佳實施例所緣示之另一種電源開 啟重置屯路圖。圖5之電源開啟重置電路係與圖4相似， 故部分電路將不在以下贅述。請參照圖5，其中調整電路 530之钳位電路533更於電晶體丁4之閘極處耦接電容q (在此以N型電晶體實施之）。亦即將電容C2之一端輕接 至電晶體T4之閘極，而電容C2之另一端接地。 輸出電路550例如包括反相器551〜553。由反相器 551〜552相串聯所組成之緩衝器接收電容c3之儲存電壓 (即P2點之電壓）以輸出反相之重置電壓RSTB。反相器5兄 更進一步接收反相之重置電壓RSTB而輸出重置電壓RST (即P1點之電壓）。

於本實施例中，受控開關520例如為傳輸閘。於傳輸 閘之一個閘極端(控制端)各自接收重置電壓RST以及反相 之重置電壓RSTB，以便電源開啟之初時使時脈訊號CLK 15 I244Hm 待以傳送至調整電路53G，直到重置電壓RST(RSTB)轉態 後才切斷時脈訊號CLK之傳送路徑。 低壓重置電路560與圖4之低壓重置電路46〇相似。 其中緩衝器561中之反相器係以P型電晶體與㈣電晶體 所組成之反閘實施之。钳位電路562中之二極體則以N型 電晶體實施之，亦即將N型電晶體之沒極與閘極相柄接當 作二極體之陽極，而將N型電晶體之源極視為二極體之陰 極0 圖6疋圖5巾電源開啟重置電路之模擬訊斜序目。 鲁 由上而下，圖中第一條繪線係表示系統電壓VDD之時序 關係，第=條繪線表示圖5中p3點之訊號(控制訊號)時序 k化，第二條繪線表示圖5中P2點之訊號(電容c3之儲 存電壓）時序變化’第四條緣線表示圖5中p4點之訊號(甜 位電壓）時序變化，最底下之繪線則表示圖5中重置訊號 RST之時序變化。 儿 圖7是圖5中電源開啟重置電路於電源突然暫時降壓 的惴況下之模擬訊號時序圖。由上而下，圖中第一备 則表示圖5中Π點(重置訊號RST)之時序變化弟第=· 線係表示系統電壓VDD自正常工作準位短暫降壓後回復 原先準位之時序關係，第三條繪線表示圖5中P2點之訊 號(電容C3之儲存電壓）時序變化，第四〜六條繪線則分別 表示圖5中Y1點、γ〇點與γ2點之訊號時序變化。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 16 1244视— 和範圍内，當可作些許之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。 又 【圖式簡早說明】 圖1A疋傳統電源開啟重置電路。 圖1B是美國專利公告第2〇〇1/〇〇28263號中揭露之電 源開啟重置電路。 ° 圖 1C 是美國專利第 6388479 號「〇scillat〇r based power-on-reset circuit」中所揭露的—種電源開啟重置電路。 圖1D是美國專利第53謝52號「Power_on reset circuk responsive to a dock signal」中所揭露的一種電源開啟重 電路。 圖2是各種習知電路與本發明實施例所分別 置訊號時序圖。 圖3A是依照本發明較佳實施例所緣示的一種電源開 啟重置電路圖。 ® B疋依"?、本叙明較佳實施例所、喻示的一種 置電路。 — 2 4 本發魏佳實施例所_之—觀源 重置電路圖。 是依财發明祕實施靖種電源開 啟重置電路圖。 =^圖5中電源開啟重置電路之模擬訊號時序圖。 是圖5巾電源開啟重置電路於電源突然暫時降壓 的炀況下之模擬訊號時序圖。 1244261 14368twf.doc/m 【主要元件符號說明】 110、111、113 :電阻 112、123、133 :電容 114、 122、132 : N 型電晶體 115、 361、461、561 :缓衝器 120、130、140 :習知之電源開啟重置電路 121 : P型電晶體 124、134、551 〜553 :反相器 131 :振盪電路 140a、140b :電源開啟重置電路140中之訊號 310、410、510 :時脈源 320、420、520 :受控開關 330、 430、530 :調整電路 331、 431 :控制訊號 332、 432 :整波電路 333、 362、433、462、533、562 :鉗位電路 340、440、540 :充放電單元 342 :電容C3之儲存電壓 350、450、550 :輸出電路 360 :低壓重置電路 C1〜C3 ··電容 CLK :時脈訊號 RST :重置訊號 RSTB :反相之重置電壓 T1〜T9 :電晶體 VDD :系統電壓 18

Claims (1)

1. ：twf.doc/m 十、申請專利範圍： 一舌U電源開啟重置電路，用以於電源開啟初時產生 一重置讯唬，該電源開啟重置電路包括·· 制二5周ΐί路’用以接收並調整—時脈訊號以輸出—控 H#u Ί亥控制訊號之最低準位被限制於-預定準位 至，;ίϊ:單：，具有一電容裝置，該充放電單元耦接 至,亥5周正电路，用以接收並依據該控制訊號以決 ί電容裝置進行充/放電，並且輸出該電容裝置之-儲存i 壓；以及 ’廿电 -輸出電路，祕至該纽電單元，肖 錢並且輸出該重置訊號，其中該輸出電路係依該儲= 達到_出電路之臨界而決錢能/禁能該重 、其中賴整電路藉由調整該控制訊號之波形與最低 準位’以決定使該充放電單元進行充/放電之工作週期比 (duty cycle) 〇 ’ 2.如申請專利範圍第1項所述之電關啟重置電路， 更包括： 一受控開關，具有第—連接端、第二連接端以及控制 用以依照其控制端所接收之該重置訊號決定是否將其 第-連接端所接收之該時脈訊號導接至其第以ς 出至該調整電路。 史辦而以輸 19 m I244^)8twfdoc/ 3·如申請專利範圍第1項所述之電源開啟重置電路， 其中該受控開關係一傳輸閘。 4·如申請專利範圍第1項所述之電源開啟重置電路， 其中該調整電路包括： ％ 一整波電路’用以將所接收之該時脈訊號加以整波 (shaping)以輸出該控制訊號；以及 一第一钳位電路，耦接至該整波電路，用以限制該控 制訊號之最低準位於該預定準位以上。 5·如申請專利範圍第4項所述之電源開啟重置電路， 其中該整波電路包括： 一第一電晶體，該第一電晶體之閘極接收該時脈訊 ，1該第—電晶體之第—源級極減―第一電壓，該第-電晶體之第二源/汲極輸出該控制訊號； σ 第二電晶體，該第二電晶體之閘極接收該時脈訊 號η亥第一電Β曰體之第一源/汲極麵接該第一電晶體之第二 源/汲極，該第二電晶體之第二源/汲極耦接該第一鉗位; 路；以及 一—第一電容，該第一電容之一端耦接該第一電壓，該 第一電容之另一端耦接該第一電晶體之第二源/汲極。 6·如申請專利範圍第5項所述之電源開啟重置電路， 其中該第一電晶體係為！>型電晶體，該第二電晶體係為Ν 型電晶體。 7·如申請專利範圍第5項所述之電源開啟重置電路， 其中該第-電壓係為系統電壓。 20 I24m— &如申請專利範圍第4項所述之電源開啟重置電路， 其中該第一鉗位電路包括： 一第三電晶體，該第三電晶體之閘極與第一源/汲極耦 接至該整波電路；以及 一第四電晶體，該第四電晶體之閘極接收該時脈訊 號，該第四電晶體之第一源/汲極耦接至該第三電晶體之第 二源/汲極，該第四電晶體之第二源/汲極耦接至一第二電 壓。 9. 如申請專利範圍第8項所述之電源開啟重置電路， 其中該第一鉗位電路更包括： 一第二電容，該第二電容之一端接收該時脈訊號，該 第二電容之另一端耦接該第二電壓。 10. 如申請專利範圍第8項所述之電源開啟重置電 路，其中該第二電壓係為接地電壓。 11. 如申請專利範圍第1項所述之電源開啟重置電 路，其中該充放電單元包括： 一第五電晶體，該第五電晶體之閘極接收該控制訊 號，該第五電晶體之第一源/汲極耦接至一第一電壓； 一第六電晶體，該第六電晶體之閘極耦接該第一電 壓，該第六電晶體之第一源/汲極耦接至該第五電晶體之第 二源/汲極，該第六電晶體之第二源/汲極耦接一第二電 壓；以及 21 1244孤一 體 端 之第第三電容之第-端咖第五電 綠?广且輸出該儲存電壓，該第三電:i; 耦接該第二電壓。 私奋足弟 12·如申請專利範圍第丨 路 豆中兮於Φ ^ 貝所述之電源開啟重詈+ 其中忒輸出電路係包括至少一反相哭。 里置包 路 13·如申請專利範圍第丨 ^ 更包括： 貞所述之電源開啟重置電 一低壓重置電路，接 用以當一系統電壓降低至一吻’ 徑’二1電二\置進5放:充電"回復其初始狀態 政〜爿1巳圍第13項所述之電源開啟重置带 路，其中该低壓重置電路包括： 屯 节體’该第七電晶體之閘極接收該重置1 該弟七電晶體之第—職極輕接至該第三電容二 二第人電晶體’該第八電晶體之閘極接收該第 壓’该弟八電晶體之第_源，汲極耦接該 源/汲極； 版心弟一 斤一第九電晶體’該第九電晶體之第—源/沒極麵接至該 f二電谷之弟—端’該第九電晶體之第二源/汲極耗接至-第二電壓； 一一緩衝器，該緩衝器之輸入端耦接該第八電晶體之第 及極4緩衝☆、之輸出端耦接該第九電晶體之閉極； 22 1244261 14368twf.doc/m 一第二鉗位電路，該鉗位電路之第一端耦接該第八電 晶體之第二源/汲極，該鉗位電路之第二端耦接該第二電 壓。 15. 如申請專利範圍第14項所述之電源開啟重置電 路，其中該第七電晶體與第八電晶體係為P型電晶體，並 且該第九電晶體係為N型電晶體。 16. 如申請專利範圍第14項所述之電源開啟重置電 路，其中該第二鉗位電路係由多數個二極體串接組成。 17. 如申請專利範圍第14項所述之電源開啟重置電 路，其中該第一電壓係為系統電壓，並且該第二電壓係為 接地電壓。

   23