[go: up one dir, main page]

TWI242840B - Semiconductor device and method for fabricating the same - Google Patents

Semiconductor device and method for fabricating the same Download PDF

Info

Publication number
TWI242840B
TWI242840B TW093118284A TW93118284A TWI242840B TW I242840 B TWI242840 B TW I242840B TW 093118284 A TW093118284 A TW 093118284A TW 93118284 A TW93118284 A TW 93118284A TW I242840 B TWI242840 B TW I242840B
Authority
TW
Taiwan
Prior art keywords
film
insulating film
opening
interlayer insulating
fuse
Prior art date
Application number
TW093118284A
Other languages
English (en)
Other versions
TW200525698A (en
Inventor
Motonobu Sato
Toyoji Sawada
Satoshi Otsuka
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW200525698A publication Critical patent/TW200525698A/zh
Application granted granted Critical
Publication of TWI242840B publication Critical patent/TWI242840B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10W20/494
    • H10W42/00
    • H10W74/147

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

1242840 玖、發明說明: 【發明戶斤屬之技術領域3 發明領域 本發明係有關於一種半導體元件及其製造方法,更特 5 別地係有關於一半導體元件,其容許該電路藉由照射雷射 光束分離的熔絲再被組合,及一用於製造該半導體元件的 方法。 L先前技術]1 發明背景
10 半導體元件,例如,記憶元件、邏輯元件等,諸如DRAM 及SRAM等,係以一非常大量的構件所組成,且由於在製造 方法中多種的因素,常常該等電路及記憶單元的零件無法 正常的操作。在此案例中,因為該等有缺陷的部份電路或 記憶單元,若該等元件被視為缺陷的話,其將減少該製造 15 的產量且導致製造成本的增加。如對於此之對策,在最近 的半導體元件中’該有缺陷的電路及有缺陷的記憶早元被 改變成多餘的電路及多餘的記憶單元,其等在先前已被製 備,使該等有缺陷的電路正常,藉以補救該等有缺陷的元 件。 20 再者,半導體元件其係各自以多數整體視之具有不同 功能的電路製造,以改變該等元件的功能,或半導體元件 其等以指定的電路被製造,以具有該元件之存在且經調整 可利用的特徵。 此一半導體元件的再組成通常在操作試驗等之後,係 1242840 藉由安裝一具有多數女裂在半導體元件之炫絲的熔絲電 路,及藉由照射雷射光束使该荨炫絲分離所製成。 一般來說,以相同的導電層形成之該等熔絲,形成該 橫向連接,且襯墊形成一半導體元件之該等内部電路,且 5為了保護該半導體元件免於潮濕,一覆蓋薄膜係被形成在 該等溶絲上。通常在該覆蓋薄膜形成之後,該等熔絲係被 分離。 該等熔絲照慣例地藉由下述方法分離。 在一第一方法中,雷射光束係被照射在該覆蓋薄膜以 10为離该專纟谷絲。该弟一方法谷终在沒有增加製造步驟的情 況下製造該半導體元件。然而,因為該厚的覆蓋薄膜殘餘 在該等熔絲上,需要高雷射能量以分離該等熔絲。結果, 大的坑洞係被產生,該矽基材被融化,導致裂縫,裂縫由 該等熔絲的分離部份向下延伸,且導致其他的損害。此即 I5 為問題所在。 在一第二方法中,在該等熔絲上的覆蓋薄膜被蝕刻成 薄的’且雷射光束被照射在該變薄的覆蓋薄膜上,以分離 该等炼絲。該第二方法可使用較低的雷射能量,且與該第 方法相較,可減少對於基部之坑洞及損害的發生。然而, Λ设蓋溥膜的蝕刻必須在途中被停止,使得難以去控制該 蝕刻的I。在使該覆蓋薄膜變薄時,有該等絲可能被暴露 的風險。結果,該方法之不利條件為可信賴度的減少,且 在凸起件形成的步驟中,凸起件的障蔽金屬甚至被形成在 違等炫絲上,以及導致其他的缺點。 1242840 在弟二方法中’在該覆蓋薄膜或该夾層絕緣薄膜被名虫 刻,以暴露該等熔絲之後,一薄的保護層被形成,且雷射 光束被A?、射在該保護膜上’以分冰该寻炼絲。該第三方、去 從未暴露該等熔絲,且該可靠度增加。該保護薄膜可容易 5 的被形成薄的。該第三方法係描述於,例如,參考文獻J(日 本公開未審查專利平成第03-044062號)及參考文獻2 (曰本 公開未審查專利第2001-250867號)。 在參考文獻1及參考文獻2中’在用於暴露該等炫絲的 钱刻中’該覆蓋薄膜或該夾層絕緣薄膜係被蝕刻,直到該 1〇等熔絲的側表面被完全地暴露。因為在分離該等熔絲時, 此運用的應力被阻礙影響該等鄰近的熔絲。 然而,當該覆蓋薄膜或該夾層絕緣薄膜係被蝕刻,直 到該等熔絲的側表面被完全地暴露,在蝕刻之後的清潔步 驟中,该等不被支撐在該等側表面的熔絲之圖案常崩塌或 '、肖政特別地,正好在該等熔絲下方的夾層絕緣薄膜係 被側餘刻,且該等炼絲突出,易於發生該圖案崩塌或該圖 案破消散。在之後的步驟中,該等溶絲通常由填充樹脂施 用應力產生裂縫,樹脂作為下部填充等,用於黏附該等晶 2〇片至錢材的在安裝等之後,由該基材施加應力。此等現 20像在大縱橫比及較小尺寸的熔絲中會特別地明顯。 如參考文獻2所述,深的凹洞會被產生在該等炼絲之 間該之後的凸起件形成步驟中,諸如鈦或其他金屬之 雜蔽金屬,或該乾薄膜抗餘劑,藉由印刷用於形成該等 凸(件,常常殘餘在該等炫絲的側表面,其常常阻礙該炫 1242840 絲的分離。當等熔絲的間隔係小時,該等在熔絲之側表面 上的殘餘物特別地明顯,該等殘餘物可為一阻礙該熔絲間 隔減少的因素,例如縮小半導體元件。 本發明之一目的係提供一半導體元件,該半導體元件 5 包括熔絲,該等熔絲可在無圖案崩塌及案消散的清況下, 被穩定地以低雷射能量分離,且可在一小間隔被安置,以 及提供一用於製造半導體元件的方法。 根據本發明之一方面,提供一半導體元件,該半導體 元件包括:一夾層絕緣薄膜’其被形成在該半導體基材上, 10 一熔絲,其被埋設在該夾層絕緣薄膜;及一覆蓋薄膜,其 形成在該夾層絕緣薄膜上,且具有一形成向下至該熔絲的 開口,在該開口中,該夾層絕緣薄膜被形成連接該熔絲的 側壁。 根據本發明的另一方面,本發明係提供一用於製造一 15 半導體元件方法,該方法包括下述步驟:一埋設在一夾層 絕緣薄膜中之熔絲,形成在一基材上;形成一覆蓋薄膜在 該夾層絕緣薄膜上;且在該覆蓋薄膜形成一向下至該熔絲 的開口,在該開口中留下該夾層絕緣薄膜在一側壁的至少 一部份。 20 根據本發明,在雷射光束被照射用於分離該等熔絲處 之該開口中,該夾層絕緣薄膜係被形成與該熔絲的側壁連 接,藉以,該熔絲以該夾層絕緣薄膜支撐。結果,在形成 該開口的蝕刻步驟之後的清潔步驟中,該圖案的崩塌及該 圖案的消散可被防止。當該等熔絲被分解時,該等熔絲消 1242840 散的趨勢可在垂直方向被限制。結果,該等熔絲之寬的消 散可防止,其容許該等熔絲以一小間隔排列,且該熔絲區 域可被縮小。 在該開口中,該夾層絕緣薄膜被形成在該熔絲的側 5 壁,藉此,該熔絲的表面及該夾層絕緣薄膜的表面之間的 距離可被形成小的。形成該夾層絕緣薄膜,覆蓋該熔絲的 全部側壁,可使該開口中該表面實質上為平坦的。結果, 在被雷射光束照射以分離該等熔絲的區域,在該之後的凸 起物形成步驟中,該障蔽金屬的殘餘物之產生;以及在該 10 安裝的步驟中,該乾薄膜抗餘劑的殘餘物的產生可被抑 制。因此,沒有該等熔絲之分離的殘餘阻礙物。 該熔絲保護薄膜係在該開口被形成之後被形成,藉 此,該熔絲保護膜的厚度可被容易地控制為薄的。結果, 該製造的方法可被減化,且該等熔絲可穩定的被分離。 15 【發明内容】 發明概要 圖式簡單說明 20 第1A圖係根據本發明之一第一具體實施例之半導體元 件的平面圖,其顯示該半導體元件的結構。 第1B及1C圖係根據本發明之一第一具體實施例之半 導體元件的橫截面圖,其顯示該半導體元件的結構。 第2圖係根據本發明之一第一具體實施例之半導體元 1242840 件的概要圖,其顯示該半導體元件的結構。 第3A-3E及4A-4C圖係根據本發明之一第一具體實於 例,在用於製造半導體μ之方法的步驟中,其顯示^ 法中之半導體元件的橫截面圖。 5 第5圖係根據本發明之一第—具體實施例的變化之半 導體元件的橫截面圖’其顯示該半導體元件的結構。 第6A圖係根據本發明之一第二具體實施例之半導體元 件的平面圖,其顯示該半導體元件的結構。 第6B及6C圖係根據本發明之一第二具體實施例之+ « 1〇導體元件的橫截面圖,其顯示該半導體元件的結構。 第7A 7C及8Α·8(: _根據本發明之—第二具體實施 例,在用於製造半導體元件之方法的步驟中,其顯示該彳 . 法中之半導體元件的橫截面圖。 第9及10圖係根據本發明之具體實施例的變化,及用於 · I5製造該半導體元件之半導體元件的橫截面圖,其顯示該半 導體元件的結構。 【實方式J Φ 較佳實施例之詳細說明 [第一具體實施例] 20 根據本發明之一第一具體實施例,半導體元件及用於 製造其之方法將參照第1-4C圖被描述。 第1A-1C圖係根據本發明之半導體元件的平面圖及橫 截面圖,其顯示該半導體元件的結構。第2圖係根據本發明 之八版貝她例的半導體元件之概要圖,其顯示該半導體元 10 1242840 件結構。第3A-3E及4A-4C圖係根據本發明之具體實施例, 用於製造該半導體元件之步驟中,其顯示該方法中之半導 體元件的橫截面圖° 首先,根據本發明之具體實施例,該半導體元件的結 5構將參照第1A-1C及2圖被說明。第1A圖係根據本發明之具 體實施例的半導體元件之平面圖,其顯示該半導體裝置的 結構。第1B圖係第1圖中沿著線A-A,的橫截面圖。第1C圖 係第1圖中沿著線B-B’的橫截面圖。 如第1B及1C圖所示,一夾層絕緣薄膜12包括一 Sic薄 10膜12a及一 SiO薄膜12b係被形成在一基材1()上。在此說明書 中,該基材包括不僅是一半導體基材本身,而且包括該具 有元件的基材,該元件係包括電晶體等,及1或2或多個形 成於該半導體基材的橫向連接層。該夾層絕緣薄膜係一在 不同平面用於隔絕該橫向連接層之一夾層絕緣薄膜。 15 在該夾層絕緣薄膜12上,一 SiC薄膜14a及一 SiO薄膜 14b之夾層絕緣薄膜14係被形成。橫向連接層16a、i6b&16d 係被埋設在該夾層絕緣薄膜14中。 一 SiC薄膜18a及一 SiO薄膜18b的夾層絕緣薄膜is係被 形成在該具有橫向連接層16a、16b及16d埋設於其中之夾層 20絕緣薄膜14上。一接觸栓24a電氣連接至該橫向連接層 16a 接觸检24b電氣連接至該橫向連接層i6b,一接觸检 24c兒氣連接至該橫向連接層16d,且一熔絲%係被埋設在 該失層絕緣薄膜18。 電氣連接該接觸栓24a及該熔絲26的一端之一橫向連 11 1242840 接層28a、電氣連接該接觸栓接觸栓24b及該熔絲26的另一 端之一橫向連接層28b,及電氣連接至該橫向連接層16d之 一橫向連接層28d,係被形成在該具有該等接觸栓2如、 24b、24c及熔絲26埋設於其中之夾層絕緣薄膜18上。 5 一义〇薄膜3加及一 SiN薄膜3〇b之覆蓋薄膜30,被形成 在具有該等橫向連接層28a、28b、28d形成於其上之炎層 絕緣薄膜18上。一開口32係被形成在該覆蓋薄膜3〇内,向 下至該熔絲26。該覆蓋薄膜係為一絕緣薄膜,其形成於最 高的橫向連接層,且被形成用於保護該半導體元件免於潮 10濕等。該覆蓋薄膜之一般的結構係一SiO薄膜及一SiN薄膜 之層狀結構,如同在本發明之具體實施例所描述者。 一 SiN薄膜的熔絲保護薄膜34係被形成在該開口 32中 及該覆蓋薄膜30上。 如第1A圖所示,多數的溶絲26係被形成於開口 32被形 15成的區域。如第1C圖所示者,在該開口 32中,該等熔絲26 的側表面被該夾層絕緣薄膜18所覆蓋,且在該開口 32中, 該等熔絲26的上部表面的高度及該夾層絕緣薄膜18之上 部表面的高度係實質上彼此相等。 如第1A圖所示,該等熔絲26被形成的區域係由該橫向 20 連接層28d所包圍。該橫向連接層28d形成一部份所謂的一 保護環、一密封環、一抗濕氣環或其他。該保護環係用於 阻止水氣、水等由該熔絲電路區域進入該半導體元件,且 該保護環係通常由環圖案化的橫向連接層一個在另一上之 厚的堆疊方式形成,其所有的層由該第一層的金屬橫向連 12 接層至該上部最高層的橫向連接層,且該等層由溝槽型的 通道橫向連接。 在一包括10個金屬橫向連接層之半導體元件中,例 如’如第2圖所例示者,環狀的橫向連接層102、104、106、 1G8 ' 110、112、114及116係被形成,經橫向連接的通過溝 槽型的通道被形成在一雜質散佈層120上,該雜質散佈層係 在一形成於一矽基材1〇的n-井118中。在此實例中,相當於 第1Α及1Β圖中的基材10,該下部結構由該矽基材向上至該 橫向連接層116。 該橫向連接層116(該等橫向連接層i6d、28d)的層之上 部不能以環形堆疊,以確保該電路徑至該等熔絲26。因此, 如第1A圖所例示,該等橫向連接層16(1及28(1具有該環狀外 形,其在該等橫向連接層28a及28b的各別導線被中斷。即, 沿著第1A圖中的線A-A’的橫截面圖,如第2圖所示,該橫向 連接層102 - 116之保護環係被形成,且如第}圖中沿著線 B-B’之橫截面圖,如第ic及2圖所示,該橫向連接層 102 -116及橫向連接層I6d、28d之保護環係被形成。 如上所述,根據本發明的具體實施例,該半導體元件 的特徵係在於在該開口 32中,該夾層絕緣薄膜18係被形成 接觸該等熔絲26的側表面,其係一用於分離該等炫絲之雷 射光束所知的區域。該等熔絲26係因此藉由該夾層絕緣薄 膜18被支持,藉此在用於形成該開口 32的蝕刻步驟之後的 清潔步驟中,5亥專、丨谷絲26之圖案崩塌及圖案消散可被防止。 該等熔絲26的圖案崩塌及圖案消散係為明顯的,當該 1242840
等^絲下方的爽層絕緣薄膜14被水平地蝕刻時,且該等熔 絲26突出。因L ^此,其較佳地考慮到一方法的限度,使該等 熔絲的側表面的部份以夾層絕緣薄卿覆蓋。 所开^成輿讀等熔絲26的側表面接觸的夾層絕緣薄膜18 5具有限制6亥等搶絲26的消散方向的作用,當該等、熔絲被分 解至該垂直i / 力向時。該等熔絲26係因此被阻止廣泛的消 月文其谷々讀等熔絲26以小的間隔被設置,且該熔絲區域 可為更小。 考慮到支撐該等熔絲26,其較佳的係該夾層絕緣薄膜 10 18被H、4等炫絲%之至少部份的側表面接觸。 除7形成與該等熔絲2 6之側表面接觸的夾層絕緣薄膜 18之外’其係更有效的弄平在該開口 32中,該等具有夾層 絕緣薄膜18之表面的熔絲26之上部表面。即,在該開口中, 該等炫絲26的上部表面的高度及該夾層絕緣薄膜18的表面 15之高度係被製造成實質上彼此相等,藉以在該開口 32中, 沒有細微的凹面及凸面的發生。因此,在用於分離該等熔 絲之該雷射光束施用區域中,在該雷射凸起件形成步驟, 一障蔽金屬的殘餘物可被抑制,且在該安裝步驟,該乾燥 薄膜抗蝕劑的殘餘物可被抑制。因此,沒有殘餘物會阻礙 20 該等熔絲的分離。 在該開口 32中,該等熔絲26的上部表面及該夹層絕緣 溥膜18的表面本質上彼此係不一致的。其等可被弄平至一 個程度,該程度係在該雷射步驟中,該等殘餘物不會發生, 即,實質上係彼此平坦。 14 1242840 在該開口 32中,用於覆蓋該等炫絲26的該熔絲保護薄 膜34係在該開口 32被形成後形成,且該薄膜的厚度可容易 的被控制。該熔絲保護薄膜34可比該覆蓋薄膜30還要薄。 因此,該製造的過程可以被簡化,且該等熔絲26的分離可 5 以被穩定。 隨後,根據本發明之具體實施例用於製造該半導體元 件的方法可參照第3A-4C圖被說明。第3A-3E及4A-4C圖係 相當於沿著第1A圖之A-A,部份的橫截面圖,以及用於製造 該半導體元件之方法的步驟中,該襯墊開口的橫截面圖。 10 該等圖中各別圖的左邊係相當於第1A圖中沿著線a_A,橫 截面’且在該等圖中各別圖的右邊係該襯墊開口區域的橫 截面。 首先,例如厚度30 nm的SiC薄膜,以及厚度560 nm的 SiO薄膜,係由CVD方法被沈積在該基材10上,以形成該siC 15 薄膜12a及該SiO薄膜12b的夾層絕緣薄膜12。 隨後,例如厚度30 nm的SiC薄膜14a以及例如厚度870 n m的S i Ο薄膜14 b係藉由例如C V D方法被沈積在該夾層絕 緣薄膜12上,以形成該SiC薄膜14a及該SiO薄膜14b的夾層 絕緣薄膜14。 20 隨後,主要是銅的傳導層所形成之橫向連接層16a、16b 及16〇係被形成,且藉由鑲欲方法(damascene process)(第3A 圖)被埋設在夾層絕緣薄膜14中。 隨後’例如厚度30 nm的SiC薄膜18a及例如厚度530 nm 的SiO薄膜l8b,係藉由CVD方法被沈積在具有橫向連接層 15 l24284〇 l6a、16b及16c埋設於其中之夾層絕緣薄膜14上,以形成該 SiC薄膜18a及該SiO薄膜18b的夾層絕緣薄膜18。 再者,藉由光微影術及乾蝕刻,在該夾層絕緣薄膜18 中,接觸洞20a、20b及一橫向連接層溝槽22分別被形成向 5 下至該等橫向連接層16a、16b,及一熔絲被形成的區域(第 3β 圖)。 隨後,一厚度50 nm如該障蔽金屬之氮化鈦,以及例如 一厚度為300 nm的鎢係藉由噴濺方法及CVD方法被分別地 沈積,且被回钱刻(etched back)或回拋光(polished back), 10 直到該夾層絕緣薄膜18的表面被暴露,藉此形成埋設在該 等接觸洞2〇a及2〇b的接觸栓24a及24b、主要是鎢的傳導 層,以及埋下在該橫向連接層溝槽22中的熔絲26的形成, 以及主要是鎢的傳導層之形成(第3C圖)。 再者,一厚度為60 nm的鈦薄膜、一厚度為30 nm的氮 15 化鈦薄膜、一厚度為1000 nm的Al-Cu薄膜,及一厚度為5〇 nm的氮化鈦薄膜,例如,係藉由喷濺方法被沈積在具有接 觸栓24a、24b及該等熔絲26埋設在其中之夾層絕緣薄膜18 上。 再者,該氮化鈦薄膜/Al-Cu薄膜/氮化鈦薄膜/鈦薄膜之 2〇層積薄膜係被圖案化,以形成該層積薄膜所形成之該等橫 向連接層28a、28b及28c(第3D圖)。接著,該橫向連接層i6a 經由該接觸栓24a及該橫向連接層28a被電氣連接至該溶絲 26—端,該橫向連接層16b係經由該接觸栓24b及該橫向連 接層28b被電氣連接至該熔絲26的另一端。該橫向連接層 16 1242840 28c可被用作例如一襯墊電極。 再者,例如厚度為140〇nmWSi〇薄膜及例如厚度為5〇〇 nm的SiN薄膜30b係藉由CVD方法,被沈積在具有該等橫向 連接層28a、28b、28c形成於其上之夾層絕緣薄膜18上,以 5形成該SiC薄膜30a及該SiN薄膜30b的覆蓋薄膜3〇。 隨後,藉由光微影術及乾蝕刻,該覆蓋薄膜3〇被蝕刻, 以在該覆蓋薄膜30中形成該開口 32向下至該炼絲% (第从 圖)。此%*,该開口 32被形成,在該開口 32中,多數的該等 熔絲26被暴露。可較佳地控制該覆蓋薄膜的蝕刻,以至於 10該夾層絕緣薄膜18的表面之高度及該等㈣%之上部表面 的高度在該開口 32中係為彼此相同的(參照第冗圖)。 該開口係因此被設置,藉此,無細微的凹面及凸面可 被形成在該開口32中,且因此,在利用雷射光束照射用於 料炼絲的分離的區域中,在該之後凸起件形成步驟之障 15敝金屬之殘餘物的形成,及該安裝步驟之乾燥薄膜抗触劑 之殘餘物的形成可被抑制。 20 隨後,一厚度為50 nm的SiN薄膜,例如,藉由如CVD 方法被沈積在該具有開π32形成於其巾之職薄膜%上, =形成該_薄膜之炫絲保護薄膜34(第_)。可較佳的設 疋_絲倾薄膜34的厚度不超過35()⑽。當該薄膜厚度 糸大於350 nm時’分離該溶絲所產生的風險將會 將需要高雷射能量,結果產生大的坑洞。 ' 用於暴露該撗
影術及= 17 1242840 向連接層28c(第4C圖)。 隨後,電路檢驗等係被進行,且隨後如所需者,指定 的溶絲26係被分離。當該溶絲保護薄膜34具有一 50 nm的厚 度時’該具有厚度600 nm及寬度400 nm的熔絲26係被設置 5 在一5叫1的間隔,例如一波長1·3 μηι且能量0.35-0.9 μΐ的雷 射光束被照射,且通過該熔絲保護薄膜34,該等熔絲26可 被分離。 在该具有上述結構之半導體元件中,該等溶絲係在上 述之情況下被分離,且該等熔絲可以良好的產量被分離。 10 在3專溶絲被分離後,抗潮濕的檢驗可被進行。該等、丨容絲 具有良好的抗潮濕性,且非常高的可信賴度可被獲得。 如上所述,根據本發明之具體實施例,該夾層絕緣薄 膜被形成接觸該在該開口中之等溶絲的側邊,其中該區域 係用於雷射光束照射以分離該等熔絲,藉此,該等溶絲係 15藉由该夾層絕緣薄膜被支持。在該用於形成該開口之蝕刻 步驟之後的清潔步驟中,該熔絲之圖案崩塌及該圖案消散 可被防止。再者,當該等熔絲被分解時,在該垂直方向, 該等炫絲的消散方向可被限制,其容許該等溶絲被設置在 一小的間隔,且該熔絲區域可被減少。 20 找開口中,在該輯絲之側壁_夾層絕緣薄膜被 留下,藉此步驟可被減少。此可抑制在利用雷射光束昭射 用於該等炼絲之分離的區域中,在該之後的凸起件形:步 驟的障蔽金屬之殘餘物的形成,及該安裝步驟之乾燥薄膜 抗轴劑之殘餘物的形成。因此,無殘餘物阻礙該_絲的 18 1242840 分離。 在該開口被形成之後,該熔絲保護薄膜被形成,藉此 該熔絲保護薄膜的厚度可容易地被控制為細的。因此,該 製造過程可被簡化,且該等熔絲的分離可被穩定的進行。 5 在本案之具體實施例中,該熔絲保護薄膜34被形成在 該開口 32中及該覆蓋薄膜30上。然而,當該凸起件形成步 驟不必需時,該熔絲保護薄膜34並非必要的(參照第5圖)。 本發明之發明者在該等熔絲被分離後進行抗潮濕檢驗。該 結果比具有該熔絲保護薄膜34者還差。然而,沒有該熔絲 10 保護薄膜34,該抗潮濕性係為足夠的。 [一第二具體實施例] 根據本發明之第二具體實施例,該半導體元件及該用 於製造該半導體元件之方法將參照第6A至8C圖被解釋。在 此具體實施例中與第1A至5圖中所顯示之第一具體實施例 15 相同的元件,將藉由相同的數字表示,並簡化或不重複其 等之說明。 第6A-6C圖係根據本發明之具體實施例的一平面圖及 橫截面圖,其顯示其之結構。第7A-8C圖係根據本發明之具 體實施例之半導體元件的橫截面圖,在用於製造半導體元 20 件之方法的步驟中,其顯示該方法中之半導體元件的橫截 面圖。 在上述之第一具體實施例中,本發明係被施用至一半 導體元件,該半導體元件包括與該等接觸栓以所謂的鑲嵌 方法並存地形成之熔絲。然而,本發明可施用至一半導體 1242840 元件’该半導體元件包括藉由光微影術及乾燥蝕刻圖案化 一傳導薄膜所形成的熔絲。此具體實施例即是_本發明用 於此種半導體元件的一實例。 首先’根據本發明之具體實施例,該半導體元件之結 5構將參照第6A_6C圖被解釋。第6A圖係根據此具體實施例 之該半導體元件的平面圖,其顯示該半導體的結構。第6B 圖係第6A圖中,沿著線A-A,之橫截面圖。第6C圖係第6八圖 中’沿著線B-B,之橫截面圖。 如第6B及6C圖所顯示,橫向連接層16a、16b及16d被 1〇 形成在該基材1〇上。 一Sl〇薄膜之夾層絕緣薄膜被形成在具有該等橫向連 接層16a、16b及16d形成於其上之基材1〇上。接觸栓24a、 24b及24c係電氣連接至埋設在該夾層絕緣薄膜14中的該等 橫向連接層16a、16b及16d。 15 在具有該等接觸栓2如、24b及24c埋設於其中之夾層絕 緣薄膜14上,一熔絲26具有一端電氣連接至該接觸栓24a, 及另一端電氣連接至該接觸拴24b,一橫向連接層28d經由 4接觸栓24c連接至該橫向連接層16d,且一橫向連接層28& 被形成。 2〇 一⑽薄膜之夾層絕緣薄膜18被形成在該夾層絕緣薄 膜14上,其中该夾層絕緣薄膜14具有該熔絲%及該等橫向 連接層28a及28d形成於其上。連接至該橫向連接層28d的接 觸检24d係埋設在該夾層絕緣薄膜μ。 經由該接觸栓24d連接至該橫向連接層28d的一橫向連 20 1242840 接層38a及一橫向連接層38b被形成在具有溶絲26的夾層絕 緣缚膜18上’該等橫向連接層28a、28d及該接觸栓24d埋 設於其中。 一 SiO薄膜30a及一 SiN薄膜30b之覆蓋薄膜3〇係被形成 5 在具有該等橫向連接層38a及38b形成於其上之夾層絕緣薄 膜18上。一開口32被形成在該覆蓋薄膜30,及該爽層絕緣 薄膜18向下至該熔絲26。一SiN薄膜之炼絲保護薄膜34被形 成在該開口 36中及該覆蓋薄膜30上。 如第6A圖所示,多數該等熔絲26被形成在該開口 32被 10形成的區域中。如第6C圖所示,在該開口32中,該等熔絲 26的側邊被該夾層絕緣薄膜18所覆蓋,且在該開口 32中該 等熔絲26的上部表面及該夾層絕緣薄膜18的表面實質上係 彼此平坦的。 如第6A及6C圖所示,該等熔絲26被形成的區域係被該 15等橫向連接層16d、28d及38d所包圍。該等橫向連接層16d、 28d及38d構成一部份的保護環。該保護環可以具有與第2圖 所例示之本發明的第一具體實施例相同的組成。 如上所述,根據本發明之具體實施例的一特徵係在該 開口 32中,該夾層絕緣薄膜18被形成接觸該等熔絲26的側 20表面,該開口係利用雷射光束照射以分離該等熔絲的區 域。該等熔絲26係因此以該夾層絕緣薄膜18支撐,藉以在 用於形成該開口 32的蝕刻步驟之後的清潔步驟中,該熔絲 26的圖案崩塌及圖案消散可被防止。 該夾層絕緣薄膜18係被形成,接觸該等熔絲26的側 21 1242840 邊,當該等熔絲26被分解至該垂直方向時,藉此限制該等 熔絲26的消散方向的作用也可被產生。該等熔絲26因此被 妨礙廣大地消散,此可容許該等絲被設置在一小的間隔, 且該熔絲區域可以是小的。 5 較佳地考慮到支撐該等熔絲26,該夾層絕緣薄膜18係 被形成接觸至少部份該等熔絲26的側表面。 除了形成接觸該等熔絲26的側表面的該夾層絕緣薄膜 18之外,其更有效的使該開口 32内的該等熔絲26的上部表 面與該夾層絕緣薄膜18的表面相等。即,在該開口 32中, 10 該等熔絲26的上部表面的高度與該夾層絕緣薄膜18的表面 高度,實質上彼此相等,藉以,在該開口32中沒有細微凹 面及凸面發生。因此,在該雷射凸起件形成步驟中,在用 於分離該等熔絲的雷射光束應用區域,一障蔽金屬的殘餘 物可被抑制,且在該設置步驟中,該乾薄膜抗蝕劑的殘餘 15 物可被抑制。因此,沒有殘餘物妨礙該等熔絲的分離。 在該開口 32中,用於覆蓋該等熔絲26的熔絲保護薄膜 34,在該開口被形成之後被形成,藉此,該熔絲保護薄膜 的厚度可容易地被控制為薄的。因此,該製造方法可被簡 化,且該等溶絲的分離可被穩定的進行。 20 隨後,根據本發明之具體實施例,用於製造該半導體 元件的方法將參照第7A及8C圖被說明。第7A-7C及8A-8C 圖係相當於第6A圖中,沿著線A-A’的截切之部份的橫截面 圖,及在用於製造該半導體元件的方法之步驟中,該襯墊 開口區域的橫載面圖。該等圖中各別圖的右側係相當於沿 1242840 著Λ-A’的橫戴面部份,且在該等圖中各別圖的左邊係該襯 墊開口區域的橫截面。 首先一厚度為60 nm的鈦薄膜、一厚度為30 nm的氮 化欽薄膜、一厚度為lOOOnm的Al-Cu薄膜及一厚度為5〇nm 5的氮化欽薄膜,係藉由例如喷濺方法,被沉積在該基材1〇 上。 再者’該等氮化鈦薄膜/Al-Cu薄膜/氮化鈦薄膜/鈦薄膜 的層積薄膜被圖案化以形成該等層積層之橫向連接層16a 及 16b。 10 再者,在具有該等橫向連接層16a及16b形成於其上之 基材10上,一 Si〇薄膜係藉由例如CVD方法被沈積,且該SiO 薄膜的表面係藉由CMP方法平面。因此,該具有例如一厚 度600 nm的橫向連接層16a及16b且表面被平面化的SiO薄 膜之夾層絕緣薄膜18係被形成。 15 再者,該等接觸洞20a及20b係藉由光微影術及乾蝕刻 被形成在該夾層絕緣薄膜14中,向下至該等橫向連接層16a 及16b(第7A圖)。 再者,一厚度為50 nm,作為該障蔽金屬的氮化鈦薄 膜,係藉由例如喷濺方法被形成,且一例如厚度為3〇〇 nm 20 的鈇薄膜藉由CVD方法被沉積。再者,二個薄膜係被回|虫 刻或回拋光,直到該夾層絕緣薄膜18的表面被暴露,以形 成埋設在該等接觸洞20a及20b,且主要以鎢形成的接觸栓 24a及24b 。 P过後’ 一厚度為60 nm的欽薄膜、一厚度為3〇 nm的氮 23 1242840 化鈦薄膜、一厚度為1000 nn^A1_Cu薄膜及一厚度為兄nm 的氮化鈦薄膜,係藉由例如喷濺方法被沉積在具有該等接 觸栓24a及24b埋設在其中之夾層絕緣薄膜14上。 隨後,該氮化鈦薄膜/ Al-Cu薄膜/氮化鈦薄獏/鈦薄膜 5的層積薄膜係被圖案化,以形成一由該層積薄膜形成的熔 絲26,且該熔絲具有一端經由該接觸栓24a電氣連接至該橫 向連接層16a,而另一端經由該接觸栓241)電氣連接至該橫 向連接層16b,且該橫向連接層2如係被形成(第7B圖)。 再者,一SiO薄膜係藉由例如CVD方法,被沉積在具有 10该熔絲26及該橫向連接層28a形成於其上之該夾層絕緣薄 膜14上,且該Si〇薄膜係藉由CMP方法被平面化。因此,該 由SiO溥膜所形成,且具有平面化的表面,及具有在該炼絲 26上,且厚度例如600 nm的橫向連接層28之該夾層絕緣薄 膜18被形成。 15 再者’一厚度為60 nm的鈦薄膜、一厚度為30 nm的氮 化鈦薄膜、一厚度為1〇〇〇 nm的Al-Cu薄膜及一厚度為5〇 nm 的氮化鈦薄膜,例如,係藉由例如喷濺方法,被沉積在該 該夾層絕緣薄膜18上。 再者,該氮化鈦薄膜/ Al-Cii薄膜/氮化鈦薄膜/鈦薄膜的 20層積薄膜係被圖案化,以形成該層積薄膜的橫向連接層 38a(第 7C圖)。 隨後,例如厚度為1400 nm的SiO薄膜30a,及例如厚度 為450 nm的SiN薄膜30b係藉由例如CVD方法,被沉積在該 夾層絕緣薄獏18上,該夾層絕緣薄膜具有該橫向連接層38a 1242840 形成在其上,以形成該SiO薄膜30a及該SiN薄膜3〇b的覆苔 缚 3 0。 再者,該覆蓋薄膜30及該夾層絕緣薄膜18被蝕刻,以 在σ亥覆蓋薄膜30及該爽層絕緣薄膜18中形成該開口 μ,向 5下至該熔絲26 (第8Α圖)。在此時,該開口 32被形成,在開 口 32中暴露多數該等熔絲26。其較佳的控制該覆蓋薄膜3〇 及該夾層絕緣薄膜18的蝕刻,以致於在該開口 32中,該夹 層絕緣薄膜18的高度及該等熔絲26的上部表面之高度係實 質上彼此為相等的。(參照第6C圖)。 10 δ亥開口因此被設置,藉此,在該開口 32中沒有細微的 凹面及凸面被形成,且在該之後的凸起件形成步驟中,該 障蔽金屬的殘餘物的產生,以及在該安裝步驟中,該乾薄 膜抗蝕劑的殘餘物的形成,可被抑制。 隨後,一厚度為50 nm的SiN薄膜,例如,係藉由例如 15 CVD方法被沉積在該覆蓋薄膜3〇上,該覆蓋薄膜具有一開 口 32形成於其中,以形成該SiN薄膜的熔絲保護薄膜34 (第 8B 圖)。 再者’如第4C圖所例示者,以相同於根據第一具體實 施例用於製造該半導體元件的方法,一襯墊開口 36係被形 20 成,向下至該橫向連接層38a。 再者,電路試驗係被進行,且隨後如所欲者,指定的 熔絲26係被分離。當具有厚度5〇 nm的熔絲保護薄膜34,及 具有厚度1140 nm及寬度900 nm的該等熔絲26被設置於一5 μπι間隔,一能量0·44 - 〇·67 μ〗的雷射光束被照射,且該等 25 1242840 熔絲26可通過該溶絲保護薄膜34被分離。 在上述結構的半導體元件中,該等溶絲係在上述情況 下被分離,且該等溶絲可以良好的產率被分離。該抗誠 試驗在該等溶絲被分離後進行,且該等溶絲的抗韻性為 5良好的,且可獲得非常高的可信賴度。 如上所述’根據此具體實施例,在該開口中,該夹層 絕緣薄膜被形成,接觸該等炼絲的側壁其係利用雷射光 束照射^該開口係用於分離該等炼絲的區域藉此,該等 熔絲係藉由該失層絕緣薄膜支持。在用於形成該開口的蚀 10刻步驟之後的清潔步驟中,該溶絲的圖案崩塌及圖案消散 町被防止。更進—步的,當該等炼絲被分解時,在㈣直 方向,該等溶絲的消散方向可被限制,其容許該等炫絲被 設置在-小的間隔中’且該炫絲區域可被縮小。 在為開口中,該炎層絕緣薄膜係被形成在該等溶絲的 15側壁上,藉此,該等炫絲的上部表面及該夹層絕緣薄膜的 表面可實質地彼此為平坦的。因此,在顧雷射光束昭射, 用於分離該等炫絲的區域中,在該之後凸起件形成步驟 中’該障叙金屬的殘餘物之形成,及在該安裝步驟中該乾 薄膜抗姓劑的殘餘物的形成可被抑制。沒有殘餘物妨礙該 20 等熔絲的分離。 該溶絲保護薄膜在該開口形成之後被形成,藉此,該 熔絲保護薄膜的厚度可容易的被控制為薄的。因此,該製 造的方法可被簡化,且該等炫絲的分離可被穩定地進行。 在此具體實施例中’該炫絲保護薄膜34係被形成在該 26 1242840 開口 32内,及該覆蓋薄膜30上。然而,如顯示在第5圖中之 該第一具體實施例之變形中,當該凸起件形成步驟為不必 需時,該溶絲保護溥膜34係為不必需的。 [變形] 5 本發明不限於上述的具體實施例,且可包括不同的變 形。 例如,該等熔絲26下方的結構,該橫向連接層至該等 熔絲26之連接係不必需限於該等上述的具體實施例中。 在該第一及第二具體實施例中,在該熔絲保護薄膜34 10 被形成之後,該襯墊開口 36係被開啟。然而,可在該開口 32及該襯墊開口 36被形成在該覆蓋薄膜30中後,該熔絲保 護薄膜34被形成,且在該襯墊開口區域中之該熔絲保護薄 膜34被移除。該襯墊開口 36及向下至該等熔絲之開口 32也 可能被分別的形成,隨後,該熔絲保護薄膜34被形成,且 15 該襯墊開口 36再被形成。當該等方法被施用於該半導體元 件,且根據該第一具體實例用於該半導體元件之方法,如 第9圖所例示者,該熔絲保護薄膜34被延伸至該襯墊開口 36 之内側。 在該第一及第二具體實施例中,在該開口32中,該等 20 熔絲26的上部表面及該夾層絕緣薄膜18的表面係實質上彼 此相等。然而,在該開口 32中,該等熔絲26的上部表面及 該夾層絕緣薄膜18的表面係本質上彼此相同’如第10圖所 顯示者。該夾層絕緣薄膜被形成,覆蓋至少部份該等熔絲 26的側壁,藉此,該等熔絲26可被支撐,且防止該圖案崩 1242840 塌、圖案消散等的作用可被產生。因此,在一凸起件形成 步驟不被進行的案例中,即,在該開口 32中,該等妨礙熔 絲26之分離的殘餘物不產生的案例中,該夾層絕緣薄膜18 的表面係實質上不同於該等熔絲26的上部表面。該夾層絕 5 緣薄膜18被形成,覆蓋至少部份該等熔絲的側壁,藉此, 在該開口 32中,該步驟可被減少,其可抑制該等殘餘物的 產生。 在該第一及第二實施例中,該保護環係被設置在該熔 絲電路區域的周圍。然而,當抗潮濕性可藉由該熔絲保護 10 薄膜34、該覆蓋薄膜30等保護時,該保護環係為不必需。 在該第一具體實施例,該等熔絲係主要由鎢所形成, 且在該第二具體實施例中該等熔絲係主要由鋁所形成。然 而,該等熔絲26的材料並不限於此。例如,該等熔絲可由 銅(Cu)或氮化鈦(TiN)形成。 15 在上述之具體實施例中,該熔絲保護薄膜34係由SiN薄 膜所形成。然而,該熔絲保護薄膜的材料不限於SiN。例如, 該熔絲保護薄膜34可由SiO薄膜或SiON薄膜所形成。考慮 到該抗潮濕性,絕緣薄膜含有諸如,SiN、SiON等之氮, 係為較佳的。 20 【圖式簡單說明】 第1A圖係根據本發明之一第一具體實施例之半導體元 件的平面圖,其顯示該半導體元件的結構。 第1B及1C圖係根據本發明之一第一具體實施例之半 導體元件的橫截面圖5其顯不該半導體元件的結構。 28 1242840 第2圖係根據本發明之一第一具體實施例之半導體元 件的概要圖,其顯示該半導體元件的結構。 第3 A-3E及4A-4C圖係根據本發明之一第一具體實施 例,在用於製造半導體元件之方法的步驟中,其顯示該方 5 法中之半導體元件的橫截面圖。 第5圖係根據本發明之一第一具體實施例的變化之半 導體元件的橫截面圖,其顯示該半導體元件的結構。 第6A圖係根據本發明之一第二具體實施例之半導體元 件的平面圖,其顯示該半導體元件的結構。 10 第6B及6C圖係根據本發明之一第二具體實施例之半 導體元件的橫截面圖,其顯示該半導體元件的結構。 第7A-7C及8A-8C圖係根據本發明之一第二具體實施 例,在用於製造半導體元件之方法的步驟中,其顯示該方 法中之半導體元件的橫截面圖。 15 第9及10圖係根據本發明之具體實施例的變化,及用於 製造該半導體元件之半導體元件的橫截面圖,其顯示該半 導體元件的結構。 【圖式之主要元件代表符號表】 10 基材 12 夾層絕緣薄膜 12a SiC薄膜 12b SiO薄膜 14 夾層絕緣薄膜 14a SiC薄膜 14b SiO薄膜 16a 橫向連接層 16b 橫向連接層 16c 橫向連接層 16d 橫向連接層 18 夾層絕緣薄膜 29 1242840 18a Sic薄膜 18b SiO薄膜 20a 接觸洞 20b 接觸洞 22 橫向連接層溝槽 24a 接觸栓 24b 接觸栓 24c 接觸栓 24d 接觸栓 26 熔絲 28a 橫向連接層 28b 橫向連接層 28c 橫向連接層 28d 橫向連接層 30 覆蓋薄膜 30a SiC薄膜 30b SiN薄膜 32 開口 34 熔絲保護薄膜 36 襯墊開口 38a 橫向連接層 38b 橫向連接層 38d 橫向連接層 102 橫向連接層 104 橫向連接層 106 橫向連接層 108 橫向連接層 110 橫向連接層 112 橫向連接層 114 橫向連接層 116 橫向連接層 118 η-井 120 雜質散佈層
30

Claims (1)

  1. 正替漠頁 第9細284號專利申請案申請專利範圍修正本94年6月14日 拾、申請專利範圍: h 一種半導體元件,其包括·· 5 10 15 一夾層絕緣薄膜,其形成在該半導體基材上,· 一熔絲,其被埋設在該夾層絕緣薄膜_ ;以及 伋盍薄膜,其形成在該夾層絕緣薄膜上,且具有一向 下形成至該熔絲的開口, 在,玄開σ中’ 4夾層絕緣薄膜被形成與該炫絲的一側壁 連接。 2·如申請專利範圍第丨項之半導體元件,其中 每在邊開口中,該炫絲的表面及該夾層絕緣薄膜之表面係 貫質上彼此相等的。 =如申請專利範圍第!項之半導體元件,其更進一步包 -形成在該開π中之㈣上的熔絲保護薄膜。 4·如申請專利範圍第3項之半導體元件,其中 該熔絲保護薄膜係被延伸在該覆蓋薄膜之上。 5·如申請專利範圍第3項之半導體元件,其中 该熔絲保護薄膜係比該覆蓋薄膜薄。 6·如申請專利範圍第3項之半導體元件,其中 该炫絲保護薄膜的厚度為不超過35〇職。 7·如申請專利範圍第工項之半導體元件,其中 夕數的^谷絲被形成在該開口中。 8·如申請專利範圍^項之半導體元件,更進—步包括: 20
    -保護環,其圍繞該等料被形成的區域。 9· 一種用於製造半導體元件的方法,其包括下述之 形成覆蓋-基材,埋設在—夹層絕緣薄膜中之炫絲. 形成-覆蓋薄膜,覆蓋該夾層絕緣薄膜;以及、’ 在該覆蓋薄膜形成—向下至該炫絲的開口,在該開 留下該夾層絕緣薄膜在該熔絲之至少一側壁。 10.如申請補範㈣9項之料製料導體料的方法 在形成該開π的步财,該覆蓋薄膜储_,使 1〇 ,絲的表面及該夾層絕緣薄膜的表面實質上彼此相等。^ 比如申請專利範圍第9項之用於製造半導體元件的 更進步包括,在形成該開口之後的下述步驟: 在該開口形成—胁覆蓋贿絲祕絲保護薄膜。 以如―申料·_ U奴跡料半導Μ件的方法, 15更進-步包括’在形成該熔絲保護薄膜之後的下述步驟: 形成一襯墊開口。 1更3進t申^專利賴第9奴祕製造半導I件的方法, v包括,在形成該開口之後的下述步驟·· 分離該熔絲。 14·如申請專利範圍第 其中 9項之用於製造半導體元件的方法, 小Μ歹私^栝形成該夾層絕緣薄膜覆苗 材的步驟、在該夾層絕緣薄膜形成職向連接槽的步 以及在忒杈向連接槽形成該熔絲的步驟。 20 (¾正替換頁 15.如申請專利範圍第9項之用於製造 其中 干绎肢兀件的方法, 形成該㈣的步驟包括㈣⑽切成 驟,及形成該夾層絕緣薄膜以覆蓋魏絲的步驟。的步 15項之料製__的方去 更進一步包括下述之步驟: 方去, 平面化該*層絕緣相的表面。
TW093118284A 2004-01-23 2004-06-24 Semiconductor device and method for fabricating the same TWI242840B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004015259A JP2005209903A (ja) 2004-01-23 2004-01-23 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW200525698A TW200525698A (en) 2005-08-01
TWI242840B true TWI242840B (en) 2005-11-01

Family

ID=34792430

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093118284A TWI242840B (en) 2004-01-23 2004-06-24 Semiconductor device and method for fabricating the same

Country Status (5)

Country Link
US (1) US20050161766A1 (zh)
JP (1) JP2005209903A (zh)
KR (1) KR100605445B1 (zh)
CN (1) CN100378988C (zh)
TW (1) TWI242840B (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7098491B2 (en) * 2003-12-30 2006-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Protection circuit located under fuse window
JP4603281B2 (ja) * 2004-03-31 2010-12-22 ルネサスエレクトロニクス株式会社 半導体装置
JP4504791B2 (ja) * 2004-11-24 2010-07-14 パナソニック株式会社 半導体回路装置及びその製造方法
KR100695872B1 (ko) * 2005-06-22 2007-03-19 삼성전자주식회사 반도체 장치의 퓨즈 및 그 형성 방법
KR100630757B1 (ko) * 2005-08-05 2006-10-02 삼성전자주식회사 Esd 보호 구조를 갖는 반도체 소자
KR100762874B1 (ko) * 2005-12-08 2007-10-08 주식회사 하이닉스반도체 반도체 소자의 퓨즈 형성방법
US7397106B2 (en) * 2005-12-12 2008-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Laser fuse with efficient heat dissipation
KR100735757B1 (ko) * 2006-01-12 2007-07-06 삼성전자주식회사 퓨즈 영역 및 그의 제조방법
KR100703983B1 (ko) * 2006-02-07 2007-04-09 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR100770696B1 (ko) * 2006-06-20 2007-10-29 삼성전자주식회사 퓨즈 구조물 및 그 형성 방법
KR100876843B1 (ko) * 2006-07-24 2008-12-31 주식회사 하이닉스반도체 반도체 소자의 제조방법
US7491585B2 (en) 2006-10-19 2009-02-17 International Business Machines Corporation Electrical fuse and method of making
KR100819551B1 (ko) * 2006-10-20 2008-04-07 삼성전자주식회사 방습 장벽을 갖는 반도체소자 및 그 제조방법
JP5060100B2 (ja) * 2006-10-26 2012-10-31 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101043832B1 (ko) * 2008-03-11 2011-06-22 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR101576036B1 (ko) 2009-05-06 2015-12-21 삼성전자주식회사 반도체 소자 및 이의 제조방법
JP5527648B2 (ja) * 2009-08-05 2014-06-18 ルネサスエレクトロニクス株式会社 半導体装置
KR101096922B1 (ko) * 2009-09-10 2011-12-22 주식회사 하이닉스반도체 반도체 소자의 퓨즈 및 그의 형성 방법
US8878335B2 (en) * 2010-12-23 2014-11-04 Infineon Technologies Ag Method and system for providing fusing after packaging of semiconductor devices
US9082769B2 (en) 2011-02-07 2015-07-14 Rohm Co., Ltd. Semiconductor device and fabrication method thereof
JP5722651B2 (ja) * 2011-02-07 2015-05-27 ローム株式会社 半導体装置およびその製造方法
JP5632766B2 (ja) * 2011-02-07 2014-11-26 ローム株式会社 半導体装置
JP5712875B2 (ja) * 2011-09-07 2015-05-07 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5981260B2 (ja) * 2011-09-30 2016-08-31 エスアイアイ・セミコンダクタ株式会社 半導体装置
JP2013157468A (ja) * 2012-01-30 2013-08-15 Asahi Kasei Electronics Co Ltd 半導体装置の製造方法
KR20130134137A (ko) * 2012-05-30 2013-12-10 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
KR20140010268A (ko) * 2012-07-16 2014-01-24 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
JP5968711B2 (ja) * 2012-07-25 2016-08-10 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
CN103855076B (zh) * 2012-12-04 2016-09-21 中芯国际集成电路制造(上海)有限公司 一种电可编程熔丝结构及其制备方法
CN104064548B (zh) * 2013-03-19 2017-08-01 中芯国际集成电路制造(上海)有限公司 一种电可编程熔丝器件结构及其制作方法
JP6549466B2 (ja) * 2015-10-22 2019-07-24 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
JP6956496B2 (ja) * 2017-03-07 2021-11-02 エイブリック株式会社 半導体装置
CN113410209B (zh) * 2021-06-09 2023-07-18 合肥中感微电子有限公司 一种修调电路
CN120784211B (zh) * 2025-09-08 2025-12-09 荣芯半导体(宁波)有限公司 半导体结构及其制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5578517A (en) * 1994-10-24 1996-11-26 Taiwan Semiconductor Manufacturing Company Ltd. Method of forming a highly transparent silicon rich nitride protective layer for a fuse window
JP4190084B2 (ja) * 1999-04-22 2008-12-03 東芝マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
CN1138305C (zh) * 1999-05-27 2004-02-11 国际商业机器公司 含有导电熔丝的半导体结构及其制造方法
US6249038B1 (en) * 1999-06-04 2001-06-19 International Business Machines Corporation Method and structure for a semiconductor fuse
US6562674B1 (en) * 1999-07-06 2003-05-13 Matsushita Electronics Corporation Semiconductor integrated circuit device and method of producing the same
US6288436B1 (en) * 1999-07-27 2001-09-11 International Business Machines Corporation Mixed fuse technologies
JP2001250867A (ja) * 2000-03-07 2001-09-14 Fujitsu Ltd 半導体装置及びその製造方法
US6444544B1 (en) * 2000-08-01 2002-09-03 Taiwan Semiconductor Manufacturing Company Method of forming an aluminum protection guard structure for a copper metal structure
JP2002110799A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 半導体装置及びその製造方法
JP2002164433A (ja) * 2000-11-27 2002-06-07 Mitsubishi Electric Corp 半導体装置とその製造方法
US6567301B2 (en) * 2001-08-09 2003-05-20 Hewlett-Packard Development Company, L.P. One-time programmable unit memory cell based on vertically oriented fuse and diode and one-time programmable memory using the same
US6864124B2 (en) * 2002-06-05 2005-03-08 United Microelectronics Corp. Method of forming a fuse

Also Published As

Publication number Publication date
KR20050076800A (ko) 2005-07-28
CN1645607A (zh) 2005-07-27
US20050161766A1 (en) 2005-07-28
TW200525698A (en) 2005-08-01
CN100378988C (zh) 2008-04-02
JP2005209903A (ja) 2005-08-04
KR100605445B1 (ko) 2006-07-28

Similar Documents

Publication Publication Date Title
TWI242840B (en) Semiconductor device and method for fabricating the same
US6649997B2 (en) Semiconductor device having fuses or anti-fuses
US6124194A (en) Method of fabrication of anti-fuse integrated with dual damascene process
CN1210798C (zh) 半导体器件及其制造方法
US6864124B2 (en) Method of forming a fuse
KR100436674B1 (ko) 반도체 장치 및 그 제조 방법
JP3300328B2 (ja) フューズ・リンク構造およびその作製方法
US7397106B2 (en) Laser fuse with efficient heat dissipation
US6518643B2 (en) Tri-layer dielectric fuse cap for laser deletion
US20060163734A1 (en) Fuse structure and method for making the same
TWI762800B (zh) 半導體元件及其製備方法
US20110140235A1 (en) Semiconductor device and method of manufacturing semiconductor device
US7781892B2 (en) Interconnect structure and method of fabricating same
CN100423246C (zh) 包含金属层顶部钨或钨化合物之连结垫
JP3347057B2 (ja) 半導体装置
JP4621319B2 (ja) ヒューズ構造体およびその製造方法
JP3489088B2 (ja) 冗長手段を有する半導体装置及びその製造方法
US20020190348A1 (en) Semiconductor device having anti-fuse structure
US20250096123A1 (en) Tapered antifuse
KR100871389B1 (ko) 반도체 소자의 퓨즈 및 그의 형성방법
KR100734251B1 (ko) 반도체 소자의 퓨즈라인 개구부 형성방법
JP2001077202A (ja) 半導体集積回路装置及びその製造方法
WO2001050528A1 (en) A backend process for fuse link opening
TW529147B (en) Structure of metal fuse of semiconductor device
KR0139599B1 (ko) 반도체 장치의 금속배선 형성방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees