[go: up one dir, main page]

TWI242273B - Bump structure - Google Patents

Bump structure

Info

Publication number
TWI242273B
TWI242273B TW093119201A TW93119201A TWI242273B TW I242273 B TWI242273 B TW I242273B TW 093119201 A TW093119201 A TW 093119201A TW 93119201 A TW93119201 A TW 93119201A TW I242273 B TWI242273 B TW I242273B
Authority
TW
Taiwan
Prior art keywords
layer
patent application
metal layer
scope
item
Prior art date
Application number
TW093119201A
Other languages
English (en)
Other versions
TW200601515A (en
Inventor
Min-Lung Huang
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW093119201A priority Critical patent/TWI242273B/zh
Application granted granted Critical
Publication of TWI242273B publication Critical patent/TWI242273B/zh
Publication of TW200601515A publication Critical patent/TW200601515A/zh

Links

Classifications

    • H10W72/012

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

1242273
、發明說明(1) 發明所屬之技術領域 善曰本發明係關於一種凸塊結構,且特別是有關於一種改 "曰曰曰圓銲墊與銲料凸塊間接合強度之晶圓凸塊結構。 【先前技術】 速在局度資訊化社會的今日’多媒體應用市場不斷地条 網^張’積體電路封裝技術也隨之朝電子裝置的數位化Γ 上略化、區域連接化以及使用人性化的趨勢發展。為達成 積ί Γ要求,電子元件必須配合高速處理化、多~功能化、 體小型輕量化及低價化等多方面之要求,也因此積 ^路封裝技術也跟著朝向微型化、高密度化發展。其中 才〇陣列式構裝(Ball Grid Array,BGA ),f κ ρ斗碰 II r pu · v日日λ尺寸構 、Chip-Scale Package,CSP ),覆晶構裝(Flip Chip’ F/C )’ 多晶片模組(Multi—Chip Module, MCM ) 等高密度積體電路封裝技術也因應而生。 其中覆晶構裝技術(FI ip Chip Packaging Techno 1 〇gy )主要是利用面陣列(ar ea ar ray )的排列方 式’將多個晶片輝墊(b ο n d i n g p a d )配置於晶片(d i e )之主 動表面(active surface),並在各個晶片銲墊上形成凸塊 (b u m p) ’接著再將晶片翻面(f 1 i p )之後,利用晶片銲塾上^ 的凸塊分別電性(e 1 e c t r i c a 1 1 y )及機械(m e c h a n i c a U y )連 接至基板(substrate )或印刷電路板(PCB)之表面所對應的 接合墊(mounting pad)。再者,由於覆晶接合技術係可應 用於高接腳數(High Pin Count)之晶片封裝結構,並同時
1242273
具有縮小封裝面積及縮短訊號傳輸路徑等多項優點,所以 覆晶接合技術目前已經廣泛地應用在晶片封裝領域。 而所謂的晶圓凸塊製程,則常見於覆晶技術(f丨i p c h i p )中,主要係在形成有多個晶片的晶圓上之對外的接 點(通常是金屬銲墊;亦即為晶圓銲墊)上形成球底金屬層 結構(UBM,Under Bump Metallurgy structure),接著於 球底金屬層結構之上形成凸塊或植接銲球以作為後續晶片 與基板(substrate)電性導通之連接介面。 請參照圖1,係為習知之半導體晶圓1 〇 〇結構。晶圓 1 〇 〇係具有保護層1 0 2及複數個暴露出於保護層1 〇 2開口的 曰曰圓銲墊1 〇 4。另外,於晶圓銲墊1 〇 4上形成有一球底金屬 層1〇6(亦稱為球底金屬層結構),且球底金屬層ι〇6上形成 有一銲料凸塊108。其中,球底金屬層1〇6係配置於晶圓銲 塾1 0換銲料凸塊1 〇 8之間,用以作為晶圓銲墊丨〇 4及銲料 凸塊1 0 8間之接合介面。 請再參考圖1,習知之球底金屬層i 〇 6主要包括黏著層 (adhesion layer) 106a、阻障層(barrier Uyer)曰 1〇6級潤濕層(^1:1^叩18761〇1〇6(:。黏著層1〇6樣用 以增加晶圓銲墊104及阻障層l〇6b間的接合強度,其材質 例如為鋁或鈦等金屬。而阻障層i 〇 6b係用以防止阻障層 10 61)之上下兩側的金屬發生擴散((1丨^1^1〇11)的現象, 其$用材質例如為鎳釩合金或鎳等金屬。另外,潤濕層 10 6c係用以增加球底金屬層106對於銲料凸塊1〇8之沾^力 (wetability),其常用材質包括銅等金屬。值得注意的
1242273 五、發明說明(3) 是,由於錫鉛合金具有較佳之銲接特性,所以銲料凸塊 1 0 8之材質經常採用錫斜合金,惟錯對於自然環境的影響 甚矩’故有無錯銲料(lead free solder)之誕生,其中 含鉛或無鉛之銲料其組成成分均包括錫。 請繼續參考圖1 ;一般而言,錫極易與銅發生反應,所 以當球底金屬層1 0 6之潤濕層1 〇 6 c的組成成分包括銅時, 在迴銲(R e f 1 ow)期間,銲料凸塊1 〇 8之錫極易與潤濕層 1 0 6 c之銅發生反應而在潤濕層1 〇 6 c及銲料凸塊1 〇 8間生成 介金屬化合物(Inter-Metallic Compound,IMC),即生 ^ Cu6Sn5°此外,當球底金屬層1 06之阻障層1 〇6b的組成成 分主要包括鎳飢合金或鎳時,在迴銲期間,銲料凸塊1 〇 8 之錫先與潤濕層1 0 6 c之銅反應生成介金屬化合物,即生成 C u 6S η 5 ’接者鲜料凸塊1 0 8之錫再與阻障層106 b之錦反應生 成另一種介金屬化合物,即生成N i sS η尸值得注意的是, 由於銲料凸塊1 0 8之錫與阻障層1 〇 6b之鎳於較長時間反腐 下,所產生的介金屬化合物(即NhSnJ係為不連續之^ 狀結構’如此將使得銲料凸塊1 〇 8易於從此處脫落。'因 此,如何解決上述問題,實為本發明之重要課題。 【發明内容】 有鑑於此,本發明之目的係在於提出一凸塊龄構,其 包含一球底金屬層,適於配置在晶圓銲墊與銲料凸塊之八 間,用以減緩介金屬化合物(即N i 3Sn 4)之生成速率’ 解決鮮料凸塊易於脫落之問題,故可長時間地維持;j曰料^'
1242273 五、發明說明(4) 塊與晶圓銲墊間之接合強度,進而提高晶片封裝結構之使 用壽命。 緣是,為達上述目的,本發明係提出一晶圓凸塊結 構,其係包含一晶圓,複數個晶圓銲墊,複數個球底金屬 層及複數個凸塊。該複數個晶圓銲墊係配置於該晶圓之該 主動表面上且暴露出設置於該晶圓之該主動表面之保護 層。該球底金屬層至少具有:一黏著層,配置於晶圓銲墊 上;一阻障層,配置於黏著層上;一潤濕層,配置於該阻 障層上。其中,阻障層主要係由鎳魏合金、钻合金或鐵合 金所組成,而潤濕層係至少由一鈦金屬層及一銅金屬層依 序形成於阻障層與凸塊間,用以減緩阻障層與銲料凸塊間 之介金屬化合物之形成速率,以避免銲料凸塊之錫與阻障 層反應而在球底金屬層中生成接合強度較差之介金屬化合 物,來解決銲料凸塊易於脫落之問題。 綜前所述,由於本發明中,形成於阻障層與凸塊間之 潤濕層中之鈦金屬層可進一步防止銲料凸塊之錫與阻障層 之鎳反應生成不連續塊狀結構之介金屬化合物(即生成 N i 3Sn 4),故可提高凸塊與球底金屬層之接合可靠度。
式 圖 關 相 照 1參 式將 方下 施以 實 rL 凸 之 例 施 實 佳 較 明 發 本 依 其示 2 面 圖剖 考的 。 參構 構請結 結 塊 塊 凸 圓 晶 之 例 施 實 佳 較 之 明 發 本 據 根 示 顯 圖 意
m 1
III I 1 第9頁 1242273 五、發明說明(5) 請參考圖2,係表示晶圓2〇〇之部分結構示意圖。晶圓 2 0 0係具有保護層2 0 2及晶圓銲墊2 04,且晶圓銲墊2〇4上係 形成有一球底金屬層2 0 6。保護層2 0 2係配置於晶圓表面 上,用以保護晶圓2 0 0表面並具有開口暴露出銲墊2〇4以作 為晶圓對外電性連接之接點,而球底金屬層主要由黏著層 2 0 6 a、阻障層2 0 6 b及潤濕層2 0 6 c所組成,其中,阻障層 2 0 6b主要係由錄飢合金、鈷合金、鐵合金所組成,而潤渴 層係至少由一鈦金屬層及一銅金屬層或銅合金層依序形成 於阻障層與凸塊間。當晶圓銲墊2〇4為鋁銲墊時,黏著層/ 阻障層/潤濕層較佳地可為鋁/鎳銅合金/鈦/鋼四層結構曰。 而當晶圓銲墊2 0 4為銅銲墊時,黏著層/阻障層/潤曰濕層較 佳地可為鈦/鎳銅合金/鈦/銅四層結構。惟不論其黏著 層、阻障層、潤濕層是由何材料所組成,一般而言,黏著 ::材質係選自於由鈦、鎢、鈦鎢合金、·、鋁;組:族 群中之-種材質。其中,黏著層、阻障層及潤濕層可利用 錢渡之方式或電鍍之方式形成之。 承上所述,由於銲料凸塊2 0 8 (較佳地係由錫鉛重量比 約為5: 95或3 : 97或1〇 : 90所形成),最後係形成於潤濕層 2 0 6 c上,故於本發明中,銲料凸塊2〇8迴銲時,銲料凸塊 2 0 8中之錫係先與潤濕層2〇6c中之銅互相反應,之後再往 較下層之阻障層2 〇 6 b反應,因此能減緩錫與阻障層2 〇 6 鎳之反應速率,所以能避免過多之錫繼續與阻障層2 0 6b中 之鎳於較長時間下反應,而在球底金屬層内形成不連續之 塊狀結構之介金屬化合物(即生成Ni $、),而降低銲料凸
1242273 五、發明說明(6) 塊2 0 8於迴銲後與球底金屬層20 6之接合強度;再者,潤濕 層206c中之鈦金屬層較不易與錫相互反應及作用之特性”、、, 故可降低錫向阻障層2 0 6b擴散之速率,而減緩球底金屬層 、内不連續之塊狀結構之形成速率,以避免銲料凸塊之锡^ 阻障層中之鎳反應而在球底金屬層内生成接合強度較差^ 介金屬化合物,來解決銲料凸塊易於脫落之問題^ 由上可知,本發明之主要特徵係藉由潤濕層中之鈦金 屬層較不易與錫相互反應及作用之特性,用以減緩阻障層 中之鎳與銲料凸塊間之介金屬化合物之形成速率,以避免 銲料凸塊中之錫與球底金屬層中之其他下層結構中所含之 鎳於較長時間反應下形成不連續之塊狀結構之介金屬化合 物(即在阻障層與黏著層間生成接合強度較差之介金屬化 合物,N i J,而降低銲料凸塊與球底金屬層之接合強 度。此外,當銲料凸塊於進行迴銲步驟或在一定之時間内 於銲料凸塊熔點以下之溫度進行加熱反應時,能使鮮料凸 塊中之錫與來自於球底金屬層之銅反應形成連續塊狀之錫 銅合金層。 值得注意的是,上述之球底金屬層結構,亦可適用於 一般基板之銅銲墊(如圖3 A及圖3 B所示)上,亦即基板3 〇 〇 上之銲罩層302 (solder mask)之開口所暴露之基板銲墊 30 4上,可依序形成有鈦金屬層306a、鎳釩合金層306b、 鈦金屬層306 c及銅金屬層306d’以作為基板銲墊3〇 4與銲 球或凸塊接合之過渡層3 0 6 ’以提昇銲球或凸塊與基板3 〇 〇 接合之強度。其中,圖3A係表示該基板銲墊3 04係部分被
第11頁 1242273
五、發明說明(7) 銲罩層3 0 2所覆蓋;而圖3B係表示 露出該銲罩層3 0 2,之一開口。 μ 土板銲墊3 04係全部暴 另外’如圖4Α所示,本發明夕沖— 可由第一導電層4〇6a及第二導電;屬層結構406亦 層40 6a之材質係選自於由鈦、轉:成,第-導電 成族群中之一種材質,而第 二太=:金、鉻、銘所組 巧、總人a臨 爷電層406b係包含鎳金屬
二:成S 、鎳釩合金層、鈷合金層、鐵合金層、複數 個鈦金屬層及銅金屬層或銅合金層相互交替地形成於第一 導電層40 6a及銲料凸塊40 8間所形成;其中,第一導電層 4 0 6a係直接設置與晶圓銲墊404上,而第二導電層4〇^之 銅金屬層或銅合金層則可直接與銲料凸塊4 〇 8相連接。 再者’當球底金屬層於晶圓上延伸以為一線路重分佈 層4 1 0時(如圖4 B ),球底金屬層之一部份亦可形成線路重 分佈銲墊,亦即由線路重分佈層4 1 0暴露出介電層(介電 保護層)4 1 2之開口 4 1 2 a所形成之,且線路重分佈銲墊之最 上層金屬層之材質係主要為銅或銅合金。其中,線路重分 佈層可包含第一導電層410 a及第二導電層410b,且介電層 (介電保護層;dielectric layer)412可由聚亞醯胺
(polyimide,PI)或苯併環丁烯(Benzocyclobutene,BCB)等 高分子聚合物之材質所組成。 於本實施例之詳細說明中所提出之具體的實施例僅為 了易於說明本發明之技術内容,而並非將本發明狹義地限 制於該實施例,因此,在不超出本發明之精神及以下申請 專利範圍之情況,可作種種變化實施。
第12頁 1242273 圖式簡單說明 【圖式之簡單說明】 圖1為習知之球底金屬層結構剖面示意圖。 圖2為依照本發明較佳實施例之凸塊結構剖面示意 圖。 圖3 A為依照本發明應用於基板銲墊之一較佳實施例中 之基板銲墊結構剖面示意圖。 圖3 B為依照本發明應用於基板銲墊之另一較佳實施例 中之基板銲墊結構剖面示意圖。
圖4A為依照本發明另一較佳實施例之凸塊結構剖面示 意圖。 圖4B為依照本發明另一較佳實施例之凸塊結構剖面示
意圖。 【元件 符號說明】 100 晶圓 102 保護層 104 晶圓銲墊 106 球底金屬層 106a 黏著層 106b 阻障層 106c 潤濕層 108 銲料凸塊 200 晶圓 202 保護層
第13頁 1242273
第14頁 圖式簡單說明 204 晶圓銲墊 206 球底金屬層 2 0 6 a 黏著層 2 0 6 b 阻障層 2 0 6 c 潤濕層 208 銲料凸塊 300 基板 302 銲罩層 3 0 2, 銲罩層 304 基板銲塾 306 過渡層 3 0 6 a 鈦金屬層 3 0 6b 鎳釩合金層 3 0 6 c 鈦金屬層 3 0 6 d 銅金屬層 400 晶圓 402 保護層 404 晶圓銲墊 406 球底金屬層 4 0 6 a 第一導電層 4 0 6b 第二導電層 408 鲜料凸塊 410 線路重分佈層 410a 第一導電層 1242273 圖式簡單說明 410b 第二導電層 412 介電層(介電保護層) 412a 開口
第15頁

Claims (1)

1242273 六、申請專利範圍 6 ·如申請專利範圍第4項所述之晶圓凸塊結構,其中該銲 料凸塊之材質由錯及錫所組成。 7 ·如申請專利範圍第6項所述之晶圓凸塊結構,其中該銲 料凸塊之錫錯重量比為5 : 9 5。 8. 如申請專利範圍第5項所述之晶圓凸塊結構,其中該銲 料凸塊之錫热重量比為3 : 9 7。 9. 如申請專利範圍第5項所述之晶圓凸塊結構,其中該銲 料凸塊之錫錯重量比為1 0 : 9 0。 1 〇.如申請專利範圍第1項所述之晶圓凸塊結構,其中該第 一導電層之材質係選自於由鈦、鎢、鈦鎢合金、鉻、鋁所 組成族群中之一種材質。
1242273 六、申請專利範圍 1 3 .如申請專利範圍第1 1項之晶圓凸塊結構,其中該介電 層之材質係包含苯併環丁稀(Benzocyclobutene,BCB)。 1 4 .如申請專利範圍第1 1項所述之晶圓凸塊結構,更形成 一銲料凸塊於該線路重分佈銲墊上。 1 5.如申請專利範圍第1項所述之晶圓凸塊結構,其中該第 二導電層更包含一钻金屬層。 1 6.如申請專利範圍第1項所述之晶圓凸塊結構,其中該第 二導電層更包含一鐵金屬層。 1 7.如申請專利範圍第1項所述之晶圓凸塊結構,其中該第 二導電層更包含一始合金層。 1 8 .如申請專利範圍第1項所述之晶圓凸塊結構,其中該第 二導電層更包含一鐵合金層。 1 9.如申請專利範圍第4項所述之晶圓凸塊結構,其中該球 底金屬層更包含一錫銅合金層’且該錫銅合金層係為一連 續塊狀體。 2 0. —種球底金屬層結構,適於配置在一晶圓之一晶圓銲
第18頁 1242273 六、申請專利範圍 墊上,該晶圓上更具有一保護層以暴露出該晶圓銲墊,其 中該球底金屬層結構係包括: 一黏著層,配置於該晶圓銲墊上; 一阻障層,配置於該黏著層上;及 一潤濕層,配置於該阻障層上,其中該潤濕層係包含複數 個鈦金屬層及複數個銅金屬層,且依序相互交替地形成 於該阻障層上。 2 1 .如申請專利範圍第2 0項所述之球底金屬層結構,更包 含一銲料凸塊且該銲料凸塊係設置於該潤濕層上。 2 2 .如申請專利範圍第2 1項所述之球底金屬層結構,其中 該銲料凸塊係與該等銅金屬層之一相接合。 2 3 .如申請專利範圍第2 2項所述之球底金屬層結構,其中 該鲜料凸塊之錫船重量比係為5 : 9 5。 2 4 .如申請專利範圍第2 1項所述之球底金屬層結構,其中 該銲料凸塊之錫鉛重量比係為3 : 9 7。 2 5 .如申請專利範圍第2 1項所述之球底金屬層結構,其中 該銲料凸塊之錫鉛重量比係為1 0 : 9 0。 2 6 .如申請專利範圍第2 0項所述之球底金屬層結構,其中
第19頁 1242273 六、申請專利範圍 該黏著層之材質係選自於由鈦、鎢、鈦鎢合金、鉻、鋁所 組成族群中之一種材質。 2 7 ·如申請專利範圍第2 0項所述之球底金屬層結構,其中 該阻障層之材質係選自於鎳、鎳合金、鎳釩合金、鈷合 金、鐵合金、鐵及鈷所組成族群中之一種材質。 2 8 .如申請專利範圍第2 0項所述之球底金屬層結構,其中 該阻障層係以電鍍之方法形成。 2 9 .如申請專利範圍第2 0項所述之球底金屬層結構,其中 該阻障層係以濺渡之方法形成。 3 0 .如申請專利範圍第2 0項所述之球底金屬層結構,更包 含一介電層,其中該球底金屬層係為一線路重分佈層,且 該介電層係形成於該線路重分佈層上並具有一開口暴露出 該線路重分佈層以形成一線路重分佈銲墊。 3 1. —種基板銲墊結構,該基板銲墊結構係形成於一基板 上,且該基板之一銲罩層之一開口係暴露出該基板銲墊結 構,其中該基板銲墊結構係包含: 一基板銲墊; 一第一金屬層,配置於該基板鲜塾上; 一錄合金層,配置於該第一金屬層上;及
1242273 六、申請專利範圍 一第二金屬層,配置於該鎳合金層上,其中該第二金屬層 係至少包含一欽金屬層。 3 2 .如申請專利範圍第3 1項所述之基板銲墊結構,其中該 銲罩層係覆蓋該第二金屬層。 3 3 ·如申請專利範圍第3 1項所述之基板銲墊結構,其中該 開口係完全暴露出該第二金屬層。 3 4 .如申請專利範圍第3 1項所述之基板銲墊結構,其中該 第一金屬層之材質係選自於由鈦、鐫、鈦嫣合金、鉻、I呂 所組成族群中之一種材質。 3 5 .如申請專利範圍第3 1項所述之基板銲墊結構,其中該 第二金屬層係包含一鈦金屬層及一銅金屬層依序形成於該 鎳合金層上。 3 6 .如申請專利範圍第3 1項所述之基板銲墊結構,其中該 第二金屬層係包含一鈦金屬層及一銅合金層依序形成於該 鎳合金層上。 3 7. —種基板銲墊結構,該基板銲墊結構係形成於一基板 上,且該基板之一銲罩層之一開口係暴露出該基板銲墊結 構,其中該基板銲墊結構係包含:
第21頁 1242273 六、申請專利範圍 一基板銲塾; 一第一金屬層,配置於該基板銲塾上; 一鎳金屬層,配置於該第一金屬層上;及 一鈦金屬層及一銅金屬層依序形成於該鎳金屬層上; 其中該銲罩層係覆蓋該銅金屬層之一部份。
第22頁
TW093119201A 2004-06-29 2004-06-29 Bump structure TWI242273B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW093119201A TWI242273B (en) 2004-06-29 2004-06-29 Bump structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW093119201A TWI242273B (en) 2004-06-29 2004-06-29 Bump structure

Publications (2)

Publication Number Publication Date
TWI242273B true TWI242273B (en) 2005-10-21
TW200601515A TW200601515A (en) 2006-01-01

Family

ID=37021519

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093119201A TWI242273B (en) 2004-06-29 2004-06-29 Bump structure

Country Status (1)

Country Link
TW (1) TWI242273B (zh)

Also Published As

Publication number Publication date
TW200601515A (en) 2006-01-01

Similar Documents

Publication Publication Date Title
KR100876485B1 (ko) 주석 함량이 많은 땜납 범프의 이용을 가능하게 하는ubm층
US5937320A (en) Barrier layers for electroplated SnPb eutectic solder joints
JP6352205B2 (ja) 銅柱バンプ上の金属間化合物の接合のための構造
US8580621B2 (en) Solder interconnect by addition of copper
US6819002B2 (en) Under-ball-metallurgy layer
TWI231555B (en) Wafer level package and fabrication process thereof
US20050017376A1 (en) IC chip with improved pillar bumps
TW200423318A (en) Multi-chip package substrate for flip-chip and wire bonding
TWI230450B (en) Under bump metallurgy structure
US6864168B2 (en) Bump and fabricating process thereof
CN100509254C (zh) 焊料组合物,制备焊料连接的方法以及由其得到的制品
TWI242866B (en) Process of forming lead-free bumps on electronic component
JP3700598B2 (ja) 半導体チップ及び半導体装置、回路基板並びに電子機器
JPWO2006098196A1 (ja) 半導体チップを備えた実装体およびその製造方法
TW589727B (en) Bumping structure and fabrication process thereof
TW583759B (en) Under bump metallurgy and flip chip
TWI223883B (en) Under bump metallurgy structure
US6875683B2 (en) Method of forming bump
TWI242273B (en) Bump structure
US8268716B2 (en) Creation of lead-free solder joint with intermetallics
TWI262567B (en) Bumped wafer structure
TWI237369B (en) Bump structure
TWI249211B (en) Bump structure
TWI258195B (en) Bumped wafer structure
TWI223884B (en) Under bump metallurgy structure

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees