TWI241771B - Input buffer structure with single gate oxide field of the invention - Google Patents

Description

1241771 九、發明說明： 【發明所屬之技術領域】 之積體 本發明係有關於-種積體電路，特別是有關一種具 體電路。 、别入緩衝器電j 【先前技術】 在積體電路_域中，輸人緩衝器電路係被製造於 其電性連接在積體電路的一外部接腳與積體電路的内邻、1的週圍， f輸巧衝器電路係為積體電路内部的電路與積體電路夕私 面，使传貝料能狗由外部環境輪入至積體電路，或是 I兄的介 至外部環境。 積體電路内部輪出 在-電子系統的多個積體電路中，某_ 電源供賴，㈣—_路會被設錢作作於某-而言’在工射’電餘_包含—㈣—個以上=给=。舉例 係操作於不同的供給電屡，例如，第一供給霞約為增，笛而母個裝置 約為抓，第三供給電壓a d给電壓 當-操作電壓於,。ν的裝置需 h滿思的成效。由於在一般工業中，.經常使用到許多 Γ:二=具有不同操作電_的裝置在彼此間的傳輪更:複 雜輸入/輸•衝錄需賴不囉置_傳輸，韓持最理 k =缓翻的物_路謝，髓絲梅，^也=越 第2圖顯不習知二階輪入緩衝器。二階輸入緩衝胃· 間的介面，其中，該兩電路分別操作於第一及第二龍。如圖戶=; 1〇5接收一信號，例如—數位資料信號，該信號來自-高電塵電路(未顯示），

0503-A30875TWF 1241771 並具有:高 VDDPST。緩衝器在電路接點1〇7處，提供一低電壓 ，輸出Μ ’例如-數位信號，其具有低操作電屋侧^。降㈣路加將 高電塵VDDPST轉換成低操作電壓娜。一般而言，二階反相電路包括由 電，體所組成的反相器220及23〇，爐於節點怒。在此習知電路中，反 ，220作為-輸入起始控制缓衝器，反相器23〇提供降塵操作，用以將 回電£ VDDPST轉換成低插作電塵。但這些反相器無法提供足夠的驅 動電路，因此，反相器、150,作為一緩衝器，用以提供足夠的驅動電流，故 需利用反相器150將節點235所提供的信號加反相。 第2圖所示的二階介面縣裝置需具有不_氧化層厚度。在反 相w 220及230中的電晶體需要厚的閘極氧化層，方能承受接墊1仍所提 供的南電麼VDDPST。反相器150及15〇,所利用的電晶體均具有較薄的問 極氧化層’肋#作於低操作電壓奶〕。兩侧極氧化層的結構將增加積 體電路製造的複雜度及成本。 為了降低製造的成本及複雜度，輸入緩衝器只包含具有薄閘極氧化層 的裝置在’、有薄間極氧化層的輸入缓衝器中，閘極氧化層的可靠度是相 §重要的。電晶體的所有的電壓(如Vgs及Vgd)需小於閘極崩潰電壓，用 以保護電路能操作於適當的使用期間。第1醜示習知輸九缓衝器。習知 的輸入缓衝器100僅具有較薄的閘極氧化層，一般係使用於積體電路中。 緩衝益100作為兩個具有不同的電源供給電壓的電路之間的介面。缓衝器 100包括一接墊105,用以接收來自積體電路外部的資料。NM〇S電晶體114 透過阻抗元件112,用以接收來自接墊1〇5所提供的輸入信號。NM〇S電晶 體114具有一閘極/控制電極，耦接積體電路的低操作電壓^〇。 NMOS電晶體Π4限制反相器的輸入節點1〇9的上升電壓位準，用保 護PMOS電晶體118及NMOS電晶體120。特別是當第1圖中的高電壓 VDDPST大於低操作電壓vqd時，則反相器之節點1〇9的電壓會被限制在 電壓VDD-Vthn(NMOS電晶體114的臨界電壓)。總而言之，當使用高電壓

0503-A30875TWF 6 i 1241771 VDDPST的積體電路輕接使用低操作電壓的積體電路時，觀⑽電 晶體114用以保護過大的電壓發生在pM〇s電晶體ιΐ8及碰⑽電晶體 120。 輸入信號起初是_墊1G5所減，齡魏過反概之輸人節點· 輸入至具有PM〇S — U8及NMOS f晶體120的反相ϋ。具有PM〇s 電晶體118及NM〇s電晶體12〇的反相器搞接至一接地位準及一内部電遷 VDD。電M VDD係用以操作具有輸入緩衝 1〇〇的積體電路中的所有電 路。一般在目前的高效能低功率微處理器及記憶體中，電壓可為任意 電壓位準，但通常是2.5V、1.8V、1.5V、1.2V、1.0V、或是〇·8ν。具有PM〇s 電晶體118及NM0S電晶體12〇的反相器將輸入信號反向後，缓衝予節點 130。由於節點1〇9的輸入電壓被限制在電壓vdd —vthn，故pM〇s電晶體 118將持續被導通，因而產生漏電流問題。當接墊⑽ Vpad>VDD~|Vthp| ^ mu 平 B守’PMOS電晶體116截止由電壓VDD到地的路徑；其 中，Vthp為PMOS電晶體116的臨界電壓。反相器15〇用以位準位移電路 110的輸出電塵，其包括PMOS電晶體152及NMOS電晶體154。當 0〜VDDPST的信號輸入至節點1〇5時，則反相器15〇在節點1〇7處提供在 0〜VDD之間的輸出電壓。節點107係耦接到具有緩衝器1〇〇的積體電路内 部的電路(未圖示），而緩衝器100係用以處理積體電路的輪入資料。 由於PMOS電晶體118及NMOS電晶體120的閘極電壓被限定在 VDD Vthn ’因此’在操作的狀態下，最大的及VgS會小於vdd，並 且不會有過大的氧化層應力(oxide stress)發生在PM〇s電晶體n 8及 電晶體120。對PMOS電晶體116而言，最大的Vgd及Vgs係為 VDDPST-VDD。若VDDPST—彻小於pM〇s電晶體116的氧化層崩潰電壓 時’不會有氧化層衰退(oxide degradation)的情況發生。 在某些％合中，第1圖所示的電路圖是適當的輸入緩衝器，但第丄圖 所示的電路圖具有某些缺點。第一，PMOS電晶體i丨8及電晶體12〇

0503-A30875TWF 1241771 所組成的反相器的觸發點比接墊105所接收的輪入電壓的峰對峰⑦⑽匕仂 peak)值小。該觸發點一般被設定為NMOS電晶體120的臨界電壓，如

〇_4V〜〇.5V。當接墊1〇5所接收之輸入信號VPAD的上升邊緣(特別是在0V 到Vthn)時，PMOS電晶體116和118會被導通。位準位移電路n〇便輸出 VDD。當輸入信號vpaD大於Vthn並小於VDD — ΙνΉ時，所有的電晶體均

被導通，並且節點130的電壓會由vdd降低至低位準。當輸入信號WAD 大於 I Pl時’PMOS電晶體116會截止，並且節點13〇的電壓會變成 0V。因此’第1圖所示之電路的缺點在於，觸發點並不在電壓與 接地電壓的一半，並且利用不協調的電晶體調整觸發點在電壓vthn到 VDD-|VthP|的範圍之間。 為了解決雜訊邊界(noise margin)問題，在製造時，特別讓pM〇s電晶 體118和NMOS電晶體12〇的高寬比(aspectrati〇)具有相當程度上的差異， 用以將觸發點固定在其它的電壓值(如！·6ν)。當反相器將一高電壓轉變成一 低電壓，或是將低電壓轉變成高電壓時，PM〇s電晶體118和_〇§電晶 體120的不協調會形成一不平衡的反相器、，使其具有不一樣的操作特性。 由於外部匯流排的時序限制，以及如上述的設計，pM〇s電晶體118及 NMOS f晶體120雖可改善雜訊邊界，但可能會影響反相難作的最大速 率。 如上所述，緩衝器100的特性會因不對稱的轉換特性或是不協調的電 晶體而變得更糟。因此，需要—新的單—種_氧化層輸人緩衝器，特別 是可排除或減小低臨界電壓的問題。 【發明内容】 提供一種輸入緩衝器，用以連接一具有高電壓信號的輸入節點至一具 有複數低電壓裝置的低電壓電路。該輸入緩衝器，包括··一臨界調整電路， 具有-反相器輕接於一臨界調整輸出節點。該反相器具有複數低電壓裝 0503-A30875TWF Λ 1241771 置，該等低電壓裝置耦接於-高電壓供給節點及—接地節點之目。該 電，裝置_該臨界調整輸出節點，並具有_第_及第二電晶體，該第二 及第二電晶體之偏壓節點耦接於祕電壓電路之—低電壓供給節點： 界調整電路提供-反相信鮮_界細軸，該蝴謝㈣於該 南電壓信號。該輸入缓衝器亦具有-位準位移電路，其包含複數低電壓= 置，亚且编接於該臨界調整輸出節點，該位準位移電路提供_低電壓信衣 該低電壓信號對應於該反相信號。 〜 為讓本發明之上述和其他目的、特徵、和優點能更日聰祕，下文 舉出較佳實施例，並配合所附圖式，作詳細說明如下： 寸 【實施方式】 第3圖顯示本發明之具有單一麵極氧化層的緩衝器之第一可能實施 例。緩衝3GG之f晶體係為低電壓元件，亦即不需兩_極氧化層的設 計。在此實施例中，臨界調整電路31〇用以將接塾1〇5所接收的資料信號 加以反相，並且將位準位移電路110的觸發點設定在的一半，也u 就是輸入電壓VPAD的峰對缘值的中心點。在本實施例中，臨界調整電路 310具有一反相器以及二個保護電路。該反相器包括pM〇s電晶體及 NMOS電晶體318。第-保護電路具有pM〇s電晶體312及316，用以保護 PMOS電晶體315。第二保護電路具有爾(^電晶體3M及317，用以保護 NMOS電晶體318。總而言之，電晶體312、314、316、317提供電壓保護， 並且具有將節點105的輪入信號反相的功能，用以提供反相後的輸入信號 予臨界調整輸出節點32G9M0S電晶體312關極練電壓VDD，此時， PMOS電晶體315的閘極電壓Vp會被限制在電壓wdpst到VDD命thp|的 範圍之間’其中，Vthp係為pm〇S電晶體312的臨界電麼。NM〇s電晶體 314的閘極接收電壓vdD，使得顧⑽電晶體318的閘極電壓％被限制 由〇V到VDD-Vthn，其中，v—係為 電晶體314的臨界電壓。當

0503-A30875TWF 9 1241771 } 輸入電壓WAD小於VDD +㈣時，pM〇s電晶體3i2被截止。當輸入電 CVPAD大於D Vthn時’nmqs電晶體314被截止。當臨界調整電路 jl〇的包日日體315及318的閘極電壓被限制住時，就不會在臨界調整電路 310發生閘極氧化層的可靠度問題。 緩衝裔300具有一位準位移電路11〇耦接臨界調整電路31()的臨界調 整輸出節點320，以下將介紹緩衝器3〇〇的操作原理。 §接墊105的輪入信號在上升邊緣，並且該輸入信號小於ypD—v^ Βτ ’由於PMOS電晶體312的閘極被限制在VDD，故PMOS電晶體315 的閘極電壓Vp會等於VDD+lVthp|。此時，PM〇s電晶體315會被導通，並 且透過PMOS電晶體315及316，臨界調整輸出節點320的電壓會被設定 成VDDPST。而NMOS電晶體318係為截止狀態。當接墊105的輸入電壓 大於Vthn時’則NM〇s電晶體318會被導通，並且在NMOS電晶體318 及PMOS電晶體315導通的情況下，臨界調整輸出節點32〇會由vddpst 開始下降。當接墊105的輸入電壓大於VDDPST-|VthP|時，pM〇s電晶體315 會被截止，並且臨界調整輸出節點320的電壓會透過NMOS電晶體317及 318，下降到接地電位(如〇v)。 卽點320的電壓會維持在接地電壓，直到接塾滿的輸入信號在下降 邊緣。當接墊105的輸入信號在下降邊緣時，若該輸入信號位準比 ST |Vthp|還低時，pM〇s電晶體315會被導通。當該輸入信號位準小 於Vthn時，則NMOS電晶體318被截止，臨界調整輸出節點32〇的輪出信 號位準會變成VDDPST。 由於臨界調整電路310，使得位準位移電路110的輸入臨界被調整在 VDDPST的一半之處。第6圖係為模擬後之結果。γ軸表示第3圖中的節 點320及170的測量電壓；其中，A曲線代表節點320的測量電壓，B曲線 代表節點107的測量電壓。X軸為接墊105的輸入電壓。在第6圖的模擬 中，VDDPST 係為 2.5V，VDD 為 ΐ·2ν，Vthn 為 〇·5ν，而 |VthP| 為 〇·5ν。 0503-A30875TWF 10 1241771 如圖所示，當接墊1〇5的輪入電墨w紙約等於伽聊的一半時(亦即 田VPAD、約等於αν)，節點1〇7的輸出電麗由低位準(〇v)開始上升至 位準(1.2V)。 ° 、利用臨界調整電路31，節點320的輪出健便適用於如第〗圖所示的 位準位移電路110，鼓將輸人賴伽所轉換成麵霞咖，而不 再有不對稱的轉換曲線的問題。 在本實施例中，反相ϋ⑽输反相器、W，，並且接收位準位移電路 —〇的輸就號。這些反相⑤具有二種功能。第_，這些反相器提供回授路 射史密觸發電路饮}11姻1^1^1讀）；其巾，炫細發電路將於第 4圖中詳、、.田w兑明。第_，在插作緩衝器3〇〇時，這些反相器可降低漏電流； 在積體中，反相器150,應被固定成用以提供所需的驅動電流。當沒有 XI些反相||時，若需要相_驅動電流大小時，在位準位移電路⑽中的 讀的寬度將會姆地變大，並且，會使制電流增加。 第4圖絲員不本發明之具有單一種閘極氧化層的緩衝器之第二可能實施 例。第4圖所示之緩衝器4〇〇與第3圖相似，腿〇§電晶體及携被 組合成史密觸發器。史密觸發_、為—電子電路，提供_具傷延滞現 象之輸出曲線，以提供較大之n〇isemargin。 當接墊105的輸入位準在上升邊緣時，反相器、15〇的輪出為高位準。 NMOS電晶體43〇會被導通，並且，刪⑽電晶體42〇的沒極會接收回授 電壓VDD-Vthn，並^臨界節點會因此而由低位準增加至高位準。獅^ 電晶體318的源極電麼會透過回授路徑而增加。因此，電壓％必須大於 Vthn，方能導通nmos電晶體318，並增加雜訊容忍度。在第6圖中，假 設，沒有史密特觸發器的緩衝器3〇〇的觸發點等於h25V時，則新的觸發 點可被設定成例如，L5V或是h75V。當接墊1〇5的輸入_在下降邊緣 時，由於沒有提供回授路徑，故會影響被設定成125V的臨界點。然而，

咼位準至低位準的臨界點可被設定成，例如L〇v，透過改變電晶體315〜gw 0503-A30875TWF 11 1241771 的比例，可改變雜訊容忍度。在具有史密特觸發器輸入缓衝器的實施例中， 上升邊緣的咼觸發電壓以及下降邊緣的低觸發電壓可改變雜訊容忍度。 第5圖顯示本發明之具有單一種間極氧化層的缓衝器之第三可能實施 例。缓衝器500中的電路510耦接於臨界調整電路31〇及位準位移電路11〇 之間其包括包路520及530 ’用以形成如第4圖所示之史密特觸發器。電 路520及530均具有-對橫向轉接的電晶體，其麵接於輸出節點32〇及臨 界調整電路31G之間。當接塾1G5的輸人信號在上升邊緣時，臨界調整電 路310的輸出輕等於toDpst，並且蘭⑺電晶體318的源極透過電路 530,接收回授電塵VDD-Vthn。直到顧〇s電晶體318完全的導通，不然， 臨界調整電路31G的輸出輕位準不會變成GV。如第4圖之敛述，透過電 路53〇的回授賴，使得由低位準至高位準的臨界節點會約上升至奶现灯 的一半。 々當接墊105白勺輸入信號在下降邊緣時，臨界調整電路31〇的輸出電壓 ，並且PM〇S電晶體315的汲極會透過電路520接收回授電壓 。除非m〇S電晶體315完全地導通，不然臨界調整電路31〇 的，出電壓位準不會變成VDDPST。因此，透過電路52〇的回授電壓，可 使知由咼位準至低位準的臨界節點小於的一半。 上述之具有單-種閘極氧化層的緩衝器具有輸入臨界調整電路，該輸 入臨界調整電路僅利用低電壓裝置以及輸入/輸出電壓(不需額外增要其它 電路並且可由模擬的結果，證明具有單_種閑極氧化桃緩衝器的可行 性。^所有的電壓Vgs、Vgd、Vgb小於電壓伽時，不會有閘極氧化層 的可靠度問題，並且具有傑出的AC及DC特性。另外，排除了兩種閑極氧 化!的結構1在製財，便不需要第二閘極氧化遮罩，如此可節省成本並 使传Γί解化。具有單—種閘極氧化層的缓觸可以只包含低壓裝置， 八匕Λ施例巾具有史岔特觸發器之缓衝器可改變雜訊容忍度。 雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任

0503-A30875TWF 12 1241771 【圖式簡單說明】 第1圖顯示習知輸入緩衝器。 第2圖顯示習知二階輸入緩衝器。 例第3圖顯示本發明之具有單一種閘極氧化層的缓衝器之第—可能實施 第4圖顯不本發明之具有單一種間極氧化層的缓衝器之第二〜 例。 一」靶貫施 第5圖顯示本發明之具有單一種閘極氧化層的緩衝器之第三 〜 例。 一」靶:T施 第6圖係為模擬後之結果。 【主要元件符號說明】 100、200、300、400、500 :缓衝器；105 :接墊； 107、109、130、225、235 :節點；112 :阻抗元件； 116、118、152、312、315、316 : PMOS 電晶體； 114、120、154、314、317、318、420、430 ·· NMOS 電晶體； 150、150’、220、230 :反相器； 110 :位準位移電路； 210 :降壓電路； 310 :臨界調整電路； 320 :臨界調整輸出節點； 510、520、530 :電路。 0503-A30875TWF 13

Claims (1)

1241771 十、申請專利範圍： ， 數低電壓裝連接—具有高電壓錄的輪人節點至—具有複 夏扪低電壓電路，該輸入緩衝器 器具有置具7反相器_於—臨界調整輸出節點，該反相 電壓供給節點，該臨界接於該低電壓電路之一低 該反相信號對應於該高龍彳==及_反_齡馳界婦輸出節點， 節點，路2複裝置’並且練於該臨界調整輸出 號。 電般供一低電堡信號’該低電屋信號對應於該反相信 該第-及第二電晶 包括-第二P通道電晶體/—n通道電晶體，該臨界調整電路更 输^^ 弟二n通道電晶體，該第二P通道電晶體 ==二道電晶，高繼給節點之間’該第二η通道電晶 “ 4道電晶體與-接地節點之間。 其中之輸入議’更包括—麵電晶體對， 間電晶峨—麵^卿自透過該通 杯」·如ί”月專利耗圍第1項所述之輸入緩衝器，其中，該位準位移電路包 反相益’透過―補電㈣輪於該臨界調整輸綠點。 一=申請專利範_4項所述之輸入緩衝器 ’其中，該位準位移電路包 、弟ρ通道電Β曰體以及—第_ η通道電晶體，其偏塵點各自透過該通 間電晶體麵接至該臨界調整輪出節點，該位準位移電路更包括一第二ρ通 運電晶體，其墟該第—Ρ通道f Μ，並具有-減節點，接該臨界 0503-A30875TWF 14 1241771 調整輸出節點。 該位準位移4獅敦輸人、緩齡，更紐—反相11對，耦接 該位準位移電路之^出端，該反相器對中之一第—反相器之輸入端輕接 签⑼- 輪出端’該反相器對中之一第二反相器之輸入端耦接該 弟一反相态之一輪出端。 主社7·如申/月專利範㈣6項所述之輸人緩衝器，更包括一史密特觸發器， 馬於該第二反相器舆該輸入臨界調整電路之間。 呈申月專利範圍第7項所述之輸入缓衝器，其中，該第一及第二電晶 =句1 ―第_ p通道電晶體以及一第1通道電晶體，該臨界調整電路 V、有第~P觀電晶體以及—第二n通道電晶體，該第二p通道電晶體 _於該第:P通道電晶體與該高《供給節點之間，該第二η通道電晶 "η第η通道電晶體與一接地節點之間，其中，該史密特觸發器 包括一 II通道電晶體對。 勺清專利範圍第8項所述之輸入緩衝器，其中，該η通道電晶體對 =弟二η通道電晶體以及一第四η通道電晶體，該第三η通道電晶體 於^^=通道電晶體與該接地節點之間，該第四η通道電晶曲接 ，、給即點與該第三η通道電晶體之間；其中，該第二及第三η 韻電晶體之偏壓節點，透過—通閘電晶體_至該輸人節點；其中^ 弟四η通道電晶體具有—偏壓節點，祕於該第—反相器之輪出端。 .如申請專鄕㈣1酬述之輸人緩衝H，更包括1密特觸發 & ’輕接臨界調整電路與該鲜轉電路之間。 " 路且有―第p通道電晶體以及—第—n通道電晶體，該臨界調整電 體麵通道電晶體以及1二η通道電晶體，該第二P通道電晶 日轉麻〜〜Plt道電日日日體與為電祕給節點之間，該第二η通道電 日日-於該弟一 η通道電晶體與一接地節點之間，其中，該史密特觸發 0503-A30875TWF 15 1241771 器包括—第—橫向_電晶體對以及-第二橫向墟電晶體對。 ^ 種輸入緩衝為，用以連接一接收高電壓信號的輸入節點至一具有 複數低電Μ裝置的低電屋電路，該輸入緩衝器，包括： ” 位準位私电路，具有複數低電壓裝置，該位準位移電路提供一低電 壓^號’該低電屢信號對應於該高電壓信號；以及 界调整電路，輕接該位準位移電路之一輸入端，該臨界調整電路 具有-反相H鱗該鱗位移，該反相器具有複數低龍裝置，該等 低:C衣置具#第_第—型電晶體、一第_第二型電晶體、以及一過屢 保瘦，路，用以保護該第_第_型電晶體以及該第_第二型電晶體，該過 壓保護電路具有-賴節點，_於該低電壓電路之_低電壓供給節點， 其中、，該反相g提供-信鮮該位準位移電路，該信號對應於該高電壓信 田該阿電虎在一上升轉換時，用以將該位準位移電路之一觸發點 设定在該高電壓信號之至少一半岭值電壓。 13.如申請專利賴第12項所述之輸人緩衝器，射，該祕紐電路 包括-第-親保護電路以及—第二過壓保護電路，分顧於該第一第一 型電晶體以及該第-第二型電晶體；其巾，該第_過壓紐電路具有—第 ϋ電晶體以及-第三第—型晶體，該第二第—型電晶體祕於該第 一第-型電晶體以及-臨界調整輸出節點之間，該第三第—型晶體輕接於 該輸入節點及該第-第-型電晶體之—偏壓節點之間；其中，該第二過壓 保護電路具有-第二第二型電晶體以及—第三第二型電晶體，該第二第二 «晶體墟霞第-第二魏晶體以及舰界調整輪出節點之間，該^ 三第二型電晶體減於該輸人節點及該第-第二型電晶體之―偏壓節點之 Κ如申請專雛圍第13顿述之輸人緩魅，財，練準位移電路 包括-第四第二型電晶體以及-第四第-型電晶體，其偏壓節點透過—通 閘電晶體耦接至該臨界調整輸出節點，該位準位移電路更包括一第五第二 0503-A30875TWF 16 1241771 型電晶體，♦馬接該第四第二型電曰蝴呈 — 調整輪㈣!έ。 日日節點’鱗於該臨界 I5·如申請專利範圍第M項所述之輸 接該位準位移電路之一輸出端，該反相器對中之:_第更一包反括;。反相器對，麵 福接該該位雜移電路之離㈣，就相 輸入端 入端轉接該第-反相器之該輸人端。 巾之1-反相器之-輸 ^如申請專利範圍第15項所述之輸入緩衝器，更包括一史 上升=弟二反相器及該輪入臨界調整電路之間，當該高電壓仲為 轉換時，㈣蝴鱗傅恢—觀 = 南電星信號的锋值電壓的一半。 κ M··、、占大於該 17.如申請專·_ 14項所述之輪人緩_，其中，當該 ί 2降轉換時，該臨界調整電路之該反相器所提供予該位準位移 位雜_狀—輒1^_ ^她# #浙值電壓的-半 或小於峰值電壓的一半。 干 電路18L申Γ利範圍第17項所述之輸入緩衝器，，更包括一史密特觸發 耦接於該界調整電路與該位準位移電路 =轉m，將該位準位移電路之—觸發點設定成大於該高細= 一值^„ ’當該南電驗號在該下降轉換時，將該位準位移電路之 一觸發點設定成小於該高電壓信號的峰值電壓的一半。 19.-種連接方法，用以連接一接收高龍信號_入節點至一具有複 數低電壓裝置的低電壓電路，包括下列步驟·· 提供-位雜機路，其包純數低龍裝置，齡雜移電路提供 一低電壓信號，其對應於該高電壓信號；以及 提供-臨界調整電路’以提供一信號予該位準位移電路，該信號對庫 於該南輕信號，當該高霞健在—上升轉換時，用轉該位準位移電 路之一觸發點設定在該高電壓信號的至少一半峰值電壓； 0503-A30875TWF 17 1241771 j 其中，該臨界調整電路包g一&彳g % 一、 #姉》，輪於触雜移電路，該;5 相盗包括複數低電魏晶體、_第—第1 -反 以及-過壓紐電路，用以賴該第_g Ba — -以晶體、 曰遍 仟叹这弟弟—型電晶體以及該第一第二却兩 供給節點。 _於該低電路之-低電壓 20.如申請專利範圍第19項所述之連接方法，更包括，提供一芦號予节 5位移電路’雜韻應㈣高賴錢，t該高電壓錄在4轉 肋襲鱗《電路之—觸發點設定成該高錢錄的峰值電壓 的一半或小於峰值電壓的一半。 2丨.如申請專利範圍第2〇項所述之連接方法，其中，當該高龍信號在 μ上升轉鱗，該錄將賴發赌定成大_高籠信號的峰值電麗的 二半，當該高電壓傾在該下降娜時，肺舰賴發點設定成小二該 南電壓信號的♦值電壓的一半。 0503-A30875TWF 18