TWI241767B - Power-low reset circuit - Google Patents

Description

〇c/006 1241亂, 九、發明說明： 【發明所屬之技術領域】 月疋有關於—種重置訊號產生電路，且特別是 有關於一種低壓重置電路。 4疋 【先前技術】 牧由 十私子兒路日守’往往會加入重置(reset)機制在電 路中，以使所設計 ^ 態。尤^盤贵1电电路在需要時得以回復為初始狀 二杜ΛΜ二$ +電子電路開啟電源（開機)之初時，電路中各 Ϊ二二存器)處於不確定狀態，此時即需要重置此電 路’以將電財各元件奴為初錄態。

w Hi ΐ設計—個電路用以在開機初時產生重置 °mC電子電路之狀態設定為初始狀態。圖1A 2上所儲存之電荷將經由電阻111而放電。 所啟電源之初時〜型電晶體114係為截止狀態， 产/4 之電源開啟重置電路可以經由提升電阻113與 產生高電位之重置訊號RST。然後，經由電 電壓#電流而對電容112充電，直到電晶體之閘極 I界電壓，此時電晶體114轉為為導通狀態。 W將由電日日日n 114使重置訊號RST禁能。 於西兀2〇〇1年10月11曰，美國專利公開第us 2001/0028263 Al 號「Power on reset circuit」中揭露一種 電源開啟重置電路，如目IB所*。在電源㈤啟重置電路 中將、、、二過電晶體121的電流分流至電容123與電晶 丨 c/006 體122，因此得以延長電容丨23之充電時間。最後，使得 電容123之充電電位可以讓反相器124轉態，以產生電源 開啟重置之效果。然而，流經電晶體122的電流必須較準 確地控制，電流太小則不足以保持重置信號足夠時間，電 流太大則可能使電容根本無法充電到使反相器124轉態的 位準，另外，充放電的過程需消耗較多的電流。 圖 1C 是美國專利第 6388479 號「〇scillat〇r based power-on-reset Circuit」（西元2〇〇2年5月14日）中所揭露 的一種電源開啟重置電路。請參照圖le，在電源開啟重 置電路130中，由振盪電路131所輸出之時脈訊號直接經 過電晶體132與電容133低通濾波，以影響儲存於電容133 的電位。當電容133的電位到達反相器134的轉態臨界點 時，即可產生電源開啟重置之效果。然而，電晶體I%的 ^通電阻與電容133之RC時間常數需大於振盪電路131 所輸出時脈訊號之脈波寬度，否則無法達到重置之動作。 况且，電源開啟重置電路130所輸出之重置訊號RST會 有振盪現象。 胃 圖 ID 是美國專利第 5386152 號「Power_〇n reset drcuit responsive to a clock signal」（西元 1995 年 1 月 31 日）中所 揭露的一種電源開啟重置電路。請參照圖1D，在電源開 ，重置電路140中，由於取得充放電訊號是利用時鐘放大 的的正負源觸發微分器，所以需要有二極體保護電路，不 至於有過大的逆向訊號反向由接地線進入電路。因此這種 電路容易透過基體(substrate)引起不必要的干擾訊號，而 1241脱 doc/006 且會有低於地電壓之訊號產生。況且，電源開啟重置電路 130所輸出之重置訊號RST亦有振盪現象。 閉電源電壓VDD因為某種原因而_關 閉电源）日守，糸統往往會因為電壓過低而導致不可預 狀態發生。當電源糕VDD回復正f 、备 二因其内部訊號錯亂而無法正常工作：泝電 J，莫名降壓回復到正常工作繼，使 重置電路適時發出重置訊號’以使系統重置啟動狀熊。寸 述諸習知技術大多益法在雷调兩 〜、刚 電愿時重新發出重置訊^原电屋降壓且回復到正常工作 【發明内容】 本發明的目的就是在提供一㊉ 當電源電餅低至預定準位 ，用以 電源開敌常工作電，便於讓 啟動狀態。 麵㉟出重置訊號，以使系統重置 本發明提出一種低+Α 電路所輪出之重置訊號以/+置电路’接收電源開啟重置 之儲存電壓，用以當^/源開啟重置電路中電容裝置 電性路徑，❹仙下時提供 其中，電源開啟重置電路:、私以回復其初始狀態。 號。此低壓重置電路包括从以於私源開啟初時產生重置訊 開關以及箝位電路。第電晶體、第二電晶體、受控 兒晶體之閘極接收重置訊號，其 1241767 14445twf.doc/006 第一源/汲極接收儲存電壓。 ，其第-源接日極接收電源 二:晶，第二源/汲極之電壓係為;源:二 連接端相互|則#位電路之;連;，第二 二源/祕，箝位電路之第二端__電^心日體之弟 曰妒夕笛_、、s/、、 括緩衝态。此緩衝器耦接於第二電 本發明因經由受控開關提 電，壓降低至預定準位二 ； 態。 纟出重置喊’而使糸統重置啟動狀 顯易之上述和其他目的、特徵和優點能更明 說明如下 較佳實施例，並配合所附圖式，作詳細 【實施方式】 之開啟重置電路内部均有電容裝置，大部分 操作係將電容裝置從低電壓之初始 狀心充電至局電壓’但也有可能將電源開啟重置電路設計 1241767 14445twf.doc/006 成為把其中電容梦罢> 而藉由其内部電壓f初始狀態放電至低電壓， 置訊號之目的。☆充放電所需時間而達到延遲重 閉電源)時，系統降壓(非關 狀態發生。當電源⑨㈣^導致不可預期之 ::其内，:無法正= =正常工作_ ’使電源開啟 u重置錢m統重置啟動狀態。 里:h疋依照本發明較佳實施例所繪示之一種低壓重 請參照圖2,圖中電源開啟重置電路21= 具有電容装置211之各種電源開啟重置電路。 。置％路21G用以在開啟電源之初時輸出重置訊 低壓重置電路220接收電源開啟重置電路21〇所輸 出之重置訊號RST以及電源開啟重置電路21()中電容裝 置211之儲存電壓212。於本實施例中，低壓重置電路 包f P型電晶體T1與Τ2、緩衝器221、受控開關T3以 及粉位電路222。電晶體τι之閘極接收重置訊號RST， 其源極接收儲存電壓212。電晶體T2之閘極接收電源電 ，VDD，電晶體Τ2之源極耗接電晶體Ή之没極，而^ 曰曰體T2之>及極電壓即為控制電壓223。 ，緩衝器221接收控制電壓223並且輸出控制電壓 至受控開關T3。受控開關T3之第一連接端接收儲存電壓 I2417M fdoc/006 2=其第二連接端接地，用以依照控 疋否將其第一連接端與 224以決疋 222 ^ 迓接糕相互耦接。箝位電路 _電晶體T2之沒極’箝位電路奶之第 一知接地。在此假吟♦雷、7^戸弓戸々>、士 弟

俜為hi h °田"、歼之初日守，重置訊號RST 係為hlgh因此電晶體T1處於截止狀態。 隨者對電容裳置211充電之過程，當儲存電壓加 j仏界準位後’重置訊號咖轉態為lGW而使得φ曰 體τι於正常工作期間（電源電壓vdd於正常工作電= 圍内)保持導通狀態。此時電晶體T2受電源電壓VD = 制而呈截止狀態’導致緩衝器221之輸入訊號223與= 訊號224之準位皆為1〇w，所以受控開關Τ3呈斷路狀熊。 畐屯源電壓VDD降低至預定準位以下時，電晶體τ2因 而呈導通狀態（此時電晶體T1亦呈導通狀態），導致緩衝 器221之輸入訊號223與輸出訊號224之準位轉態 high，因此受控開關T3呈導通狀態。 藉由將受控開關T3導通以提供一條電性路徑，使電 容裝置211進行放電以回復其初始狀態。因此在電源電】 VDD從莫名降壓回復到正常工作電壓後，電源開啟重置 電路210得以適時再發出重置訊號rST，以使系統重置 啟動狀態。於本實施例中，受控開關T3可以是N 曰

Kiak 土电晶 然而，若電源開啟重置電路210被設計成為把電容 裝置211從咼電壓之初始狀態放電至低電壓而達到延遲重 置訊號之目的，則熟習此藝者亦可將受控開關T3改以p 124m twf.doc/006 型電晶體實施之，而使受控關T3之第二連接端輕接電 源電壓VDD。因此，藉由將受控開關T3導通以提供一】 電性路徑，使電容裝置211進行充電以回復其初始狀= 上述之改變亦屬本發明之範疇。 為能更清楚說明本發明，以下將以更詳細之電路戈 明本發明之實補。圖3是紐本發服佳實_所料 之一種電源開啟重置電路圖。請參照圖3,時脈源31〇曰用 ，產生時脈訊號CLK。受控開關320具有第一連接端、 第二連接端以及控制端，用以依照其控制端所接收之重置 訊號RST決定是否將其第一連接端所接收之時脈訊號 CLK導接至其第二連接端以輸出至調整電路33〇。在此假 設受控開關320之初始狀態（即電源開啟初時之狀態）為^ 通狀態。 凋整電路330接收並調整時脈訊號CLK以輸出控制 訊號331。在本實施例中，訊號調整包含對時脈訊號 的振幅及時間做限制。其中振幅限制的大小與控制充放電 的導通電壓有關，譬如藉由調整電路33〇中之箝位電路 將控制訊號331之最低準位限制於預定準位以上。而時間 的限制則將經過振幅限制的時脈訊號CLK再一次把波形 整理成以較短時間打開充放電路徑的控制訊號％〗，链如 藉由調整電路330中之整波電路332將所接收之時脈訊號 CLK之波形加以整波(shaping)以調整成較小工作週期比 之控制訊號331。 1241767 14445twf.doc/006 本實施例中，箝位電路333 T7。電晶體T6之閘極與沒極 ，電晶體T6以及 體Τ7之沒極輕接至電晶體τ ^電路332。電晶 耦桩$桩祕帝颅帝a & 之/原極，電晶體T7之源極 敕波電i 33’2勺1 間極接收時脈訊號CLK。 以括？型電晶體“，型電晶體T5 曰T4之閘極接收時脈訊號CLK，電 日日體τ4之源極麵接電源電壓vdd日 出控制訊號331。電晶體丁5之門代拉日歧丁4之汲極輪 雷曰Τ5夕4 之閘極接收時脈訊號CLK， 电曰曰體Τ5之汲極耦接電晶體丁4之汲極 極耦接箝位電路333。 甩日日體Τ5之源 在此，電容C1例如以Ρ型電晶體 體電路中實施之。換句話說，即把 積 容C1之-㈣其 為電容之另一端。電 ί汲極 電壓VDD，另—端則輕接電晶體Τ4 充放電單元340具有電容裝置(例如 電單兀340接收並依據控制訊號331以決定是 且輸出電容裝置之儲存電壓342 j η:充放電單元340包括P型電晶體τ8與電容 C3。如續述，由調整電路33() 為具有較小工作週期比之脈衝訊號，電晶體== 收亚依據控制訊號331以間歇性導通電容 徑。以間歇性方式對電容。充電可以獲得較大 12 ►c/006 電晶體施作之。換句話說之電容C3可以Μ 電容之第-端，而將其源極血，電晶體之閘極當个 二端。 一木極相耦接以視為電容之負 於本實施例中，充放電單 T9 ’電晶體T9之閘極耦接電源•二Ρ型電晶體

開啟期間電晶體T9係處於# 因此於電源 -、戴止狀怨。當關閉電源後，由 士"、幵啟期間儲有電荷’因此電晶體Τ9因 ς =極電壓Α於其臨界職而導通，電容C3則經由電 曰曰體T9之路徑放電而回復為初始狀態。

，出迅路350 (在此例如為反相器)接收電容c3之儲 子私壓342。於私源開啟之初時，由於儲存電壓未達 ，出私路350之臨界電壓，因此輸出重置訊號RST之電 壓為high。於電容C3充電其間，其當儲存電壓342達到 ，出電路35G之臨界電壓時，則輸出重置訊號RST之電 壓轉態為low。因此可以於電源開啟初時產生足夠長時間 之重置訊號RST。 低壓重置電路360包括p型電晶體τΐ〜T2、受控開 關T3、緩衝器361以及箝位電路362。本實施例中低壓 重置電路360與圖2之低壓重置電路220相似，故其操作 不在此贅述。其中，緩衝器361例如以二個反相器串聯實 施之，並且箝位電路362譬如以三個二極體串聯實施之。 13 1241767 14445twf.doc/〇〇6 是依照本發㈣佳實施觸㈣之P種電源 I部八^路圖。圖4之電源開啟重置電路係與圖3相似， 敕二之操作將不在以下資述。請參照圖4，其中調 之箝位電路433更於電晶體T7之閘極處祕 包: 此以N型電晶體實施之）。亦即將電容C2之 鳊輕接至兒晶體T7之閘極，而電容C2之另一端接地。 輸出電路450例如包括反相n 451〜453。由反相器 〜52相串聯所組成之緩衝器接收電容C3之儲存電愿 (即P2點之電壓）以輸出反相之重置電壓RSTB。反相器453 更進一步接收反相之重置電壓RSTB而輸出重置電壓RST (即P1點之電壓）。 於本實施例中，受控開關420例如為傳輸閘。於傳 輸閉之一個閉極端(控制端)各自接收重置電壓rsT以及反 相之重置電壓RSTB，以便電關啟之初時使時脈訊號 CLf得以傳送至調整電路43〇,直到重置電壓rst (rstb) 轉態後才切斷時脈訊號CLK之傳送路徑。 低壓重置電路460與圖3之低壓重置電路36〇相似。 其中緩衝器461中之反相器係以p型電晶體與N型電晶 體所組成之反閘實施之。箝位電路462中之二極體則=二 型電晶體實施之，亦即將N型電晶體之汲極與閘極相耦 接當作二極體之陽極，而將N型電晶體之源極視為二極 體之陰極。 _ ° 圖5是圖4中電源開啟重置電路之模擬訊號時序圖。 由上而下，圖中第一條繪線係表示電源電壓VDD之時序 14 I24mz 滅d〇c/〇〇6 ，二條繪線表示圖4中P3點之訊號(控制訊號）時 帝P«、苐二條繪線表示圖4中P2點之訊號（電容C3之 序變化，第四條繪線表示圖4中P4點之訊號 I甘〇^壓）時序變化，最底下之繪線則表示圖4中重置訊 藏RST之時序變化。 疋圖4中電源開啟重置電路於電源突然暫時降 i的炀況下之模擬訊號時序圖。由上而下，圖中第一條繪 線則表示圖4中P1點（重置訊號RST)之時序變化，第二 條表示電源電壓VDD自正常工作準位短暫降壓後 回设原先準位之時序關係，第三條繪線表示圖4中P2點 5:虎(電容C3之儲存電壓)時序變化，第四〜六齡線 則刀別表示圖4巾γι .點、γ〇點與γ2點之訊號時序變化。 雖然本發明已以較佳實施例揭露如上，然其並非用 ^艮Ϊ本發明:任何熟習此技藝者，在不脫離本發明之精 =和犯圍内’當可作些許之更動與潤飾，因此本發明之保 €範圍後附之中請專利範圍所界定者為準。 【圖式簡單說明】 圖1Α是傳統電源開啟重置電路。 圖1Β疋美國專利公告第2001/0028263號中揭露之 電源開啟重置電路。 τ朽路之 圖1C是美國專利第6388479號「0scillat〇r ^ chxuit」中所揭露的一種電源開啟重置電 1241¾¾ twf.doc/006 图 ID 疋美國專利弟 Μ%!5]號「power_on reset circuit responsive to a clock signal」中所揭露的一種電源開啟重 置電路。 圖2疋依肤本發明較佳實施例所繪示之一種低壓重 置電路圖。 種電源開 一種電源 圖3是依照本發明較佳實施例所繪示之一 啟重置電路圖。 圖4是依照本發明較佳實施例所繪示之另 開啟重置電路圖。 圖5是圖4中電源開啟重置電路之模擬訊號時序圖。 是圖4中電關啟重置電路於電源突騎時降 壓的6況下之模擬訊號時序圖。 【主要元件符號說明】 110、111、113 :電阻 112 ' 123 ' 133 ' 211、C1 〜C3 :電容 114、 122、132 : N 型電晶體 115、 221、361、461 ··緩衝器 120、130、140、210 :電源開啟重置電路 121 : P型電晶體 124、134、451 〜453 :反相器 131 :振盛電路 212、342 :電容之儲存電壓 220、360 :低壓重置電路 222、333、362、433、462:箝位電路 16 1241767 14445twf.doc/006 223、224、331 ··控制訊號 310、410 :時脈源 320、420 :受控開關 330、430 :調整電路 332 :整波電路 340、440 :充放電單元 350、450 :輸出電路 CLK :時脈訊號 RST :重置訊號 RSTB :反相之重置電壓 T1〜T9 :電晶體 VDD :系統電壓

17

Claims (1)

1. I24lm wfd〇c/〇〇6 +'申請專利範圍： 1·-種低壓重置電路，接收-電源開啟重置 ㈤之―重置訊號以及該電源開啟重置電路中_帝☆壯叮别 一儲存電壓，用以當一電源電壓降低至〜預定置之 提供一電性路徑，使該電容裝置經由該電性路义立从下時 充電以回復其初始狀態，其中該電源開啟重置J二進行放/ 電源開啟初時產生該重置訊號，該低壓重置電二用以於 ，第一電晶體，該第一電晶體之閘極^收5括： 號，該第一電晶體之第一源/汲極接收該儲存電壓"·重置訊 /第二電晶體，該第二電晶體之閘極接收兮⑥ 壓，該第二電晶體之第一源/汲極耦接該第—電日笔源電 二源及極，该第二電晶體之第二源/;:及極之雷颅體之第 電壓； k制 一受控開關，該受控開關之第一連接端 電麼，該受控開關之第二連接端输至—固定遠儲存 依照該控制電壓以決定是否將其第—連接雜2 ’用以 相立耦接；以及 、年一連接端 2·如申睛專利範圍第〗 ^固疋電 該第一電晶體與第二電晶置電路’' 3.如申請專利範圍第係型電曰曰體。 該受控開關係為電晶體。貞所述之低壓重I電路、 18 1241服 f.doc/006 4. 如申請專利範圍第3項所述之低壓重置電路，其中 該受控開關係為Ν型電晶體。 5. 如申請專利範圍第1項所述之低壓重置電路，其中 該箝位電路係由至少一二極體所組成。 6. 如申請專利範圍第1項所述之低壓重置電路，更包 括： 一緩衝器，耦接於該第二電晶體之第二源/汲極與該 受控開關之間，用以接收該控制電壓並且輸出該控制電壓 至該受控開關。 7. 如申請專利範圍第1項所述之低壓重置電路，其中 該固定電壓係為接地電壓。 19