TWI241635B - Electronic component having an integrated passive electronic component and method for producing it - Google Patents
Electronic component having an integrated passive electronic component and method for producing it Download PDFInfo
- Publication number
- TWI241635B TWI241635B TW092126121A TW92126121A TWI241635B TW I241635 B TWI241635 B TW I241635B TW 092126121 A TW092126121 A TW 092126121A TW 92126121 A TW92126121 A TW 92126121A TW I241635 B TWI241635 B TW I241635B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- scope
- patent application
- item
- electronic component
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
-
- H10W20/495—
-
- H10W20/497—
-
- H10W72/019—
-
- H10W70/60—
-
- H10W72/5522—
-
- H10W72/5524—
-
- H10W72/59—
-
- H10W72/9232—
-
- H10W72/952—
-
- H10W72/983—
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
1241635 五、發明說明(1) 〔發明領域〕 本發明係有關於一種具右 以及,這種電子組件的製造方法。-^組件的電子組件, 〔發明背景〕 混合式數位/類比電路的大 被動組件,舉例來11+刀頰比電路&域均需要
有南電容值、高度線性、及W α"的電谷器。為了將這種混合式數 成本减至取低,廷些被動組件(特別是 步驟最好能夠儘可能減少。另★,伴以積 可能面積需求,這些組件及積體電路亦 取好能夠事先微型化。 美國專利說明書US5583359乃是提供一種積體電路的 電容結構。在這個例子中,形成某個堆疊電容器的電極的 複數個金屬板乃是彼此堆疊排列,並且,利用介電層進行 隔離。另外,各個金屬板的平面分別排列一條金屬線路, 並且’這條金屬線路會與對應的金屬板進行隔離。在各種 情況中’這些金屬線路的兩端會透過穿孔連接(via connection )進行接觸連接,藉此,在這個堆疊中,利用 奇數方式放置的全部金屬板,以及,在這個堆疊中,利用 偶數方式放置的全部金屬板便可以互相電性連接。因此, 將利用奇數方式放置的全部金屬板連接至第一連接線,以 及,將利用偶數方式放置的全部金屬板連接至第二連接 線,相鄰金屬板便可以具有不同電位,並且,在各種情況 中,成對形成某個金屬板電容器的電極。
第5頁 1241635 五、發明說明(2) 電容結構的其他可能架構亦可參照Aparici〇, R. and Hajimiri ’ A. · Capacity Limits and Matching
Properties of Integrated Capacitors ; IEEE Journal ^ of Solid—State Circuits , Vol· 37 , No· 3 , 20 02, pp· 384 - 393,其透視圖分別表示在第5圖至第1〇 圖中。 另外’在介電區域具有低介電常數材料(舉例來說, 介電常數2· 65的有機材料Si LK、黑鑽、珊瑚(兩者皆是介 電常數小於3的摻碳氧化物)、或這些介電質的摻雜材 =)的新穎晶片中,機械強化亦有所需要,藉以避免因為 這些介電材料,在施加機械力於這個組件時,的低硬产 生的損害。 ·又叮 有鑑於此,同時需要被動 需要大篁空間。並且,在這個 個組件連結及固定在這個組件 結構亦將不再需要。 組件及機械支撐的組件將會 組件完成後(特別是,將這 内部以後),這個機械支撐 有鑑於此,本發明的一個目的乃是提供一種具有 _ 被動電子組件的電子組件,以及,這種電子組件^製造, 法’其可以相對低廉且節省空間地產生,並且, 械力時相對堅固而;f用。 也機
本發明的上述目的乃是利用一種具有申請專利範 1項所述特徵的電子組件加以達成,以及,利用一種具 申請專利範圍第1 8項所述步驟的方法加以達成。 “有 〔發明概述〕
1241635 五、發明說明(3) --- 且彳據本發明的一種電子組件會具有第—絕緣層,並 層合ί:絕緣層的表面會形成—個上金屬層。這個上金屬 =連結焊墊層會連結,舉例線= 会且件ί ΐ &個電子組件或晶片的接觸區域至固定這種電子 第-絕的ϊ觸執跡:一個電性導通結構會整合於這個 上金屬屏:^且,在施加機械力時,特別是在連結這個 緣層。】外子組件期'1 ’機械穩定第-絕 組件。 &個電性導通結構會形成做為-個被動電子 相對::空便::製㊁-種電子組件,其僅僅需要 成。在件ί、:利用相對低廉的費用完 對這種電子組件施加機械面可以在 為第-絕緣層的一個機:結U 性導通結構另一方面亦可以做 2並且,廷個電 組件。具有雙重功能的單獨結& 組件的一個被動 步驟及製造成*,因為機械支撐或二:的製程 構將不需要個別製造。 —^…構及被動組件結 在一個較佳實施例中,莖一 製 2 65。另外,這個介電層亦可以:材料)的介電常數為 說,具有摻碳氧化物且介電i =使用其他材料,舉例來 °兄 冤吊數小於3的珊瑚或金鑽。這 電層’並且,$個介電層乃是用:層會形成做為-個介 造。舉例來說,SiLK (竿#右"電常數小於4的材料 介電有機材料)的介電常數為 1241635 五、發明說明(4) 表Ϊ為I使相對低機械力可 別好處。另外,第t積體 ,但9 备 第一絕緣層 一疋,在某些情況中, 。在這個例子中,最重要的 吊數必須小於4,特別是小 些材料的小分子及低硬度乃是 能會導致損害,在這個例子中 電性導通結構仍然可以具有特 亦可以形成做為一個多層系統 層的介電常數仍然可能大於4 是’這個多層系統的平均介電 於3 〇 在 以鉛直 這個連 域基本 (特別 域。將 以獲致 的一個 量於這 行連結 免於機 另一個 排列在 結區域 上乃是 是接觸 這個電 最佳的 平面中 個連結 或施加 械損害 較佳實 這個上 可以利 表示這 線路) 性導通 機械穩 ,這個 區域的 機械力 或破壞 施例中 金屬層 用各種 個上金 以電性 結構直 定性。 電性導 尺寸。 ,第一 ’這個 的一個 方法實 屬層中 接觸這 接排列 特別是 通結構 如此, 絕緣層 電性導 連結區 現,並 、排列 個外罩 在這個 ,在平 的尺寸 無論對 或整體 通結構基 域下方。 且,這個 這些電性 的接觸軌 連結區域 行這個上 最好能夠 這個連結 電子組件
本上可 另外, 連結區 連接 跡的區 下方可 金屬層 至少筹 區域 均可D
_在第一絕緣層中,這個電性導通結構的排列方式乃是 平這個電性導通結構基本上能夠齊平於第一絕緣層的水平 、/面、。因此,這個電性導通結構會形成在第一絕緣層裡 “ ’並且’第一絕緣層的部分水平表面區域乃是利用這個 ,性=通結構的表面區域形成。在這個例子中,這個電性 通、°構在第一絕緣層的錯直方向上形成最大範圍(在錯
1241635 五、發明說明(5) ^ ^向上,第一絕緣層及電性導通結構基本上具有相同尺 鎊辟二^此,機械穩定性將可以進一步改良,因為第一絕 將:有Ϊ個連結區域(利用這個電性導電結構支撐)下方 將/又有機械較不穩定或”較軟”區域。 刹ffl另/個較佳實施例的特徵在於:這個電性導通結構合 屬=特別是形成在另-金屬平面的接 二丨用牙孔連接以連接至一個供應電壓位準,並 护成2 : f性導通結構亦會利用另-個金屬細條,特別是 ^。“固金屬平面’利用穿孔連接以連接至地點電壓位 第- t鏠:金屬細條可以形成在第二絕緣層裡面,並且, 是利用具有高機械穩定性的材料製造(相較 性分子料的機械穩定性)c第二絕緣層材料的彈 是大於20十億 卜vgigapascal ),特別 U U Hh m - 卡(glgapascal ),並且,第二絕緣層 僅形成單個接觸金屬細條邑緣層裡面亦可能僅 細格。、古穴Γ 條或者,根本沒有形成接觸金屬 金屬έ曰二的個電性導通、结構的形狀及這些接觸 I屬細你的關連排列。在且古古 緣層裡面形成至少一個:屬;;;:穩定性材料的第二絕 = 觸連接至電壓位準)可以在施加機械力 時,達到:鍤ί固上金屬層的這個連結區域施加機械力 日可,達到故種電子組件的額外穩定性。 ^個FSG (氣石夕玻璃)介電層則可以形成做為第二絕緣 1241635 一個電性 電性導通 上金屬層 層最好能 能夠連接 信號便無 這個電性 個上金屬 這個電性 且,第三 層間。形 可以獲致 通屏幕層 個格狀結 有效的電 ,使這個 夠至少等 的面積。 構表面, 導通屏幕 積輪廓。 ,這個電 /或,形 性導通結 五、發明說明(6) 另夕卜, 屬層及這個 隔離於這個 性導通屏幕 金屬層最好 上金屬層的 且,施加至 法搞合至這 另外, 層裡面,並 及第一絕緣 個氧化層, 這個電性導 形成做為一 要得到 夠進行排列 構的面積能 導通屏幕層 電性導通結 在這個電性 通結構的面 特別是 容結構,及 中,這個電 導通屏幕層 結構間。這 及這個電性 夠形成做為 至地點電壓 法耦合至下 導通結構或 層。 導通屏幕層 絕緣層最好 成第三絕緣 第一絕緣層 亦可以形成 性屏幕,這 電性導通屏 量於這個電 這個電性導 使這個電性 層的平面圖 最好能夠形成在這個上金 個電性導通屏幕層會同時 導通結構。另外,這個電 一個金屬層,並且,這個 位準。如此,施加至這個 面的電性導通結構,並 這個被動組件的信號亦無 最好能夠形成在第三絕緣 能夠排列在這個上金屬層 層,第三絕緣層最好是一 的額外機械強化。另外, 做為一個接觸格,或者, 個電性導通屏幕層最好能 幕層面對這個電性導通結 性導通結構面對這個電性 通屏幕層最好形成在這個 導通屏幕層的面積輪廓, 中,能夠覆蓋這個電性導 性導通結構最好能夠形成做為一個電 成做為一個電感結構。在這個例子 構可以完全製造成一個電容,或者,
第10頁 1241635 五、發明說明(7) 完全製造成一個 有複數個部分結 層的一個 第一絕緣 一個較佳 一絕緣 列做為 在 於:至 分結構 中,彼 個金屬 二金屬 彼此電 電感。然而 構,其中, 電容結構, 層的一個電 實施例中, 分結構會形 兩個金屬平 少一個部 會在至少 此平行排 平面。第一金屬平面 平面的金 性連接。 列且彼此電 屬細條,並 ’這個 某個部 並且, 感結構 這個電 成做為 面上方 性隔離 的金屬 且,透 電性導通結構亦可以具 分結構可以排列做為第 另一個部分結構可以排 〇 性導通結構的特徵在 一個電容結構,這個部 ,並且,在各個例子 的金屬細條會形成在各 細條基本上會對應於第 過鉛直方向的穿孔連接 另-個較佳實施例的特徵在於··這個電性導通結構的 至少一個部分結構會形成做為一個電感結構,以及,這個 電性導通結構的至少一個金屬平面會形成一個螺旋金屬軌 跡0 這個上金屬層可以利用第二絕緣層的一個接觸孔以接 觸連接至下面(特別是,形成在第三絕緣層中)的一個電 性導通區域。這個接觸孔最好能夠排列在這個上金屬層的 連結區域外面’並且,與這個電性導通區域的排列方式相 同,這個接觸孔亦可以相對這個電性導通結構的水平偏移丨驗 排列。 在一個較佳實施例中,根據本發明的電子組件會排列 在一個積體電路的基底表面。 根據本發明的電子組件製造方法,在第一絕緣層中,
第11頁 1241635 五、發明説明(8) 一個被動電子組件,以 做為支撐第一絕緣層的 面會形成一個上金屬 電性導通連結焊墊層, 的機械力施加會發生在 組件期間。 用簡單方式及低廉成本 此’這種電子纟且件便可 絕緣層乃是利用一種材 於4,特別是小於3。藉 且相對靈敏材料的機械 好能夠形成於這個上金 若這個電子組件固定或 則大機械力將可能會發 一個電性導通結構會形成做為至少 及,在施加機械力的情況下,形成 一個機械穩定結構。第一絕緣層表 層,這個上金屬層會形成做為_個 特別是,這個電性導通連結焊墊層 連結這種電子組件或固定這種電子 因此’這種電子組件便可以利 獲致/個具有雙重功能的結構。因 以節省空間且成本效率地達成。 在另一個較佳實施例中,第一 料製造’這種材料的介電常數係小 此,在施加機械力時,機械不穩定 穩定性便可以相當程度地改進。 特別是,這個電性導通結構最 屬層的某個連結區域下方,因為: 連結在這個連結區域下方的區域, 生’並且,導致損害及破壞。 另外’本發明的其他細節則可以見於申請專利範 附屬項。 的 〔較佳實施例的詳細說明〕 在各個圖式中,相同或功能相同的組件均會具有相门 的參考符號。 一種電子組件EB (如第1圖所示)會具有第一絕緣層 ,並且,這個較佳實施例的第一絕緣層1乃是利用—種低
1241635
五、發明說明(9) 介電常數材料製造。一個電性導通結構2會整合在第一絕 緣層1裡面。這個電性導通結構2乃是形成做為一個電容奸 構’並且,利用這些金屬細條Mil至M33加以構成。這: 屬細條Ml 1至M33在Z方向會彼此平行地延伸,並且,在一各’ 個例子中,這些金屬細條Μ11至Μ1 3、這些金屬細條2 1至 Μ23、及這些金屬細條JJ31至Μ33會分別形成在一個金屬平 面中。這些金屬細條Μ11、Μ 2 1、Μ 3 1的排列會彼此對廉, 並且’利用穿孔連接V彼此電性連接。這種情況亦同^適 用於這些金屬細條Μ12、Μ22、Μ32,以及,亦同樣適用於
這些金屬細條Μ31、Μ32、Μ33。這些金屬細條Mil、Μ21、' M31及這些金屬細條乂13、M23、M33會連接至一個供應電壓 位準一DC或AC電壓。這些金屬細條M12、M22、M32則會連 接至地點電壓位準。這個電容結構會排列在第一絕緣胃層】 中’藉以使這些金屬細條Μ1 1、Μ1 2、Μ1 3能夠平坦地終结 於第一絕緣層1的下水平表面。同樣地,這些金屬細條 Μ31、Μ32、Μ33亦能夠内喪於第一絕緣層,藉以使這些金 屬細條Μ31、Μ32、Μ33的表面能夠與第一絕緣層1在X—2平 面的上水平面形成一個平坦表面,並且,具有基本上相同 的高度位準。另一個絕緣層4 a則鄰接於第一絕緣層1,並 且,利用一種具有高機械穩定性(相較於第一絕緣層i材 料的機械穩定性)的材料製造。其餘組件(舉例來說,電 晶體)則會形成在一個絕緣層4b中。這個絕緣層4b乃是形 成在一個基底表面(圖中未系)。 除了這個較佳實施例的形式以外,做為一個電容結構
第13頁 1241635 五、發明說明(10) 的這個電性導通結構2亦可以利用各種方式形成。其他類 型的架構可能性可見於Aparicio, R. an(i Hajimir'i, A. · Capacity Limits and Matching Properties of Integrated Capacitors ; IEEE Journal of Solid-State Circuits ^ Vol. 37 ^ No. 3 ^ 2002 ^ pp. 384 —393,其透視圖可見於第5至1〇圖。另外,在一個半導體 組件中,這個電容結構2亦可以實現做為一個格狀結構, 或者,做為一個金氧半(M〇s )結構。
在這個電性導通結構2表面,一個電性導通屏幕層3會 形成做為金屬層,並且,這個金屬層3會排列在第三絕緣曰 層4a中。這個電性導通屏幕層3 (形成做為一個金屬板) =排列在第二絕緣層4a裡面,藉以使這個電性導通結構2 完全排列在這個電性導通屏幕層3下方。在這個較佳實施 例中,第三絕緣層4a可以是一個氧化層。另外,在第三絕 緣層4a表面,一個上金屬層5會形成做為一個連結焊墊、 層。—這個連結焊墊層5會利用第三絕緣層4a的一個接觸孔 6,藉以連接至一個電性導通區域7。這個接觸孔6及這個 電性導通區域7會排列在這個連結焊墊層5的一個連結區 BB外部。在連接及/或固定這種電子組件Εβ於一個外^ L匕1C時,'了獲致第一絕緣層1的最佳機械 二疋’這個電性導通結構2基本上會排列在這個 ^區域BB下方。這個連結區域⑽的製造方法,舉例來 =旺可以包括:去除(蝕刻)這個連結焊墊層5表面的 積層1 0及/或這些氧化及氮化層8及9。在這個較佳實施^例
第14頁 1241635 ^^_________ 五、發明說明(11) 中’這個沈積層1 0會形成做為一個感光氨基化合物 (pspi )層。 這個電性導通屏幕層3會連接至地點電壓位準,藉以 避免這個連結焊墊層5的信號耦合至這個電性導通結構2, 以及’藉以避免這個電性導通結構2的信號耦合至這個連 結焊塾層5。 在這個較佳實施例中(如第1圖所示),若沒有形成 這個電性導通屏幕層3,則排列這些金屬細條μ31至M33的 金屬層亦可以形成這個電性導通區域7。
第2圖係表不這個電容結構2的透視圖,其中,這些$ 屬細條Mil、Μ21、Μ31,這些金屬細條Μ12、M22、M32,3 這些金屬細條Μ13、Μ23、Μ33,在各個例子中,僅僅利用 個穿孔連接V進行接觸連接,若經由γ方向檢視。另外, 這些金屬細條Μ1 2、Μ 2 2、Μ 3 2至地點電壓位準的電性連 接’以及 ’ 14 些金屬細條ΜΠ、Μ21、Μ31、Μ13、Μ23、Μ3 至供應電壓位準的電性連接乃是利用穿孔連接(圖中未 Γ合^ t屬細條ΚΜ (圖中未示)達成。這些金屬細條ΚΜ 3 在第二絕緣層中(圖中未示),並且,第:
的穩ΐ性會優於第-絕緣層1 (如第1圖所示) 的機械穩定性。第二絕鏠Μ π J 絕緣層4。第二絕緣層材制;以相同於第1圖所示的第三 層1材料的機械穩定性。兴、械穩定性會優於第一絕緣 成一個氧化層,或者,开列來說,第二絕緣層可以製造 電層。然而,這歧接觸/ f做為—個氟矽玻璃(FSG )介 —接觸細條KM亦可能僅有一個會形成在負 1241635
些接觸金屬細條KM亦可能會形成 五、發明說明(12) 二絕緣層裡面。另外,這 在第一絕緣層1裡面。 第3圖係表示根據本發明的一種電子 性導通結構2的另-個較佳實施例的平面目(由負γ方個電 視)。在這:較佳實施例中,這個電性導通結構2合开心 做為一個電感結構。一個具有形式的 ^跡 MB4形式的電感結構亦可以形成在複數個金 跡 個例子圖及第容結在這 例,本發明的-個基本重點乃是:整個金屬執跡 伸至ΐ 一!緣層1裡面。在螺旋内側,這個金屬執跡Μ曰以會 利用二孔連接V以接觸連接至一個接觸金屬細條ΚΜ,並9 且,這個接觸金屬細條ΚΜ會連接至一個供應電壓位準。這 個接觸金屬細條ΚΜ會形成在_個較高金屬層(由第1、2、 4圖的Υ方向檢視)’相較於形成這個金屬執跡ΜΒ4的金屬 平面’並且’這個接觸金屬細條〇亦會形成在第二絕緣層 裡面。在這個例子中,排列較高的一個金屬平面可以解釋 為距離形成本發明電子組件的積體電路基底平面較遠(由 相同方向檢視)、且距離形成電容結構及/或電感結構的 電性導通結構2金屬平面較近的一個金屬平面。並且,在 這個較佳實施例中,第二絕緣層亦可以相同於第1圖所示 的第三絕緣層4 a。 同樣地,這個螺旋金屬執跡MB4的外部第二側會利用
第16頁 1241635
五、發明說明(13) -個穿孔連圖中未示) 中未示)連接至地點電堡位準。這細《Μ (圖 二在第-絕緣層i (如第!圖個:jn 在的u絕緣層(由正以向檢視))w…邑緣層或可能存 這個電性導通結構在平面 圖所示)丨是本發明的次要重:的3何面積架構(如第3 個螺旋金屬軌跡,舉來;^因此,第3圖所示的這 舉例來說,第2圖所+Λ方;r同樣地’ 架構,特別是這個電性導通結 電性導通紝槿的連、、,0域㈣面積,在映射至這個 通結構的輪廓面積。 -夠-全包含在這個電性導 中HW表7圖所示區域1的透視剖面圖。在第4圖 $笛二 ”、、一個電感結構的一個電性導通結構2會整合 j緣層1,並且’形成在四個金屬平面。在各個例 ^ k些金屬轨跡MM至仙4會分別形成在這些金屬平 2二,在各個例子中,這些金屬執·ΜΒ1至MB4會利用 I权古V彼此電性接觸連接。這些穿孔連接可以形成做 柱子,或者,可以形成做為平行這些金屬轨跡ΜΒ1 MB4的加長絞線。由於所謂的階層式互連技術,這些金 屬軌跡MB1至MB4 (與基底S的距離逐漸增加,由正γ方向檢 視)可以具有較大的剖面(X — Y平面)及較大的間距(由 正Y方向檢視)。另外,排列這個接觸金屬細條KM的第二
1241635 五、發明說明(14) 絕緣層(圖中未示)可以直接鄰接於第一絕緣層1。另 外’根據第1圖的沈積層3至1 〇則可以依序排列其上。如第 4圖所示,在具有金屬線圈MB 1至MB4形式的電感結構2中, 這個金屬執跡MB 4的表面區域及這個金屬執跡MB1的表面區 域亦可以與第一絕緣層1的表面形成平坦表面(由平 面檢視)。在第一絕緣層1内部,這個金屬執跡MB4的路徑 乃是利用虛線表不’並且’舉例來說’等同於這些金屬軌 跡MB 1至MB3的路徑。另外,第一絕緣層1會直接鄰接這個 絕緣層4b,並且,這個絕緣層4b會形成在這個基底s表 面。 另外,這個電性導通結構2亦可以同時具有對應第1或 2圖較佳實施例的電容結構的第一部分結構,以及,對應 第3或4圖較佳實施例的電感結構的第二部分結構。在這個 例子中,一個機械穩定結構及兩個被動組件可以利用這個 電性導通結構實現。另外,這些部分結構亦可以排列於彼 此側邊,或者,亦可以彼此鉛直排列。 另外,這個電性導電結構亦可以利用各種方法實施, 並且,亦不必要限定於特定實施例。因此,這個電性導通 結構亦可以形成於兩個或不止四個金屬平面。同樣地,在 各個例子中’這些絕緣層亦可以利用複數個沈積層加以構 成。再者,根據第1及2圖的電容結構亦可以僅僅形成在— 個金屬平面,舉例來說,藉以僅僅產生這些金屬細條 Mll、M12、M13〇 、〃 利用根據本發明的電子組件以及製造這種電子組件的
1241635
個絕 方法,經由單一電 低介電常數材料的 這種電子組件EB便 支攆或穩定結構, 緣層,藉以在連結 力σ機械力的損害。 以獲致最佳利用, 域’進而獲致最小 本發明的基本 性導通結構在 介電層)的適 可以同時產生 特別是針對形 這個電子組件 因此,這個連 否則,這種電 尺寸及最佳功 當成形 一個被 成這個 至一個 結焊墊 子組件 能利用 重點係,這個電性導 功能,其一方面可以做為至少一被動電 則可以做為這種電子組件Ε Β的機械穩定 第〜絕緣層。 緣層( (塑形 動組件 電性導 外罩期 層下方 將不再 的組件 通結構 子組件 結構, 特別是利用 )及排列’ 及一個機械 通結構的絕 間,克服施 的區域便可 需要這個區 技術。 可具有雙重 ,另一方面 特別是針對
第19頁 1241635 圖式簡單說明 第1圖係表示根據本發明的一種電子組件的剖面圖。 第2圖係表示根據本發明的這種電子組件中一個電性導通 結構的第一較佳實施例的透視圖。 第3圖係表示根據本發明的這種電子組件中一個電性導通 結構的第二較佳實施例的平面圖。 第4圖係表示根據第3圖的電性導通結構中某個細節的透視 圖。 元件符號說明 1第一絕緣層 3電性導通屏幕層 5第一金屬層 7電性導通區域 9氮化層 MB1 — MB4金屬執跡 V穿孔連接 AC電壓 I區域 EB電子組件 2電性導通結構 4a,4b絕緣層 6接觸孔 8氧化層 1 0沈積層
Ml 1--M33,KM金屬細條 DC電壓位準 BB連結區域 S基底
第20頁
Claims (1)
1241635 1241635
Φ* 7 第 子纽件,具有: hy5V) ; ^— 於該楚 9 ^ 5),特別是一電性導通連結焊墊層,形成 一電性導^緣層(1)表面;以及 加機械力^結構(2) ’整合至該第^絕緣層(丨),在施 該電子級^ ’特別是在連結該上金屬層(5)及/或固定 及,飛=件(EB)期間,機械穩定該絕緣層(D ,以 2.如々為:被動電子組件。 該第一:利範圍第1項所述之電子、组件,其特徵在於: 數係+ a'㈢(1)係利用一材料形成,該材料之介電常 3·如申:i’特別是小於3。 於: 利範圍第1或2項所述之電子組件,其特徵在 5亥上金屬j® < 性導通結A 2係具有一連結區域(BB),以及,該電 下方。 (幻基本上係鉛直排列於該連結區域(BB) 4 ·如申請專利範圍第3項所述夕雪辜έ日杜甘& 該電性導通^盖了述之電子、组件,其特徵在於: 尺寸係至少ΪΪ二f 4在平行該上金屬I ( 5)之-平面之 ,^ ^ ^等垔於該連結區域(BB)。 申請專利範圍第1項所述之電子组件,A ^ + 該電性導通結構(2)係利用穿其特徵在於: 條(KM),特別是接連接(V)及電性接觸細 壓位準及地點電壓位;屬'…分別電性連接至供應電 6.如申請專利範圍第】項 电亍、、且仵,其特徵在於·· 1241635 _案號92126121_年月曰 修正_ 六、申請專利範圍 至少一電性導通屏幕層(3)係形成在該上金屬層(5)及 該電性導通結構(2)間,以及,電性隔離於該上金屬層 (5)及該電性導通結構(2)。 7 ·如申請專利範圍第6項所述之電子組件,其特徵在於: 該屏幕層(3)係一第二金屬層,以及,連接於地點電壓 位準。 8 .如申請專利範圍第6項所述之電子組件,其特徵在於: 該屏幕層(3)係形成於一第三絕緣層(4a),並且,該 第三絕緣層(4a)係排列於該第一絕緣層(1)及該上金 屬層(5)間。 9 .如申請專利範圍第6項所述之電子組件,其特徵在於: 該屏幕層(3)係形成做為一接觸板,或者,形成做為一 格狀結構。 1 0 .如申請專利範圍第6項所述之電子組件,其特徵在於: 該屏幕層(3)面對該電性導通結構(2)之面積係至少等 量於該電性導通結構(2)面對該屏幕層(3)之面積,並 且,該屏幕層(3)面對該電性導通結構(2)之面積係進 行排列,藉以使該屏幕層(3)之面積,在該等面積彼此 映射時,能夠完全覆蓋該電性導通結構(2)之面積。 1 1.如申請專利範圍第1項所述之電子組件,其特徵在於: 該電性導通結構(2)係形成做為一電容結構,以及/或 者,形成做為一電感結構。 1 2 .如申請專利範圍第1項所述之電子組件,其特徵在於: 該電性導通結構(2)之至少一部分區域係形成做為一電
第22頁 1241635 _案號92126121_年 jL 修正_ 六、申請專利範圍 容結構’並且,具有至少二金屬平面,其中,彼此平行排 列及彼此互相隔離之細條(Μ11、Μ1 2、Μ1 3)係形成於該 第一金屬平面,該等細條(Μ11、Μ1 2、Μ1 3)係對應於該 第二金屬平面中彼此平行排列及彼此互相隔離之細條 (Μ21、Μ22、Μ23),並且,該等第一及第二金屬平面中 i彼此鉛直堆疊之該等細條(Mil,Μ21; Μ12,Μ22; Μ13, M23)係利用穿孔連結(V)電性連接。 1 3 ·如申請專利範圍第1 1項所述之電子組件,其特徵在 於: 該電性導通結構(2)之至少一部分區域係形成做為一電 感結構,並具至少一金屬平面,於其中係形成一螺旋金屬 軌跡。 1 4 ·如申請專利範圍第8項所述之電子組件,其特徵在於·· 該上金屬層(5)係利用該第三絕緣層(4a)之一接觸區 域(6),電性連接於一電性導通區域(7),特別是,該 電性導通區域(7)係排列於該第一或第三絕緣層(4)。 1 5 ·如申請專利範圍第1 4項所述之電子組件,其特徵在 於: 、 該接觸區域(6)及該第二電性導通區域(7)係相對於該 電性導通結構(2),以及,相對於該上金屬層(5)之該 連結區域(BB)地水平偏移排列。 j 6.如申請專利範圍第丨項所述之電子組件,其特徵在於: 該電性導通結構(2)係形成乎面,其中,該第一絕緣層 (1)之水平表面及該第一電性導通結構(2)之表面區域
1241635 案號 92126121 年 月 六、申請專利範圍 係形成該第一絕緣層(0之部分水平表面區域。 1 7. —種積體電路,具有一基底,以及’根據申請專利範 圍第1至1 6項之任何一項所述之一電子組件(EB),其 中,該電子組件(EB)係形成於該基底表面。 1 8. —種電子組件之製造方法’其包括下列步驟·· 產生一第^一絕緣層(1), 在該第一絕緣層(ο表面產生一上金屬層(5),特別是 一電性導通連結焊墊層;以及 在該第一絕緣層(1)裡面形成一電性導通結構(2),藉 以做為一被動電子組件,以及,藉以做為電性隔離於該上 金屬層(5)之一機械穩定結構。 1 9·如申請專利範圍第1 8項所述之方法,其特徵在於: 該第一絕緣層(1)係利用一材料形成,該材料之介電常 數係小於4,特别是小於3。 2 〇 ·如申請專利範圍第1 8或1 9項所述之方法,其特徵在 於: 該電性導通結構(2)基本上係形成在該上金屬層(5)之 一連結區域下方,以及,該電性導通結構(2)在平行該 上金屬層(5)之一平面之尺寸係至少等量於該連結區域 (BB)。 2 1 ·如申請專利範圍第1 8項所述之方法,其特徵在於·· 該電性導通結構(2)係利用穿孔連接(V)及接觸細條 (KM) ’特別是接觸金屬細條,分別電性接觸連接至供應 電壓位準及地點電壓位準。 “
第24頁 1241635 *^92126m 月 六、申請專利範圍 2 2.如申請專利範圍第丨8項所述之方法’其特徵在於·· 在該上金屬層(5)及該電性導通結構(2)間形成一電性 導通屏幕層(3),該電性導通屏幕層(3)係電性隔離於 該上金屬層(5)及該電性導通結構(2),特別是產生在 該第一絕緣層(丨)表面之一第二絕緣層(4a)。 2 3 ·如申請專利範圍第2 2項所述之方法’其特徵在於·· 該電性導通屏幕層(3)係形成做為一板,或者,形成做 為一格狀結構,以及,連接於地點電壓位準。 24.如申請專利範圍第22項所述之方法,其特徵在於: 該電性導通屏幕層(3)之水平面積範圍係至少等量於該 電性導通結構(2)之水平面積範圍,以及,該電性導通 結構(2)之面積範圍係完全覆蓋於該電性導通屏幕層(3 )之面積範圍。 2 5.如申請專利範圍第1 8項所述之方法,其特徵在於: 該電性導通結構(2)係形成做為一電容結構,以及/或 者,形成做為一電感結構。 2 6 ·如申請專利範圍第2 5項所述之方法,其特徵在於: 該電性導通結構(2)之至少一部分區域係形成做為一電 容結構,並且,在各個例子中,彼此平行排列及彼此互相 隔離之細條(Mil、M12、M13; M21、M22、M2 3)係形成於 一第一金屬平面及一第二金屬平面,其中,該第一金屬平 面及該第二金屬平面之該等細條(Ml 1、Ml 2、Ml 3 ; M2 1、 M22、M23)基本上係對應排列,並且,利用穿孔連結(v )電性連接,並且,水平相鄰細條(Ml 1、Ml 2、Ml 3 ;
第25頁 1241635 _:_案號92126121_年月曰 修正_ 六、申請專利範圍 M21、M22、M2 3)係交替連接至一第一電壓位準及一第二 電壓位準。 2 7 ·如申請專利範圍第2 5項所述之方法,其特徵在於: 該電性導通結構(2)之至少一部分區域係形成做為一電 感結構’並且’該至少一金屬平面中係形成一螺旋金屬執 跡。 2 8 · —種積體電路之製造方法,其包括下列步驟: 提供一基底,以及, 在該基底表面形成根據申請專利範圍第1 8至2 7項之任何一 項所述之一電子組件(EB)。
第26頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10249192A DE10249192A1 (de) | 2002-10-22 | 2002-10-22 | Elektronisches Bauelement mit integriertem passiven elektronischen Bauelement und Verfahren zu dessen Herstellung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200421449A TW200421449A (en) | 2004-10-16 |
| TWI241635B true TWI241635B (en) | 2005-10-11 |
Family
ID=32102859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW092126121A TWI241635B (en) | 2002-10-22 | 2003-09-22 | Electronic component having an integrated passive electronic component and method for producing it |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7193263B2 (zh) |
| EP (1) | EP1556899B1 (zh) |
| JP (1) | JP4391419B2 (zh) |
| KR (1) | KR100815655B1 (zh) |
| CN (1) | CN100459112C (zh) |
| DE (1) | DE10249192A1 (zh) |
| TW (1) | TWI241635B (zh) |
| WO (1) | WO2004040646A1 (zh) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007059867A (ja) * | 2005-07-26 | 2007-03-08 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP4761880B2 (ja) * | 2005-08-09 | 2011-08-31 | パナソニック株式会社 | 半導体装置 |
| DE102005045056B4 (de) | 2005-09-21 | 2007-06-21 | Infineon Technologies Ag | Integrierte Schaltungsanordnung mit mehreren Leitstrukturlagen und Kondensator |
| DE102005045059B4 (de) | 2005-09-21 | 2011-05-19 | Infineon Technologies Ag | Integrierte Schaltungsanordnung mit mehreren Leitstrukturlagen und Spule sowie Verfahren zur Herstellung |
| JP5090688B2 (ja) * | 2006-08-17 | 2012-12-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR100829789B1 (ko) * | 2006-11-29 | 2008-05-16 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| JP5442950B2 (ja) | 2008-01-29 | 2014-03-19 | ルネサスエレクトロニクス株式会社 | 半導体装置、その製造方法、当該半導体装置を用いた信号送受信方法、およびテスタ装置 |
| US7944732B2 (en) * | 2008-11-21 | 2011-05-17 | Xilinx, Inc. | Integrated capacitor with alternating layered segments |
| US8207592B2 (en) * | 2008-11-21 | 2012-06-26 | Xilinx, Inc. | Integrated capacitor with array of crosses |
| US7994610B1 (en) | 2008-11-21 | 2011-08-09 | Xilinx, Inc. | Integrated capacitor with tartan cross section |
| US7994609B2 (en) * | 2008-11-21 | 2011-08-09 | Xilinx, Inc. | Shielding for integrated capacitors |
| US7956438B2 (en) * | 2008-11-21 | 2011-06-07 | Xilinx, Inc. | Integrated capacitor with interlinked lateral fins |
| US8362589B2 (en) * | 2008-11-21 | 2013-01-29 | Xilinx, Inc. | Integrated capacitor with cabled plates |
| JP5643580B2 (ja) | 2009-11-27 | 2014-12-17 | 株式会社東芝 | 血流動態解析装置、血流動態解析プログラム、流体解析装置及び流体解析プログラム |
| JP5551480B2 (ja) * | 2010-03-24 | 2014-07-16 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
| US8653844B2 (en) | 2011-03-07 | 2014-02-18 | Xilinx, Inc. | Calibrating device performance within an integrated circuit |
| US8941974B2 (en) | 2011-09-09 | 2015-01-27 | Xilinx, Inc. | Interdigitated capacitor having digits of varying width |
| US9270247B2 (en) | 2013-11-27 | 2016-02-23 | Xilinx, Inc. | High quality factor inductive and capacitive circuit structure |
| US9524964B2 (en) | 2014-08-14 | 2016-12-20 | Xilinx, Inc. | Capacitor structure in an integrated circuit |
| JP7535953B2 (ja) * | 2021-01-13 | 2024-08-19 | 三菱電機株式会社 | トランス装置および半導体装置 |
| CN113066799B (zh) * | 2021-03-16 | 2022-08-19 | 泉芯集成电路制造(济南)有限公司 | 半导体器件及其制作方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5208725A (en) * | 1992-08-19 | 1993-05-04 | Akcasu Osman E | High capacitance structure in a semiconductor device |
| JPH06313024A (ja) * | 1993-03-04 | 1994-11-08 | Daicel Chem Ind Ltd | 水系ポリウレタン樹脂及びその製造方法 |
| EP0637840A1 (en) * | 1993-08-05 | 1995-02-08 | AT&T Corp. | Integrated circuit with active devices under bond pads |
| US5583359A (en) * | 1995-03-03 | 1996-12-10 | Northern Telecom Limited | Capacitor structure for an integrated circuit |
| KR0135555Y1 (ko) * | 1995-12-05 | 1999-03-20 | 전성원 | 주차 브레이크 장치 |
| SE511425C2 (sv) * | 1996-12-19 | 1999-09-27 | Ericsson Telefon Ab L M | Packningsanordning för integrerade kretsar |
| US6232662B1 (en) * | 1998-07-14 | 2001-05-15 | Texas Instruments Incorporated | System and method for bonding over active integrated circuits |
| US6037668A (en) * | 1998-11-13 | 2000-03-14 | Motorola, Inc. | Integrated circuit having a support structure |
| TW430935B (en) * | 1999-03-19 | 2001-04-21 | Ind Tech Res Inst | Frame type bonding pad structure having a low parasitic capacitance |
| US6576546B2 (en) * | 1999-12-22 | 2003-06-10 | Texas Instruments Incorporated | Method of enhancing adhesion of a conductive barrier layer to an underlying conductive plug and contact for ferroelectric applications |
| US6278147B1 (en) * | 2000-01-18 | 2001-08-21 | International Business Machines Corporation | On-chip decoupling capacitor with bottom hardmask |
| US6486557B1 (en) * | 2000-02-29 | 2002-11-26 | International Business Machines Corporation | Hybrid dielectric structure for improving the stiffness of back end of the line structures |
| US6495917B1 (en) * | 2000-03-17 | 2002-12-17 | International Business Machines Corporation | Method and structure of column interconnect |
| JP3727220B2 (ja) * | 2000-04-03 | 2005-12-14 | Necエレクトロニクス株式会社 | 半導体装置 |
| US6362012B1 (en) * | 2001-03-05 | 2002-03-26 | Taiwan Semiconductor Manufacturing Company | Structure of merged vertical capacitor inside spiral conductor for RF and mixed-signal applications |
| US7038294B2 (en) * | 2001-03-29 | 2006-05-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Planar spiral inductor structure with patterned microelectronic structure integral thereto |
-
2002
- 2002-10-22 DE DE10249192A patent/DE10249192A1/de not_active Withdrawn
-
2003
- 2003-09-09 KR KR1020057006831A patent/KR100815655B1/ko not_active Expired - Fee Related
- 2003-09-09 WO PCT/DE2003/002987 patent/WO2004040646A1/de not_active Ceased
- 2003-09-09 CN CNB038245426A patent/CN100459112C/zh not_active Expired - Fee Related
- 2003-09-09 EP EP03753282.7A patent/EP1556899B1/de not_active Expired - Lifetime
- 2003-09-09 JP JP2004547382A patent/JP4391419B2/ja not_active Expired - Fee Related
- 2003-09-22 TW TW092126121A patent/TWI241635B/zh not_active IP Right Cessation
-
2005
- 2005-04-19 US US11/109,405 patent/US7193263B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN100459112C (zh) | 2009-02-04 |
| CN1689156A (zh) | 2005-10-26 |
| EP1556899B1 (de) | 2015-08-12 |
| US20050199934A1 (en) | 2005-09-15 |
| TW200421449A (en) | 2004-10-16 |
| KR20050071600A (ko) | 2005-07-07 |
| EP1556899A1 (de) | 2005-07-27 |
| WO2004040646A1 (de) | 2004-05-13 |
| KR100815655B1 (ko) | 2008-03-20 |
| JP4391419B2 (ja) | 2009-12-24 |
| US7193263B2 (en) | 2007-03-20 |
| JP2006504274A (ja) | 2006-02-02 |
| DE10249192A1 (de) | 2004-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI241635B (en) | Electronic component having an integrated passive electronic component and method for producing it | |
| US12057383B2 (en) | Bonded structures with integrated passive component | |
| TWI524395B (zh) | 背側金屬氧化物金屬/金屬絕緣體金屬設備 | |
| TWI400731B (zh) | 電容元件及其製造方法 | |
| CN100337330C (zh) | 射频半导体器件及其制造方法 | |
| US7598592B2 (en) | Capacitor structure for integrated circuit | |
| CN101996990B (zh) | 电子部件及其制造方法 | |
| CN102543949A (zh) | 电容 | |
| TW201036104A (en) | Minimum cost method for forming high density passive capacitors for replacement of discrete board capacitors using a minimum cost 3D wafer-to-wafer modular integration scheme | |
| US8729679B1 (en) | Shielding silicon from external RF interference | |
| US20230048737A1 (en) | Vertical noise reduction in 3d stacked semiconductor devices | |
| US20250379203A1 (en) | Bonded semiconductor structure and method for forming the same | |
| US20040031982A1 (en) | Interdigitated integrated circuit capacitor | |
| CN101026930A (zh) | 具有退耦功能的多层板 | |
| US9159718B2 (en) | Switched capacitor structure | |
| JP2019514209A (ja) | コンデンサアレンジメント | |
| TW407299B (en) | Semiconductor device and manufacture thereof | |
| TW200830523A (en) | A multi-chip electronic circuit module and a method of manufacturing | |
| US7449772B2 (en) | Chip-type electronic component including thin-film circuit elements | |
| CN101419969A (zh) | 金属-氧化物-金属电容结构 | |
| CN101677100B (zh) | 电容元件及其制造方法 | |
| KR100744464B1 (ko) | 집적형 인덕터 및 그 제조방법 | |
| CN101305449B (zh) | 电容器结构及其制造方法 | |
| KR20060072752A (ko) | 높은 커패시턴스를 갖는 금속-절연체-금속 커패시터 및 그제조 방법 | |
| JP2008034694A (ja) | 受動素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |