TWI240111B - Array substrate for use in TFT-LCD and fabrication method thereof - Google Patents
Array substrate for use in TFT-LCD and fabrication method thereof Download PDFInfo
- Publication number
- TWI240111B TWI240111B TW093134428A TW93134428A TWI240111B TW I240111 B TWI240111 B TW I240111B TW 093134428 A TW093134428 A TW 093134428A TW 93134428 A TW93134428 A TW 93134428A TW I240111 B TWI240111 B TW I240111B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- array substrate
- liquid crystal
- film transistor
- crystal display
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 82
- 238000000034 method Methods 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 77
- 229910052751 metal Inorganic materials 0.000 claims abstract description 59
- 239000002184 metal Substances 0.000 claims abstract description 59
- 239000004065 semiconductor Substances 0.000 claims abstract description 40
- 238000005530 etching Methods 0.000 claims abstract description 15
- 125000006850 spacer group Chemical group 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 336
- 239000004973 liquid crystal related substance Substances 0.000 claims description 34
- 239000010409 thin film Substances 0.000 claims description 32
- 239000004020 conductor Substances 0.000 claims description 22
- 238000009413 insulation Methods 0.000 claims description 14
- 229910045601 alloy Inorganic materials 0.000 claims description 7
- 239000000956 alloy Substances 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 239000011241 protective layer Substances 0.000 claims description 7
- 229910000838 Al alloy Inorganic materials 0.000 claims description 5
- 238000001459 lithography Methods 0.000 claims description 5
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical group [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims 2
- VCCAMONJGOEVLZ-UHFFFAOYSA-N [O-2].[Zn+2].[In+3].[Y+3].[O-2].[O-2].[O-2] Chemical compound [O-2].[Zn+2].[In+3].[Y+3].[O-2].[O-2].[O-2] VCCAMONJGOEVLZ-UHFFFAOYSA-N 0.000 claims 1
- 230000004888 barrier function Effects 0.000 claims 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims 1
- 229910052742 iron Inorganic materials 0.000 claims 1
- 229910001092 metal group alloy Inorganic materials 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- 238000004380 ashing Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
1240111 五、發明說明（1) -- 【發明所屬之技術領域】 本發明係有關於一種液晶顯示器製程，特別有關於一 種使用於薄膜電晶體液晶顯示器（TFT—LCD)之陣列基底 (array subs trate )及其製造方法。 【先前技術】 液晶顯示斋包含有一上基底與一下基底，以及夾於上 下基底之間的一液晶層。一般來說，上基底具有一彩色率 光片（color filter)以及一共同電極（c〇mm〇n electr〇de) 。而下基底具有橫向延伸之閘極線（gate Hnes)、縱向延 伸之源極線（source lines，或稱資料線）、位於閘極線與 源極線交叉處附近之當作是開關元件之薄膜電晶體（TFT /、 )，以及由閘極線和源極線所定義之區域中的晝素電極。 每一薄膜電晶體具有一閘極、一源極與一汲極~/閑極係從 閘極線延伸出來，而源極係從源極線延伸出來。汲極通常 是藉由二接觸孔（contact hole)而電性連接畫素電極。液 曰曰顯示裔更包括墊部份（pad p〇rt i〇ns)。墊部份包含有複 數個閘極墊以及複數的源極墊（或資料墊），其中閘極墊係 用來提供信號電壓至閘極線，而源極墊係用來提供資料電 壓至源極線。該等閘極墊以及複數的源極墊最好是位於 顯不區。 為了要製作陣列基底，則必須在下基底上重複進行例 如是沉積、徵影蝕刻等等許多製程。然而在習知的陣列基 底製程中，通常會使用4〜6道的光罩，因此有製造成本高土
1240111 五、發明說明（2) 以及製程複雜之缺點。 在美國專利第63389 89號中’人1111等人提出了一種丁？1[-LCD之陣列基底的製造方法。該方法係使用了四道光罩。 第一道與第二道光罩是用來形成閘極線、間極墊、資料線 以及資料墊。第三道光罩是用來形成源極、沒極、晝素電 極以及使通道區露出。第四道光罩是用來圖案化覆蓋閘極 線與閘極塾之絕緣層以及連接閘極墊的接觸孔。然而，該 方法沒有教導本案之TFT-LCD之陣列基底結構及其製造方 法0
在美國專利第6567150號中，Kim提出了一種TFT-L CD 之陣列基底的製造方法。該方法係使用了六道光罩。然 而，該方法也沒有教導本案之TFT-LCD之7車列基底結構及 其製造方法。 【發明内容】 有鑑於此，本發明之目的係提供一種僅需兩道光罩就 能形成TFT-L CD之陣列基底的方法，而能降低成本與簡化 製程。 、 本發明之另一目的係提出一種1^丁_1^1)之陣列基底。 為達上述之目的，本發明提供一之陣列某 底的製造方法，其步驟包括：依序形成一透明導體層、^ 第-金屬層、-第-絕緣層、一半導體層、一第二絕緣層 以及一犧牲層於一基底上；形成包含一第一光阻層盥一 二光阻層的一光阻圖案於部分該犧牲層上，該第二^
0690-A50088TWf(5.0) ； QDI92041 ； ESMOND.ptd 第8頁 1240111
光阻層；以 該第二絕緣 開口；去除 部分該犧牲 層，以及去 等第一與第 以該剩餘犧 該第一絕緣 因而定義出 一通道層、 及一源極墊 閘極；形成 全面形成一 金屬層而形 係交叉於該 源極係從該 係連接部份 述之方法， 列基底結構 線區、連接 相交又之一 以及位於該 明導體層， 線區、畫素 厚於該第一 該犧牲層、 口舆一第二 罩幕，去除 一剩餘犧牲 ’並且使該 一光阻層； 層與殘餘之 一金屬層， 極正上方的 晝素電極以 並且靠近該 的側壁上； 案化該第二 中該源極線 源極塾，該 層’該 >及極 根據上 顯示器之陣 區的一閘極 該閘極線區 一源極墊區 素區；一透 區、該閘極 該光阻圖案 層以及該半 該第一光阻 層而形成寬 除部分該第 一開口底部 牲層為罩幕 層；去除該 包含一閘極 位於該閘極 ’其中該第 一絕緣間隙 第二金屬層 成一源極線 閘極線，該 源極線延伸 該通道層與 本發明亦提 ’包括· 一 該閘極線區 源極線區、 閘極線區與 形成於位在 區以及該源 為罩幕，至 導體層而形 層；以該第 度窄於該第 二絕緣層與 疼出该基底 ，去除部分 餘犧牲層與 的一閘極線 線端部的一 一開口位於 壁於該閘極 於該基底上 、一源極與 源極線的端 出來而連接 該晝素電極 供一種薄膜 基底，具有 端部之1一閘 連接該源極 該源極線區 該閘極墊區 極塾區的該 少去除部分 成一第一開 二光阻層為 二光阻層之 該半導體層 ;去除該第 該第二絕緣 曝露之該第 、位於該閘 閘極墊、一 該閘極無中 與該閘極線 方；以及圖 一没極，其 部係連接該 部份該通道 〇 電晶體液晶 包含一閘極 極墊區、與 線區端部之 之間的一書 v 旦 、該閘極 基底上；—
1240111 五、發明說明（4) 第一金屬層’形成於位在 導體層上；一 導體層，形成 第一絕緣層 於該第一絕 成於該第一金屬層的側壁 該半導體層上 區的該基底上 位在該畫素區 線區的該第二 部分該半導體 極，該源極係 區的該透明導 根據本發 罩完成本發明 簡化製程。 以及 第 方、位在該 的部分該透 金屬層係當 層上的該第 連接該源極 體層。 明之陣列基 之陣列基底 該閘極區與該閘極線區 ’形成於該第一金屬層 緣層上；一絕緣間隙壁 上；一望二絕緣層，形 成於位在 该半導體 其中，位 的該透明 上；一半 ，至少形 成於部分 該源極線 層上以及 在該源極 第二絕 二金屬層，形 問極區的部分 明導體層上。 作是一源極線 二金屬層係當作是一源極與一没 線’而該沒極係連接位在該晝素 位在該閘極區的 底的製造方法，就能夠以兩道光 結構，因而能夠降低製造成本與 為讓$發明之目的、特徵和優點能夠明顯易懂，下文 特舉較佳貫施例，並配合所附圖示，做詳細說明如下： 【實施方式] 第1圖係顯示本發明薄膜電晶體液晶顯示器之陣列基 底100的部分平面圖，而第2〜12圖係沿著第1圖的Χ_γ線段 之剖面示意圖，用以說明本發明之製程。 10月參閱第2圖，首先提供例如是玻璃的一絕緣基底 2 0 0 ’然後再利用沉積法依序地沉積一透明導體層2 1 〇、一 第一金屬層220、一第一絕緣層230、一半導體層240、一
« ESMOND.ptd
第10頁 1240111
第一絕緣層250以及一犧牲層260於該基底200上。其中， 該透明導體層2 1 0例如是銦錫氧化物（丨τ〇 )或銦鋅氧化物 (ΙΖΟ)層，該第一金屬層22〇例如是A1或^合金或含鋁層或 鋁合金層的多層結構之金屬層，該第一絕緣層2 3〇例如曰是 sw或si〇2層，該半導體層240例如是非晶矽層（am〇rph^s silicon)，該第二絕緣層25◦例如是^…或Si〇2層，以及該 犧牲層260例如是A 1或Mo或Cr或I TO或IZ0。 請參閱第3圖，先塗佈一光阻層（未圖示，在此以正型 光阻為例）於該犧牲層26 0上。接著，經由使用一半調光罩 (half-tone mask，即第一光罩）31〇的微影步驟32〇而形成 包吞 第一光阻層272與一第二光阻層274的一光阻圖案 270於部分該犧牲層260上，其中該第二光阻層2 74厚於該 第一光阻層2 7 2。此實施例所使·用的半調光罩3丨〇包含有三 種具有不同透光率的區域312、314與316，例如半透明區 域312係對應第一光阻層272，不透明區域314係對應第二 光阻層274，而其他則為透明區域316。 請參閱第4圖，以該光阻圖案270為罩幕，至少去除部 分該犧牲層2 6 0、該第二絕緣層2 50以及該半導體層24〇而 形成一第一開口 41 0與一第二開口 42 0。請參閱第1圖，該 第一開口 41 0的位置係對應於將來要形成的閘極9丨2附近的 閘極線910中，而該第二開口 420的位置係對應於將來要形 成的畫素電極918周圍。在第4圖中，該等開口 41〇、42 0係 以露出第一絕緣層2 3 0為例。 請參閱第5圖，經由灰化（ashing)程序去除該第一光
0690-A50088TWf(5.0) ； QDI92041 ； ESMOND.ptd 第 11 頁 1240111
阻層27 2 ’因而形成剩餘之第二光阻層274’於部分該犧牲 層2 6 0上。 請參閱第6圖，以該剩餘之第二光阻層2 7 4，為罩幕， 依序進行非等向性蝕刻（例如乾蝕刻）與等向性钱刻（例如 濕钱刻）去除部分該犧牲層2 6 0 ’而形成寬度窄於剩餘之第 二光阻層274’的一剩餘犧牲層2 6 0’ 。該步驟稱為犧牲層的 侧蝕刻（s i de e t ch i ng)，使得在該剩餘第二光阻層2 74，下 侧形成底切空隙（undercut) 610。當該犧牲層2 6 0例如是紹 時，則上述等向性蝕刻例如是採用含硝酸溶液之濕蝕刻。 值得注意的是，本發明藉由第一開口 4 1 〇與第二開口 4 2 〇的 設計，使得在上述側蝕刻製程之後，位於該第一開口 4 i 〇 周圍的該剩餘犧牲層2 6 0 ’是不連續的。 請參閱第7圖’接著以該剩餘之第二光阻層2 7 4，為罩 幕，非等向性去除（例如乾蝕刻）該第二絕緣層2 5 0與該半 導體層240以及同時去除位在該等第一與第二開口 41〇、 4 2 0内該第一絕緣層2 3 ◦。之後，仍以該剩餘之第二光阻層 2 了 4 ’為罩幕，非等向性去除（例如乾蝕刻）位在該等第一與 第二開口 410、420内的該第一金屬層220與該透明導體層 210，而露出該基底200。 运裡要特別說明的是’上述第4〜7圖所述之#刻順序 僅為一範例，並非限定本發明。亦即有許多種變形例也可 以採用而同樣能夠得到如第7圖所示之結構，在此舉三種 變形例以供應用者參考。 第一變形例之流程請參閱第13A〜13C圖。以該光阻圖
0690-A50088TWf(5.0) ； QDI92041 ； ESMOND.ptd 第 12 頁 1240111 五、發明說明（7) -----— 案2J 〇為罩幕，去除部分該犧牲層2 6 G、該第二絕緣層2 5 〇 、该半導體層24 0以及該第一絕緣層2 3 0而形成第一開口 410與第二開口420 ’該等開〇41G、420係露出該第一金屬 層2 2 0。然後，經由灰化程序去除該第一光阻層2 7 2，因而 =成剩餘之第二光阻層2 74，於部分該犧牲層26〇上。接 者，，該剩餘之第二光阻層274，為罩幕，依序進行非等向 性與等向性蝕刻去除部分該犧牲層26〇，而形成寬度窄於 該，餘之第二光阻層274，之剩餘犧牲層26〇，，此時亦將該 等第一與第二開口 410、420内之該第一金屬層22〇去除， 此變形例的該犧牲層26 0，與該第一金屬層22〇最好是採用 相同金屬材質，例如是鋁。接著，以該剩餘之第二光阻層 274’為罩幕，非等向性去除（例如乾蝕刻）該第二絕緣層曰 250與該半導體層240以及去除位在該等第一與第二開口 410、4 2 0内的該透明導體層21〇，而露出該基底2〇〇。如此 就能夠得到如第7圖所示之結構。 第二變形例之流程請參閱第14A〜14C圖。以該光阻圖 案2 70為罩幕，去除部分該犧牲層26〇、該第二絕緣層25〇 、該半導體層240、該第一絕緣層230以及該第一金屬層 22 0而形成第一開口41〇與第二開口42〇，該等開口41〇 : U0係露出該透明導體層210。然後，經由灰化程序去除該 第一光阻層272 ’因而形成剩餘之第二光阻層274，於部分 忒犧牲層2 6 0上。接著，以該剩餘之第二光阻層2 7 4，為罩 幕’依序進行非等向性與等向性蝕刻去除部分該犧牲層 2 6 0 ’而形成寬度窄於該剩餘之第二光阻層274，之剩餘犧
1240111
牲層2 6 0 ’，此變形例的該犧牲層2 6 〇，例如是鋁，而該第一 至屬層2 2 0袁好疋採用紹合金或是經過陽極處理之铭金 屬。接著，以該剩餘之第二光阻層2 74，為罩幕，非等向性 去除（例如乾#刻）該第二絕緣層2 5 0與該半導體層2 4 0以及 去除位在該等第一與第二開口 410、420内的該透明導體層 2 1 〇 ’而露出該基底2 0 0。如此就能夠得到如第7圖所示之 結構。 第三變形例之流程請參閱第15Α〜15C圖。以該光阻圖 案270為罩幕，去除部分該犧牲層260、該第二絕緣層250 、該半導體層240、該第一絕緣層23 0、該第一金屬層220 以及該透明導體層2 1 0而形成第一開口 4 1 0與第二開口 420 ，該等開口410、4 20係露出該基底2 0 0。然後，經由灰化 程序去除該第一光阻層272，因而形成剩餘之第二光阻層 27 4’於部分該犧牲層260上。接著，以該剩餘之第二光阻 層274’為罩幕，依序進行非等向性與等向性蝕刻去除部分 該犧牲層260，而形成寬度窄於該剩餘之第二光阻層274， 之剩餘犧牲層2 6 0，，此變形例的該犧牲層2 6 0，例如是鋁， 而該第一金屬層220最好是採用鋁合金或是經過陽極處理 之铭金屬。接著，以該剩餘之第二光阻層274，為罩幕，非 等向性去除（例如乾蝕刻）該第二絕緣層2 5 0與該半導體層 2 4 0。如此就能夠得到如第7圖所示之結構。 再來請參閱第8圖，先去除該剩餘之第二光阻層2 7 4’ ’而露出該剩餘犧牲層2 6 0 ’ 。然後以該剩餘犧牲層2 6 0，為 罩幕，去除部分該第二絕緣層2 5 0與該第一絕緣層2 3 0。
0690-A50088TWf(5.0) ; QDI92041 ； ESMOND.ptd 第14頁 1240111 五、發明說明（9) 請參閱第9圖，去除該剩餘犧牲層26〇，與曝露之該第 一金屬層22 0，因而定義出包含一閘極912的一閘極線91〇 位於該閘極912正上方的一通道層（channei iayer)gi4 、位於該閘極線9 1 0端部的一閘極墊9丨6、一晝素電極9丄8 以及一源極墊9 2 0，其中該第一開口 41〇位於該閘極線91〇 中並且靠近該閘極9 1 2。這裡要注意的是，請參閱第1圖， 本發明藉由第一開口410以及第一開口41〇附近的閘極線 910寬度較窄的設計，使得位於第一開口41〇周圍的閘極線 9 1 0上方的半導體層2 4 0 ’在經上述眾多飯刻製程之後變得 不連續。 請參閱第1 0圖，先全面沉積一順應的絕緣層（未圖示） 覆盍於該基板2 0 0上方，然後經由非等向性蝕刻（例如乾蝕 刻）而形成一絕緣間隙壁1 〇 1 〇於該閘極線9丨〇、該間極9 i 2 與半導體層2 40的側壁上，其中該絕緣間隙壁丨〇丨〇例如是 Si3N4 或8102 層。 請參閱第11圖’依序沉積一經摻雜之半導體層111〇、 一第二金屬層1120與一護層1130於整個基底2〇〇上方。其 中該經換雜之半導體層1 1 1 Q例如是摻雜n+型離子之矽層， 該第二金屬層1120例如是A1或“合金或含鋁層或鋁合金層 的多層結構之金屬層，而該護層1130例如是Shi層。之 後，經由使用一第二光罩丨丨4 〇的微影步驟丨丨5 〇形成一光阻 圖案1160。符號11 42代表不透明區域，而符號1144代表透 明區域。 請參閱第1 2圖，以該光阻圖案丨丨6 〇為罩幕，圖案化該
0690-A50088TWf(5.0) ; QDI92041 ； ESMOND.ptd
第15頁 1240111 五、發明說明（10) 護層1130、該第二金屬層1120與該經摻雜之半導體層111〇 而疋義出由第二金屬層1 1 1 0所構成之一源極線（或稱資料 線）1210、一源極1 220與一汲極1 230，其中該源極線i 2 1() 係交叉於該閘極線910，該源極線1210的端部係電性連接 該源極墊9 2 0，該源極1 2 2 0係從該源極線1 2 1 〇延伸出來而 電性連接部份該通道層9 1 4，該汲極1 2 3 0係電性連接部份 該通道層914與該晝素電極918。最後，去除該光阻圖案 11 6 0。如此，經由上述本發明製程，即能以兩道微影製程 (即兩道光罩）就能得到TFT-LCD之陣列基底1〇〇。 根據上述製私’本發明亦提供了 一種薄膜電晶體液晶 顯示器之陣列基底結構1 0 0。請參閱第1圖與第丨2圖，該陣 列基底結構1 ΰ 0包括：一絕緣基底2 0 〇，具有包含一閘極區 9 1 2的一閘極線區9 1 0、連接該閘極線區9 1 〇端部之一閘極 墊區9 1 6、與該閘極線區91 0相交叉之一源極線區1 2 1 〇、連 接該源極線區1 2 1 0端部之一源極墊區9 2 0以及位於該閘極 線區9 1 0與該源極線區1 2 1 0之間的一畫素區9 1 8 ; —透明導 體層2 1 0，形成於位在該閘極墊區91 6、該閘極區91 2、該 閘極線區9 1 0、畫素區9 1 8以及該源極墊區9 2 〇的該基底2 0 0 上；一第一金屬層2 2 0，形成於位在該閘極區9丨2與該閘極 線區9 1 0的該透明導體層2 1 〇上；一第一絕緣層2 3 〇，形成 於該第一金屬層220上；一半導體層240，形成於該第一絕 緣層2 3 0上；一絕緣間隙壁1〇1〇，至少形成於該第一金屬 層2 2 0的側壁上；一第二絕緣層2 5 0，形成於部分該半導體 層240上；以及一第二金屬層1120，形成於位在該源極線
0690-A50088TWf(5.0) ； QDI92041 ； ESMOND.ptd 第16頁 1240111 五、發明說明（11) 區1 2 1 0的該基底2 〇 〇上方、位在該閘極區9丨2的部分該半導 體層240上以及位在該晝素區gig的部分該透明導體層21〇 上。其中，位在該源極線區1 2 1 0的該第二金屬層11 2 0係當 作是一源極線1 2 1 0，位在該閘極區9丨2的部分該半導體層 2 4 0上的該第二金屬層丄丨2 〇係當作是一源極1 2 2 〇與一汲極 1 2 3 〇 ’該源極1 2 2 0係電性連接該源極線丨2 1 〇，而該汲極 1 2 3 0係電性連接位在該晝素區9丨8的該透明導體層2丨〇。 【本發明之特徵與優點】 一、，本發明之特徵在於TFT —LCD之陣列基底的製程··以第 一迢光罩（即半調光罩）形成包含_第一光阻層盥一第二光 阻層的一光阻圖案於部分該犧牲層上，該第二^阻層厚於 光阻層m阻圖案為軍幕，至少去除部分該犧 牲=、該第二絕緣層以及該半導體層而形成一第一開口盘 二第：：口 ·，去除該第一光阻層；以該第二光阻層為罩 幕，去除部分該犧牲層而形成寬度窄於該第 剩餘犧牲層，以及去昤卹八#姑 尤I層之 並且使兮箄笛$ ^除口p刀该第二絕緣層與該半導體層， 卫*且便該等第一與第二開口底立* 光阻厣· 兮千丨从雄 甩邛路出該基底，去除該第二 尤丨層，以该剩餘犧牲層為罩暮 與該第-絕緣層；去除特去除*刀邊弟二絕緣層 臨m ^ ^ 除該餘犧牲層與曝露之該第一今屬 層，因而定義出包令一門 禾 I屬 士上A 甲極的一閘極線、位於兮H μ 方的一通道層、位於# Η & & 、逆閘極正上 ^ ^ 於該閘極線端部的一閘極墊、一查去雪 極以及一源極墊，其中續 旦素電 .._ „ 落弟一開口位於該閘極線中开曰壹 近該閘極，形成一絕续pq尬辟、、甲並且罪 、、H ”壁於該閘極與該閘極線的側壁 0690-A50088TWf(5.0) ; QDI92041 ； ESMOND. ptd $ 17頁 1240111 五、發明說明(12) 上；全面形成一第二金屬層於該基底上方；以及利用第二 道光罩來圖案化該第二金屬層而形成一源極線、一源極與 一沒極 ° 根據本發明，就能夠以兩道光罩完成本發明之陣列基 底結構，因而能夠降低製造成本與簡化製程。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍内，當可作些許之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。
0690-A50088TWf(5.0) ； QDI92041 ； ESMOND.ptd 第18頁 1240111 圖式簡單說明 第1圖係顯示本發明薄膜電晶體液晶顯示器之陣列基 底的部分平面圖； 第2圖係沿著第1圖的X-Y斷線之製程剖面示意圖，其 顯示進行一系列的沉積； 第3圖係沿著第1圖的X-Y斷線之製程剖面示意圖，其 顯示進行使用第一道光罩的微影程序而得到具有不同厚度 之一光阻圖案； 第4圖係沿著第1圖的X-Y斷線之製程剖面示意圖，其 顯示以該光阻圖案為罩幕而進行蝕刻程序； 第5圖係沿著第1圖的X- Y斷線之製程剖面示意圖，其 顯示以去除部分光阻圖案； 第6圖係沿著第1圖的X- Y斷線之製程剖面示意圖，其 顯示進行犧牲層的側壁姓刻製程； 第7圖係沿著第1圖的X- Y斷線之製程剖面示意圖，其 顯示形成露出基底之開口； 第8圖係沿著第1圖的X-Y斷線之製程剖面示意圖，其 顯示以去除部分第二絕緣層以及光阻層； 第9圖係沿著第1圖的X- Y斷線之製程剖面示意圖，其 顯示定義出閘極線、閘極、閘極墊、晝素電極以及源極 墊； 第1 0圖係沿著第1圖的X -Y斷線之製程剖面示意圖，其 顯示形成絕緣間隙壁於閘極線與閘極之側壁上； 第11圖係沿著第1圖的X -Y斷線之製程剖面示意圖，其 顯示進行使用第二道光罩的微影程序；
0690-A50088TWf(5.0) ； QDI92041 ； ESMOND.ptd 第19頁 1240111 圖式簡單說明 第1 2圖係沿著第1圖的X -Y斷線之製程剖面示意圖，其 顯示定義出源極線、源極以及沒極。 第13A〜1 3C圖係顯示本發明部分蝕刻步驟的一變化例 的製造流程； 第1 4A〜1 4C圖係顯示本發明部分蝕刻步驟的另一變化 例的製造流程；以及 第1 5A〜1 5C圖係顯示本發明部分蝕刻步驟的另一變化 例的製造流程。 【主要元件符號說明】 100〜本發明TFT-LCD之陣列基底； 2 0 0〜基底； 2 1 0〜透明導體層； 22 0〜第一金屬層； 2 3 0〜第一絕緣層； 24 0〜半導體層； 2 5 0〜第二絕緣層； 2 6 0〜犧牲層； 270〜光阻圖案； 272〜第一光阻層； 27 4、27 4’〜第二光阻層； 310〜第一道光罩； 3 1 2〜半透明區域； 3 1 4〜不透明區域；
0690-A50088TWf(5.0) ； QDI92041 ； ESMOND.ptd 第20頁 1240111 圖式簡單說明 3 1 6〜透明區域； 3 2 0〜微影製程（曝光）； 4 1 0〜第一開口； 4 2 0〜第二開口； 2 6 0 ’〜剩餘之犧牲層； 6 1 0〜空隙； 9 1 0〜閘極線（區）； 9 1 2〜閘極（區）； 9 1 4〜通道層； 91 6〜閘極墊（區）； 9 1 8〜晝素電極（區）； 9 2 0〜源極墊（區）； I 0 1 0〜絕緣間隙壁； II 1 0〜經摻雜之半導體層； 1120〜第二金屬層； 11 3 0〜護層； 1140〜第二道光罩； 1142〜不透明區域； 11 4 4〜透明區域； 11 5 0〜微影製程（曝光）； 11 60〜光阻圖案； 12 10〜源極線（區）； 1 2 2 0〜源極； 1 2 3 0〜汲極。
0690-A50088TWf(5.0) ； QDI92041 ； ESMOND.ptd 第21頁
Claims (1)
1240111 六、申請專利範圍 ，其步驟包括··電日日體液晶顯示器之陣列基底 .、奉 基底的製造方法 依=成一透明導、 -第一絕緣 犧牲層於一基底 層、一半導體層、一第-浐往0弟一金屬層、 形成包含一第—光阻層▲ 於部分：；牲層上，該第二；阻層的-光阻圓案 以該光阻圖案為罩幕，至小於該第—光阻声. 二絕緣層以及該半導^ 至乂去除部分該犧牲 a兮 卞冷體層而形成一第一 鐵往層、該第 ， 開口與一第二開 去除該第一光阻層； 以該第二光阻層為罩幕， 度窄於該第二光阻層之一剩餘犧：：分該犧牲層而形成寬 一絕緣層與該半導體層，並且使該^笛以及去除部分該第 露出該基底； ^、4 一與第二開口底部 去除该第二光阻層； 以該剩餘犧牲層為罩幕， 八 第一絕緣層，· ” °刀該第二絕緣層與該 去除該餘犧牲層與曝露之該第一金 包含：閉極的？"㈣、位於該閉極正的出 立於忒閘極線鳊部的一閘極墊、一晝素電極以及一源二 墊，其中該第一開口位於該閘極線中並且靠近該閘極； 形成一絕緣間隙壁於該閘極與該閘極線的側壁上； 全面形成一第二金屬層於該基底上方；以及 0690-A50088TWf(5.0) ； QDI92041 ； ESMOND.ptd 第22頁 1240111___ 六、申請專利範圍 圖案化該第二金屬層而形成一源極線、一源極與一汲 極，其中該源極線係交叉於該閘極線，該源極線的端部係 連接該源極墊，該源極係從該源極線延伸出來而連接部份 該通道層，該沒極係連接部份該通道層與該晝素電極。 2 ·如申請專利範圍第1項所述之薄膜電晶體液晶顯示 器之陣列基底的製造方法，其中包含該等第一與第二光阻 層的該光阻圖案係經由使用一半調光罩的微影步驟所形 成。 3. 如申請專利範圍第1項所述之薄膜電晶體液晶顯示 器之陣列基底的製造方法，其中該第二金屬層係經由使用 一光罩的微影步驟所形成。 4. 如申請專利範圍第1項所述之薄膜電晶體液晶顯示 器之陣列基底的製造方法，其中該透明導體層係銦錫氧化 物（ΙΤ0)或銦鋅氧化物（ΙΖ0)層。 5. 如申請專利範圍第1項所述之薄膜電晶體液晶顯示 器之陣列基底的製造方法，其中該第一金屬層係A 1或A 1合 金或含紹層或銘合金層的多層結構之金屬層。 6. 如申請專利範圍第1項所述之薄膜電晶體液晶顯示 器之陣列基底的製造方法，其中該第一絕緣層係S i3N4或 S i 02 層。 7. 如申請專利範圍第1項所述之薄膜電晶體液晶顯不 器之陣列基底的製造方法，其中該半導體層係非晶矽層。 8. 如申請專利範圍第1項所述之薄膜電晶體液晶顯示 器之陣列基底的製造方法，其中該第二絕緣層係S i3 N4或
0690-A50088TWf(5.0) ； QDI92041 ； ESMOND.ptd 第23頁 1240111 六、申請專利範圍 s i 〇2 層。 9 ·如申請專利範圍第1項所述之薄膜電晶體液晶顯示 器之陣列基底的製造方法，其中該犧牲層係A1或此或或Cr 或 ΙΤ0 或ΙΖ0 〇 I 0 ·如申請專利範圍第1項所述之薄膜電晶體液晶顯示 器之陣列基底的製造方法，其中該絕緣間隙壁係S i3 n4或 S i 02 層。 II ·如申請專利範圍第1項所述之薄膜電晶體液晶顯示 裔之陣列基底的製造方法，其中該第—金屬層係A 1或A 1合 金或含鋁層或鋁合金層的多層鍺構之金屬層。 1 2 ·如申請專利範圍第1項所述之薄膜電晶體液晶顯示 is之陣列基底的製造方法，更包括形成一經摻雜之半導體 層於該第二金屬層下。 1 3 ·如申清專利範圍第1項所述之薄膜電晶體液晶顯示 器之陣列基底的製造方法，更包栝形成一護層於該第二金 屬層上。 1 4 ·如申請專利範圍第1 3項所述之薄膜電晶體液晶顯 示器之陣列基底的製造方法，其中該護層係Si3N4層。” 1 5 ·如申請專利範圍第1項所述之薄膜電晶體液晶顯示 裔之陣列基底的製造方法，其中形成該剩餘犧牲層以及使 該等第一與第二開口底部露出該基底的步驟包括： 以該第二光阻層為罩幕，進行侧蝕刻而去除部分該 牲層而形成寬度窄於該第二光阻層之該剩餘犧牲層；/ 以該第二光阻層為罩幕，#等向性去除該等第—與第
1240111 六、申請專利範圍 --- ~ 二開口内的該第一絕緣層、該第二絕緣層與該半導體層； 以該第一光阻層為罩幕，非等向性去除該等第一與第 二開口内的該第一金屬層與該透明導體層。 16· 一種薄膜電晶體液晶顯示器之陣列基底，包括： 一基底，具有包含一閘極區的_閘極線區、連接該閘 極線區端部之一閘極墊區、與該閘極線區相交叉之一源極 線區、連接該源極線區端部之一源極墊區以及位於該閘極 線區與該源極線區之間的一晝素區； 一透明導體層，形成於位在該閘極墊區、該閘極區、 該閘極線區、晝素區以及該源極墊區的該基底上； 一第一金屬層，形成於位在該閘極區與該閘極線區的 該透明導體層上； 一第一絕緣層，形成於該第一金屬層上； 一半導體層，形成於該第一絕緣層上； 一絕緣間隙壁，至少形成於該第一金屬層的侧壁上； 一第二絕緣層，形成於部分該半導體層上；以及 一弟，一金屬層’形成於位在該源極線區的該基底上 方、位在該閘極區的部分該半導體層上以及位在該畫素區 的部分該透明導體層上。 1 7 ·如申請專利範圍第1 6項所述之薄膜電晶體液晶顯 示器之陣列基底，其中位在該源極線區的該第二金屬層係 當作是一源極線，位在該閘極區的部分該半導體層上的該 第二金屬層係當作是一源極與一汲極，該源極係連接該源 極線，而該沒極係連接位在該畫素區的該透明導體層。
0690-A50088TWf(5.0) ； QDI92041 ； ESMOND.ptd 第25頁 I2401H 圍 1 8 ·如申請專利範圍第1 6項所述之薄膜電晶體液晶顯 之陣列基底，其中該透明導艨層係銦錫氧化物（IT〇) 六、申請專利範 =之陣列基底，其中該透明導艨 〆銦鋅氧化物（I Ζ0 )層。 i9·如申請專利範圍第16項所述之薄膜電晶體液晶顯 不器之陣列基底，其中該第一金屬層係^或人1合金或含鋁 層或無合金層的多層結構之金屬層。 、 一 2 0 ·如申請專利範圍第丨6項所述之薄膜電晶體液晶顯 示器之陣列基底，其中該第一絕緣層係^汍或^02層。 一 21 ·如申請專利範圍第丨6項所述之薄膜電晶體液晶顯 不器之陣列基底，其中該半導體廣係非晶石夕層。 2 2 ·如申請專利範圍第丨6項所述之薄膜電晶體液曰曰顯 示器之陣列基底，其中該第二絕緣層係“汛或以〇2層。 2 3 ·如申請專利範圍第1 6項所述之薄膜電晶體液晶顯 示器之陣列基底，其中該絕緣間隙璧係乂或Si 〇2層。 2 4 ·如申請專利範圍第丨6項所述之薄膜電晶體液晶顯 示益、之陣列基底，其中該第二金屬層係A1或A1合金或3銘 層或銘合金層的多層結構之金屬層。 2 5.如申請專利範圍第1 6項所述之薄膜電晶體液晶顯 示器之陣列基底，更包括一經摻雜之半導體層，形成於該 弟-金屬層下。 2 6 ·如申請專利範圍第1 6項所述之薄膜電晶體液θ曰顯 示器之陣列基底，更包括一護層，形成於該第二金屬層 上。 2 7 ·如申請專利範圍第2 6項所述之薄膜電晶體液晶顯
0690-A50088TWf(5.0) ； QDI92041 ； ESMOND.ptd 第26頁 1240111
0690-A50088TWf(5.0) ； QDI92041 ； ESMOND.ptd 第27頁
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW093134428A TWI240111B (en) | 2004-11-11 | 2004-11-11 | Array substrate for use in TFT-LCD and fabrication method thereof |
| US11/068,146 US7241648B2 (en) | 2004-11-11 | 2005-02-28 | Array substrates for use in liquid crystal displays and fabrication methods thereof |
| JP2005326982A JP4519759B2 (ja) | 2004-11-11 | 2005-11-11 | Ｔｆｔ−ｌｃｄのアレイ基板及びその製造方法 |
| US11/765,528 US7718994B2 (en) | 2004-11-11 | 2007-06-20 | Array substrates for use in liquid crystal displays and fabrication methods thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW093134428A TWI240111B (en) | 2004-11-11 | 2004-11-11 | Array substrate for use in TFT-LCD and fabrication method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI240111B true TWI240111B (en) | 2005-09-21 |
| TW200615612A TW200615612A (en) | 2006-05-16 |
Family
ID=36315417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW093134428A TWI240111B (en) | 2004-11-11 | 2004-11-11 | Array substrate for use in TFT-LCD and fabrication method thereof |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7241648B2 (zh) |
| JP (1) | JP4519759B2 (zh) |
| TW (1) | TWI240111B (zh) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4761425B2 (ja) * | 2004-05-12 | 2011-08-31 | 株式会社 日立ディスプレイズ | 表示装置および表示装置の製造方法 |
| KR100978260B1 (ko) * | 2005-12-27 | 2010-08-26 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| KR101221261B1 (ko) * | 2006-02-15 | 2013-01-11 | 엘지디스플레이 주식회사 | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
| TWI298545B (en) * | 2006-04-24 | 2008-07-01 | Au Optronics Corp | Method for fabricating a thin film transistor |
| TW200742610A (en) * | 2006-05-10 | 2007-11-16 | Tpk Touch Solutions Inc | Method of hiding transparent electrodes on a transparent substrate |
| KR101226594B1 (ko) * | 2006-05-15 | 2013-01-28 | 삼성디스플레이 주식회사 | 어레이 기판의 제조방법 및 이를 이용한 표시패널의제조방법 |
| TWI275184B (en) * | 2006-05-18 | 2007-03-01 | Au Optronics Corp | Thin film transistor and fabrication method thereof |
| CN100452327C (zh) * | 2006-05-19 | 2009-01-14 | 友达光电股份有限公司 | 薄膜晶体管的制作方法 |
| CN100555031C (zh) * | 2006-05-23 | 2009-10-28 | 宸鸿光电科技股份有限公司 | 令透明基板上透明电极不可见的处理方法 |
| KR101448903B1 (ko) | 2007-10-23 | 2014-10-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 그의 제작방법 |
| TWI418903B (zh) * | 2009-09-30 | 2013-12-11 | Au Optronics Corp | 陣列基板及其製造方法 |
| KR101624965B1 (ko) | 2009-10-12 | 2016-05-30 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판의 제조 방법 |
| US20120048333A1 (en) * | 2010-08-30 | 2012-03-01 | Karpenko Oleh P | Photovoltaic device interconnect |
| CN102543892B (zh) * | 2011-12-21 | 2013-12-18 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管基板及其制造方法和液晶显示装置 |
| CN103258827B (zh) * | 2013-04-28 | 2016-03-23 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| WO2015023006A1 (en) * | 2013-08-12 | 2015-02-19 | Silicon Display Technology | Display device of thin film transistor with touch sensor and method of manufacturing the same |
| CN111725436A (zh) * | 2020-06-09 | 2020-09-29 | 武汉华星光电半导体显示技术有限公司 | 基板及其制备方法、显示面板 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5811325A (en) * | 1996-12-31 | 1998-09-22 | Industrial Technology Research Institute | Method of making a polysilicon carbon source/drain heterojunction thin-film transistor |
| US6287899B1 (en) * | 1998-12-31 | 2001-09-11 | Samsung Electronics Co., Ltd. | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same |
| US6218221B1 (en) * | 1999-05-27 | 2001-04-17 | Chi Mei Optoelectronics Corp. | Thin film transistor with a multi-metal structure and a method of manufacturing the same |
| KR100333273B1 (ko) * | 1999-08-02 | 2002-04-24 | 구본준, 론 위라하디락사 | 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법 |
| KR100372579B1 (ko) * | 2000-06-21 | 2003-02-17 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| JP2002062543A (ja) * | 2000-08-18 | 2002-02-28 | Matsushita Electric Ind Co Ltd | 液晶画像表示装置および画像表示装置用半導体装置の製造方法 |
| US20060003485A1 (en) * | 2004-06-30 | 2006-01-05 | Hoffman Randy L | Devices and methods of making the same |
-
2004
- 2004-11-11 TW TW093134428A patent/TWI240111B/zh not_active IP Right Cessation
-
2005
- 2005-02-28 US US11/068,146 patent/US7241648B2/en not_active Expired - Lifetime
- 2005-11-11 JP JP2005326982A patent/JP4519759B2/ja not_active Expired - Fee Related
-
2007
- 2007-06-20 US US11/765,528 patent/US7718994B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20060097260A1 (en) | 2006-05-11 |
| JP4519759B2 (ja) | 2010-08-04 |
| US20070264736A1 (en) | 2007-11-15 |
| US7718994B2 (en) | 2010-05-18 |
| TW200615612A (en) | 2006-05-16 |
| US7241648B2 (en) | 2007-07-10 |
| JP2006140497A (ja) | 2006-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI240111B (en) | Array substrate for use in TFT-LCD and fabrication method thereof | |
| CN100576550C (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| TWI258219B (en) | Liquid crystal display | |
| TW413949B (en) | Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same | |
| JP3717078B2 (ja) | 液晶表示装置の製造方法及び液晶表示装置 | |
| TW487826B (en) | Liquid crystal display device and method for manufacturing the same | |
| TW594357B (en) | Manufacturing method of active matrix substrate | |
| CN100549791C (zh) | 阵列基板的制作方法 | |
| CN102270604B (zh) | 阵列基板的结构及其制造方法 | |
| TW200424727A (en) | Substrate for liquid crystal display and liquid crystal display utilizing the same | |
| TW200419519A (en) | Thin film transistor array panel and liquid crystal display including the panel | |
| CN103811417B (zh) | 像素结构的制作方法 | |
| WO2015074439A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| CN101738799A (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN101630640A (zh) | 光刻胶毛刺边缘形成方法和tft-lcd阵列基板制造方法 | |
| CN100419552C (zh) | 薄膜晶体管阵列面板 | |
| CN111180471A (zh) | 阵列基板及其制造方法 | |
| WO2013026375A1 (zh) | 薄膜晶体管阵列基板及其制造方法和电子器件 | |
| WO2014131236A1 (zh) | 氧化物薄膜晶体管阵列基板及制作方法、显示面板 | |
| CN1350326A (zh) | 薄膜晶体管平面显示器 | |
| CN101350330A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| TW415109B (en) | Structure and fabrication of thin-film transistor (TFT) array | |
| TW560076B (en) | Structure and manufacturing method of thin film transistor | |
| JP2004140355A (ja) | 画素構造及びその製造方法（関連出願のクロスリファレンス） | |
| CN102593052B (zh) | 一种像素结构的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |