TW504902B - Digital circuit with a filter unit to suppress the interference impulses - Google Patents

Description

504902 Λ7 B7 五、發明説明（，） 本發明像關於一種抑制干擾性脈衝所用之具有濾波器 單元之數位電路。 第1圖顯示此種習知之電路，其中顯示邏輯電路單元 Sl，S2。輸入信號A經由此數位電路之輸入端IN而傳送 至電路單元S1,S2。相對應之輸出信號在此電路單元S1, S2之輸出端0ϋΤ1,0ϋΤ2處會自動調整。由於輸人信號A 可能含有干擾性脈衝（尖波），這些干擾性脈衝不應作用 在輸出端0DTl,0l)T2之信號上，因此第1圖中之電路具 有一個濾波器F,具有干擾性脈衝之輸人信號Α傳送至 濾波器F且此濾波器由輸入信號A中産生一種不具備干 擾性脈衝之信號A”。已被濾波之信號A”然後傳送至電路 單元SI , S2。 上述之先前技藝之缺點是：使用濾波器單元F,其決 定了已被濾波之信號A ”相對於輸入信號A之延伸時間， 在輸入信號A和輸出端0ϋΤ1,0ϋΤ2上之輸出信號之間的 全部延遲時間或信號傳送時間會由於濾波器單元F而增 加。在輸出端0UT1和輸入端ΙΗ之間的延遲時間之計算方 式例如是由經由濾波器單元F之延遲時間加上經由第一 電路單元S1 之延遲時間所得之和（SUM)。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 本發明之目的是提供一種數位電路，其可抑制輸入信 號之干擾性脈衝，在此電路之輸入信號和輸出信號之間 的信號延遲時間則不會因此而大大地提高。 上述目的是以申請專利範圍第1項之數位電路來達成 。本發明之其它形式和構造則敘述在申請專利範圍各附 - 3 - 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X 297公f ) 504902 Λ7 B? 經濟部中央標準局員工消費合作社印製 五、發明説明（ ) 1 1 驅 項 中 〇 1 1 本 發 明 之 數 位 電 路 在 信 號 輸 人 端 和 信 號 輸 出 端 之 間 具 1 1 有 邏 輯 電 路 tats 単 元 其 輸 出 端 經 由 一 値 開 關 元 件 而 與 數 位 請 1 先 1 電 路 之 信 號 輸 出 端 相 連 接 〇 於 是 輸 出 信 Μ 之 位 準 在 此 邏 閱 讀 1 輯 電 路 之 輸 出 端 上 依 據 其 輸 入 端 上 之 信 m 位 準 變 化 而 g 背 ιέ 1 5 1 動 變 化 〇 此 外 > 此 種 數 位 電 路 具 有 値 濾 波 器 早 元 ， 其 意 1 I 輸 入 端 同 樣 是 與 信 祕 m 輸 入 端 相 連 接 且 其 輸 出 端 是 與 開 關 項 1 1 元 件 之 控 制 輸 入 端 相 連 接 9 其 中 此 濾 波 器 早 元 可 抑 制 一 丹 填 寫 本 種 施 加 至 其 輸 入 端 上 之 數 位 信 Bffe 號 中 之 干 擾 性 脈 衝 〇 頁 1 I 在 本 發 明 中 » 一 種 同 樣 具 有 干 擾 性 脈 衝 之 位 於 輸 入 端 1 1 處 之 輸 入 信 m 未 被 濾 波 而 傳 送 至 邏 輯 電 路 単 元 9 此 種 邏 1 1 輯 電 路 tier 単 元 是 用 來 進 行 組 合 性 之 連 結 (組合式電路） 9 因 1 訂 此 在 邏 輯 電 路 犟 元 之 輸 出 端 上 之 輸 出 信 m 會 受 到 此 種 干 1 擾 性 脈 衝 所 影 響 〇 但 輸 入 信 號 亦 平 行 於 此 邏 輯 電 路 no 早 元 I I 而 傳 送 至 濾 波 器 單 元 (其可産生- -種已被濾波之信號） > I 1 I 此 種 已 被 濾 波 之 信 號 所 具 有 之 干 擾 性 脈 衝 較 輸入信號 1 者 還 小 或 在 最 有 利 之 情 況 下 根 本 就 沒 有 干 擾 性 脈 衝 〇 此 I 種 已 被 濾 波 之 信 號 可 用 來 控 制 上 述 之 開 關 元 件 (其較有 1 1 I 利 之 方 式 是 一 種 邏 輯 闊 9 例 如 9 AND- 閑 或 0R -閘） 〇 以 此 1 1 種 已 被 濾 波 之 信 號 來 控 制 該 開 關 元 件 t 則 邏 輯 電 路 単 元 1 I 之 輸 出 信 號 之 受 到 輸 入 信 號 之 干 擾 性 脈 衝 所 影 鬱 之 此 一 1 1 部 份 不 會 導 通 至 數 位 電 路 之 信 號 輸 出 端 〇 1 1 本 發 明 之 優 點 是 ： 在 數 位 電 路 之 信 號 輸 出 端 上 之 輸 出 1 I 信 號 可 不 受 信 號 輸 入 端 上 4 之 輸 入 信 號 之 干 擾 性 脈 衝 所 影 1 1 1 1 1 1 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐） 504902 A 7 B? 五、發明説明（a ) 響，而在此二個信號之間的總延遲時間不會較經由此邏 輯電路單元之信號傳送時間大很多。本發明之數位電路 因此較第1圖中所示之電路還快。 本發明以下將依據與圖式相關之實施例作詳細描述。 匾式簡單說明如下： 第1圖 本文之導言中所述先前技藝之積體電路。 第2圖 本發明之數位電路的實施例。 第3 , 4圖 顯示第2圖之濾波器單元的實施例。 第5圖 顯示第3圖之濾波器單元的信號對時間之關 像圖。 第6圖 顯示第2圖中所示實施例之信號對時間之關 偽圖。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 第2圖顯示一種數位電路，其具有信號輸入端IN,第 一信號輸出端ΟϋΤΙ’及第二信號輸出端0UT2’。開關元件 SW1, SW2分別連接於信號輸出端OUT’，0UT2’之前。第 一開關元件SW1是一種AHD-閘而第二開關元件SW2是一種 η-通道-電晶體。第一邏輯電路單元S1在輸入倒是與信 號輸入端IN相連接且在輸出側是與第一開關元件SW1之 輸入端相連接。第二邏輯電路簞元S2在輸入側同樣是與 信號輸入端IN相連接且在輸出側是經由第二開關元件SW2 而與第二信號輸出端0UT21相連接。 在邏輯電路單元SI, S2中，其在本實施例中是與組合 電路有關以便進行組合式連結。本發明亦可使用其它電 路單元。但就所有電路犟元SUS2而言必須使輸出信號 -5 - 本紙張尺度適用中國國家標準（CNS ) Λ4規格（21 OX 297公釐） 504902 Λ7 B? 五、發明説明（4 ) 在輸出端011Τ1,0ϋΤ2上依據某種程度之信號延遲時間而 自動調整，輸出信號之位準是依據信號輸入端IN上之” 高位準驅動（h i g h a c t i v e ”）之輸入信號A之位準變化而 變化。在第2圖中亦表示：邏輯電路單元SI,S2可具有 其它輸入端，這些輸入端不與信號輸入端IH相連接。此 外，電路單元S1,S2亦可具有其它輸出端。 此外，第2圖顯示一個濾波器單元F,其輸入端是與 信號輸入端IN相連接且其輸出端是與開關元件SW1, SW2 之控制輸入端相連接。第一開關元件SW1之控制輸入端 是與及（AND)-闊之另一輸入端有關。第二開關元件SW2 之控制輸入端是η-通道-電晶體之闊極端。當然開關元 件SW1, SW2亦能以其它方式製成，待別是在此二種情況 中此二値開關元件可以是相同型式，例如，可以是二艏 及-閘。濾波器單元F可由輸入信號Α中産生一値已被 濾波器之信號A”，其中千擾性脈衝（其可能具有上述之 輸入信號A)會受到抑制。利用此種已被濾波之信號A ”來 控制上述之開關元件SW1, SW2。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 第3圖是第2圖中濾波器單元P的一種實施形式，其 是用來濾除輸入信號A中之正的干擾性脈衝（尖波），其 活性（active)位準是高位準（"active high”）。濾波器 單元F具有一個及-閘G ,已被濾波之信號A ”在及-閘G之 輸出端上自動調整。輸入信號A傳送至及-閘G之第一 輸入端。輸入信號A經由延遲犟元V(其時間延遲為tD ) 而以已延遲之輸入信號纟’傳送至及-閛G之第二輸入端。 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X29?公兑） 504902 A7 B7 經濟部中央標率局員工消費合作社印製 五、發明説明（r ) 第5圖是第3圖中所示信號之信號對時間之關傺圖。 輸入信號A最初具有一個寬度為％之正的（positive) 干擾性脈衝（尖波），此種尖波是在寬度為tw之原來之 有效信號産生之前即已存在。延遲單元V之輸出端上之 已延遲之信號A ’相對於輸入信號A而言在時間上已被延 遲單元V偏移了一個延遲量tD。因此對已被濾波之信 號A ”而言産生了如圖所示之對時間之關偽圖，其中若輸 入信號A和已延遲之信號A’都具有一種高位準，刖已被 濾波器之信號A”只具有一種高位準。只有在已被濾波之 信號A”具有高位準期間第2圖之開關元件SW1, SW2才接 通，這在以下將依據第6圖再作詳細説明。 為了確保可藉由濾波器單元F而抑制輸入信號A中之 干擾性脈衝，則第3圖中之延遲單元V之延遲量tD& 須大於干擾性脈衝之寬度tG。較大寬度之干擾性脈 衝不會被濾波器單元所抑制。當然此延遲量t D必須小 於有效信號之寬度tw。 第4匾是濾波器單元F之另一實施例以用於濾除輸入 信號中負的干擾性脈衝，此種濾波器單元F是”低位準 驅動（active low)”的，其與第3圖之濾波器單元F之 不同點是：其使用或（OR)-闊G而不是使用及-閘。在使 用第4圖之濾波器犟元F時，第2圖之開關元件SW1, SW2之作用方式亦可能須作改變。就其它方面而言其作 用方式類似於第2圖，這在以下將針對第3圖之濾波器 單元F作詳細說明。 (請先閱讀背面之注意事項再^^本頁

、11 -% 本紙張尺度適用中國國家標率（CNS ) Λ4規格（210X29*7公# ) 504902 A7 B7 五、發明説明（) 第6圖是一些顯示在第2圖中之信號的信號-時間關 傺圖。輸入信號A和已被濾波之信號A”已在第5圖中紂 i

論過。此外，第6圖顯示第一邏輯電路單元S1之輸出信 號ΟϋΤΙ之波形，輸出信號ΟϋΤΙ之位準是依據輸入信號A 之位準變化而變化。輸出信號0 U T 1相較於輸入信號A而 言有一信號延遲時間tq,其較經由濾波器單元F或其 延S單元V所産生之延遲量1：9還短。在第6圖中顯示 輸出信號0 ϋ T 1之波形。輸出信號0 ϋ T 1之位準變化是由輸 入信號Α中之干擾性脈衝所引起。但此種由干擾性脈衝 所引起之位準變化不應出現在數位電路之輸出端0UT1’上 ，這是因為這樣會使連接於後面之電路單元之功能受到 損害。由第6圖可得知的是：第一電路單元S1之輸出端 0UT1上之信號所延遲之時間是其經由第一電路單元S1之 傳送時間t S；L 經肩部中决標準局舄工消费合竹社印繁 (讀先閱讀背面之注意事項再填寫本頁) 在第6圖中亦顯示此數位電路之信號輸出端上之輸出 信號ΟϋΤΙ’之波形。很明顯的是：由於本發明藉由已被 濾波之信號Α”來控制第一開關元件S W 1 ,則在第一邏輯 電路單元S1之輸出端上之輸出信號0UT1之由輸入信號A 之干擾性脈衝所觸發之位準變化不會進一步傳送至信號 輸出端ΟϋΤΙ ’上。 和第2圖所示者不同的是，本發明之數位電路亦可只 具有此種與信號輸入端IN相連接之邏輯電路單元S1,S2 中之一或亦可多於二値。為了使電路之功能不會發生錯 誤，則在每一情況中須要的是：濾波器單元F之延遲時 本紙張尺度適用中國國家標率（（、NS ) Λ4規格（210X29?公釐） 504902 Λ7 Α7 Β7 五、發明説明（；） 間t D較延遲時間最大之邏輯電路單元s 1 , S 2之延遲時間 tsl , 還大。此外，亦須要的是：輸入信號A中之有 效信號之在第5圖和第6圖中所示之寬度tw較最慢之 邏輯電路單元SI , S2之信號傳送時間tsl , t s2還大。 由第6圖可知：在本發明中數位電路之信號輸出端 0 IJ T 1 ’上之信號相對於輸入信號A以有利之方式總共只 延遲濾波器單元F所具有之延遲時間tD (包括開關元件 S W ]之延遲時間）。本發明之數位電路因此較第1圖中所 示之電路還快，其中輸出信號0UT1相對於輸入信號A所 延遲之時間是濾波器單元F之延遲時間（其是和待抑制 之干擾性脈衝之最大寛度tG有關）和邏輯電路單元S1之 信號傳送時間之和（S ϋ Μ )。在本發明中，全部之延遲時 間等於濾波器單元F之延遲時間t D。此種延遲時間t D 必須（已如上所述）只稍徹較電路單元S 1之延遲時間t。， 丄 大。 經濟部中央標隼局員工消f合作社印製 (請先間讀背而之注意事項再填Ή本頁) 本發明適合提高非同步數位条統之干擾穩定性，例如 就像一些記憶體（特別是DRAMS)中所存在者一樣，在DRAMs 之情況中，本發明例如適合由適當之可能具有干擾性脈 衝之外部信號來産生内部之輸出致能信號，寫入致能信 號，CAS(Clouffin Adress Strobe)信號或 RAS(Row Adress Strobe)信號。 在本發明中，在条統具有相同之總延遲量時可選取濾 波器單元F之延遲時間tD使其大於第1圖中所述之先 前技藝者。因此，在本發明（電路具有相同之總延遲時 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X 297公浼） 經濟部中央標準局員工消費合作社印製 504902 A7 B7 五、發明説明（，） 間時）中可被抑制之干擾性脈衝之寬度tQ較直至目前為 it者還大C· 本發明相對於第1圖所示電路之其它優點是♦•第1圖 之電路之輸出信號0ϋΤ1,0ϋΤ2之位準變化時之時間點只和 經由相對應之邏輯電路單元S1,S2之信號傳送時間有關。 反之，在本發明中，在信號輸出端0ϋΤ1’，0ϋΤ2^之信號 之位準變化時之時間點由於開關元件S W 1 , S tf 2是由共同 之已被濾波之信號A”所控制而可互相同步，使整値条統 之時間特性可大大地更加容易地被預先決定。 參考符號說明 SW1,SW2....開關元件 S1,S2......邏輯電路單元 F..........濾波器單元 V..........延遲單元 G..........邏輯闊 -10- 本紙張尺度適用中國國家標率（CNS ) Λ4規格（210X297公勢） (請先閱讀背面之注意事項再填寫本頁)

Claims (1)

1. 504902 A8 B8 C8 ___ D8 六、申請專利範圍 第871 14274號「抑制干擾性脈衝所用之具有濾波器單元之 數位電路」專利案 （90年5月修正） 六、申請專利範圍： L 一種數位電路，具有信號輸入端（IN)和至少二個信號 輸出端（OUT1’，OUT2’），其特徵爲： -具有至少二個邏輯電路單元（S1，S2)，其係用來執行 邏輯運算，電路單元（S1，S2)分別具有一個輸入端（其 | 是與信號輸入端（IN)相連接）及一個輸出端（OUT 1，， 0UT2’），各輸出端（0UT1，0UT2)分S!J經由開關元件 (SW1;SW2)而與信號輸出端（01ΙΤΓ，0UT21)相連接， -在邏輯電路單元（S1，S2)之輸入端上之位準變化同樣 可在其輸出端（0UT1，0UT2)上造成位準變化， -具有一個濾波器單元（F)，其具有一與信號輸入端（1^ 相連接之輸入端，其中此濾波器單元（F)可抑制一種 施加至其輸入端之數位信號（A)中之干擾性脈衝且將 其輸入端處之不具備干擾性脈衝之此種信號發送至 ，輸出端， -其開關元件（SW1; SW2)分別具有一種控制輸入端， 此輸入端是與濾波器單元（F)之輸出端相連接且各開 關元件（SW1;SW2)可經由此濾波器單元（F)而設定成 二種切換狀態； -在開關元件（SW1;SW2)之第一切換狀態中，在相對 應之信號輸出端（OUTr，0UT2’）上之信號是與相對應 之邏輯電路單元（S1，S2)之輸出端（0UT1，0UT2)上之 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印5衣 IAW------- — 訂---------線 IAW-----------------------.

   經濟部智慧財產局員工消費合作社印製 〃'申請專利範圍 信號相一致， -在開關元件（SW1;SW2)之第二切換狀態時這些開關 是關閉的， -在信號輸入端（IN)上之數位信號（A)之位準變化之前 此濾波器單元（F)使開關元件（SW1;SW2)首先保持在 第二切換狀態中且在一段時間延遲（tD)之後發生位準 變化時使開關元件（SW1;SW2)轉換成第一切換狀 B 態，該時間延遲較邏輯單元（S1，S2)之輸入端和輸出 端（0UT1，0UT2)之間最大之信號傳送時間（tsl)還 大。 2·如申請專利範圍第丨項之數位電路，其中濾波器單元 (F)包含一個邏輯閘（G)，其 -具有第一輸入端，其是與濾波器單元（F)之輸入相連 接， -具有第二輸入端，其經由延遲單元（V)而與濾波器單 _ 元（F)之輸入端相連接， -具有一個輸出端，其是與濾波器單元（F)之輸出端相 連接。 3. 如申請專利範圍第2項之數位電路，其中經由延遲單 元（V)之在時間上之延遲（tD)是較邏輯電路單元（S1)之 輸入端和輸出端（0UT1)之間的信號傳送時間（tsl)還 大。 4. 如申請專利範圍第1至第3項中任一項之數位電路， 其中開關元件（SW1)是一種邏輯閘或電晶體。 -2 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 0 ^1 ϋ n n ϋ ϋ n ϋ *___1 n 1 I n n n n ϋ 一_0, a ϋ n n (請先閱讀背面之注意事項再填寫本頁) 線丨#丨