TW406472B - Input-amplifier for input-signals with steep edges - Google Patents
Input-amplifier for input-signals with steep edges Download PDFInfo
- Publication number
- TW406472B TW406472B TW087104533A TW87104533A TW406472B TW 406472 B TW406472 B TW 406472B TW 087104533 A TW087104533 A TW 087104533A TW 87104533 A TW87104533 A TW 87104533A TW 406472 B TW406472 B TW 406472B
- Authority
- TW
- Taiwan
- Prior art keywords
- input
- transistor
- source
- please
- amplifier
- Prior art date
Links
- 230000002079 cooperative effect Effects 0.000 claims description 4
- 230000003111 delayed effect Effects 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 3
- 239000013078 crystal Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000875 corresponding effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 101001038535 Pelodiscus sinensis Lysozyme C Proteins 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000008710 crystal-8 Substances 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
- H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
Description
經濟部中央標準局員工消費合作社印製 40647^ A7 B7五、發明説明(·) 本發明俗有關一種具有陡峭邊緣(待別是高-低-邊緣) 之輸入信號所用之輸入放大器,其具有至少一個電晶體 ,電晶體具有一與輪出端相連接之電棰。 CMOS -輪入放大器長久以來已為人所知且用於各種各 樣之電路中。本文開頭所述技藝之輸入放大器例如描述 在P.E.Allen及D.R.Holberg等人所箸之專業書籍"CMOS-Analog Circuit Design 11 第 381頁中。 第2圖顯示此種習知之由差動放大器1所構成輸入放 大器,差動放大器1具有N-通道-M0S-電晶體2,3,P-通 道- M0S電晶體6,7,P-通道-M0S-電晶體9以及N -通道- M0S -電晶體10。電晶體9, 10之閘棰以及差動放大器1之輸入 IN是與輸入端5相連接,輸入信號XIN施加至輸入端5,而 電晶體9之之源棰-汲極-區段則與操作電壓V C C用之端 點8相連。此外,差動放大器1須施加一種參考電壓XREF 且與輪出端20相建以便發出一傾輸出信號OUT。 此種習知之輸入放大器之應用可能性例如可以應用在 L V T T L -電路(L V T T L = L 〇 w V c 11 a g e - T r a n s i s t 〇 r - T I* a n s i s t 〇 r -Logik)以及 SSTI-邏輯-電路(SSTL=Stub-Series-Terminated-Logic)。在LVTTL-邏輯-電路中會産生大約 0. 8 V至2. 0 V之電壓上升邊緣以及下降遴緣,而S STL-邏 輯-電路則相對應地具有一種對參考值大約為400bv(毫 伏)之上升邊緣及下降邊緣。 在此二種邐輯電路(即,LVTTL-邏輯-電路及SSTL-邏 輯-電路)中,電壓下降邊緣非常陡峭,因此存在一種相 -3- ---------裝--------1T------.^ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公麓) 經濟部中央標準局員工消費合作社印裝 A7 B7 五、發明説明(> ) 對應之快速的輪入邊緣。現在若在晶片上設置很多的输 入放大器,則在節省電流之操作模式中應使盡可能多的 此種輸入放大器被去致動(de-activated),因此它們不 會消耗電流。此外,藉由輪入信號使仍然保持作用之輸 入接收器處於無電流狀態亦是值得的。毎一情況中應該 只有使受控制之電路實際上在作用狀態中。 但現在所顯示的是:在輪入信號有陡峭之邊緣時,輸 入放大器太快進入無電流之結束狀態,因此阻礙了輸出 信號之切換。 為了解決此一問題,直至目前為止所考慮的是設置非 對稱之輸入放大器,以便使切換過程足夠快,使得在結 束狀態到達之前此種切換過程即已結東。但此種尺寸上 之設計所造成之結果是:在不利之情況下直流電流之消 耗量會增加。 因此本發明之目的是設計一種输入放大器,其在快速 之輸入邊緣發生時能可靠地進行切換。 為了達成上述目的,本發明設計一種本文開頭所述技 藝之輪入放大器,其待擞是一種裝置,此種裝置可防止 输入放大器在時間上太早完全關閉,使输入放大器首先 關閉,然後計算輸入信號。 本發明之輪入放大器之特擻是: -在靜止狀態時,在足夠小或足夠大之輸入位準時不 會有電流流經放大器, -在輪出狀態切換成另一狀態之後,流經放大器之電 -4 - 本紙,張尺度適用中國國家標準(CNS ) A4規格(210X297公t ) ---------r—-----IT------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 __40647^___ 五、發明説明(令) 流藉由輸出信號之回授而首先被切斷,然後計算輪入信 號0 在較佳方式中,此種裝置是一種延遲元件,輪出經由 此種延遲元件而回授以供電至放大器。 本發明以下將依據圖式作詳細說明。圖式簡單説明 如下: . 第1圖本發明之輪入放大器之電路圖。 第2圖傳統之輪入放大器的電路圖。 第2圖在本文開頭已詳述過。在第1画中其與第2圖 相對應之組件是以相同參考符號表示。 差動放大器1是由N-通道-M0S-電晶體2 (其閘極施加 一參考電壓XREF)以及N-通道-M0S-電晶體3(其相對於節 點4是對稱的)所構成。輸入端5(其與電晶體3之閘極 相連)是連接一傾輸入信號XIN。電晶體2,3之汲極是與 電流鏡-P-通道- M0S-電晶體6,7相連接。操作電壓乂(^ 由端點8施加至P-通道-M0S-電晶體9,電晶體9之閘極 連接至輪入信號XIN。電晶體9和N-通道-M0S-電晶體 1〇(其源棰或汲極是與節點4相連接且其閘極施加一由 輸入端5來之輸入信號XIN)是作為反相器。電晶體6之 閛極是和電晶體2和6之間的節點Q以及電晶體7之閘棰相 連接《此外,電晶體3和7之間的節點Q N是與輸出端2 0相 連以便供應輸出倍號OUT。 電晶體9 ,10因此在電壓波動很大時可用來切斷流經差 動放大器1中之漏電流。 -5- 本紙張尺度適用中國國家橾準(CNS ) A4規格(210X297公釐) 訂 線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印聚 40647^五、發明説明(斗) 電晶體3,7相對於電晶體2,6而言是對稱的。由電晶體 6 ,7所構成之電流鏡亦可由N-通道-電晶體製成;類似地 ,輸人電晶體2 , 3可>乂是P -通道-Μ 0 S -電晶體。 在輸人端5例如胞加一種輸入信號,其在LVTTL-埵輯 中陡峭地由大約超於2 . 0 V下降至小於0 . 8 V。 一種上述方式之"高-低-電壓邊緣”在像上述之電路中 可闞閉電晶體10,節點Q之電壓於是可藉由電晶體6而 注上拉升。電晶體7亦可因此而關閉,但電晶體在電壓 述人 所令 止不 為並 前得 目作 至工 直時 ,邊 之峭 言陡 換有 0 具 升號 拉信 上入 往輸 QN在 點器 節大 使放 該入 應輸 t 之 人個 令 一 種有 此具 保外 蹇另確須 了器 為大 時放 號入 信輸 入之 輸明 之發 緣本 邊、 9 峭 陡況 有狀 具作 種工 。此之 意在意 滿 滿 差 止 防可。 gaj X £5 置關 裝全 ),完 11早 線太 虛上 之間 中時 圖在 2 7 第體 較晶 b 鬣 Lu 請或 ( 1 X 器 置大 裝放 器大 大放 放至 入電 輸供 由M ,授 成回 構而 所件 件元 元遲 遲延 延之 之相 相反 反由 種經 一 號 由信 X 之 置算 裝計 所 通輸 CN-之 可之遲 X 源延 置流一 裝電加 種為胞 此作極 。個閘 器一之 接 逋 後 其 在 1/ 示 所 中 圖 11 第 如 樣 同 撞 晶 電- S ο Μ- 道 11 2 體 晶 電 在 極 源 I 極 汲 之 11 2 瞪 晶 電 且 號 信 出 號 信 入 輸 由 經 11 2 體 晶 電 ο * 間中 之器 地大 接放 和入 4 輸 點之 節明 在發 是本 段在 區 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ---------^-------訂------^ ('請先閲讀背面之注意事項再填寫本頁) 40647^ 37 五、發明説明(Γ ) XIN之回授回路(loop)而受驅動(active)。因此有電流 , 快 高常 升非 慢有 IjK 〇 具 壓升對 電拉可 之上器 上往大 Q 可放 點壓人 節電輸 :之之 是上明 義 Q 發 意點本 其節則 。 之 , 21上式 體 7 方 晶體種 電晶此 經電 K 流使 信 ο 的 緣ff 邊ο 之ut s ( 行 進 號 換 因 用 作 閉 關 行 進 地 靠 可 能 Μ 器 大 放 人 輸 之 述 上 了 除 之 需 所 它 其 個 1 另 及 X 件 元 遲 延 要 需 只 為 因 是 瑄 少 常 非。 用21 費體 路晶 電電 ---------f II (.請先閱讀背面之注意事項再填寫本頁)
、1T 線 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS > Α4規格(210X297公釐) A7 --删册- 五、發明説明(^ ) 符號參考說明 1 ...差動放大器 2.3.10.. .»<-通道-1<0$-電晶體 4 , QN ...節點 5 ...輸入端 6 , 7 , 9 ... P -通道-Μ 0 晶體 8 ...端點 20 ...輸出端 21.. ^-通道-1<05-電晶體 X ...裝置 -----;----#------1Τ------ -請先閱讀背面之注意事碩再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家#準(CNS ) Α4規格(210Χ297公楚)
Claims (1)
- ΜΜΨ Β8 C8 D8 申請專利範圍 1. 一種具有陡峭邊緣之輸人信號所用輸人放大器,其具 有至少一個電晶體(7),電晶體(7)具有一個與輸出(20) 特 其 極 電 之 逋 相 11 2 /1- 置 裝 個 流 電 使 閉 關 全 完 早然 太 , 上斷 間切 時而 在器 器大 大放 放入 入輸 输由 止藉 :防先 為可首 徵其可 是 置 裝 該 中 其 器 大 放 人 輸 之 項 〇 第 號圍 信範 入利 輸專 算請 計申 後如 (>源 件流 元電 遲由 延經 源 流 電 個 一 接 連 後 其 器 大 放 此 至 電 供 Μ 授 回 而 出 輸 源 流 電 該 中 其 器 大 放 入 輸 之 項 2 第 園 。 範 η 利(2 專體 請晶 如是 (請先閲讀背面之注意事項再填寫本頁) 線 經濟部中央標準局員工消費合作社印装 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19713832A DE19713832C1 (de) | 1997-04-03 | 1997-04-03 | Eingangsverstärker für Eingangssignale mit steilen Flanken |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW406472B true TW406472B (en) | 2000-09-21 |
Family
ID=7825374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW087104533A TW406472B (en) | 1997-04-03 | 1998-03-26 | Input-amplifier for input-signals with steep edges |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6008695A (zh) |
| EP (1) | EP0869614B1 (zh) |
| JP (1) | JP3927312B2 (zh) |
| KR (1) | KR19980081060A (zh) |
| CN (1) | CN1132305C (zh) |
| DE (2) | DE19713832C1 (zh) |
| TW (1) | TW406472B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7202699B1 (en) * | 2003-09-15 | 2007-04-10 | Cypress Semiconductor Corporation | Voltage tolerant input buffer |
| DE102005007579A1 (de) * | 2005-02-18 | 2006-08-24 | Infineon Technologies Ag | Empfängerschaltung |
| JP2009267558A (ja) * | 2008-04-23 | 2009-11-12 | Nec Electronics Corp | 増幅回路 |
| JP5215356B2 (ja) * | 2010-07-14 | 2013-06-19 | 株式会社半導体理工学研究センター | レベルコンバータ回路 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2790496B2 (ja) * | 1989-11-10 | 1998-08-27 | 富士通株式会社 | 増幅回路 |
| JP2628785B2 (ja) * | 1990-10-19 | 1997-07-09 | シャープ株式会社 | 出力回路 |
| JPH04301921A (ja) * | 1991-03-28 | 1992-10-26 | Nec Corp | インバータ回路 |
| JPH0562481A (ja) * | 1991-08-30 | 1993-03-12 | Nec Corp | 半導体記憶装置 |
| JP2813103B2 (ja) * | 1992-06-15 | 1998-10-22 | 富士通株式会社 | 半導体集積回路 |
| JP2894897B2 (ja) * | 1992-07-06 | 1999-05-24 | 富士通株式会社 | 半導体集積回路 |
| KR100284628B1 (ko) * | 1992-11-17 | 2001-03-15 | 요트.게.아. 롤페즈 | 모스 기술 증폭기 회로 |
| US5378943A (en) * | 1993-04-20 | 1995-01-03 | International Business Machines Corporation | Low power interface circuit |
| US5440248A (en) * | 1994-01-31 | 1995-08-08 | Texas Instruments Incorporated | Power-saver differential input buffer |
| DE4419892C1 (de) * | 1994-06-07 | 1995-06-01 | Siemens Ag | Schaltungsanordnung zur Pegelumsetzung |
| US5488322A (en) * | 1994-08-29 | 1996-01-30 | Kaplinsky; Cecil H. | Digital interface circuit with dual switching points for increased speed |
-
1997
- 1997-04-03 DE DE19713832A patent/DE19713832C1/de not_active Expired - Fee Related
-
1998
- 1998-03-20 EP EP98105129A patent/EP0869614B1/de not_active Expired - Lifetime
- 1998-03-20 DE DE59801145T patent/DE59801145D1/de not_active Expired - Lifetime
- 1998-03-26 TW TW087104533A patent/TW406472B/zh not_active IP Right Cessation
- 1998-03-31 JP JP10333698A patent/JP3927312B2/ja not_active Expired - Fee Related
- 1998-04-03 US US09/054,926 patent/US6008695A/en not_active Expired - Lifetime
- 1998-04-03 CN CN98106134A patent/CN1132305C/zh not_active Expired - Fee Related
- 1998-04-03 KR KR1019980011758A patent/KR19980081060A/ko not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| EP0869614B1 (de) | 2001-08-08 |
| EP0869614A1 (de) | 1998-10-07 |
| DE19713832C1 (de) | 1998-11-12 |
| US6008695A (en) | 1999-12-28 |
| JP3927312B2 (ja) | 2007-06-06 |
| DE59801145D1 (de) | 2001-09-13 |
| CN1199955A (zh) | 1998-11-25 |
| JPH1188136A (ja) | 1999-03-30 |
| KR19980081060A (ko) | 1998-11-25 |
| CN1132305C (zh) | 2003-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW448620B (en) | Level adjusting circuit and the data output circuit thereof | |
| TW516271B (en) | Power-on reset circuit for high density integrated circuit | |
| TW480823B (en) | Dual-level voltage shifters for low leakage power | |
| TW462074B (en) | Semiconductor device | |
| TWI486739B (zh) | 訊號產生電路 | |
| US5894238A (en) | Output buffer with static and transient pull-up and pull-down drivers | |
| TW200907916A (en) | Apparatus and method for generating VCOM voltage in display device | |
| TW453031B (en) | Active undershoot hardened fet switch | |
| TW417283B (en) | Voltage level shifting circuit | |
| US7109758B2 (en) | System and method for reducing short circuit current in a buffer | |
| US6480050B1 (en) | Level shifter with no quiescent DC current flow | |
| TW406472B (en) | Input-amplifier for input-signals with steep edges | |
| JP2006054886A (ja) | ロー漏洩電流を持つレベルシフタ | |
| TW583525B (en) | Voltage regulator | |
| TW317029B (zh) | ||
| KR100302610B1 (ko) | 고전압 구동 회로 | |
| TW201012067A (en) | Level shifter with reduced leakage | |
| KR20060091077A (ko) | 넓은 입출력 범위를 갖는 버스 홀더 및 톨러런트 입출력 버퍼 | |
| US6426658B1 (en) | Buffers with reduced voltage input/output signals | |
| CN111277261A (zh) | 一种电平转换电路 | |
| CN111984055B (zh) | 一种集成电路及其基准电压生成电路 | |
| KR970003257A (ko) | 반도체 메모리 장치 | |
| TW559858B (en) | Power supply standby circuit of low threshold MOS transistor | |
| TW423216B (en) | Output buffer with controllable push-up resistor | |
| JPH02134918A (ja) | レベルシフタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |