[go: up one dir, main page]

TW319907B - - Google Patents

Download PDF

Info

Publication number
TW319907B
TW319907B TW085104920A TW85104920A TW319907B TW 319907 B TW319907 B TW 319907B TW 085104920 A TW085104920 A TW 085104920A TW 85104920 A TW85104920 A TW 85104920A TW 319907 B TW319907 B TW 319907B
Authority
TW
Taiwan
Prior art keywords
fuse
insulator
layer
bonding pad
bonding
Prior art date
Application number
TW085104920A
Other languages
English (en)
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Application granted granted Critical
Publication of TW319907B publication Critical patent/TW319907B/zh

Links

Classifications

    • H10W20/064
    • H10W72/536

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Description

319907 五、發明説明( A7 B7 < 發明領域> 經濟部中央標準局員工消費合作社印裝 本係於㈣造—個锖體電路裝置之 製程,且更特别是-種麟製造裝置中雷射檢修的方法 <發明背景> 於製造積體電路裝置的製程期間,有冗餘 它的選擇性的電路配置可被選擇來確騎欲的操作功能 。此種選擇可經由調整某些包含於裝置的_來完成。 一般而言,一個雷射光束被用於調整這些熔絲。一個電 氣測試程序可會同雷射調整程序而完成。 如在圖1(a)到1(h)程序所顯示,其説明習知技術方 法製造雷射檢修多少有些不經濟。於圖1(a),溶絲2〇被 裝配於一個由二氧化矽22所包固的多晶矽傳導性層。結 合片24被裝配在一個金屬層,其被一個二氧化矽層邡與 氮化石夕層28所遮蓋,如圖1(b)所示。一個圖像敷層(pix coating)30,例如一個聚醯亞胺樹脂,被安置在氮化 矽上方並予以樣式化及固化以提供到墊片與熔絲的通路 ,如圖1(c)與1(d)所示。此圖像敷層,氮化石夕,與二氧 化矽自供電氣測試之直接通路的墊片而蝕刻除去,如圖 3 ill 本紙張尺度適用中國國家橾準(CNS ) A4規格(210X2.97公釐)97·9Τί·872ίι_Η (請先閲讀背面之注$項再填寫本頁)
319907 A7 B7 五、發明説明(2 經濟部中央梯準局負工消費合作社印製 1(e)及1(f)所示。此®像敷層、氮财及二氧化珍的一 部分自上面用於雷射調整的熔絲而蝕刻除去,如圖i(g) 所示。此製程的-個優勢是只有單一的光阻單幕步驟被 使用於處理步骤的序列而後進行電氣測試和雷射調整 ’但是須有裝Μ氣㈣35以防止由卵的大氣狀況所 引起的污染。這些濕氣障壁35佔有—個實質的區域及電 路區域,因此提升製造裝置的成本。剩餘暴露的溶絲部 份可能遭受腐蝕或其它從暴露的有害效果引起後來裝置 的故障。此後被應用的模制化合物浞並無法保護裝置使 其免於受到周圍大氣的有害效果。 於另外習知的技術方法,測試熔絲肋被裝配於一個 由二氧化矽42所包固的多晶矽傳導性層,其類似於第一 個方法,如顯示於圖2(a)。此後一個蓋氧化物似,例如 二氧化矽,被沈積在金屬製層46與二氧化矽必上。蓋氧 化物被燒結而裝置的表面被樣式化以幾乎暴露裝置的熔 絲40,如顯示於圖2(b)。蓋氧化物被從墊片46上方蝕刻 除去。向下蝕刻二氧化矽幾乎到熔絲的水平。於圖2(c) ,經過接觸暴露的墊片的探針48來實行電氣測試,而一 個雷射光束50被用於調整熔絲,如顯示於圖2(d)。一旦 測試和雷射調整被完成,一個氮化矽層52被沈積在装置 的頂端並進入熔絲空穴,如顯示於圖2 (e)。一個圖像 敷層54被安置在氮化矽52上方並被樣式化以提供到遑些
(請先聞讀背面之注意事項再填寫本頁) ". Γ 本紙張尺度適用中國國家橾準(CNS ) A4規格(210X297公釐) 319907 at B7 五、發明説明(3 ) 墊片的通路,如顯示於圖2(f)。圓像材料與氮化石夕被蝕 刻以暴露墊片使系統使用’如顯示於圖2 (g)與2 (h)。 結合線56被連接到結合片46,而一個模制化合物明被加 進並封裝裝置。此方法的一個缺點是一個第二個昂貴的 軍幕程序被加進處理步驟的程序。此製程的一個優勢是 氮化梦保護非調整的熔絲免於假如那些炼絲對於周園的 大氣未作保護的話而可能發生的有害效果。 <發明概要> 过些與其它的問題可藉由一個用於裝配一個半導體 裝置方法所解決,其包含步驟:在一個第一金屬製屠形 成熔絲;以一個絶緣層遮蔽第一個金屬製層;形成傳導 性墊片於一個第二個金屬製層;沈積一個蓋氧化物層在 這些整•片與絶緣層上;内蚀刻蓋氧化物層直到在這些炼 絲上的傳導性塾片與絶緣層的頂表面被暴露而側牆氧化 物留在傳導性塾片;實行電氣測試;以一個雷射光束調 經濟部中央橾準局員工消費合作社印製 (請先閲讀背面之注項再填寫本頁) 整至少稼絲的一個部份;沈積一個氮化發層;沈積一個 罩幕敷層在氮化矽層上;樣式化軍幕敷層以暴露傳導性 墊片;以及蝕刻圖像敷層與氮化矽層以暴露傳導性墊片 〇 此方珐的一個優勢是它的成本是相當地低,因爲只 -5 - l;f¥. A7 A7 經濟部中央揉準局貝工消費合作社印製 B7 五、發明説明(4 ) 一個單幕程序被使用於#驟程序中。有害效果的風險 是低的,因爲在雷射調整操作之後這些熔絲是由氮化 矽所遮蓋。於此揭露單一軍幕程序之數個變化。 〈圖示簡述> 藉由參考表示例示的處理順序之圖式,可對本發 明有較佳的瞭解,其中: 圖l(a)-l(h)呈現一個習知技術雷射檢修處理順序; 圖2(a)-2(i)呈現另外的習知技術雷射檢修處理順序; 圖3(a)-3(i)呈現一個按照本發明例示的雷射檢修處 理程序; 圖4(a)-4(h)呈現按照本發明另外例示的雷射檢修 處理順序; 圖5(a)-5(h)呈現一個按照本發明更進一步例示的 雷射檢修處理順序; 圖6(a)-6(h)仍是呈現按照本發明另外例示的雷射 檢修處理順序;與 圖7顯示一個積體電路裝置的剖面其有通道(vias) 與接點以用於製造傳導層之間的連接。
本紙張尺度適用中國國家榡準(CNS ) A4規格(210x297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂· 五、發明説明(5 <詳細敘述> A7 B7 經濟部中央橾準局員工消費合作社印製 現在參考圖3 (a)到3 (i),其顯示製造積體電路半 導體裝置製程之一個新的程序的步驟。此步驟之順序係 與此裝置内電路的測試有關,而且與交換好的冗餘電路 以替代有缺陷的正常電路有關。 現在參考圖3(a),其顯示一個熔絲go被裝配在一個 由一個電介質62(諸如二氧化矽62)所包園的金屬製層上 。電介質62被安置在一個石夕基片63上。在電介質62的頂 表面,有一個傳導性金屬製墊片弘,其被形成用於造成 於内建在裝置内的電路(未顯示)與其它外在電路之間的 互連—個電介質蓋氧化物層00,其可爲二氧化矽,被 安置在塾片64上。雖然僅類示單一溶絲6〇與單一塾片64 ,但是它們是爲圖式清楚的目的,而認爲係未被顯示的 多數類似電路基本元件的代表。 在此裝置裝配的階段可實行一個燒結操作。 於圖3(b),裝置被顯示接著一個全部的蓋氧化物内 蚀刻,其向下除去蓋氧化物66直到傳導性塾片似的頂表 面及到絶緣子62的頂表面。一個侧播絶緣子67被留在傳 導性墊片64上。就蝕刻而言,CHF3,CF4和Ar的二氧 化石夕蓋氧化物混合物可以一個大约2〇/2〇/ι〇〇〇的比率被 使用。另一個選擇是,一個濕蝕刻可被使用於清除頂部 7 私紙張纽適用中國國家棣準(CNS) A4i^ (2H)X297公董 (請先閲讀背面之注意事項再填寫本頁)
319907 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(6 ) 金屬,雖然這於氮化物沉積期間不會留下側鑰氧化物來 防止外延小丘(hillocks) 〇 圖3(C)顯示一個自測試裝置與傳導性墊片64接觸的 電氣探針,以用於品管測試。一些電路缺陷因遑些測試 結果而無法恢復。部份的那些缺陷能從裝置的活動操作 而除去且能藉由一個或更多熔絲開啓其它好的冗餘電路 而替換。 圖3(d)顯示一個雷射光束70,其被用於燒斷一個熔 絲而留下一個熔絲60位置的熔絲空穴。在所有這些熔絲 如所需要被燒斷後,一個絶緣層72,諸如氮化矽四氮化 三矽,是在整個裝置上並充填熔絲空穴,如顯示於圖3 (e) 〇 於圖3(f),顯示一個軍幕材料74安置在裝置的頂端 上。其可爲一光阻,而該光阻可予以樣式化以用於暴露 傳導性墊片64,如顯示於圖3(g)。 現在參考圖3(h),該樣式化的罩幕被用於内蝕刻氮 化矽的絶緣層以完整地暴露傳導性墊片64。一個以比率 爲120/30/20的CF4,氧,與氮的氣體混合物可被使用於 蝕刻氮化矽。 最後如顯示圖3(i),結合線,諸如導線76,被連接 至傳導性墊片64,以用於與圖中未顯示的外在電路互連 。而後施加一個模制化合物78以保護裝置免於大氣的有 -8 -
(請先閱讀背面之注意事項再填寫本頁) .Λ 訂 本紙張尺度適用中國國家橾準(CNS ) a4規格(210X297公釐) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明说明(7 ) 害效果與其它風險。 在裝置的燒結操作如顯示於圖3(a)的形式之後,可 完成蝕刻而不需要軍幕爲有利者。蝕刻被普遍地應用在 整個裝置上。此節省了一個昂貴的用於形成和除去罩幕 材料的步驟程序。結合片被暴露以用於測試,而當乾蝕 刻被使用於防止電氣短路和小丘成長時,金屬製線路的 頂部水平保留爲側艢氧化物。在所欲的熔絲被調整或燒 毁之後,氮化矽薄膜被應用來經由防止由周園的大氣狀 況所引起的有害效果來改善可靠性。额外消耗濕氣障壁 結構的區域將不被使用。如此一個較低成本的製程步骤 程序被用於電氣測試,調整需要的熔絲,與提供好的氣 密式密封。 現在參考圖4 (a)到4〇ι),呈現另外的低成本步驟 程序以用於測試一個半導體裝置的内部電路與以好的冗 餘電硌替換它們其中有缺陷的部份。 現在參考圖4(a),顯示裝置包含由一個在一半導體 基片83上的電介質82所包園的熔絲80。一個傳導性墊片 84被安置在電介質84的頂端。熔絲80和傳導性墊片84係 代表各熔絲及傳導性墊片之多數者。在這個裝配階段進 行燒結。在燒結操作之後,一個測試探針被連接到傳導 性整•片84用於實行電氣測試,如顯示於圖4(b)。 於圖4(c),有缺陷的電路(未顯示)藉雷射光束88的 -9 _ !Ψ^ι: 本紙張尺度適用中國國家榡準(cns ) A4^ (2lGx297公嫠) (請先閲讀背面之注f項再填寫本頁)
經濟部中央標準局員工消費合作社印袈 A7 B7_ 五、發明説明(8 ) 溶絲調整而被好的冗餘電路所替換。開啓溶絲空穴,其 中熔絲予以燒斷。一個四氮化三矽之氮化矽的介電層兜 被普遍地安置在裝置的頂端上以涵蓋傳導性墊片84並充 溶絲空穴。然後一個罩幕材料92,諸如一個光阻,被安 置在整個裝置上,如類示於圖4(e)。 如顯示於圖4(f),罩幕材料92被樣式化以用於暴露 傳導性墊片並予以固化。然後氮化矽層自傳導性墊片84 的頂端内蝕刻以暴露那些墊片。上述CF4,氧與氮的混 合物能被使用爲蝕刻劑。結合線,諸如導線94,被連接 到傳導性墊片84且一個模制化合物96被應用。 這個處理步驟程序有更進一步地優勢是消除應用蓋 氧化物與内蝕刻的步驟,如包含於圖3的程序。 現在參考圖5 (a)到5(h),顯示新的步骤程序的另 外的改變,以用於測試有缺陷的電路與用於以其中好的 電路來替換其中有缺陷的。 於圖5(a),顯示裝置包含一個金屬製熔絲1〇〇與在 一個蓋氧彳匕物絶緣層1〇2的頂表面上的傳導性墊片104裝 配在相同的金屬水平,層102可能是二氧化矽。它們被 裝配在一個基片103的頂端。一個二氧化矽絶緣層1〇6涵 蓋這些熔絲1〇〇,傳導性墊片104,與二氧化矽1〇2。 如顯示於圖5(b),一個測試探針108機械地被推經 過蓋氧化物1〇6而接觸傳導性墊片104以用於測試圖中未 -10 - 本紙張尺度適用中國國家梂準(CNS ) A4规格(21〇X297公釐) (請先閲讀背面之注意事項再填寫本頁)
319907 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(9 ) 類示之内部電路。有缺陷的電路經由雷射光束110調整 而被好的冗餘電路所替換,如顯示於圖5(C)。空穴被留 在蓋氧化物106,在那裡測試探針被插入且任何熔絲被 燒斯。 於圖5(d),一個氮化矽層112被安置在整個裝置上 以涵蓋傳導性墊片104與蓋氧化物1〇6與塡塞在蓋氧化物 的空穴。此後全面性的沈積一個單幕材料114,如顯示 於圖5(e),並予以樣式化,固化以暴露傳導性墊片104 ,如顯示於圈5(f)。 於圖5(g),氮化矽層112與蓋氧化物予以内蚀刻以 暴露傳導性墊片104的表面。適合的蚀刻劑被使用。最 後結合線116被連接到傳導性墊片1〇4而一個模制化合物 118被應用來保護裝置。 減少測試成本與冗餘的替換步騍爲有利者,因爲傳 導性墊片被暴露用於測試而無須罩幕步驟的程序,且另 外的濕氣障壁結構被避免了。 現在參考圖6 (a)到6 (h),顯示一個用於更進一步 的測試與替換有缺陷的電路的改變。此步驟程序是類似 於顯示在圖5 (a)到5 (h)的步驟程序,故相同的參考數 字被用於表示相同的基本元件。 步驟程序是相同的,除了顯示於圖6(b)的步骤。其 不是以一個測試探針1〇8機械地擊穿蓋氧化物,而係使
、之. 本紙張尺度適用中國國家標準(CNS ) M規格(210x297公釐) (請先閲讀背面之注意事項再填寫本頁)
經濟部中央標準局員工消費合作社印製 319907 A7 ______B7 五、發明説明(10) 用一個化學蝕刻以輔助擊穿經過蓋氧化物。如此探針是 首先部份沉浸於一個蝕刻劑120,然後被按壓通過蓋氧 化物106以接觸傳導性墊片1〇4。另一個選擇是,可使蝕 刻劑流動通過或沿著探針,或否則可以由握持探針尖端 的構造而予以沈積。 所以一個新的低成本的處理步驟程序已被呈現以用 於一個積體電路裝置的電氣測試與用於以好的冗餘的電 路替換有缺陷的電路。一些程序的改變同時也被呈現。 於此揭露的處理程序及其它明顯變化是被附加的申請專 利範圍所涵蓋。
-12 - 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁)

Claims (1)

  1. 319907 ABCD 六、申請專利範圍 ,-| _ ! i •.… ... · ; .. 專利申請案第85104920號 ROC Patent Appln. No.85104920 修正之申請專利範圍中文本一附件一 Amended Claims in Chinese — Enel· I 痕國86年6月2li日送呈) (Submitted on June i\J_ , 1997) 經濟部中央標準局員工消費合作社印裝 j. 一種用於製造半導體裝置的方法,此方法包含步驟: A. 形成熔絲於一個第一個金屬製層中,該熔絲被一 個在一個半導體基片上的絶緣子包園; B. 形成結合片於一個形成在該絶緣子上的第二個金 屬製層中; ' C. 沈積一個蓋氧化物層在該結合片與絶緣子上; D. 燒結裝置; E. 内蝕刻(etch back)整個蓋氧化物層,除了留在結 合片上的侧牆氧化物; F. 經由該結合片實行一個電氣測試; G. 以一個雷射光束調整至少熔絲的一個部份;以及 H. 沈積一個氮化矽層在該結合片與絶緣子上。 2.如申請專利範圍第1項之製造半導體裝置的方法,更 進一步地包含步驟: 沈積一個圖像敷層在該氮化矽層上; 將圖像敷層樣式化以暴露該結合片; 蝕刻該圖像敷層與氮化矽層以暴露該結合片;及 -13 - (?!先閱讀背面之注意事項再填寫本頁) 、V5 f ! 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 97-9Ti.872a-H A8 B8 C8 —------- -----D8_ t請專利範圍 ~ ~~' --- 將結合線附接至該暴露的結合片。 3.—種用於製造半導體裝置的方法,此方法包含步骤· A·形_絲於—個第—個金屬製層中,娜絲被一 個在一個半導體基片上的绝緣子包圍; B. 形成結合片於—個形成在該絶緣子上的第二個金 屬製層中; C. 燒結裝置,而無需蓋氧化物; 0.經由結合片實行一個電氣測試; E. 以一個雷射光束調整至少熔絲的一個部份;以及 F. 沈積一個電介質層在該結合片與絶緣子上。 如申請專利範圍第3項之製造半導體裝置的方法,更 進一步地包含步骤: 沈積一個圖像敷層在該氮化矽層上; 將圖像敷層樣式化以暴露該結合片; 蚀刻該圖像敷層與氮化矽層以暴露該結合片;及 將結合線附接至該暴露的結合片。 5.—種用於製造半導體裝置的方法,此方法包含步驟: A·形成金屬製熔絲與結合片在一個絶緣子上; B. 沈積一個蓋氧化物層在該熔絲與結合片上; C. 燒結裝置; D. 機械地強迫電氣探針經過蓋氧化物以接觸個别的 結合片; 丨蛄.Γ -14 - ;. 本紙張尺度逋用中國國家椟準(CNS ) A4规格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印裂 319907 A8 Βδ §__ 六、申請專利範圍 Ε.經由該結合片實行一個電氣測試; F. 以一個雷射光束調整至少熔絲的一個部份;以及 G. 沈積一個氮化矽層在該結合片,熔絲,與蓋氧化 物上。 d如申請專利範圍第5項之製造半導體裝置的方法,更 進一步地包含步驟: 沈積一個圖像敷層在該氮化矽層上; 將圖像敷層樣式化以暴露該結合片; 蝕刻該圖像敷層與氮化矽層以暴露該結合片;及 將結合線附接至該暴露的結合片。 7.—種用於製造半導體裝置的方法,此方法包含步驟: A. 形成金屬製熔絲與結合片在一個絶緣子上; B. 沈積一個蓋氧化物層在該熔絲和結合片上; C. 燒結裝置; D. 蝕刻輔助強迫電氣探針經過蓋氧化物以接觸個别 的結合片; E. 經由該結合片實行一個電氣測試; F. 以一個雷射光束調整至少熔絲的一個部份;以及 G. 沈積一個氮化矽層在該結合片,熔絲,與蓋氧化 物上。 S.如申請專利範園第7項之製造半導體裝置的方法,更 進一步地包含步驟:
    本紙張尺度適用中國國家標準(CNS ) A4現格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 經濟部中央標準局員工消費合作社印裝 避 申請專利範圍 沈積一個圖像敷層在該氮化矽層上; 將圖像敷層樣式北以暴露該結合片; 蚀刻該圖像敷層與氮化石夕層^露該結合片;及 將結合線附接至該暴露的結合片。 认如申請專3項之製造半導體裝置的方法,其 中該沈積-個電介質層的步壞包含沈積一個氮化石夕屠 〇 见-種驗製造半導體裝置方法,此方法包含步踩: A. 形成熔絲於一個非最後金屬製層之金屬層中,該 炼絲被一個在一個半導體基片上的絶緣子包園; B. 形成結合片於一個形成在該絶緣子上的一個最後 金屬製層中; C. 沈積一個蓋氧化物層在該結合片與絶緣子上; D. 燒結裝置; E. 内蚀刻整個蓋氧化物層,除了留在結合片上的侧 牆氧化物; F. 經由該結合片實行一個電氣測試; G. 以一個雷射先束調整至少熔絲的一個部份;以及 H. 沈積一個鈍化層在該結合片與絶緣子上。 让一種用於製造半導體裝置的方法,此方法包含步驟: Α.形成熔絲於一個金屬製層中,該熔絲被一個在一 個半導體基片上的絶緣子包園; 16 本紙張尺度速用中國國家棣率(CNS ) A4規格(21〇)<297公漦) ___ _ I if f------,1T------------------- (請先閱讀背面之注意事項再填寫本頁) __ 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 B. 形成結合片於一形成在該絶緣子上的另外金屬製 層中; C. 沈積一個蓋絶緣子在該結合片與絶緣子上; D. 燒結裝置; E. 内蝕刻整個蓋绝緣層; F. 經由該結合片實行一個電氣測試; G. 以雷射光束調整至少熔絲的一個部份;以及 H. 沈積一個保護的電介質在該結合片與絶緣子上。 12.—種用於製造半導體裝置的方法,此方法包含步驟: A. 形成熔絲於一個中間的金屬製層中,該熔絲被一 個在一個半導體基片上的絶緣子包園; B. 形成結合片於一個後來形成在該絶緣子上的金屬 製層中; C. 沈積一個蓋氧化物層在該結合片與絶緣子上; D. 燒結裝置; E. 内蝕刻整個蓋氧化物層,除了留在結合片上的側 牆氧化物; F. 經由該結合片實行一個電氣測試; G. 以一個雷射光束調整至少熔絲的一個部份;以及 H. 沈積一個鈍化層在該結合片與絶緣子上。 -17 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂
TW085104920A 1995-03-30 1996-04-25 TW319907B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/413,291 US5641701A (en) 1995-03-30 1995-03-30 Method for fabricating a semiconductor device with laser programable fuses

Publications (1)

Publication Number Publication Date
TW319907B true TW319907B (zh) 1997-11-11

Family

ID=23636671

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085104920A TW319907B (zh) 1995-03-30 1996-04-25

Country Status (5)

Country Link
US (1) US5641701A (zh)
EP (1) EP0735576A3 (zh)
JP (1) JPH08274180A (zh)
KR (1) KR100384964B1 (zh)
TW (1) TW319907B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163867A (ja) * 1996-11-29 1998-06-19 Ricoh Co Ltd クロックジェネレータおよび製造方法
KR100241061B1 (ko) * 1997-07-26 2000-02-01 윤종용 반도체장치의퓨즈제조방법및퓨즈를가진반도체장치
KR100502401B1 (ko) * 1997-09-03 2005-10-06 삼성전자주식회사 광학간섭계의조정용공구
US6017824A (en) * 1998-11-16 2000-01-25 Taiwan Semiconductor Manufacturing Company Passivation etching procedure, using a polysilicon stop layer, for repairing embedded DRAM cells
US6177297B1 (en) * 1999-01-11 2001-01-23 United Microelectronics Corp. Method of forming metallic fuse demanding lower laser power for circuit repair
US6210995B1 (en) 1999-09-09 2001-04-03 International Business Machines Corporation Method for manufacturing fusible links in a semiconductor device
DE10123686C1 (de) * 2001-05-15 2003-03-20 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines Speicherchips und dadurch hergestelltes elektronische Bauelement
US6667195B2 (en) * 2001-08-06 2003-12-23 United Microelectronics Corp. Laser repair operation
KR100449029B1 (ko) * 2002-04-04 2004-09-16 삼성전자주식회사 패드영역에 퓨즈박스를 구비한 반도체 장치 및 그의제조방법
TWI243455B (en) 2002-11-27 2005-11-11 Siliconware Precision Industries Co Ltd Ball grid array semiconductor package
CN113013090B (zh) * 2021-02-07 2022-06-24 长鑫存储技术有限公司 半导体结构的熔断填充方法及半导体结构

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59214239A (ja) * 1983-05-16 1984-12-04 Fujitsu Ltd 半導体装置の製造方法
JPS60176250A (ja) * 1984-02-23 1985-09-10 Toshiba Corp 半導体装置の製造方法
US5252844A (en) * 1988-11-17 1993-10-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a redundant circuit and method of manufacturing thereof
US5025300A (en) * 1989-06-30 1991-06-18 At&T Bell Laboratories Integrated circuits having improved fusible links
US5241212A (en) * 1990-05-01 1993-08-31 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a redundant circuit portion and a manufacturing method of the same
US5326709A (en) * 1991-12-19 1994-07-05 Samsung Electronics Co., Ltd. Wafer testing process of a semiconductor device comprising a redundancy circuit
JPH0737988A (ja) * 1993-07-20 1995-02-07 Hitachi Ltd 半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
JPH08274180A (ja) 1996-10-18
US5641701A (en) 1997-06-24
KR100384964B1 (ko) 2003-08-21
EP0735576A2 (en) 1996-10-02
EP0735576A3 (en) 1999-01-13

Similar Documents

Publication Publication Date Title
US7465653B2 (en) Reliable metal bumps on top of I/O pads after removal of test probe marks
TW319907B (zh)
CN100373569C (zh) 加强焊盘结构及形成加强焊盘结构的方法
US6803302B2 (en) Method for forming a semiconductor device having a mechanically robust pad interface
US4123565A (en) Method of manufacturing semiconductor devices
US7508072B2 (en) Semiconductor device with pad electrode for testing and manufacturing method of the same
TWI267174B (en) Method of eliminating back-end rerouting in ball grid array packaging and apparatus made from same
US7830017B2 (en) Wafer level chip scale package, method of manufacturing the same, and semiconductor chip module including the wafer level chip scale package
EP0540312B1 (en) Bump electrode structure and semiconductor chip having the same
US5474651A (en) Method for filling via holes in a semiconductor layer structure
CN101589467A (zh) 包括电迁移防护膜的半导体装置及其制造方法
EP0735583B1 (en) Process of trimming a fuse in an integrated circuit
US20100221910A1 (en) Method of producing semiconductor device
US5719087A (en) Process for bonding pad protection from damage
JPH07112028B2 (ja) 半導体チップの実装方法
US8247289B2 (en) Capacitor and manufacturing method thereof
JP3064993B2 (ja) 半導体集積回路の製造方法
JP2739842B2 (ja) 半導体装置の製造方法
KR20020001019A (ko) 퓨즈를 갖는 반도체 장치의 제조 방법
TW396530B (en) Method for simplifying masking process to form a raised type fuse structure and fuse window with sidewall protection structure
JP2005136056A (ja) 半導体装置の製造方法およびその検査方法
KR100480590B1 (ko) 프로빙을 위한 패드를 갖는 반도체소자 및 그 제조방법
JPH11265939A (ja) 半導体装置およびその製造方法
JPS63260053A (ja) 半導体装置の製造方法
CN121376905A (zh) 一种mems器件及其封装方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees