TW316342B - - Google Patents

Description

316542 五、發明説明P ) 發明背景 發明領域 本發明通常係關於一數位電子系統， 尤待別係關於客 頻時脈脈衝對此數位電子系統之部分的同步。 相關技.藝描述 複雜之數位電路之性能與正確之作業與經由多師號路 徑傳輸之信號的時序極端有關。例如，即使用—簡單之邏 輯閘以接收多個輸入’如果輸入之到達時間偏誤，則正確 (輸出如果有的話，將僅產生在輸人信號之正確邏輯狀錄 之重要時。如此，數位電路之操作在稱爲一"周期時間"： 期間定期地重新計時。 周期時間財由-產生；r、同減之時脈㈣以使信號傳 輸並由設定時間之系統時脈所決定，所以，當多種數位電 路被允許反應時，所有信號係在一預定之邏輯狀態。因而 ，由於周期時間必須在系統中調節所有傳輸延遲及其他信 號衰減與設定時間，故時脈周期必須經常於其中調節最大 t延遲。如此，最大延遲元素之周期時間強制其延遲於整 個系統上並限制了整個系統之作業速度。 雜訊與信號傳輸延遲藉由設計系統主振盪器依據所要之 系統速度在同步分布允許下，以最低頻率執行而最小。因 此，局部高速時脈必須從一系統同步裝置，以—最小頻率 或依系統同步所需正確性而定之最大期間接收一同步信號 °爲了保持系統同步的正確性，同步信號之最小頻率必須 隨著増加中之局部、高速時脈率而增加。 ϋ— I —SI _ I裝 訂^線*""^— •(請先閱讀背面之注意事寫本頁) 經濟部中央梯準局男工消費合作社印裝 S16S42 A7 --- B7 經濟部中央樣準局貝工消费合作社印裝 五、發明説明（2 ) 近來，時脈放大電路已被加至微處理器以産生外部"系統. "時脈速度數倍之内部時脈信號。這樣的内部時脈信號使 微處理器以非常高之内部速度作業，即使系統匯流排及系 統時脈正以一較慢之速度執行。如果微處理器必須以其内 部時脈之速度與一或更多之裝置通信（如週邊、輸入/輸出 醒流排、儲存裝置等），則第二裝置必須產生、或接收較高 之速度時脈以便以該速度通信。 然而，當二或更多之裝置以脈波之分數（非整數）倍放大 的速度（如1.5χ，2·5χ，3.5x等等）作業，有一問題即存在 ’因爲除非分數倍放大之脈波信號與其他装置同步，否則 他們無法適當地通信。因此’除非該等裝置被正確地鎖相 ，否則他們無法有效地通信》 爲了使要通彳&之裝置的内部脈波信號同步，稱爲"介穩性 "之問題必須克服。換句話説，通信僅在邏輯信號已穩定後 才能有效地發生。因爲同步定時對於電路之關係與通信很 重要，故對於適當的通信，介穩性乃是基本的。換句話説 ，通信裝置中之輸出驅動器能花有限的時間以從一零改變 至一一，並且當資料級已穩定時，閂鎖電路或暫存器必須 知悉，如此始可取得正確的資料。因此，不同相時脈的問 題衝擊了當多種電路正等待邏輯信號之同步時所發生之延 遲。此延遲時間是不想要的且除去或減少之乃本發明長久 以來認爲必要的。 對於不同相時脈之問題的一解決方案包含一發生分數的 放大時脈信號至"副”裝置的"主，，裝置。這確保所有副裝 -5- - *1 * * . ·(請先W讀背面之注意事項^ n I ϋ 』寫本頁) 訂 線 本紙張尺度適用中國國家樣率（CNS ) A4規格（210X297公釐） A7 B7 經濟部中央揉準局負工消費合作社印11 3^6S42 五、發明説明（3 ) 置將與主装置保持同相。然而，當一裝置作爲一主裝置 並產生一較高速之時脈要傳送至副裝置時，由於信號分 布與帶寬問題，傳送及接收產生之時脈信號會造成延遲 。這些延遲又衝擊了性能參數，如介面信號之建立及保 持次數。 當每一副裝置產生其自己之内部時脈時，與主/副關 係相關之延遲被去除。然而，當每一裝置產生其自己之 分數的放大時脈信號時，無法保證時脈信號將與其他邏 輯信號保持同相。 特別地，不同相時脈的巧題説明如下。如果内部時腺 速度爲'•系統"時脈之整數倍（即lx，2x，3X等等），每— 裝置將產生一與其他内部時脈信號同步的相等内部時脈 信號。然而，如果内部時脈速度爲，，系統"時脈一分數（ 非整數）倍（如1.5χ，2·5Χ，3.5x等），一裝置之内部時脈可 成先全（180 )與其他裝置之内部時脈不同相。 不同相時脈之問題更説明於圖式中。現在參看圖i，所示 爲一系統時脈信號l〇("CLK")的範例波形。 此信號起始時在一 •，低"信號位階（即”〇，，），且在t〇時即至 高"信號位準（即"1")。在t0及tl的中間點，系統時脈 信號回至低信號位準。在tl，系統時脈藉回到-高信號位 準而重複此周期。此周期在每一時間單元中被連續重複著 〇 ，圖1出示-裝置A之内部時脈信號的波形，其表示爲信 號CLK A (11)。圖！出示一裝置B之内部時脈的波形，，其

Α7 Β7 經濟部中央橾準扃貝工消费合作社印装 五、發明説明（4 ) 表示爲仏號CLK B(12)。圖1亦出示一装置c之内部時脈的 波形，其表示爲信號CLK C (13)。内部裝置α、Β、及C之 每一個，基於系統時脈信號而產生其自己之内部時脈信號 。在此例中，每一内部時脈信號爲系統時脈信號之非整數 倍（即 1.5χ)。 時脈信號CLKA及CLKC本質上是同步的。 裝置Β之内部時脈信號12也是以系統時脈信號的丨5χ執 行，但是不像CLKA及CLKC，每當CLKA及CLKC從一 低狀態改變至一高狀態，CLK即表現相反的作用。因而， 内部CLKB與内部CLKA及内部CLKC完全不同相，或是 180°地不同相。 如上所解釋，既然CLKB與CLKA及CLKC不同相，則 裝置間的通信如果不是不可能，就是會無效率。本發明藉 由使由各別裝置所產生之分數倍脈波信號同步而解決不同 相的問題。 發明概述 因此，本發明之一目的爲提供上述習知裝置對於不同相 時脈問題之一解決方案。 另一目的爲引用一將多個裝置之内部時脈信號同步之同 步信號以解決上述問題，其中，爲系統時脈之分數倍的内 部時脈被置爲同相。 本發明之又一目的爲提供一甩以使多種裝置之内部時脈 信號同步之系統與方法β該等裝置係將一系統時脈信號放 大一分數倍之量。本發明結合一同步信號以保持所有分數 本紙張尺度適用中國國家揉準（CNS ) Α4規格（210χ297公釐） 二請先《讀背面之注 蜞寫本頁} -裳. 線 經濟部中央樣準局負工消费合作社印装 316342 五、發明説明（5 ) 倍放大之個別時脈信號同相並在一放大之頻率。 特別地’在本發明之第一觀點而言，包括—用以放大一 系統時脈信號之電路的裝置被提供。此裝置包括—用以傳 輸系統時脈"is號之系.統時脈醒流排，一連結至系統匯流排 ，用以產生一同步信號之主裝置，及多個從主裝置被連結 至系統匯流排與同步信號之副裝置β多個副裝置中之每一 個包括一裝置匯流排，此裝置匯流排被連結至一時脈樹狀 分布電路與一回授分頻電路。 藉由利用一"主裝置"，產生之同步信號散布至其他"次" 裝置，同步信號如同時脈信號變成活躍般地迅速可得。這 使相鎖環裝置可立即開始"鎖定"（locking_in)在正確的内部 時脈相位》 這種同步化體系也允許一整個時脈放大系統（如一"主，裝 置與一或多個"副"裝置）被加至一現有之匯流排，而不需任 何改變（即同步化匯流排周期，額外信號等等）。這些特性 在一些逆相谷性"（backward compatibility)並不允許任何 改變的案例中乃是需要的，並且對於其中有一同步之特別 匯流排周期爲不可實行之"隨插隨用"（plugandplay)的應 用中乃是有用的。 因而’：根據本發明，一同步訊被引用，其同步多個裝置 之内部時脈信號，其中，爲系統時脈之分數倍放大的内部 時脈被置爲同相。而此具發明性之結構及方法將多種裝置 之^數倍放大的内部時脈信號同步，且更特別地，使用同 步仁號及一相鎖環以保持所有分數倍放大之各別時脈信 ----ΙΊΊΊΙ- — — 裝------訂----->|線 •(請先«讀背面之注意事項Θ棋寫本I )

經濟部中央樣準局貝工消費合作社印装 9- A7 __B7 五、發明説明（6 ) 同相並在一固定頻率。 圖式簡述 從以下本發明較佳具趙實施例之詳細描述並參考圖式， 前述及其他目的、觀點及優點將更被了解，其中圖1描述 一範例的系統中，一系統時脈信號及加速之内部時脈信號 的範例波形。 圖2描述根據本發明之一系統時脈信號，一 i 5χ放大的内 部時脈信號及一同步信號之範例波形。 圖3爲根據包括有一主時脈同步信號產生器，副裝置，一 系統時脈匯流排及一分數倍放大匯流排之本發明的系統之 方塊囷》 圖4爲與根據本發明之系統一同使用之相鎖環（pLL)電路 之方塊囷。 圖5爲根據本發明之一包括有一pll及一回授分頻器之一 時脈結構的方塊圖。 囷6爲根據本發明之包括有一系統時脈信號、一同步信號 、兩内部信號、一回授時脈信號及一分割之時脈信號之 P L L相位/頻率偵測器之範例波形的時序圖。 圖7爲根據本發明之與一微處理器及一第2級快捷記憶體 通信之一未放大匯流排及分數倍放大匯流排之方塊圖。 圖8類似圖7，展示一分隔之除以二的電路。 本發明較佳具體實施例之詳細描述 本發明係一利用由一主單元產生而經由一同步信號匯流 排傳送之同步信號的系統。同步信號由各別副裝置所使用 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇χ297公釐 ----—·1Γ---裝-----·一訂 ------「線 .(請先时讀背面之注意事nC填寫本頁) A7 B7 M濟部中央樣準局貝工消費合作社印裝 五、發明説明（7 ) 以產生與其他分數倍放大之時脈信號同相且同步之分數倍 放大的時脈信號》 如圖3所示及以下更詳細之討論，本發明乃優於習知系統 ，因爲本發明去除延遲，且不會與通信線路或匯流排相干 擾。特別地，如發明背景中所討論的，一些先前技藝之系 統直接地分布一高速時脈信號，其乃加入提供所有以分數 倍放大之時脈速度通信的裝置額外時脈信號所要之裝備。 而其他先前技藝之解決方案乃引進一特別之匯流排周期作 業作爲一裝置以建立在以分數倍放大之時脈速度通信的裝 置之中内部產生之放大時脈信號之同步。 相反地，本發明允許在任何時候，所有時脈信號間可建 立同步而沒有任何在通信匯流排上控制之中斷或需要以在 通信匯流排上建立控制。因此，本發明乃可應用在當卡被 瞬間（on the fly)插入的情形。甚者，由於本發明，當一新 裝置安裝或連結時’並不需要重新啓動（reboot)或執行_ 特殊之匯流排周期’而在先前技藝系統中這是需要的。 當本發明在以下描述有關於晶片對晶片（chip-to-chip)通 信時，有是相同可應用於卡對母板（card-to-motherboard)之 通信》這乃特別是事實’其中具有將卡"瞬間，，（on the fly) 插入一母板中而不需重新啓動或實施一特別之起始周期之 能力乃是特別方便的。甚者，根據本發明，此同步體系如 以下所述，將相異之時脈信號同步將比先前技藝系統系統 更快速。 特別地，圖3爲一示出本發明之一較佳具體實施例的方塊 -10- K張尺度適用中蘇標準(CNS)A娜了 210><297拓~ -- •(請先背面之注意事me填寫本頁) -裝. -訂 -線彳·

經濟部中央梂準局貝工消費合作社印装 圖，其中，一第一裝置3 0作爲一"主裝置"，且第二及第三 裝置3 1及3 2分別作爲對"主裝置"之"副裝置"β 王裝置30產生利用一爲習於此業界之人士所熟知之分頻 電路的SYNC信號2 0。副裝置3 1、3 2從裝置3 〇接收SYNC 信號2 0以將他們分別之内部時脈同步。特別地，圖3示出 一 SYNC匯流排33，其承載SYNC信號20至裝置31、裝置 32及其他連結至SYNC匯流排33之副裝置（未示出）。 如圖3所示，每一副裝置與匯流排3 5互相通信以傳送資 料並實施其他有關於副裝置之初級執行功能的作業。匯流 排3 5以與CLK信號1 〇相同之速度通信。在範例之具禮實施 例中，匯流排3 5之較佳速度爲66 ΜΗΖ »然而，任何速度 均可依據設計者之需要及系統架構而使用。 每一副裝置亦可與分數倍放大匯流排36互相通信》分數 倍放大匯流排以CLK信號10之某特定整數或非整數倍作業 。例如，分數倍放大匯流排可以CLK信號10之1.5 X，2.5χ ’或3·5χ之速度作業。此特定之具體實施例所有關之情況 ，其中分數倍放大匯流排36正以CLK信號10之一半整數倍 (如1.5χ，2.5χ，3.5χ，等等）之信號頻率作業，但是本發 明包括其他分數倍。因此，每一副裝置可與以不同頻率作 業之1 X匯流排及分數倍放大匯流排通信。 爲了允許裝置3 1、3 2與1 X匯流排3 5通信》CLK信號1 〇 被從CLK匯流排34輸入至該等裝置。既然CLK信號1〇及1?( 匯流排3 5以相同頻率作業並同相，同步即不再需要》 爲了讓裝置31及3 2與分數倍放大匯流排3 6通信，CLK信 -11 - 本紙張尺度通用中國国家標準（CNS ) Α4規格（210Χ297公釐） .( 請先晔讀背面之注$項填寫本頁) .裝. 訂 Γ 線 A7 B7 經濟部中央樣準局舅工消费合作社印製 五、發明説明（9 ) 號1 0必須被放大一預定之量β在此範例之具體實施例中， CLK信號10被放大一半整數之量（ι.5χ，2·5χ，3·5χ等）。 如上所討論，内部之分數倍放大裝置之時脈信號可與匯流 排或其他裝置不同相ί» 爲確保所有内部之分數倍放大裝置與其他裝置作業同相 ，SYNC信號20被用以與CLK信號10連接，以針對CLK 10 信號建立内部分數倍放大時脈之相位關係。此功能在以下 較詳細地解釋。 圖2描述一同步信號2〇("SYNC")。對於使用半整數時腺 放大之體系（如1·5χ)，SYNC信號爲CLK信號除以2。對於 其他分數倍時脈放大之體系，SYNC信號爲輸入時脈之除 以其他數，爲一般習於此技藝人士在本案之理解範圍内所 熟知。 在此描述之例子爲1.5x之時腺放大系統。 在範例之系統中，SYNC信號20在t0時爲，，高"（即"1")， 且CLK信號1〇從一"低"位準上升至一"高，，位準。緊在cLK 信號10在t〇a從一高位準至一低位準，SYNC信號20從高 位準至一低位準（即，，〇 ")。 SYNC信號20維持低位準直到緊在tla之後。在113， CLK信號10從一高信號轉變至一低信號。緊在cLk信號1〇 轉變至一低信號之後，SYNC信號2 0從一低信號轉變回一 高信號。 同步信號2 0在系統時脈信號下降之後作了一次轉變， 所以SYNC信號對每一其他高系統時脈信號爲高。以這樣

(請II意事^ —裝-- %寫本頁)

，1T 線 3 6342五、發明説明（10 ) A7 B7 Μ濟部中央梂準局MB：工消費合作社印装 的万式，SYNC信號對每—其他正CLK脈衝作爲一啓動。 提供SYNC信號20允許一特定之通信協定（例如：關 在CLK信號10及分數倍放大之内部裝置時脈信號2“，，内部 C L K ")之間建立。 本例中通信協定之建立如下。在CLK信號10(即當CLK信 號ίο正從-低信號至-高信號）之上升邊緣，SYNC2〇爲高 準位’内部CLK21亦必須上升。如果内部咖21在此點正 下降，則其爲不同相且必須藉由移位18〇。以更正而成同相 。相反地，在CLK信號1〇之上升邊緣，SYNC信號2〇爲低 位準，則内部CLK 21必定在下降。如果内部cLK 2丨在此點 正上升，則其爲不同相且必須由移位18〇β而更正致成同相 〇 如此，SYNC信號2 0係用以建立一專有之通信協定以決 疋多種内部裝置之每一個的所有内部CLK 2〗信號係同步（ 如，與每一其他爲同相）内部裝置之每一個的這樣之同步允 許裝置間之通信達高效率，亦增加整個系統之處理速度。 相鎖環（PLLs)常被用來使時脈信號同步。基本上，一相 鎖環乃一裝置被用以控制一局部振盪器之頻率，因而其頻 率將跟隨另一信號之頻率中之變化。 一相鎖環允許"鎖定"（"locking on")至一靠近振盪器之信 號或其諧振或次諧振’此係依P U之結構而定》因此， PLLs有點半調諧，對於噪音之免疫特別佳且被用來回復一 同步信號。 一 PLL·基本上包括一可變之頻率振盪器（如，典型之 -13- 冬紙張从朝中SU家揉準（CNS) A4^ (21QX297公着） — ιίί.Ί--裝-- !ί 棋寫本ί 訂 τ 線 經濟部中央標準局貝工消費合作社印製 A7 ----------B7_五、發明説明（11 ) " ---- VCO)及-相位偵測器。此相位偵測器從振逢器接收 入信號及一輸出信號。 回授信號或輸入信號可以分頻係依pLL振逢器是否操作 輸入信號之複合（如：諧振）或次複合（如：次諧振）。 相位偵測器比較輸入信號之相位及回授信號，並產生一 信號（如：電壓），此信號具有對應於在其間所偵測到之相 位誤差之振幅，以控制可變頻率振盪器之振盪頻率。相差 偵測器之輸出可由一低通濾波器有利地濾波以使錯誤之信 號平滑並因此使v C 0之作業穩定。 圖4展不一用於本發明之放大時脈產生器4〇的方塊圖3 先前技藝PLL已被修正以包括用於本發明之時脈同步的有 關元件。如圖4所示，放大時脈產生器電路4〇包括一相位 /頻率债測||·41及一振堡器42以輸出一内部放大時脈信號 55。此放大之時脈信號55被用以在放大clk匯流排36上 通信。 相位/頻率偵測器41爲一熟習之硬體元件，在此案中， 用以比較兩信號之上升邊緣（如：一外部參考時脈信號j 〇 及一晶片上之時脈信號5 1 )，並用以產生控制信號，此信 號然後將增加或減少振盪器之速度直至兩輸入之頻率及相 位相等。 在圖4中，如上所述，一第一 AND電路43從CLK匯流排 3 4接收CLK信號10，並從SYNC匯流排33接收SYNC信號 20 ° AND電路43根據以上所建立之作業或"通信協定”而作業 -14 - 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐） ,(锖先》讀背面之注f 填寫本貫) -裝· 訂 Γ 經濟部中央揉準局貝工消费合作社印装 A7 ___ B7 _ 五、發明説明（12 ) 。在此通信協定中，AND電路43偵測了具有高位準（即 "1")之SYNC信號2 0及具有從一低位準（，，〇，，）信號至—高位 準（"1 ··)信號之上升邊緣的CLK 10信號之諸情況^當這二 情況均出現，AND電路43輸出一信號45至相位/頻率债 測器41。此作業圖示於圖6中並於以下詳細討論。 一第一 AND電路44實施一相似之功能，並接收一内部時 脈回授"FBKCLK"信號51，如以下所討論，此信號爲時脈 樹狀分布電路56之一代表輸出。AND電路44亦接收一分 割時脈信號52"DIVCLK"，此信號亦如以下所討論，爲已 被一預定數所除之内部放大，脈信號54。信號54根據建立 之相乘因數而被除。 AND電路44依以上所建立之相同的通信協定，並偵測高 位準（即"1")之DIVCLK信號52及具有上升邊緣（即從一低 ("〇")信號至一高（"1")信號）之上升邊緣的FBKCLK 51之 諸狀況。當這二狀況均存在時，AND電路44輸出一信號 4 6至相位/頻率偵測器4 1。此作業亦囷示於圖6中並討論 於下。 更正之輸出電壓信號4 7的極性係由那一輸出信號（信號 45對信號46)先上升而決定’更正之輸出電壓信號47之大 小係由兩上升邊緣之間消逝之時間量而決定。 相位/頻率偵測器比較信號4 5及4 6之上升邊緣以決定振 盪器42之頻率是否需要增加或減少。如果信號45的上升邊 緣發生在信號4 6的上升邊緣之前，則相位/頻率债測器將 產生一控制信號47，此信號會造成振盪器頻率上的増加。 ___ -15-_ 本紙張尺度適用中Sil家料（CNS > A·· ( 210X297公釐) ' ~—- -----Ί,ι.1^—----裝------訂-----線 f f 二請先聞讀背面之注意事f填寫本頁) 316342 A7 B7 五、發明説明（ 經濟部中央揉準局男工消费合作社印«.

相同地，如果信號45之上升邊緣發生在信號46之上升邊 緣之前，則相位/頻率偵測器將產生一控制信號47，此信 號會造成振堡器在頻率上的減少。 L號4 5及4 6之間的時序關係相同於信號CLK丨〇及 FBKCLK 51之間的時序關係，由於兩者均延遲一 AND閘延 遲。藉由比較當SYNC信號20爲高位準時之時期與當CLK 仏號10爲高位準時之時期，_CLK信號之上升邊.緣被相位 /頻率偵測器所選用。對於i 5 χ時脈放大，DIVclk信號 包封每一第三上升之FBKCLK信號。 相同地’藉由比較當DIVCLK信號52爲高位準時之時期 與當FBKCLK信號5 1爲高位準時之時期，一FBkclK信號 之上升邊緣被相位/頻率偵測器所選用。對於丨5χ之時脈 放大’ DIVCLK包封每一第三上升之FBKCLK信號。 再看囷5 ’放大時脈產生器電路40如上所示，具有來自 CLK匯流排34及囷3之SYNC匯流排33的輸入。圖5詳細描 述一回授分頻器53及輸出之内部放大時脈信號55。 放大時脈產生器電路40之輸出信號55經由時脈樹狀分布 電路56橫跨晶片而分布。較佳地，時脈樹狀分布電路56包 括多個分頻電路，其扇出與階數被設計以適合無論什麼裝 置實施於一特定應用中之要求。一代表之回授點54被選擇 以用於"回授"信號，以被放大時脈產生器電路4〇所使用於 相位校準（及頻率控制）。 回授分頻器電路53爲時脈放大體系之一部分，且較佳地 包括作爲計數器以允許多個可程式分割因數之鎖問電路。 -16- ----—Ί,ΊΊ ---- 裝------訂-----「線—---. (請先聞讀背面之注意事eC填寫本頁) ·—i - an I I- I · 本紙張尺度適用中國國家揉準（CNS ) A4说格（210X297公釐） A7 B7 五、發明説明（Μ ) 圏6描述針對示於圖4之電路而討論之通信協定，且特別

經濟部中央梂準局貝工消費合作社印製 316342 A7 _____B7_____ 五、發明説明（15 ) 五之作業。則結果會是一 2·5χ時脈放大。 放大因數爲同步信號之頻率及被分割之回授信號之頻率 的函數。特定地，放大因數爲分數，其中分子爲回授分頻 器中之分割因數，且分母爲針對系統時脈信號之同步信號 的分割因數。 如果SYNC信號被設定連續地高位準，然後信號45將正 確地追kCLK·輸入，如此表示輸入CLK除以1。相同地， 如果DIVCLK信號保持高位準，然後信號4 6將正確地追踪 FBKCLK信號，如此表示FBKCLK信號除以1。由於S YNC 信號保持高位準，整數時脈放大（lx，2x，3x等等）爲正 的0 在以上之例子中，分子爲3(如在回授環中的分割因數， Μ 且分予爲2 (如：系統時脈信號被分割以產生同步信號）。 因此，3除以2得到一系統時脈信號之1.5放大。 圖7描述本發明之一較佳系統具趙實施例。一微處理器 70及2階快捷記憶體73以時脈匯流排34上之CLK信號而連 結至一共用lx匯流排35。在此具體實施例中，此匯流排以 6ό MHZ作業’且可連結至使用一標準之英代爾通信協定於 此匯流排上之其他裝置。 爲了改良性能，在共用匯流排35上通信之裝置具有内部 時脈電路以放大外部時脈信號1 0至一 1〇〇 MHZ之較高的内 部1.5x速度》此允許内部電路以一更高之速度而作業。 P L L電路對於這樣的目的乃是理想的。圖4描缯與a n D問 接合而使用而實施放大時脈產生器40之PLL元件，此產生 ___-18-__ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） "--- 二請先K讀背面之注^'多彳填寫本頁) κί •裝· 訂 τ 線· A7 B7 經濟部中央樣準局貝工消费合作社印裝 五、發明説明（16 ) 器爲圖7中之元件71及74。來自產生器71及74之放大時脈 輸出分別由時脈線77及78橫過微處理器及2階快捷記憶體 而分布》時脈線亦分布放大時脈信號至他們各別之I/O方 塊75及76以便允許較高速之通信於較高速，1〇〇 MHZ， 1.5x之分數倍放大匯流排36上。 爲了微處理器70在匯流排3 6上以一 1·5χ之時脈放大率與 2階快捷記憶體73通信，兩裝置之内部時脈需要彼此同步 以使通信有效。在此具體實施例中，微處理器被選擇爲一" 主"裝置，並包括除以二之電路72以產生一同步信號20， 此信號内部地傳送至微處理，所有之放大時脈產生器71， 以及内部地經由同步線3 0至快捷記憶體裝置之放大時脈產 生器74。放大時脈產生器71及74使用以相同方式使用外 部時脈信號10及同步信號20，所以所得之内部產生之放大 信號在頻率及相位上相等。微處理器及2階快捷記憶體互 相同相而以他們内部之高速時脈作業，且，因此，他們之 間在匯流排3 6上能發生以較快速之分數倍放大時脈速度的 可靠之通信。 圖8描述另一相似於圖7之具體實施例，包括作爲一外部 電路至裝置80及83之除以二的電路82。因此，在示於圖8 中之具體實施例中，沒有"主"裝置。特定地，囷8描述一 供應未放大之時脈信號至裝置80及83之lx外部時脈匯流 排35。如上所述，每一裝置80及83包括一放大時脈產生 器電路81及84，該等產生器電路以同步信號33及時脈信 號34爲基礎而將時脈信號放大並使之同步。放大之時脈信 -19 - 讀先聞讀背面之注意事填寫本X) 訂 Γ 線！ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 B7 五、發明説明（17 號87及88被供應至I/O方塊85及86,該等方塊然後可在 較高之速度匯流排上通信。 總之，在本發明中，藉由使用一"主"產生之同步信號傳 送給其他”副，，裝置，一旦CLK信號變得有活動性，同步信 號即可得。這允許相鎖環裝置立即開始鎖定在正確之内部 時脈相位。這種同步化體系亦允許一整個時脈放大系統（ 如.一 ’’王"附帶一或多個"副"裝置）加至一既存之匯流排 而不需有任何改變（即同步化匯流排周期、額外信號等等） 。這些特性在"逆相容"不允許任何改變時是需要的，且對 於一"即插即用”之應用，而其中一特殊之用於同步的醒流 排周期不可用時亦是有用的。 當以上之具體實施例已以附圖之特定結構描述後，會爲 —般習於此技藝之人士 了解本案之内容範圍。本發明可應 用任何組以分數倍放大因素實施内部時脈放大且需要以放 大速度互相通信之時脈裝置。 因此，當本發明已以一單一較佳具鱧實施例之各角度描 述，習於此技藝之人士將認知本發明可在申請專利範圍之 精神及範圍内修改而實行。 -(請先»讀背面之注項-r>填寫本頁) 裝 訂

T 經濟部中央揉準局貝工消費合作社印裝 -20 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）

Claims (1)

1. 〇ί6342 A8 B8 C8 D8 、申請專利範圍 經濟部中央標準局負工消费合作社印装 本發明既已描述，而我們所請求爲新穎並想要獲得專利證 書者如下： ’ 種用以同步一放大系統時脈信號之電路，包含·· 裝置’用以產生一系統時脈信號； 一第一裝置，操作地連结至該產生裝置，用以接收該 系統時脈信號，並用以產生一同步信號；及 \ 至少一第二裝置，操作地連結至該產生裝置及該第一 裝置’吊以接收該系統時脈信號及該同步信號，每一該 至少一第二裝置包括一放大時脈產生器電路。 2.根據申請專利範圍第丨項之電路，其中該放大時脈產生 器電路包含： 第一及第二邏輯電路； 一相位/頻率偵測器電路，耦合至該第一及第二邏輯 電路之每一個；及 —振盪器電路，用以接收該相位/頻率偵測器電路之 一輸出’該振盪器電路包括用以輸出該放大系統時脈信 號之裝置，該放大系統時脈信號包含該系統時脈信號之 —分數倍放大。 3·根據申請專利範固第2項之電路，更包含： 一時脈樹狀分布電路，操作地連結至該放大時脈產生 器電路，用以輸出—回授時脈信號。 4.根據申請專利範圍第3項之電路，更包含· 一分頻電路，操作地連結至該放大時脈產生器電路， 其中該分頻器電路包括用以分割該回授時脈信號之裝 21 n n J— —Ί Λ1 !in ^ HI •(請先热 讀背面之1Γ 寫本頁) 訂 τ 線 本紙張从賴中國圉家標準（CNS > ( 21〇χ297公f 經濟部中央樣準局貝工消費合作社印11 A8 B8 C8 D8 六、申請專利範固 置及用以輸出一被分割之回授時脈信號至該放大時脈產 生器電路之裝置。 5. 根據申請專利範圍第4項之電路，其中該第一邏輯電路 包括用以比較該系統時脈信號及該同步信號之裝置以及 當該系統時脈信號具有一預定狀態且該同步信號具有該 預定狀態時用以輸出一第一脈衝之裝置，且 該第二邏輯電路包括用以比較該被分割、之回授時脈信 號及該放大系統時脈信號之裝置，以及當該被分割之回 授時脈信號具有該預定狀態且該放大系統時脈信號具有 該預定狀態時用以輸出一第二脈衝之裝置。 6. 根據申請專利範園第5項乏電路，其中該相位/頻率偵 測器電路包括用以比較該第一脈衝及該第二脈衝之裝置 ，與用以控制該振盪器電路之裝置，如此該第一脈衝及 孩第二脈衝基本上係同時被產生，且該放大系統時脈信 號/、該至少一第一裝置之其他裝置的其他放大系統時脈 信號同步。 7. 根據申請專利範圍第2項之電路，其中該第一及第二邏 輯電路之每一個包含有—and電路。 8. 根據申請專利範圍第2項之電路，其中該放大時脈產生 器電路更包含一低通濾波器，操作地連結至該振盪器電 路及該相位/頻率偵測器電路。 9·根據申請專利範園第4項之電路，其.中該分頻器電路更 包含多個鎖問電路，其中該分頻器電路對該回授時脈信 號實施多個分割作業。 .!之IX • __11 n 填寫本頁) 、?τ Γ 線 _._ - 22 - 本紙張认賴fgg家鰣（CNS > M胁（21Q謂公翁 1 申請專利範国 A8 B8 C8 D8 經濟部中央揉準局貝工消費合作社印装 1〇.根據申請專利範圍第1項之電路，纟中該第-裝置更包 含一第二放大時脈產生器電路，此電路包括： 第三及第四邏輯電路； 一第二相位/頻率偵測器電路，耦合至該第三及第四 邏輯電路之每一個；及 一第二振盪器電路，用以接收該第二相位/頻率偵測 器電路之一輸出。 11. 一種用以同步一放大系統時脈信號之電路，包含： 裝置’用以產生一系統時脈信號； 一第一裝置，操作地連结至該產生裝置，用以接收該 系統時脈k號’並用以產生一同步信號；及 至少一第二裝置，操作地連結至該產生裝置及該第— 裝置’用以接收該系統時脈信號及該同步信號，其中每 一該至少一第二裝置包括： 裝置，操作地連結至該產生裝置，用以放大該系統時 脈信號以產生該放大系統時脈信號；及 裝置，以該同步信號爲基礎，用以由該至少一第二裝 置將該放大系統時脈信號與每一該放大系統時脈信號同 步0 12. 根據申請專利範圍第1 1項之電路，其中該第一裝置包括 第二放大裝置’操作地連結至该產生裝置，用以同步 該系統時脈信號以產生該放大系統時脈信號；及 第二同步裝置’以該同步“號爲基礎，用以將該放大 -23 本纸張尺度適用中國國家標準（CNS ) Α4規格（210X297公着） -(請先 f面！C 填寫本頁} .裝 -、1T Γ 0 ί—---- A8 B8 C8 D8 超濟部中央梂準局員工消費合作社印装 申請專利範圍 系統時脈信號與由該至少一第二裝置產生之每一該放大 系統時脈信號同步。 汀根據申請專利範圍第丨丨項之電路，其中該同步裝置包括 一放大時脈產生器電路。 14. 根據申請專利範圍第"項之電路，其中該放大系統時脈 信號包含該放大非整數倍之系統時脈信號。 15. 根據申請專利範圍第11項之電路，更包含一連結至該第 二裝置之時脈樹狀分布電路，其中該放大裝置包括用以 輸出該放大系統時脈信號至該時腺樹狀分布電路之裝置 〇 16. 根據申請專利範圍第15項·之電路，更包含： 一回授時脈信號，由該時脈樹狀分布電路所輸出，及 —分割之回授時脈信號，包含該回授時脈信號之分割 的乘積。 根據申請專利範圍第16項之電路，包含·· 第一及第二邏輯電路； 裝置，耦合至該第一及第二邏輯電路，用以改變該放 大系統時脈信號；及 裝置，耦合至該時脈樹狀分布電路，用以分割該回授 時脈信號並輸出一分割之回授時脈信號。 18·根據申請專利範園第17項之電路，其中該第一邏輯電路 包括用以比較該系統時脈信號與該同步信號之第一比較 裝置， 該第二邏輯電路包括用以比較該回授時脈信號及該分 -24- 本紙張尺度適用中國國家標準（CMS ) A4«L格（210X297公釐） :( 請先»讀背面之注意事項ζ:填寫本頁) •裝. 訂 線 A8 B8 C8 _ D8____ #、申請專利範圍 割之回授時脈信號之第二比較装置，且 該改變裝置包括用以調整該放大系統時脈信號之一頻 率及一相位之裝置，其係以該第一及第二比較裝置爲基 礎。 19. 一種在一產生一系統時脈信號之系統中，將時脈信號同 步之方法，該系統包括第一裝置及操作地連結至該第一 裝置之至少一第二裝置，該至少一第二裝置之每一第二 裝置包括用以產生對應於該系統時脈信號之第一放大系 統時脈信號及對應於該系統時脈信號外之一信號的一第 二放大系統時脈信號之裝置，此方法包含以下步驟： 對每一該第二裝置： 〜 輸入該系統時脈信號及一同步信號； 放大該系統時脈信號以產生裝置放大系統時脈信號 ，此信號包含該第一放大系統時脈信號及該第二放大系 統時脈信號之一； 輸出該裝置放大系統時脈信號至一時脈樹狀分布電 路：及 決定該裝置放大系統時脈信號是否對應該系統時脈 信號；及 對於每一產生該第二放大系統時脈信號之該第二裝置 ，以該決定步驟，調整該裝置放大系統時脈信號，以將 每一裝置放大系統時脈信號與該至少一第二裝置其他裝 置的其他裝置放大系統時脈信號同步。 20. 根據申請專利範圍第19項之方法，其中該決定步驟包含 -25- 本紙逋用中國國家橾準（CNS ) A4胁（210X297公釐） A8 Βδ C8 D8 六、申請專利範圍 以下步驟： 從該時脈樹狀分布電路輸入一回授時脈信號； 分割該回授時脈信號以產生一分割之回授時脈信號； 及 比較該裝置放大時脈信號與該分割之回授時脈信號， 並比較該系統時脈信號與該同步信號。 -( 請先》讀背面之注意事項Cp填寫本頁) .裝. 訂 T 經濟部中央棣準局貝工消費合作社印装 -26- 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X2?7公釐）