TW303520B - - Google Patents

Description

五、發明说明（1 ) A7 B7 經濟部中央標準局員工消費合作社印製 先前申請案參考 本案已於1995年7月7日φ峙羡撕*立， 甲請美國專利，案號爲 08/499,624 〇 發明背景 本發明大抵與場效電晶體有關，尤其是指短通道長度之 場效電晶體具低臨限電壓及增加穿通電阻者。 場效電晶體（FET)元件在低電壓應用上曰益重要包括 個人通訊（如呼叫器、蜂巢式電話等）及個人電腦等應用。 由於這些應用之低電力消耗爲一主要需求，於是FET元件 現已設計成在小於3.5伏的供應電壓下工作。然而一些半 導體元件參數如臨限電壓 '次臨限漏電電流、源極/汲極寄 生電容、及源極對汲極之穿通等一般限制了低電力半導體 元件的性能。 源極對没極之穿通一般在源極與汲極空乏區合併時發生 。當此發生時，閘極區無法控制通道區中的載子，此元件 基本上成爲短路，而被視爲無法控制。一種先前的已知方 法以克服此種問題者爲以通道之植入而增加均勻的通道摻 雜以阻止穿通。但此種方法在低電壓及低電力應用上因喪 失元件性能而不受歡迎。爲求有效的低電力應用，元件的 臨限電壓應在〇. 6伏以下。 另一種方法是維持一較低的通道摻雜濃度，且在源極與 没極兩邊以一種雙向方式安置高摻雜區。這些區域通常稱 爲暈圈或穿通阻止區。此種方法阻止了穿通，同時維持了 低臨限電壓（比方説03伏左右）^但是此種方法缺點爲電容 4 - 本紙張尺度適用中國國家橾隼（CNS > A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) .裝· 訂 λ Λ.: A7 B7 經濟部中央橾準局員工消費合作社印製 五、發明説明（2 ) 較高且驅動能力降低（即跨導降低），因而造成較慢的切換 速度。 因爲各元件參數均作最佳化以供低電力應用，所以當評 量一低電力元件構造時，有兩種觀點必須考慮，第一種看 法牽涉到元件的物理性質，而決定元件的性能並評估所有 元件參數間的交互作用，比方説，在已往技術中所提供的 好幾個方法可用以設定半導體元件的臨限電壓，作爲設定 臨限電壓之方法各有其優點，但亦應根據該技術對所有元 件參數之影響如次臨限漏電、穿通電壓等而作評判。 第二種必須考慮的看法是當評估一低電力元件構造時要 定出所設計元件的可製造性。而且，任何先前已知的設定 臨限電壓的方法在一研究環境下適合製造少數元件，但當 必須在高產量的對成本敏感的生產設備中製造數百萬個元 件時，這些先前已知方法可能並不有效。用以製造低電力/ 低電壓元件的方法必須容忍—些元件參數之正常程序變化 ，如通道長度、通道深度或閘極氧化物厚度等。 方法必料分健全足以承受這些參數的正常變化，並產生 在所需性能條件下工作的元件。 因此’最好能有-種FET元件擁有低而可控制的臨限電 壓’能阻止穿通現象，且表現良好的切換特性。更好是使 用傳統技術產生此種FET元件以簡化其與現有架構之整合 Ο 囷式簡述 圖1爲示出先前已知方法狀臨限電壓之摻雜副面圖； --------{i-------ΐτ------f.v -- (請先閲讀背面之注意事項再填寫本頁)

經濟部中央橾準局貝工消費合作社印製 。乂 520 A7 _________ B7 五、發明説明（3 ) 圖2爲7F出採用本發明其中一實例之元件摻雜剖面囷； 囷3-8爲根據本發明之FET構造在各種不同製造階段之 放大橫剖面囷； 圖9爲根據本發明之FET構造第二實例之放大橫剖面圖 ;以及 圖10爲根據本發明之FET構造第三實例之放大橫剖面囷 〇 圖式詳述 當設計一元件構造及對應的製造程序供低電力應用時，必 須考慮幾個問題。首先有幾個問題與元件性能及各元件參 數之交互作用有關。對於低電力之應用，有幾個參數相當 重要，如臨限電壓、次臨限漏電電流、源極/汲極寄生電容 、及源極對汲極之穿通電壓，這些均得作最佳化以供低電 壓之運作。 當设计低電力電晶體時，另一更重要的必須考慮的問題 疋其可製造性。比方説，有許多先前已知方法以設定F e τ 的臨限電壓，各方法可能對設定少數原型元件之臨限電壓 有效’但在高產量生產時可能並非有效技術。要能製造， 該技術必須十分健全足以容忍所發生的一般程序變化。在 低電力電晶體中’較敏感的程序麥數爲閘極氧化物厚度、 植入區的橫向與垂直擴散、閘極多晶矽厚度與摻雜、及通 道長度3 本發明提供一種半導體元件實例，不但對低電力/低電麼 應用爲最佳化，而且對高產量生產亦爲最佳化。低電力電 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） f'.裝 1-^-----1T------^ ^ • » (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 A7 ______B7五、發明説明（4 ) 晶體其中一較重要的元件參數爲臨限電壓，隨著曰漸縮小 的元件幾何尺寸，臨限電壓變成與電晶體的源極/汲極附近 及通道區的掺雜刮面有關。通道長度之輕微變化或植入區 之向外擴散將戲劇性地影響掺雜剖面，因而產生臨限電壓 的變化。本發明提供的實例不但設定臨限電壓，而且在一 般程序變化下提供穩定的臨限電壓。 臨限電壓決定於閘極端所需的電壓電位，使通道區中形 成一載子傳導區而連接源極區與汲極區。爲了設定臨限電 壓爲一可預測之値，在本行技術中通常以一種與源極區相 反導電性之摻雜劑均勻植入通道區中，但在通道區中額外 掺雜劑原子的出現將降低通道中載子的移動性，因而降低 電晶體的性能，使其在低電力/低電壓應用中不受歡迎。若 不使用均勻的通道摻雜以設定臨限電壓，則通道區其中一 關鍵要元爲源極終端及通道開端之區域。此過渡區中的摻 雜剖面與濃度在決定次微米元件臨限電壓之偏移扮演關鍵 性角色。 本發明提供一種低電力/低電壓之電晶體，在源極植入區 附近形成相反導電性之摻雜剖面，而能容忍源極植入區中 的變化。此摻雜劑剖面在閘極構造下方靠近源極區介面要 有恆定的摻雜濃度，因此在源極區邊緣位置之任何變化仍 將產生一種從源極摻雜到通道摻雜之可預測而恆定過渡之 元件。 圖1之圖示出先前已知方法設定臨限電壓之典型摻雜剖 面，並用以示出對程序變化之敏感性。y軸爲以每立方公 --------C -裝-----訂-----、鉍 ί- (請先閱讀背面之注意事項再填寫本頁) 本紙悵尺度適用中國國家橾準（CNS ) Μ規格（210X297公釐） 經濟部中央橾準局員工消費合作'杜印製 A7 _______B7_ 五、發明説明（5 ) 分之摻雜劑原子數目表示的掺雜剖面對數圏線，χ轴爲橫 向距離，以X軸之原點作爲閘極邊緣（靠近源極處）開始向 右伸展進入通道區。畫出源極區10的濃度，向右伸展進入 通道區’並畫出臨限設定區11，則我們可以預測源極區1〇 中對臨限電壓可能的影響變化。源極區10與臨限設定區η 之父又點I2在決定低電力元件之可製造性上非常重要。以 正常的程序變化，源極區丨〇可進一步伸展進入通道區中。 此種變化的結果爲源極區10與臨限設定區u間之交又點 12在囷1中更加移向右方，因此此二區域之過渡區的掺雜 濃度將更高。此二區域之交又點12的變化即造成元件臨限 電壓的標準偏差更高。 在本發明中是形成一恆定的摻雜剖面，使源極區位置的 任何變化造成過渡區中具有相同的濃度剖面。此種恆定的 摻雜剖面是在源極區附近形成多個植入區而達成，在隨後 的加熱處理之後，來自多個植入區之摻雜劑會重疊形成一 摻雜剖面，在通道區（即交叉點12)中源極邊緣處基本上爲 恆定濃度。 圖2之圖示出採用本發明—實例之電晶體掺雜剖面。此 例中，兩個暈圈植入與源極導電性相反，用以形成恆定的 橫向摻雜劑剖面。一源極植入濃度13與一第一暈圈植入濃 度15及一第二暈圈植入濃度14畫在一起。在隨後的加熱處 理後’第一暈圈植入濃度15及第二暈圈植入濃度14在源極 區附近的過渡點1 8形成一平坦的摻雜剖面丨7。源極植入濃 度13與平坦摻雜剖面17之交叉點18使源極摻雜13在濃度 -8- 本紙張尺度適用中國國家標準（CNS) A4規格（2咖297公瘦） l^i In 1^1 -II 1 ^—n I I * . {請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標隼局貝工消費合作社印製 A7 B7五、發明説明（6 ) 或橫向位置有所變化，但仍產生一恆定且可預測的過渡濃 度n 本發明之製造方法現將在一P通道之構造中實施。這並 非意囷限制，本行專家將瞭解’將p型區轉成11型區可得到 一 η通道構造，反之亦然。本發明在前面討論在源極區附 近形成一恆定的摻雜剖面，此通常稱爲單向元件。應瞭解 的是亦可在没極區附近之通道區内形成一1恆定的撞雜杳ij面 。在汲極與通道之介面上的第二摻雜剖面將改進元件的穿 通電阻，但會增加通道中的摻雜濃度，而降低載子的移動 性及元件的切換速度。一无件在源極區與及極區附近均有掺 雜剖面者稱爲雙向元件，這些元件提供作爲本發明另一實 例。 囷3繪出根據本發明之部份完成的FET構造20 —部位之 放大橫剖面圖。構造20含有一第一導電性之半導材料趙或 基材區21，且具一主要表面22。一η型導電性之雜質井23 從主要表面22擴展進入半導體基材21中。形成雜質丼23 的方法爲本行眾所週知的’舉個例子，基材以爲卩型基材 ，其電阻率之範固從約6歐姆-公分到約2 2歐姆-公分， 雜質井23之表面摻雜劑濃度—般爲2.Οχ 1〇〖6原子/公分3 ’並擴展進入基材21到達約2-3微米的深度。 在主要表面22上形成一閘極電介質層24，最好是閘極電 介質層2 4爲氧化矽，厚度範圍從約5 0 Α到約2 5 Ο A » —閘 極層26在閘極電介質層24—部位上形成，閘極層26—般 爲多晶半導體層如多晶矽層，且比方説閘極層2 6之厚度約 -9 - 本紙張尺度適用中國國家標準（CNS ) A4洗格（21〇χ297公楚〉 (請先閏讀背面之注意事項再填寫本頁)

*1T 經濟部中央揉準局員工消費合作社印製 A7 B7五、發明説明（7 ) 3000A。閘極層26與介於主要表面22及閘極26間的閉極 電介質層24之部位一起形成閘極構造27，閘極構造27之 第一邊緣3 7代表元件的源極這邊，而第二邊緣3 8則代表元 件的没極這邊。形成問極構造27以產生通道長度約0.25微 米到約3 0微米之元件，在随後的加熱處理中在閘極構造2 7 上形成氧化層28。 圖4示出在更進一步之處理後，部分完成的FET構造20 之一部位的放大橫剖面圖。一源極這邊的延伸區、摻雜區 、暈圈區、穿通阻止區、或單向延伸區33在元件20的源極 這邊形成。囷4所示之構造20中一第一遮罩層32在主要表 面22及閘極構造27之一部位上形成，使源極區曝露出來。 第一遮軍層32比方説爲一厚光阻層（比方説1()微米）、一 電介質層等。在形成了遮罩層32之後，以離子植入一種η 型摻雜劑如碎或轉者進入主要表面22，最好是以零度角度 (即基材21與離子束垂直）進入，而形成η型暈圈區33。一 約5.0x 1〇12原子/公分2到ι〇χ i〇l4原子/公分2之嶙劑量 及一約30 keV到90 keV之植入能量即適於產生峰値濃度 爲1.0X 1017原子/公分3到1〇>< ι〇ΐ8原子/公分3之^型植 入區33。然後先移除遮軍層32，再將該低電壓之單向場效 電晶體20曝露於一高昇之溫度而驅使摻雜劑進入通道區。 比方説’基材2 1加熱到約9 5 0 °C至約1 1 0 0 *C約1 5分鐘到約 60分鐘。 圖5示出低電力場效電晶體2 〇稍後的一個製造步驟β尤 其是，圖5示出構造20具有一第二遮罩層34在主要表面22 -10- f -r訂 ί·ν (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公楚〉 A7 B7 經濟部中央標準局員工消費合作社印装 五、發明説明（8〉 及閘極構造2 7—部位上形成，使源極這邊37曝露出來。遮 罩層34比方説爲一厚光阻層（例如ι·〇微米）、一電介質層 等。在形成了遮罩層34之後，第二暈圈區36在第一暈圈區 33下面形成。用一 n型摻雜劑如坤或磷以離子植入主要表 面22 ’最好是以零度角度（即基材2丨垂直於離子束）植入， 而形成弟二植入區36。一約5·0χ 1〇12原子/公分2到ι.〇χ 1〇14原子/公分2之罐劑量及一約30 keV到150 keV之植 入能量即適於產生蜂値濃度1. 〇 X丨〇 1 7原子/公分3到〖〇 X 1〇18原子/公分3之η型植入區36。可執行一第二回火步棵 以達成所需的摻雜剖面深度，並活化所植入的摻雜劑。 圖6示出在進一步的處理之後，部分完成的fet構造20 之一部位的放大橫剖面圖。第二導電型態之源極區2 9與汲 極區31鄰接閘極構造27形成。用一ρ型按雜劑如爛或bf2 以離子植入主要表面22，最好是以零度角度（即基材21垂 直於離子束）植入，而形成源極區29與没極區31。一約1.0 X 1〇13原子/公分2到約5.0 X 1〇〗5原子/公分2之植入劑量 ，及一小於約50 keV之植入能量即相當適合。或者是，飧 於圖4、5、6之處理步驟可以其他的順序出現。 圖7示出在進一步的處理之後，部分完成的FET構造20 之一部位的放大橫剖面圖。在一快速加熱回火（RTA)系統 中’ FET構造20接著曝露於一高昇的溫度，比方説，將基 材2 1加熱至約1 〇〇〇。(：到約1 1 〇(TC約！ 5秒到60秒。累積的 加熱處理將驅使圖6的源極區29、汲極區31、第一暈圈區 33及第二暈圈區36進入基材21，並活化所植入的摻雜劑 -11 - (請先閲讀背面之注意事項再填寫本頁) -裝 -訂 -i 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央樣準局員工消費合作社印製 Μ --------Β7 五、發明説明（9 ) 。圖7示出在這種加熱處理之後，這些植入區的相對位置 ，囷6的源極區29與汲極區31將分別成爲囷7中的源極區 41與汲極區40,且具有進入通道區3 9之第一橫向距離及 王要表面下方之第一垂直距離。圖6的第一暈圈區33將成 爲圖7中的第一暈圈區42，且將有進入通道區39之第二橫 向距離以及主要表面下的第二垂直距離。圖6的第二暈圈 區3 6將成爲圖7中的第二暈圈區43，且將有進入通道區 的第三橫向距離，及主要表面下的第三垂直距離。 源極區41與汲極區4〇_般伸入雜質井23至約〇 2微米到 約0.3微米的接面深度，且其表面摻雜劑濃度爲約X 10原子/公分3。第一植入區42—般具有約l.〇x 1〇17原 子/公分3到約1.0 X 1018原子/公分3之第一峰値濃度，並 伸入閘極構造27下之通道區0.5" „1到〇 25" m，其在主 要表面22下之深度爲約0 3微米到〇 乂微米。第二植入區 一般具有約1.0X 1〇!7原子/公分3到約丨〇χ 1〇ls原子/公 分3之第二峰値濃度，並伸入閘極構造27下之通道區〇 "m到0.20" m，其在主要表面22下之深度爲約〇 3微米 到〇 米。使用上述之程序，第一植入區42將比第二植 入區g更深入表面22處之通道區39。因爲第二植入區Μ 足峰値濃度比第一植入區42更深入表面22下方，所以此二 植入區將重疊，並在源極區41附近形成一平坦的接雜剖面 〇 囷8示出到達製造終端之構造2〇。使用本行中眾所週知 您技街，電介質隔片46沿著襯蟄著’閘極層26側壁之氧化層 -12- 本紙張尺度適用中国國家標準（CNS ) A4腳 ( 21〇χ297公趁) ~ ----- f'.裝 1^-----訂-----/ 脉 - * (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 303520 ΑΊ ____ Β7 五、發明説明（10 ) 28形成，隔片46含有比方説氮化矽等。形成各電極而與源 極區41、汲極區40及閘極層26接觸，使用眾所週知的技 術在源極區41、汲極區40與閘極層26形成比方説—發化 物44。也可以在圖7所示之回火步蝶之前形成電介質隔片 46 0 一絕緣層47在構造20上形成，即在源極區41、汲極區 40及閘極層26上。許多開口（未示出）接著在絕緣層47形成 以曝露源極區41 '汲極區40與閘極層26中矽化物44的部 位。使用眾所週知的技術形成源極4 8、；及極5 1及閘極4 9 而分別接觸源極區4 1、汲極區40中及閘極層2 6上之妙化 物44 〇 圖9示出根據本發明之FET構造一第二實例之放大橫剖 面圖。構造20含有一第二源極區52及一第二没極區53， 用一種p型掺雜劑如棚或BF2以離子植入主要表面22中而 形成，最好是以零度角度（即基材21垂直於離子束）植入。 一約1·〇Χ 1014原子/公分2到約5.0x 1〇15原子/公分2之植 入劑量及一低於60 keV之植入能量即適於形成此第三摻離 區。第二源極區52與没極區53 —般伸入雜質井23到達約 0.2微米至約0.4微米的接面深度，並具κκοχ 102〇原子/ 公分3之表面濃度。圖9中所示的附加源極區52與没極區53 將降低FET 20的源極/汲極電容。 圖1 0示出根據本發明之F Ε Τ構造一第三實例的放大橫剖 面圖。在前面的討論中，僅藉由限制源接區52周圍暈圈區 42與43之形成而形成一單向元件。對本行專家而言應體認 -13 - 本紙張尺度適用中國®家標準（CNS ) Α4規格（210Χ297公釐） --------{ _rIJ-----、1T------^ ^ . * (請先閲讀背面之注意事項再填寫本頁) A7 _____B7 五、發明説明（11 ) 亦可在没極區53周团形成暈圈區54與56而產生一雙向元 件如圖10所示。暈圈區54及56 —般在分別形成暈圈區42 與43之同一處理步驟時形成，並具有相同的摻雜剖面及濃 度。 現在應瞭解本發明提供一種FET構造及製造方法，對於 生產環境中所碰到的一般程序變化具有一種改良的容忍度 。在源極區與通道區間過渡區之摻雜濃度對於控制臨限電 壓十分重要。在鄰接源極區之通道區中形成恆定摻雜剖面 ，則元件可容忍源極植入區的偏移，而基本上仍 j 的臨限電壓。本發明並提供實例以形成第二源極與没極^ 植入’更加降低接面漏電與接面電容。 11 11 II ^ I#衣 訂 <请先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印袈 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐）

Claims (1)

1. A8 B8 C8 ----------—--- 六'申請專利範圍 1. 一種具有穩定臨限電壓之場效電晶體（20)，包含： 一第一導電性半導體材料之基材區（2 1)，且有_表 面（22); 一第二導電性之源極區（29)在基材區（21)中形成， 並鄰接通道區（39); 一第一植入區（33)置於基材區（21)中，使第—植入 區（33)在表面（22)與源極區（29)接續，並伸入基材區 (21)表面（22)下方的通道區（39)，第一植入區（33)具 有一導電性之第一濃度；以及 一第二植入區（36)置於源極區（29)與第一植入區 (33)之間，在表面（22)延伸越過第一植入區（33)而進 入通道區（3 9)，其中第一植入區（3 3)與第二植入區 (36)在與源極區（29)交叉處形成一恆定摻雜之第一摻 雜劑剖面區，第二植入區（36)具有第一導電性之第二 濃度。 2·根據申請專利範固第1項之具有穩定臨限電壓之場效電 晶體（2 0)，其中該第一濃度爲約1 X 1〇口原子/公分3 到1 X 1〇18原子/公分h 3·根據申請專利範圍第1項之具有穩定臨限電壓之場效電 晶體（2 0)，並含一第三植入區（52)置於源極區（2 9)與 第二植入區（36)之間，第三植入區（52)爲第二導電性 〇 4.根據申請專利範圍第1項之具有穩定臨限電壓之場效電 晶體（2 0)，並含： -15- 一· __ 本紙張尺準（CNS ) Α__ ( —297公釐) " (請先閎讀背面之注意事項再填寫本頁) •裝. 訂 趣濟部中央榡準局員Η消費合作社印袋 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 一第二導電性之没極區（31)，在基材區中形成； 一第四植入區(54)置於汲極區下方，並伸入没極區 (3 1)的通道側，第四植入區（5 4)具有第一導電性之第 四濃度；以及 ―第五植入區（56)置於汲極區（31)與第四植入區 (5 4)之間，並伸入汲極區（3 1)的通道側，其中第四與 第五植入區（54，56)在與汲極區之交又處形成恆定摻 雜之第二摻雜剖面區，第五植入區（56)具有第一導電 性之第五濃度。 5 .根據申請專利範圍第4項之具有穩定臨限電壓之場效電 晶體（20) ’並具一第六植入區（53)置於汲極區（31)與 第五植入區（56)之間，第六植入區（53)爲第二導電性 (請先閱讀背面之注意事項再填寫本頁) •裝· 订 本紙張尺度通用中國國家標準（CNS ) a4規格（210X297公釐）