經濟部中央標準局負工消費合作社印裝 A7 __B7五、發明説明（1 ) 發明背骨 1 .發明領域 本發明關於電位差傳输裝置和使用電位差傳输裝置之 諸如靜態隨機存取記憶（s RAM)的半導體記憶裝置。 詳言之，本發明關於應用管線技術的半導體記億裝置。 2 .相關技藝說明： ^着線技術廣用於微處理器的邏輯L S I等以增加運作 速度。例如，曰本特許公報6 4 — 3 5 7 9 4號描述管線 技術用於記憶以實現可高速運作的記億。此特許公報描述 利用管線的隨機存取記憶，其中暫時儲存1位元資訊的閂 鎖電路在位址解碼器與記億格陣列之間。 上述組態中，記億的所有信號振幅設定等於CMO S 的全振幅。結果’閂鎖電路運作時間延長。所以’閂鎖電: 路嚴重阻礙周期時間降低。此外，若在從位址解碼器輸入 到感測放大器輸出的期間使用閂鎖或暫存器來實現管線運 作，則在記億格陣列進行的處理（亦即從字線啓動到感測 放大器輸出確認的處理）不能分成多個步驟。利用管線之 記億系統的記億周期時間取決於需要最長處理時間之級的 處理時間。各管線級的所需期間互相比較。結果’發現I己 憶格陣列的不可分割級车所！級中需要最長期間，因此決.· 定總周期時間。因此，若記憶格陣列的該級不能以增大速 度執行，則不能實現具有降低周期時間的管線RAM。 理想管線處理器在各機器周期將一指令解碼。爲保持 nil I I - --- —ί II - I —^-cl ίί --- -I I 1 I .1^1 I * ^ ^ 、T -- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4规格（2I0X297公釐） 經濟部中央標準局員工消費合作社印裝 A7 B7 五、發明説明（2 ) 此速度，至少須以處理器的解碼率經由管線供應指令和資 料。通常使用時脈使管線級同步*爲在管線處理確保資料 傳輸，時脈速度須適於最新傳輸路徑。包含管線記億的系 統中，記憶存取級是最長延遲路徑之一。因此，資料送自 管線記憶的速度決定管線處理器系統的總速度。所以’爲 增進系統性能，改進管線記億速度很重要。 發明概要 本發明的電位差傳輸裝置包含··儲存電荷的電容器元 件，接到電容器元件一端的開關元件，將資料輸入端和地 線之一電連接電容器元件一端；決定電容器元件另一端電 位的竜位決定電路。 依據本發明另一觀點，本發明的半導體記憶裝置包含 :含有多對位元線、多條字線、多個記億格的記憶格陣列 :解碼位址資訊的解碼器，依據位址資訊啓動多條字線之 一：將各對位元線設到預定充電電位的預充電電路；感測 放大器；設在記億格陣列與感測放大器之間的電位差傳输 電路，保持多對位元線中之一對位元線之間的電位差’將 該對位元線之間的保持電位差傳到感測放大器，其中感測 放大器放大電位差傳輸電路所傳之該對位元線之間的電位 差，以輸出存入對應記憶格的資料》 本發明一實施例中，電位差傳輸電路所保持並傳輸之 一對位元線之電位差的值等於或大於感測放大器的最小運 作保證值v ，小於記億格的電位差。 氏張I度適用中國國家標羋（CNS ) A4規格（2丨0X297公釐） "~' -5 - (請先閲讀背面之注意事項再填寫本頁) Λ 訂 A7 B7 經濟部中央標隼局貝工消費合作杜印製 S01747 五、發明説明（3 ) 本發明另一實施例中，電位差傳輸電路所保持並傳輸 之一對位元線的電位差等於最小運作保證值Vth。 本發明另一實施例中，電位差傳輸電路包含：儲存電 荷的電容器元件；接到電容器元件一端的開關元件，將位 元線和地線之一電連接電容器元件一端；決定電容器元件 另一端電位的電位決定電路。 本發明另一實施例中，半導體記憶裝置另包含時序控 制電路，產生界定開啓開關元件之時間的第一控制信號和 •界定電位決定電路決定電容器元件另一端電位之時間的第 二控制信號，其中第一控制信號送到開關元件，而第二控 制信號送到電位決定電路。 本發明另一實施例中，電位決定電路所決定的電容器 元件另一端電位等於預充電電路所決定的預充電電位。 本發明另一實施例中，半導體記憶裝置執行包含多級 的管線處理，電位差傳輸電路做爲儲存多級之一輸出的管 線暫存器。 本發明另一實施例中，電位差傳输電路所保持並傳輸 之一對位元線的電位差等於或大於感測放大器的最小運作 保證值V t h，小於記億格的電位差》 本發明另一實施例中，電位差傳輸電路所保持並傳輸 之一對位元線的電位差等於感測放大器的最小運作保證值 V t h。 本發明另一實施例中，多級包含：第一級，第二級包 含從位址資訊输入到位址資訊解碼；第二級，第二級包含 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） " ~~ -6 _ (請先閱讀背面之注意事項再填寫本頁)
經濟部中央標準局員工消費合作社印製 A7 _B7_ 五、發明説明（4 ) 從字線啓動到該對位元線的電位差發生；第三級*第三級 包含從該對位元線的電位差傳輸到感測放大器的資料放大 ;外部輸出資料的第四級。 本發明的半導體記憶裝置包含插在記憶格陣列與感測 放大器之間的電位差傳輸電路。電位差傳輸電路包含電容 器元件和開關元件。電位差傳輸電路保持一對位元線之間 的電位差，將保持的電位差傳到下一級管線處理。該對位 元線的電位振幅可由電位差傳輸電路限制很小。結果，此 周期所需的延遲時間降低。可降低需要最長處理時間之記 憶格陣列的處理期間，藉以等化包含在管線處理之級的期 間。結果，利用管線之記憶的總周期時間縮短。 說明本發明的效果》 依據本發明，歸因於上述組態，可將該對位元線之小 振幅的電位差傳到下一級管線處理並保持小振幅。因此， 可降低通常佔用記憶存取時間之可觀期間之記憶格陣列的 處理時間》結果，記憶周期時間可顯著降低。 因此，本發明使下列優點變可能：（1)提供電位差 傳輸裝置以實現能以低功率消耗高速操作的管線記憶系統 ;(2)提供利用此電位差傳输裝置的半導體記憶裝置。 圖式簡述 \jiil顯示本發明之半導體記億裝置2 0 0的組態。 \^2是顯示輸入到時序控制電路1 1 2之信號與輸出 自時序控制電路1 1 2之信號之關係的時序圖。 本'紙張尺度適用中國國家標準（CNS ) A4規格（210X297公缝） (請先閲讀背面之注意事項再填寫本頁) -PI T -a -7 - 經濟部中央標準局員工消費合作杜印製 A7 B7 五、發明説明（5 )
Mi 3是顯示半導體記憶裝置2 0 0之運作的時序圖。 \JS4是詳示半導體記憶裝置2 0 0之讀取運作的時序 圖。 X·庭5 A是顯示利用傳統管線之半導體記憶裝置之位元 線B L之電位改變的時序圖；圖5 B是顯示本發明之半導 體記憶裝置2 0 0之位元線B L之電位改變的時序圖》 ^ 6 A是顯示利用傳統管線之半導體記憶裝置之管線 處理流程的時序圖：圖6 B是顯示本發明之半導體記憶裝 置2 0 0之管線處理流程的時序圖。 較佳實施例說明 參照圖式由顯示例來說明本發明》 圖1顯示本發明之半導體記憶裝置2 0 0的組態。半 導體記憶裝置2 0 0包含記憶格陣列1 0 1。記憶格陣列 1 0 1包含儲存資料的多個記憶格1 0 0。記憶格1 0 0 接到成對的位元線B L和XB L以分別輸出存入記億格 1 0 0的資料。記憶格1 0 0接到控制記億格1 〇 〇之資 料輸入/输出的字線WL。 半導體記憶裝置2 0 0另包含儲存位址的位址暫存器 1 0 2、解碼列位址資訊的列解碼器1 〇 3、儲存解碼資 訊的解碼暫存器1 0 4。解碼暫存器1 〇 4接到列解碼器 1 0 3的輸出端。 半導體記憶裝置2 0 0另包含電位差傳輸電路1 〇 9 、感測放大器1 10，反相器1 1 1 '輸出資料暫存器 氏張尺度適用> 國國ϋ準（CNS ) A4規格（210'乂 297公^:1 (請先閱讀背面之注意事項再填寫本筲) 訂 娘！ -8 _ 經濟部中央標準局貝工消費合作社印製 A7 ___B7 五、發明説明（6 ) 1 1 5。該對位元線BL和XBL輸入到各電位差傳輸電 略1 0 9。電位差傳輸電路1 (T9的輸出接到放大該對位 元線B L和XB L上之資料的感測放大器1 1 〇。感測放 大器110的输出接到做爲輸出電路的反相器111。反 相器1 1 1的輸出接到儲存讀自記億格1 0 0之資料的输 出資料暫存器1 1 5。 /導體記憶裝置2 0 0另包含儲存寫入資料的寫入資 料暫存器1 1 3、將寫入資料寫到記憶格1 〇 〇的寫入電 路1 1 4、將成對位元線B L和XB L充電到預定預充電 位準（此例中爲電源電位)的預充電電路1 0 5、 控制寫入電路1 1 4、電位差傳輸電路1 〇 9、預充電電 路10 5、感測放大器1 1 0的時序控制電路1 1 2。 電位差傳輸電路1 0 9保持一對位元線B L和XB L 的電位差，再將保持的電位差傳到感測放大器1 1 0。電 位差傳输電路1 0 9包含電容器區1 〇 7、電位決定電路 108、開關區106。 電容器區1 0 7包含聚積電荷的電容器元件Ct。和 Cu (各有C。電容）^ 7位決定電路1 0 8設定將電容器區1 0 7接到感測 放大器1 1 0之結點的電位。電位決定電路1 0 8包含P 通道MOS電晶體（下文稱爲PMOSTr) 108a和· 10 8b。 開關區1 0 6插在記憶格陣列1 〇 1與電容器區 107之間。開關區106包含開關。開 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁)
Μ1Ί47 Β7 經濟部中央標準局員工消費合作杜印製 五、 發明説明 (7 ) I 關 S W X將 位 元 線 B L 或 地 線 電 連 接 電 容 器 元 件 C ΐ 0 一. 1 1 端 〇 開 關S W 2 將 位 元 線 X B L 或 地 線 電 連 接 電 容 器 元 件 1 C -t 1 -端 〇 I 請 1 1 時 序控 制 電 路 1 1 2 接 收 時 脈 信 疏 外 部 控 制 信 號 先 閲 1 1 讀 I W E 、 外部 控 制 信 號 R E 9 依 據 外 部 控 制 信 號 W E 和 R Ε 背 Λ 1 I 之 1 產 生 與 時脈 信 號 同 步 的 各 種 內 部 時 序 控 制 信 號 〇 1 | 圖 、2顯 示 輸 入 到 時 序 控 制 電 路 1 1 2 之 信 號 和 輸 出 之 事 項 再 1 1 1 信 的 時序 〇 填 寫 本 I 時 序控 制 電 路 1 1 2 將 預 充 電 致 能 信 號 P R B 送 到 預 頁 1 1 充 银 電 路1 0 5 0 預 充 電 致 能 信 號 P R B 用 來 界 定 預 充 電 I 1 電 路 1 0 5 將 該 對 位 元 線 B L 和 X B L 預 充 電 的 時 間 〇 1 時 序控 制 電 路 1 1 2 將 S W 控 制 信 號 ( S W E ) 送 到 訂 開 關 區 10 6 0 S W 控 制 信 號 ( S W E ) 用 來 界 定 開 關 區 1 I 1 0 6 之開 關 S W 1 和 S W 2 開 啓 的 時 間 〇 若 S W 控 制 信 1 1 I 號 ( S W E ) 在 高 位 準 9 則 開 關 S W 1 將 位 元 線 B L 接 到 1 1 从 電 容 器 元件 C to -端 而開關s W 2 將位元線XBL接 1 到 電 容 器元 件 C t 1 -端 。若S W控制信號 〔S W E ) 在 1 1 低 位 準 ，則 開 關 S W 1 將 地 線 接 到 電 容 器 元 件 C to - -端 1 | » 而 開 關S W 2 將 地 線 接 到 電 容 器 元 件 C -t 1 -端 1 I 時 序控 制 電 路 1 1 2 將 致 能 信 號 P R D 送 到 電 位 決 定 1 | 電 路 1 0 8 0 致 能 信 號 P R D 用 來 界 定 電 位 決 定 電 路 1 1 1 0 8 決定 電 容 器 區 1 0 7 與 感 測 放 大 器 1 1 0 之 間 之 結 1 點 電 位 的時 間 〇 1. 時 序控 制 電 路 1 1 2 將 感 測 放 大 器 致 能 信 號 E Ν 送 到 | 1 本紙張尺度適用中國國家標準（CNS ) Α4規格（2丨ΟΧ 297公釐） ~ 10 - 經濟部中央標準局貝工消费合作社印製 A7 B7 五、發明説明（8 ) 感測放大器1 1 0 »感測放大器致能信號E N用來界定感 測放大器1 1 0啓動的時間。 f照圖3和4 ’說明有上述組態之半導體記憶裝置 2 的運作。圖3和4是半導體記憶裝置2 〇 〇的時序 圖。圖3顯示運作時序’圖4詳示讀取運作中的運作時序 9圖3和4中，相同時間代表相同時軸。本發明的此實施 例中，說明對二個周期連續讀資料的情形。 本發明的半導體記憶裝置2 0 〇中，所有對的位元線 B L和XB L在時間Τ0於初態預充電到預充電位準（ ▽ £^)。包含在開關區10 6的開關8贾1和51^2接 到記憶格陣列1 0 1之側。在各電容器元件C 和C尤α 之間無電位差。 首先，說明存取開始位址代表位aAi的情形。在時 間τ。，發出記憶區的存取指令。在時間丁1 ，依據存入 位址暫存器1 0 2的位址資訊A 1 ，對應解碼資訊存入解 碼暫存器10 4。然後，在時間Τι .依據解碼暫存器1 0 4的输出，啓動對應字線WL，藉以讀取存入該對位元 線 B L和XB L上之記憶格1 0 0的資料。本發明的此實施 例中，以 ''低"位準之資料存入記憶格1 〇 〇的情形爲例 。當資料開始被讀時，位元線B L在預充電狀態。從記億 格1 0 0讀資料，位元線B L的電位逐漸降到'低〃位準 〇 在時間Τ2 ，記億系統移到下一管線級。此時，位元 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 一 -11 - I----^-------(------^訂 L-----徵. (請先閲讀背面之注意事項再填寫本頁) A7 B7 301747 五、發明説明（9 ) (請先閲讀背面之注意事項再填寫本頁) 線BL的電位放電到位準（Vdd — Vd。），將電容器元 件C 二端的電位分別設在V dd和（V dd - V d。）。 因此，電荷Q = C〇 *Vd。產生在電容器元件Cto二端 。此時，由於位元線XB L的電位留在電源電位， 故電荷不發生在電容器元件二端。電位決定電路 108的PMOSTr 108a和108b關閉，因而 開關區106的開關SWi和SW2接地。結果，位元線 BL之結點NA。和位元線XBL之結點NB。的電位設在 地位準。由於保持在電容器元件。二端的電荷Q，故 結點NA1的電位變成Vd0 ，由以下等式1計算： /等式1〕 = = (Ct〇*Vd〇 ) /Ctc^Vdo 另一方面，因電荷以類似方式保持在未放電的位元線 XBL，故結點NBi變成0V。 經濟部中央標準局員工消費合作社印製 爲了方便，上文假設只有電容器元件Ct。和（：1：1存 在於該對位元線B L和X B L的理想狀態。若其它寄生電 容存在，則應考慮寄生電容器。但此情形與上述情形的差 異只在電荷也留在寄生電容器。若寄生電容器存在，則該·. 對位元線B L和XB L的電位差由各電位差傳输電路 1 0 9傳到各感測放大器1 1 0。 當感測放大器1 1 0啓動時，電位差傅輸電路1 0 9 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -12 - 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（10 ) 所傳之該對位元線BL和XBL的電位差被感測放大器 1 1 0放大以輸出資料。本發明的此實施例中，電容器元 件之一端與另一端之間的位元線相對電位（結點NA。和 NB。的電位差及結點NA1和NB1的電位差）以相反方 式出現。因此，使用反相器1 1 1倒轉感測放大器1 1 〇 的輸出極性，令要存入輸出資料暫存器1 1 5之資料的極 性與要存入記憶格1 0 0的資料相同。此時，在記憶格陣 列1 Ο 1之側的該對位元線B L和X B L藉由各開關區 ' 106脫離電位差傳輸電路109，容許由預充電電路 1 0 5準備下一記憶存取要求。 ν/當發生在該對位元線的電位差Vd。超過或等於此級 之感測放大器1 1 0的最小運作保證值V t h時，以正常 方式進行資料輸出》詳言之，只要此級之位元線的壓降超 過或等於，則進行正常資料输出。因此，在此級不 需以CMO S的全振幅操作位元線。 \/圖5 A顯示利用傳統管線之半導體記憶裝置之位元線 BL的電位改變。圖5A中，時間Ti至時間T2之間的 期間對應於從字線啓動到感測放大器之資料放大的級。當 位元線B L的電位到達預定電位)時，控 制感測放大器以開始放大運作。其後，此級持續，直到位 元線B L的電位充分放電（例如，直到位元線B L的電位 低於l/2Vdd )，這是因爲在此級結束須使感測放大 器的输出有效》 圖5 B顯示利用本發明之管線之半導體記憶裝置 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ' -13 - (請先閲讀背面之注意事項再填寫本頁}
、1T A7 B7 經濟部中央標準局貝工消費合作社印製 五、 發明説明 (11 ) 1 | 2 0 0 之 位 元 線 B L 的 電位改變。 圖5 B中，從時間T 1 1 至 T 3 的 期 間 對 應 於 從 字線啓動到 感測放大器之資料放大 1 1 I 的 級 0 依據本發明 ，從字線啓動到資料放大的級分成二 /--N 請 1 1 級 ; 從 字 線 啓 動 到 該 對 位元線之電 位差發生的級；從該對 先 閣 1 I 讀 1 位 元 線 之 SB Μα 位 差 傳 輸 到 感測放大器 之資料放大的級。這二 背 Λ 之 1 1 級 分 別 對 應 於 下 述 第 二 級和第三級 0 % -! 1 事 1 5 Β 中 從 時 間 T i 到 T 2 的期間對應於從字線啓 項 再 填 1 1 動 到 該 對 位 元 線 之 電 位 差發生的級 。在此級，當位元線 本 頁 1 B L 的 電 位 到 達 預 定 電 位（V dd- V d。）時，電位差傳 1 1 I 輸 電 路 1 0 9 保 持 電 位 差 V d0 。 保持在電位差傳輸電路 1 1 I 1 0 9 的 電 位 差 V <10 傳到感測放大器1 1 0以在下一級 1 管 線 處 理 〇 電 位 差 傳 輸 電路1 0 9 做爲儲存多級中之一級 IT 之 輸 出 的 管 線 暫 存 器 〇 1 1 設 定 電 位 差 V d 0 等於或大於最小運作保證值V ， 1 l 小 於 記 憶 格 1 0 0 的 電 位差（此例 爲V dd )。電位差 1 逡 V <1 〇 可大致等於感測放大器110的最小運作保證值 I V t h 〇 1 1 圖 5 Β 中 從 時 間 T 2 到 T 3 的期間對應於從該對位 1 1 元 線 之 電 位 差 傳 输 到 資 料放大的級 。當該對位元線B L和 1 1 X B L 的 電 位 差 到 達 預 定電位差V d。時，控制感測放大 1 1 器 1 1 0 開 始 放 大 運 作 〇 1 I 從 圖 5 A 和 5 B 的 比較可知， T c 2 小於 TC1(TC2 I < T cl ) 〇 T c 2 代 表 本發明之半 導體記憶裝置2 0 0的 1 記 億 周 期 時 間 9 而 T cl 代表利用傳統管線之半導體記億 1 本紙張尺度適用中國國家標準（CNS > A4規格（210X 297公釐） -14 - 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（12 ) 裝置的記億周期時間。 圖6 A顯示使用利用傳統管線之半導體記億裝置來進 行管線處理的流程。圖6 B顯示使用本發明之半導體記憶 裝置2 0 0來進行管線處理的流程。 依此方式，依據半導體記憶裝置2 0 0，記憶格陣列 1 〇 1的處理分成二級。結果，在記億格陣列1 0 1所需 的處理時間可顯著降低。相較於在利用管線之記憶系統各 級的處理期間，在記億格陣列1 0 1所進行的處理佔用相 當長的時間，在許多情形的級中需要最長處理時間。依據 半導體記憶裝置2 0 0，由於需要最長處理時間之級的期 間可縮短，故記億周期時間T c可減小。 再者，依據半導體記憶裝置2 0 0，振幅小於 CMO S全振幅的電位差傳到下一級。結果，功率消耗可 降低。 依據本發明的此實施例，包含在管線處理之各級的期 間要由以下組態縮短。位址暫存器1 〇 2做爲位址輸入區 ’而解碼暫存器1 〇 4做爲位址輸出區。位址解碼期間分 爲多級。此外，輸出資料暫存器供給感測放大器輸出區以 決定外部输出資料的級，藉以抑制在感測放大器输出級的 處理時間增加。 本發明的此實施例中，管線處理級定義如下》 第一級··位址輸入到解碼 第二級：字線啓動到位元線的資料讀取 第三級：電位差傳输到感測放大器的資料放大 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 成！ -15 - 經濟部中央標準局員工消費合作社印製 表紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 _____B7__ 五、發明説明（13 ) 第四級：資料外部输出 從位址輸入到資料輸出的期間（亦即記億存取時間） 等於1. 5周期。在本發明的此實施例雖說明記憶周期時 間的一半相位用於各級的情形，但依據各級的處理時間， 記憶周期時間的整個相位可用於各級。依此方式，容易調 整對各級分割的期間。 若記憶存取要求在時間1'2連續發出，則解碼暫存器 104的輸出在時間T3啓動對應於Am的字線WL，以 讀取在該對位元線B L和XB L的資料，如同在先前存取 要求的情形。在此情形，在時間丁2 ，由於位元線BL和 XB L完全脫離感測放大器1 1 〇之側的電路，故該對位 元線B L和XB L的電位差在感測放大器1 1 〇側的電路 放大並输出，而容許記憶格陣列1 〇 1之側的該對位元線 BL和XBL回應不同存取要求》在時間τ3 ，控制電路 在感測放大器1 1 0側的電路開始該對位元線B L和 XB L的預充電運作。然後，開關區1 〇 6的開關SWi 和S W 2接到記憶格陣列1 〇 1側的該對位元線b L和 XB L以準備下一記憶存取。在時間τ4和丁5 ，資料以 前述位址A i之讀取運作的相同方式傳到感測放大器運作 級和資料外部输出級。結果，輸出資料Dm 。因此，即使.. 記憶存取要求連續發出如上述’資料也能以正常記憶存取 時間输出。 以上說明發出讀取記憶資料之要求的情形。當發出寫 ----^---„----(-----卜訂------级‘ (請先閱讀背面之注意事項再填寫本頁) -16 - 經濟部中央標準局員工消費合作社印製 _β^1747_Β7_ 五、發明説明（14) 資料的要求時，寫入運作進行如下。寫入資料與位址輸入 同時存入寫入資料暫存器113。在時間Τ5 ，字線WL 啓動，因而時序控制電路1 1 2將寫入電路1 1 4致能， 資料同時寫到記憶格。到字線WL啓動的級與讀取運作相 同》因此，不需進行特別控制。 電容器元件能以任何形式實現，只要有小電壓相依性 。例如，此電容器元件可做成金靥線之間的平行平面電容 。在此情形，傳統記憶製造中可實現電容器元件》 如上述，依據本實施例，將該對位元線之小振幅電位 差傳到下一級管線處理的電位差傳輸電路插在記憶格陣列 與放大存入記憶格之資料的感測放大器之間。在此級，信 號傳输不以C Μ 0 S全振幅進行。信號以小振幅傳輸，以 從記憶格讀資料並傳到該對位元線。依此方式，記憶格陣 列之處理時間的電路延遲時間降低。所以，需要管線記憶 最長延遲時間之級的期間降低。結果，各級的延遲期間等 化，藉以降低周期時間。 女Hi：述’依據本發明，可實現相較於傳統記憶系統所 需者可顯著降低周期時間之低功率消耗的半導體記億裝置 -----,---Ί---{-------訂 l·-----巍 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -17 -