TW293103B - - Google Patents
Download PDFInfo
- Publication number
- TW293103B TW293103B TW084109553A TW84109553A TW293103B TW 293103 B TW293103 B TW 293103B TW 084109553 A TW084109553 A TW 084109553A TW 84109553 A TW84109553 A TW 84109553A TW 293103 B TW293103 B TW 293103B
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit
- voltage
- electronic
- reset
- worst
- Prior art date
Links
- 238000000034 method Methods 0.000 claims description 19
- 239000013078 crystal Substances 0.000 claims description 4
- 208000002193 Pain Diseases 0.000 claims 1
- 229920006395 saturated elastomer Polymers 0.000 claims 1
- 230000008569 process Effects 0.000 description 10
- 230000010349 pulsation Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 3
- 230000000875 corresponding effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000002079 cooperative effect Effects 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/24—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to undervoltage or no-voltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/24—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to undervoltage or no-voltage
- H02H3/243—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to undervoltage or no-voltage for DC systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
- H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Emergency Protection Circuit Devices (AREA)
- Direct Current Feeding And Distribution (AREA)
Description
經濟部中央樣準局貝工消費合作社印裝 A7 B7五、發明説明() <發明背景> 本發明係關於電源開啓重置電路用於當應用於電子電器回 路的供給電壓是在一個門限電壓水平之下時,保持電子電 器回路於E置中,且特別地是關於其門限電壓水平是在電 子電器回路的最差狀況裝置/零組件的函式的電源開啓重 置電路。 一些形式的電壓源被每一個電子電路所需要。並且每個電 子電路需要一些預定的操作電壓範圍以便適當地操作。醫 如,一個需要5伏特電壓源的電子電路可允許4.5伏特到 5.5伏特的一個電壓操作範圃以便適當地操作。然而,假 如電壓源截壓落於4.5伏特之下,此電子電路不被保證能 適當地述作,且假如電壓源電壓超越5.5伏特,此電子 電路可能遭受不能反逆的損壞。 另外,於複雜的電子電路諸如微處理器、微控制器或其它 的控制系統,一個重置信號通常地存在用於保持電子電路 於一個重置狀態直到電壓源電壓超過一個預定的門限電 壓。另外,假如電壓源電壓落在門限電壓之下,電子電 路應該要回到重暖狀態。當電壓源電壓是在門限電壓之下 而未能爐脫裙子爾路時,可能造成電子電路不適當地操作 因而造成災雖的結果、譬如,當一個微控制器被使用於 一個反鎖煞班系統,由一個低電壓源電壓引起的微控制器 -3- (請先閲讀背面之注意事項再填寫本頁) 裝.
•II -絲 本紙張尺度逍用中國國家橾準(CNS > A4規格(210X297公釐) 經濟部中夹標準局貝工消費合作社印裝 A7 B7 五、發明説明() 的不適當的操作能使煞車系統失敗。因此,只有當電壓 源電壓超過門限電壓時才使電子電路免於重置是最重要 的。並且一旦免除重置,假如電壓源電壓落在門限電壓之 下時,電子電路必須又被置回到重置狀態。 一個在起始或電源開啓時用於重置一個電子電路的方案是 使用外在元件,諸如一個電阻器、電容器與雙極裝置,去 偵測何時電壓源電壓超過一個預定的門限電壓。此方案有 缺點是通常預定的門限電壓被人工地選擇成一個高電壓水 平以確保當電子電路被免除重置時,所有於電子電路的多 樣的次電路與裝置是在它們的適當操作電壓範圍之內。然 而,經由需要如此人工地高電壓門限,電子電路的全部操 作電壓範圍大體而言被減少了。 另外一個用於在電源開啓時保持電子電路在重置狀態的方 案是使用一個計時器電路,耦合用於接收電壓源電壓,包 含一個經過一個大的電阻器充電的電容器以便當電容器被 十分地充電時,·電子電路被免除重置。然而,方案只提 供用於當在電壓源的電壓斜坡上升時在固定時間保持電子 電路於重置狀態,所以不能穩定地處理慢的電壓源斜坡上 升。因此,如此方案需要一個確定的電壓源的上昇時間 規格β 另外一個用於在電源開啓時保持電子電路在置狀態的更 -4- 本紙張尺度逋用中國國家橾率(CNS ) Α4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) :τ Γ 經濟部中央標準局貝工消費合作社印製 A7 B7 五、發明説明(_ ) 先進的方案是使用一個電路,其當此電壓源超過一個固 定的DC跳閘點門限,產生電源開啓重置信號。如此之電 路通常地包含一個比較器,其一個輸入被耦合以接收一個 帶間隙電壓(band gapvoltage)而其它輸入被耦合以經由一 個電阻器配送電路接收一個電壓源電壓的比例縮放版本, 如此當電壓源電壓的比例縮放版本超過帶間隙電壓時,比 較器跳閘且允許電子電路被免除重置。然而,如此措施需 要另外實質的電器回路且DC跳閘點門限一般而言選擇將 一個高電腿。並且此DC跳閘點門限,由於電路零組件的 正常製造的差異諸如比較器的偏移錯誤,是難以正確表示 的。 因此本發明的一個主耍目的是提供一種改蕃的電源開啓m 置電路用於賄生j 一個猓於和追蹤在電子電路的最差狀況裝 置/零組件(亦即需耍最高的供給電壓以適當地操作的零組 件)的跳閘點門限m壓以保證當最大化電子電路的操作m 壓範圆而免除重置時,電子裝置的適當操作。 本發明的一個更迆一步地目的是提供一種爾源開啓 路,假如過後電腿源電壓落在門限電壓之下時使電子tis器 回路回到一個μ置狀態。 <發明槪耍> 本紙張尺度適用中國國家梯準(CNS ) Α4规格(210Χ297公釐) f - ---------J1-- (請先閱讀背面之注意事項再填寫本頁〕 —-訂- 經濟部中央揉準局貝工消费合作社印製 293103 A7 _ B7__ 五、發明説明() 本發明提供一種電源開啓重置電路,當一個代表在電子電 器回路之內的最差狀況零組件的跳閘點產生器被偵測是可 操作時,用於重置耦合到電源開啓重置電路的電子電器回 路。本發明的電源開啓重置電路包含一個包括電子電器回 路的最差狀況零組件的跳閘點產生器,此電子電器回路的 最差狀況零組件是在電子電器回路之內需要最高的供給電 壓以適當地操作的零組件e藉保證此最差狀況零組件能適 當地操作,同時也擔保所有在此電子電器回路的零組件能 適當地操作。另外,因爲本發明的跳閘點產生器包含電子 電器回路的最差狀況零組件,跳閘點產生器的門限電壓將 在正常的流程與溫度變異下充分追蹤電子電器回路。所 以,假如流程或溫度變異引起一個必需的電壓源電壓門限 的變異以用於最差狀況零組件能適當地操作,跳閘點門限 •電壓將隨之改變。所以,本發明提供最好的可能的電壓範 圍用於將監視的電子電器回路並保證此電子電器回路在電 壓源電腿超過一個門限電壓之前將不被免除重置,此門限 電壓是在電子電器回路內所有裝置的適當操作電壓範圍之 內且與流程或溫度變異無關。 本發明是需要確定在將監視的電子電器回路之內的最差狀 況零組件。然而一旦確定,它擔保一旦最差狀況零組件 是可操作的,則全部在電子電器回路之內的零組件是可操 作的且此電子電器回路能被免除重置。有時確定最差狀況 裝置是相當簡單的,諸如當監視的電子電器回路是一個電
I • 6- 本紙張尺度適用中國固家揉準(CNS ) A4规格(210X297公嫠) (請先閲讀背面之注意事項再填寫本頁) 訂 .. A 7 B7_ _ 五、發明説明(〉 子地可程式化的唯讀記憶體(EPROM)的形式。於此狀況 下,最差狀況零組件被選爲是一個EPROM電晶體,因爲 使用於EPROM記憶體細胞的這些電晶體的門限電壓大體 而言高於使用於流程的其它電晶體。然而於其它的情況, 那個是最差狀況並很明顯。所以,可能用二個或更多個零 組件來設定門限電壓以使電壓源電壓必定得在一個充分的 電壓水平以能夠在允許電子電器回路將被免除重置之前使 所有選擇的零組件是可操作的。 本發明同時也包含一個雜訊濾波器用於假如電壓源電壓在 一個最小時期落於一個預定門限之下時置電子電器回路回 到重置。於此方法,本發明置電子電器回路回到重置以 反應到於電壓源電壓的短暫而超過最差狀況裝置電壓範圆 且長得足夠引起裝置故障的變異。然而,將不引起裝置 失敗的很短的電壓供給波動是被忽視的。 <圖式簡述> 經濟部中央標準局員工消費合作社印裝 ---------ί^-- (請先閲讀背面之注意事項再填寫本頁) 本發明的上述之與更進一步的目的、特色,觀點與伴隨的 優勢會同以下的詳細敘述的考慮與伴隨的繪圖將變得明 顯;其: 圖1是一個簡化方塊圖舉例說明一個按照本發明的電源開 啓重置電路; 本紙張尺度適用中國國家揉準(CNS > Α4規格(210X297公釐) A7 B7 五、發明説明() 圖2是一個更詳細的簡要/方塊圖舉例說明圖1的電源開啓 重置電路且舉例說明跳閛點產生器包含一個EPROM電晶 體用於產生跳閘點門限電壓;與 圖3是跳閘點產生器的一個交互的實施例,其包含至少二 個零組件用於產生跳閘點門限電壓。 <較佳實施例詳述> 本發明提供一種電源開啓重置電路,當一個代表在電子電 器回路之內的最差狀況次電路/裝置/零組件的跳閘點產生 器被偵測是可操作時,用於重置耦合到電源開啓重置電路 的電子電器回路。本發明的電源開啓重置電路包含一個包 括電子電器回路的最差狀況零組件的跳閘點產生器,此電 子電器回路的最差狀況零組件是在電子電器回路之內需要 最高的供給電壓以適當地操作的零組件。參照圖1,顯 示一個簡化的方塊圖舉例說明電源開啓重置電路10。此 重置電路包含跳閘點產生器12,其被耦合到一個應用電壓 源操作電壓VDD的電壓源電壓終端13。跳閘點產生器12 包含將監視的電子電器回路(18)的最差狀況次裝置/零組件 ,次電路以便當最差狀況裝置變成可操作時,一個相對應的 邏輯信號被產生以指示最差狀況零組件目前是可操作的a 以此保證全部在電子電器回路之內的裝置同時也是可操作 的。此最差狀況零組件1 1可以是從在電子電器回路內一 本紙張尺度適用中國國家橾準(CNS > A4规格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 、_νδ 經濟部中央樣隼局员工消費合作社印袈 經濟部中央標準局員工消費合作社印裝 A7 B7 五、發明説明() / 個實際孤立的零組件藉以保存組合的電源開啓重置電路的 尺寸與電源,或它可以是一個最差狀況零組件的複製。 感應器14感應並偵測何時跳閘點產生器12的最差狀況裝 置變成是可操作的,且相對應地經由邏輯16提供一個脈動 在電源開啓重置信號(信號POR)或交互地是其間的互補或 倒轉(一個非電源開啓重置信號或信號NPOR)到電子電器 回路18用於允許電子電器回路免除重置,因爲操作電壓已 達到一個預定的門限電壓水平以允許在電子電器回路18 之內的最差狀況裝置是可操作的「 由感應器14所產生的電源開啓重置信號通常地被提供給 重置邏輯16,其可能也反應到其它信號,諸如:一個外 在的針栓•一個値班(watch dog)計時器或一個中斷信號, 用於保持電子電器回路是於重置狀態藉以重置邏輯16供 給一個重置信號到電子電器回路18。一般而言,不論何 時當信號POR是一個邏輯高時(或相等的信號NPOR是一 個邏輯低時),需要置電子電器回路18於一個重置狀況。 所以重置邏輯16供給一個活化的重置信號到電子電器回 路18以置電器回路於一個重置狀況。 因爲本發明的跳閘點產生器包含電子電器回路18的最差 狀況零組件Π,跳閘點產生器的門限電壓在正常的流程和 溫度變異充分地追蹤電子電器回路18以便提供最佳的門 -9- 本紙張尺度逋用中國國家橾牟(CNS 規格(210X297公嫠) (請先聞讀背面之注意事項再填寫本頁) 訂 經濟部中央橾準局員工消贤合作社印製 A7 B7 五、發明説明() 限電壓以允許電子電器回路18被免除重置且允許電子電 器回路18的最大電壓源操作電壓。所以,假如流程或溫 度變異引起一個用於最差狀況零組件11的適當操作的必 需的電壓源電壓門限的變異•跳閘點門限電壓因此相對應 改變且電子電器回路18是不被免除重置直到最差狀況零 組件11是可操作的。所以,本發明提供用於電子電器回 路18的最好的可能電壓範圍並保證在電壓源電壓超過一 個門限電壓之前電子電器回路將不被免除重置,此門限電 壓是在電子電器回路U內所有裝置的適當操作電壓範圇 之内且與流程或溫度變異無關。 應淸楚本發明的電源開啓重置信號是不依靠電壓源的斜坡 上升速率,故本發明不需要電壓源的斜坡上升速率規格來 適當的操作··且電源開啓重置信號簡單地是一個當最差狀 況零組件變成可操作時的函式。另外,本發明是不需要計 時器等等的使用。 參照圖2,顯示一個更詳細的簡要/方塊圖舉例說明圖1的 電源開啓重置電路。應了解顯示於圖2的相同於顯示於圖 1的零組件的零組件是以相同參考數字來識別。圖2的贺 施例包含有電子地可程式化的唯讀記憶體(EPROM)電晶 體22的跳閘點產生器12用於產生跳閘點門限電壓以被使 用於重置EPROM 20。在此既然將監視的電子電器回路是 EPROM記憶體裝置20,最差狀況裝置是EPROM電晶體 -10- 本紙張尺度逋用中國國家橾準(CNS > A4規格(2丨0X297公嫠) (請先閣讀背面之注意事項再填寫本頁) 訂1 經濟部中央標準局爲工消費合作社印製 A7 _B7___ 五、發明説明() 22,因爲使用於EPROM記憶體細胞的這些電晶體的門限 電壓大體而言是高於其它使用於流程的電晶體3因此’當 EPROM記憶體細胞電晶體22變成可操作時,擔保全部在 EPROM 20之內的電晶體與零組件同時也是可操作的。 EPROM電晶體22有一個控制極(control/gate>被锅合以接 收電壓源電壓Vdd與一個源極(sourceelectrode)接地。跳 閘點產生器12更進一步地包含電晶體24與26和電阻器 28。電晶體24有一個源極被耦合到電晶體22的排極(drain electrode)與一個排極被耦合到電路節點28。電晶體24 的閘電極被耦合經過電阻器架構電晶體26以接收電壓源 電壓VDl>。特別地,電晶體26有一個源極被耦合到電晶 體24的閘電極,一個閘電極接地與一個棑極被耦合以接收 電壓源電M Vnn。另外,電路節點28被耦合經過電阻器 27以接收遒壓源電壓VDD。 感應器14感應與偵測何時EPROM電晶體22變成可操作的 且產生一個相對應的脈動以允許EFR0M 20被免除重置 (假設所有其它重置邏輯16設定的條件也被滿足)。 感應器14包含反或閘30、及閘33、重置脈動產生器32 與雜訊濾波器34。反或閘30有一個第一個輪入被耦合到 電路節點28與一個第二個輸入被耦合到重置產生器32的 輪出。反或閘30的輸出是被耦合到及閘33的一個第一個 -11 - 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公嫠) I I n I n ϋ I n I n :- 1.11 «II (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 .η Β7 五、發明説明() 輸入,及閘33的輸出被供給到產生器32的一個輸入。及 閘33的第二個輸入是被耦合到一個雜訊濾波器34的輸 出,後者有一個輸入被耦合到供給電壓終端用於接收操作 電壓VnD。重置脈動產生器32的輸出經由邏輯16提供非 電源開啓重置信號(NPOR)到EPROM 20 ’其中當EPROM 電晶體22是非可操作時,信號NPOR是一個邏輯低藉以保 持EPROM 20於一個重置狀況,且當EPROM電晶體22是 可操作時,信號NPOR是一個邏輯高藉以允許EPROM 20 被免除重置。雖然產生器32提供一個非電源開啓重置信號 (NPOR),應了解其倒轉,一個電源開啓重置信號(P〇R>, 能同時也被提供^ 於操作中且電壓電源開啓時,重置脈動產生器32最初提供 —個邏輯低的輸出藉以置信號NPOR在一個邏輯低(“〇”>層 次且保持EPROM 20於一個重置狀況。因此,反或閛3〇 的第二個輸入是在一個邏輯“0”。並且,在電路節點28 的電壓大體而言是相等於電壓VDD藉以應用一個邏輯 “1”到反或閘30的第一個輸入。於反應中,反或閘3〇 應用一個邏輯“ 0 ”到及閘33的第一個輸入, 同樣於電源開啓時,雜訊濾波器34被初始化以應用一個 邏辆“1”到反或刚33的第二個輸入。因此及閘33應用一 個邏輯“0 ”到虛髖脈動產生器32的輸入因此保持m置脈 動產生器32的輸出在一個邏輯低並強迫將監視的裙子爾 _- η,_ 本纸張尺度適用中國國家梯率(CNS ) Α4規格(210X297公釐) I— I I I I II —訂 I — — —级 (請先閲讀背面之注意事項再填寫本頁) A7 B7 293103 五、發明説明() 器回路,於此狀況下是EPROM 20,停留於一個重置狀況。 當電壓VDD已經超越門限電壓以能夠使EPROM電晶體22 變成可操作時,電流被允許流經電晶體22和電晶體24與 電阻器27且出現在電路節點28的電壓減少到一個電壓水 平爲一個邏輯低的電壓水平。此強迫反或閘30提供一個 邏輯“ 1 ”在它的輸出,其傳達經過及閛33以提供一個邏輯 “ 1 ”在重置脈動產生器32的輸入。於反應中,重ft脈動 產生器32使信號NPOR在一個邏輯高的電壓水平以允許 EPROM 20被免除重置因爲EPROM電晶體22目前是可操 作的。並且跳閘點產生器12包含在EPROM 20之內的最 差狀況電晶體22,能擔保當電晶體22變成可操作時,全 部在EPROM 20之內的電晶體與零組件同時也是可操作 的。 進一步說,假如電懕VDD落於門限水平之下以維持 EPROM電晶體22是可操作的,然後電晶體22將關掉而 出現在電路節點〗8的電壓又變成是一個邏輯高。於反應 中,反或阐30因此提供一個邏輯“ 0 ”在反或閘33的第一 個輪入,其提供一個邏輯低在重置脈動產生器32的輪入且 引起產生器32的輸入變低且置EPROM 20回到E置。 中频(mid-frequency)變異,諸如那些於1 M Hz範网的變 異,可能發生在饱M VDD ,其可能不造成一個充分低的電 _-13 -____ 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) i I I I I I 裝 I I I I 訂— I I I I 絲 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作杜印製 A7 B7 經濟部中央標準局®C工消費合作社印装 五、發明説明() 壓水平長得足夠使電晶體22關掉,但可能是長得足夠而來 引起EPROM20的失敗。進一步,高頻變異,諸如那些 在10MHz之上的,可能發生在電壓VDD ,諸如那些由於 電磁耦合(EMC)引起的,其將不會引起EPROM20不適的 操作且將不會引起EPROM 20的重置。因此本發明包含雜 訊濾波器34,其監視在電源開啓後的電壓源電壓來決定是 否電壓源已經落於由最差狀況裝置所設定的門限水平之下 一個足夠長的時間而損害EPROM 20。於此方法,雜訊濾 波器34回應可能引起EPROM 20之內的失敗但不是長得足 夠來關掉電晶體22的如此的中頻雜訊,但是不回應將不會 造成EPROM 20的不適操作的高頻雜訊《: 於操作中,雜訊濾波器34包含簡單的電器回路(未顯示) 以便假如電歷源電壓落於一個預定門限之下一個預定的時 間量以允許一個電容器的放電時,然後雜訊濾波器34提 供一個邏”在它的輪出。此提供一個邏輯“0 ”在重置 脈動產生器32的輸入以引起產生器32引發信號NPOR且 重置EPROM20。如此本發明不只保持EPROM20於一個 重置狀況直到電Μ源電壓已經增加到一個水平使最差狀況 零組件變成是可操作的,它同時也包含雜訊濾波器34用於 置EPROM回到重置假如電壓源電壓落於一個預定的門限 之下一個最小的時期。 如上述之,本發明一般而言需要確定在將監視的電子電器 -14 - 本紙張尺度適用中國國家橾準(CNS ) A4规格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) -裝. 訂 0 經濟部中央標準局員工消費合作社印製 A7 ___B7五、發明説明() 回路之內的最差狀況零組件、然而一旦獲得,擔保一旦 最差狀況零組件是可操作時,全部在電子電器回路之內的 零組件是可操作的且電器回路能被免除重置。確定一個 電子電路的最差狀況裝置可能是相當地簡單的,諸如上述 實施例,其將監視的電子電器回路是一個EPROM記憶體 裝置。在此稲情況下,最差狀況零組件被確定是一個 £PROM電晶體,因爲使用於EPROM言己憶體細|泡的這些電 晶體的門限爾腿大體而言高於其它使用於流程的電晶體。 於一些電子電路,然而,它可能不是容易可確定那個零 組件需要最高的操作電壓以適當地運作。於如此例証中, 二個或更多個零組件可用來設定門限電壓藉以在將監視的 電子電器回路被免除重置前,電壓源電壓必需達到一個充 份的電壓水平以使所選的二個或更多個零組件是可操作 的。參照圖3,顯示跳閘點產生器12的一個交互的资施例。 應了解顯示於圖3的零組件若相同於顯示於圖〖與2的零 組件則以類似參考数字來識別。圖3的跳閘點產生器12 包含串聯耦合的電晶體41和42,其耦合於一個供給爾踮 終端用於接收操作電壓VDD與節點44之間。特別地,谮 晶體4 1是架構如一個二極體,它的排極與閘爾極是被耦合 以接收m脱源笵糂V„D ,而它的源極被耦合到二極體架描 VII晶體42的排極與閘爾極。更進一步地,電晶體42旳源 極是被耦含到電路節點44,後者經過電阻器46接地> (請先閱讀背面之注意事項再填寫本頁)
U % 訂 本紙張尺度適用中國國家梂準(CNS ) A4规格(210X297公釐) A7 B7 經濟部中央標準局貝工消費合作社印製 293103 五、發明説明() 電路節點44更進一步地被耦合到電晶體48的閘電極,後 者有一個排極被耦合到反或閘3〇的第一個輸入且經過電 阻器49接收電壓源電壓Vdd。電晶體48的源極是被耦合 到電晶體50的排極,後者的源極接地且其閘電極耦合以接 收電壓源電壓VnD * 於操作中,當電壓VDD增加到一個充分的電壓水平以致允 許電晶體41與42兩者變成是可操作時,電流流經電晶體 41和42引起出現在電路節點44的電壓增加到一個充分的 水平以使電晶體48開啓。此造成出現在反或閘30的第一 個輪入的電壓將經由電晶體50被拉下到一個邏輯零•如 此,類似於圖2的實施例,當電晶體4 1和42是可操作時, 出現在反或閘30的第一個輸入的邏輯電壓是一個邏輯低 且指示電晶體4〖和42是可操作的事實。於此方法,二 個或更多個電晶體可被一起耦合,諸如如顯示於圖3的串 列方式,以便假如困難來確定從在將監視的電子電器回路 之內的最差情形零組件時,然後二個或更多個零組件可用 來設定決定何時電子電器回路被免除重置的門限電壓水 平。如舉例說明於圖3,在電子電器回路被允許免除重置 之前,電晶體41與42兩者必須變成是可操作的。 此刻應是明顯的,已經提供了一種新奇的電源開啓®置電 路用於01將將監視的電子電器回路 > 此電源開啓重置爾路 包含一個包含在m子電器回路之內的最差狀況零組件(需 -16- 表紙張尺度適用中國國家梂準(CNS ) A4规格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁)
A7 B7 五、發明説明() 要最大電壓來操作的零組件)的跳閘點產生器以便假如最 差狀況零組件是可操作時用於設定使電子電器回路免除重 置的門限電壓,它保證全部零組件是可操作的。並且因爲 門限電壓是基於電子電器回路的最差狀況零組件,跳閘點 產生器的門限電壓在正常的流程與溫度變異下將充分地追 蹤電子電器回路。另外,電源開啓重置電路包含一個雜訊 濾波器用於置電子電器回路回到重置假如在電壓源電壓的 變異引起電壓源電壓水平落於一個預定門限之下至少一個 最小時期。 雖然某些較佳實施例和方法在此中被掲露,從前而敘述的 考慮,對於那些熟練於此技術的人士而言,其所敘述的實 施例與方法的變異與修正可被製造而不離本發明的精神和 範圍是明顯的。因此,本發明只應被限制到所附加的申 請專利範圃需要的規範與可適用定律的規則與原理n (請先閱讀背面之注意事項再填寫本頁) -裝· 、*τ, 經濟部中央標準局員工消费合作社印装 -17- 本紙張尺度適用中國國家揉準(CNS > A4^· ( 210x297公釐)
Claims (1)
- 293103 A8 B8 C8 D8 ♦利申請案第84109553號 ROC ratent Appln. No.84109553 修正之申請年利袭囲中文本-附件二 mended Claims in Chinese - Enel. Π 乂民H ab年4月 (Submitted on April IT目 ιί . M 經濟部中央標準局貝工消费合作社印製 、申請專利範圍 1 · 一種耦合到一個電子電路的電源開啓重置電路用於當 一個用於此電子電器回路的電壓源電壓超過一個門限電壓 時•允許電子電器回路被免除重置,此電源開啓重置電器 回路包含: 一個跳閘點產生器電路耦合用於接收電壓源電壓且包含一 個在電子電器回路之內的最差狀況零組件以便當該最差狀 況零組件變成可操作時,全部在電子電器回路之內的零組 件同時也是可操作的;與 耦合到該跳閘點產生器的感應器機構用於偵測何時該最差 狀況零組件變成可操作且用於產生一個相對應的信號以允 許電子電器回路將被免除重置。 ' 2 ·如申請專利範圍第1項之電源開啓重置電路,其中該 感應器機構更進一步地包含一個雜訊濾波器用於當發生在 電壓源電壓的變異引起電壓源的電壓水平在至少一個預定 期間落於一個預定門限之下時,使電子電器回路回到重 m。 3 ·如中請專利範圍第1項之電源開啓重置電路,其中該 最差狀況零組件是一個電子地可程式化的唯讀記憶體 (EPROM >饱晶體而電子電器回路是一個EPROM 〇 4 ·如屮誧洱利範冏第1項之電源開啓Μ置馉路,丨!;屮該 最差狀況零組件包含至少二個從電子電器回路之內的零糾 -18 - 本紙張尺度適用中國國家標準(CNS > A4規格(210X297公釐) ---------^-- (請先閱讀背面之注意事項再填寫本頁) 訂 A8 B8 C8 D8 29〇1〇3 、申請專利範圍 件以便該至少二個零組件在電子電器回路被允許免於爾置 之前必定得被提出是可操作的。 (請先閲讀背面之注意事項再填寫本頁) 5 .如申請專利範圃第1項之電源開啓重置電路,其中該 感應器機梢包含一個重置脈動產生器用於當該最费狀況零 組件變成可操作時,產生一個電源開啓重置信號來允詐電 子電器回路被免除m置。 6 · —種當一個應用於電子電器回路的電壓源電壓超過一 個門限電腿時,允許電子電器回路被免除重置的方法.此 方法包含少驟: ' 基於當一個在電子m器回路之內的最差狀況零組件變成付 操作時,建立一個在此電子電器回路被免除重瞪的門限笵 壓; 感應何時該最差狀況零組件變成可操作;與 允許爾子m器卩:>丨路被免除蜇置以反應該最差狀況零n i件的 變成定可操作的。 經濟部中央標準局負工消費合作社印製 7·如屮訥w利範關第6項之方法進一步地也含常祀m源 電版之内的變界引起電μ源電壓水平在至少一個预定期丨川 落於倘μ定門限之下盼,使馆子m器丨「|丨路问到m的的步 驟。 8 - ·柯耦合到個記憶體裝蹬的電源開啓nn趵汜路川於 -19- 本紙張度適用中國國家標準(CNS ) Α4規格(21〇><297公釐> 293103 A8 B8 C8 D8 申請專利範園 當一個應用於記憶體裝置的電壓源電壓超過一個門限電壓 時,允許記憶體裝置被免除重置,此電源開啓重置電路包 含·· 一個跳閘點產生器電路耦合用於接收電壓源電壓且包含一 個與記憶體裝置結合的記憶體細胞電晶體用於當該記憶體 細胞電晶體變成可操作時產生一個信號,以便當該記憶體 細胞電晶體變成可操作時,全部在記憶體裝置之內的零組 件同時也是可操作的;與 耦合到該跳閘點產生器的感應器機構用於偵測何時該記憶 體細胞電晶體變成可操作且用於產生一 v個相對應的信號以 允許記憶體裝置被免除重置。 9 ·如Ψ請玛利範圍第8項之電源開啓重置電路,其中該 感應器機構更進一步地包含一個雜訊濾波器用於常發生在 電壓源電踮的變異引起電壓源的電壓水平在至少一個預定 期間落於一個预定門限之下時,使記憶體裝置回到重瞪。 (請先閲讀背面之注意事項再填寫本頁) Λ4. ’,訂 經濟部中央梯準局員工消費合作社印裝 20- 本紙張尺度逋用中國國家榡準(CNS ) A4规格(210X297公釐)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/508,332 US5587866A (en) | 1995-07-27 | 1995-07-27 | Power-on reset circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW293103B true TW293103B (zh) | 1996-12-11 |
Family
ID=24022326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW084109553A TW293103B (zh) | 1995-07-27 | 1995-09-13 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5587866A (zh) |
| EP (2) | EP1087492A3 (zh) |
| JP (1) | JPH10503920A (zh) |
| KR (1) | KR100271951B1 (zh) |
| DE (1) | DE69616266T2 (zh) |
| TW (1) | TW293103B (zh) |
| WO (1) | WO1997005683A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7936191B2 (en) | 2006-12-25 | 2011-05-03 | Realtek Semiconductor Corp. | Start-up reset circuit and related method |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5778238A (en) * | 1996-06-19 | 1998-07-07 | Microchip Technology Incorporated | Power-down reset circuit |
| US5978297A (en) * | 1998-04-28 | 1999-11-02 | Micron Technology, Inc. | Method and apparatus for strobing antifuse circuits in a memory device |
| US6178501B1 (en) | 1998-04-28 | 2001-01-23 | Micron Technology. Inc. | Method and apparatus for initializing a memory device |
| US6181628B1 (en) | 1998-06-29 | 2001-01-30 | Cypress Semiconductor Corp. | Power-on-reset circuit with analog delay and high noise immunity |
| EP0986175A1 (fr) * | 1998-09-08 | 2000-03-15 | EM Microelectronic-Marin SA | Circuit d'initialisation, notamment lors de la mise sous tension |
| US6970939B2 (en) * | 2000-10-26 | 2005-11-29 | Intel Corporation | Method and apparatus for large payload distribution in a network |
| US20050162794A1 (en) * | 2003-10-30 | 2005-07-28 | Donnelly David S. | System for mitigating radiation effects on componentry in space |
| US7450359B1 (en) * | 2005-03-03 | 2008-11-11 | National Semiconductor Corporation | System and method for providing a temperature compensated under-voltage-lockout circuit |
| US7711971B1 (en) * | 2006-06-28 | 2010-05-04 | Linear Technology Corporation | Multi-input power supply supervisor |
| CN102298951A (zh) * | 2010-06-25 | 2011-12-28 | 鸿富锦精密工业(深圳)有限公司 | 控制装置及具有控制装置的电子设备 |
| US9369124B2 (en) * | 2011-04-07 | 2016-06-14 | Nxp B.V. | Power-on-reset circuit with low power consumption |
| US10692581B2 (en) * | 2017-01-18 | 2020-06-23 | Microchip Technology Incorporated | Circuits for bleeding supply voltage from a device in a power down state |
| JP7447840B2 (ja) * | 2021-02-12 | 2024-03-12 | 株式会社デンソー | 電源制御装置 |
| GB2617874B (en) * | 2022-04-20 | 2024-08-14 | Cirrus Logic Int Semiconductor Ltd | Power converter circuitry |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4103348A (en) * | 1977-08-29 | 1978-07-25 | Westinghouse Electric Corp. | Volatile and nonvolatile random access memory cell |
| US5121358A (en) * | 1990-09-26 | 1992-06-09 | Sgs-Thomson Microelectronics, Inc. | Semiconductor memory with power-on reset controlled latched row line repeaters |
| JP2797844B2 (ja) * | 1992-06-17 | 1998-09-17 | 三菱電機株式会社 | 半導体集積回路 |
| US5243233A (en) * | 1992-09-24 | 1993-09-07 | Altera Corporation | Power on reset circuit having operational voltage trip point |
-
1995
- 1995-07-27 US US08/508,332 patent/US5587866A/en not_active Expired - Fee Related
- 1995-09-13 TW TW084109553A patent/TW293103B/zh active
-
1996
- 1996-07-17 EP EP00125108A patent/EP1087492A3/en not_active Withdrawn
- 1996-07-17 DE DE69616266T patent/DE69616266T2/de not_active Expired - Fee Related
- 1996-07-17 JP JP9507606A patent/JPH10503920A/ja active Pending
- 1996-07-17 KR KR1019970702004A patent/KR100271951B1/ko not_active Expired - Fee Related
- 1996-07-17 EP EP96924422A patent/EP0787379B1/en not_active Expired - Lifetime
- 1996-07-17 WO PCT/US1996/011529 patent/WO1997005683A1/en not_active Ceased
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7936191B2 (en) | 2006-12-25 | 2011-05-03 | Realtek Semiconductor Corp. | Start-up reset circuit and related method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10503920A (ja) | 1998-04-07 |
| EP1087492A3 (en) | 2001-09-05 |
| KR970706634A (ko) | 1997-11-03 |
| WO1997005683A1 (en) | 1997-02-13 |
| DE69616266D1 (de) | 2001-11-29 |
| EP0787379A4 (en) | 1999-08-25 |
| DE69616266T2 (de) | 2002-07-04 |
| EP1087492A2 (en) | 2001-03-28 |
| EP0787379B1 (en) | 2001-10-24 |
| US5587866A (en) | 1996-12-24 |
| KR100271951B1 (ko) | 2000-11-15 |
| EP0787379A1 (en) | 1997-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW293103B (zh) | ||
| KR101515849B1 (ko) | Cmos 디바이스의 래치―업 자동 검출 및 cmos 디바이스로의 전력 순환 | |
| US6301133B1 (en) | Power supply system with ORing element and control circuit | |
| TW486810B (en) | Semiconductor integrated circuit and method generating internal supply voltage in semiconductor integrated circuit | |
| US20040195976A1 (en) | Output feedback and under-voltage detection system | |
| JPH10254560A (ja) | 電圧調整器回路および電圧調整方法 | |
| JP2009212704A (ja) | 電源スイッチ回路 | |
| US5841269A (en) | Power-down circuit | |
| JP5455826B2 (ja) | 電源投入制御回路 | |
| EP1952217A2 (en) | Automatic detection of a cmos circuit device in latch-up and reset of power thereto | |
| JPS605374Y2 (ja) | 電力降下モニタ装置 | |
| CN106183816A (zh) | 辅助电源系统以及其运转方法 | |
| CN101336399B (zh) | 两级限流电源系统 | |
| US20250316972A1 (en) | Integrated ground fault detection and interrupter circuit with variable delay | |
| US9874589B2 (en) | Inrush current recording module | |
| TWI678854B (zh) | 電源電路及其保護狀態解除方法 | |
| CN120723592B (zh) | 漏液处理系统和服务器 | |
| JP6714141B2 (ja) | 電子式回路遮断器 | |
| JP4386532B2 (ja) | 電圧レギュレータ | |
| JPS58205225A (ja) | 複合リセツト回路 | |
| JPS61196276A (ja) | 被加熱部の温度異常検出装置 | |
| JPH0646225B2 (ja) | 電子式タイマ | |
| JPS5944852B2 (ja) | 電源装置 | |
| JP2827625B2 (ja) | 無停電電源装置 | |
| JPS5837724A (ja) | マイクロプロセツサ用リセツト回路 |