[go: up one dir, main page]

TW202541167A - 以背向曝光製作之具高深寬比微/奈米結構之半導體元件及其製造方法 - Google Patents

以背向曝光製作之具高深寬比微/奈米結構之半導體元件及其製造方法

Info

Publication number
TW202541167A
TW202541167A TW113112765A TW113112765A TW202541167A TW 202541167 A TW202541167 A TW 202541167A TW 113112765 A TW113112765 A TW 113112765A TW 113112765 A TW113112765 A TW 113112765A TW 202541167 A TW202541167 A TW 202541167A
Authority
TW
Taiwan
Prior art keywords
layer
light
transmitting substrate
material layer
semiconductor device
Prior art date
Application number
TW113112765A
Other languages
English (en)
Inventor
李永春
邱博義
丁昱淳
Original Assignee
國立成功大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立成功大學 filed Critical 國立成功大學
Priority to TW113112765A priority Critical patent/TW202541167A/zh
Publication of TW202541167A publication Critical patent/TW202541167A/zh

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

本發明提供一種半導體元件及其製造方法,藉由把不透光層和光阻層形成於透光基板的正面,光源再由透光基板的背面輸入以固化透光基板上的光阻層。在顯影移除不透光層上的光阻層後,在不透光層上形成材料層。最後,移除剩下的光阻層。藉不斷重複此步驟,半導體元件上的微奈米結構可以不斷增高,以增加半導體元件上微奈米結構的深寬比。

Description

以背向曝光製作之具高深寬比微/奈米結構之半導體元件及其製造方法
本發明關於半導體元件的製程方法,特別關於一種半導體元件及其製造方法。
在目前的半導體微影製程技術中,如圖1A至1C所示,基板101上形成有高分子結構層102,高分子結構層102可以為光阻、壓印阻劑等。之後,透過蒸鍍或薄膜沉積方式在基板101和高分子結構層102上覆蓋薄膜層103,薄膜層103的材質可以為金屬、介電材料或氧化物。最後,再以舉離技術移除高分子結構層102,留下與基板101接觸的薄膜層103,完成半導體元件上的微奈米結構。
然而,在製程過程中,如果薄膜層103高度L超過高分子結構層102的高度H之三分之一,將導致最後的舉離製程無法成功移除高分子結構層102,意即薄膜層103的深寬比將會被限制。因此,對於目前製程技術來說,要成功製造高深寬比的微奈米結構仍具有一定的挑戰性。
本發明提出一種半導體元件製造方法,包括:提供一透光基板並在該透光基板的一第一面上佈置至少一不透光層;在該透光基板的該第一面和該不透光層上塗布一第一光阻層;由該透光基板的一第二面射入一光源,其中該第一面相對於該第二面;移除該不透光層上的該第一光阻層;在該不透光層上形成一第一材料層;移除該透光基板上的該第一光阻層,露出該透光基板的一部份。
較佳地,以濕式蝕刻或乾式蝕刻移除該透光基板上的該第一光阻層。
較佳地,該第一材料層以沈積方式形成於該不透光層上,且該第一材料層的厚度小於該不透光層上之該第一光阻層厚度的三分之一。
較佳地,該第一材料層為金屬材料,且該第一材料層以電鍍方式形成於該不透光層上。
較佳地,形成於該不透光層上之該第一材料層和該第一光阻層切齊
較佳地,該不透光層和該第一材料層的材質不同。
較佳地,其中該製造方法包括:在露出的該透光基板以及該第一材料層上塗布一第二光阻層;由該透光基板的該第二面射入該光源;移除該第一材料層上的該第二光阻層;在該第一材料層上形成一第二材料層;移除該透明基板上的該第二光阻層,露出該透光基板的一部份。
較佳地,該不透光層和該第一材料層的材質不同。
本發明提供一種半導體元件製造方法,包括:提供一透光基板並在該透光基板的一第一面上佈置至少一不透光層;在該透光基板的該第一面和該不透光層上塗布一光阻層;由該透光基板的一第二面射入一光源,其中該第一面相對於該第二面;移除該光阻層中未被固化的部分;在該光阻層之間形成一材料層;移除該材料層兩側的材料,露出該透光基板的一部份。
本發明提供一種半導體元件,其係以如前述之方法製造。
本發明提供一種半導體元件及其製造方法,藉由把不透光層和光阻層形成於透光基板的正面,光源再由透光基板的背面輸入以固化透光基板上的光阻層,在顯影移除不透光層上的光阻層後,在不透光層上形成材料層。最後,移除剩下的光阻層。藉不斷重複此步驟,半導體元件上的微奈米結構可以不斷增高,以增加半導體元件上微奈米結構的深寬比。
為讓本發明上述及/或其他目的、功效、特徵更明顯易懂,下文特舉較佳實施方式,作詳細說明於下。
請參考圖2A至2E,圖2A至2E為本發明一實施方式中半導體元件製造方法的示意圖。如圖2A所示,首先,提供透光基板1,透光基板1可以是半透明或全透明。透光基板1具有第一面11和相對於第一面11的第二面12。將至少一個不透光層2間隔佈置於透光基板1的第一面11上,使部分透光基板1的第一面11露出於不透光層2。其中,不透光層2的厚度為h1。於本發明一實施方式中,不透光層2可以是已圖案化的金屬層,但本揭露書不以此為限,不透光層2也可以是其他任何不透光的材料。
請參考圖2B和2C,將第一光阻層3形成於不透光層2以及透光基板1的第一面11露出於不透光層2的部分之上,所形成的第一光阻層3的厚度為h2。其中,第一光阻層3為負光阻,例如:Az2000系列、SU8系列等。之後,將光源從透光基板1的第二面12射入,光源穿過透光基板1,經不透光層2的間隔射入第一光阻層3。負光阻經過光源照射後固化,因此顯影後仍會繼續留存。也就是說,位在不透光層2上方的第一光阻層3在曝光顯影後會被移除,而在不透光層2之間隔處的第一光阻層3在曝光顯影後仍會留存。較佳地,本揭露書採用的光源為紫外光。
請參考圖2D,在顯影移除不透光層2上方的第一光阻層3後,接著在不透光層2和第一光阻層3上沉積第一材料層4,其中,第一材料層4的厚度為h3。較佳地,第一材料層4的厚度h3小於第一光阻層3之厚度h2的三分之一,且第一材料層4的厚度h3大於不透光層2的厚度h1。於本揭露書一實施方式中,第一材料層4為金屬材料或非金屬材料。
請參考圖2E,最後,再以濕式蝕刻或乾式蝕刻,去除透光基板1上剩下的第一光阻層3,以露出透光基板1的一部份,即得到具有一層高深寬比微奈米結構的半導體元件。
在本發明另一實施方式中,請參考圖3A、3B,其中,第一材料層4為金屬材料,且在曝光顯影移除不透光層2上方的第一光阻層3後,第一材料層4以電鍍的方式形成於不透光層2上。在此實施方式中,由於第一光阻層3上方並沒有形成第一材料層4,因此形成於不透光層2上的第一材料層4之厚度不會受到限制,可以直接將不透光層2上方的空隙填滿,即,第一材料層4的厚度可以與兩側的第一光阻層3切齊。較佳地,電鍍形成的第一材料層4之材料與不透光層2相同。接著,再透過溶劑移除透光基板1上剩下的第一光阻層3,以露出透光基板1的部份,即可得到具有一層高深寬比微奈米結構的半導體元件。藉此,可以進一步地提高半導體元件上微奈米結構的深寬比。
於本發明另一實施方式中,如圖4A至4D所示,在半導體元件上形成一層微奈米結構後,可以在半導體元件上塗布第二光阻層5,即在露出的透光基板1以及第一材料層4上再次塗布負光阻層。之後再依照前述方式,將光源由透光基板1的第二面12射入,使透光基板1上的第二光阻層5固化後,移除第一材料層4上的第二光阻層5。之後,以電鍍或沉積方式在第一材料層4上形成第二材料層6,其中,第一材料層4和第二材料層6的材料可以是相同或不同的。最後,以濕式蝕刻、乾式蝕刻或溶劑移除透光基板1上剩下的第二光阻層5,以露出透光基板1,即完成半導體元件上的第二層微奈米結構。透過不斷重複此製程,半導體元件上的微奈米結構的深寬比可以不斷增加。
於本發明另一實施方式中,如圖5A至5F所示,首先,將至少一個不透光層2間隔佈置於透光基板1的第一面11上並塗布第三光阻層7,其中第三光阻層7為正光阻。將光源從透光基板1的第二面12射入後進行顯影,透光基板1上方的第三光阻層7會在顯影後被移除,不透光層2上方的第三光阻層7則會在顯影後會繼續留存。接著,在第三光阻層7之間,即透光基板1上第三光阻層7被移除的位置,形成第三材料層8。較佳地,不透光層2和第三材料層8的材質不同。最後,移除第三材料層8兩側的所有材料,具體來說,以濕蝕刻方式將剩餘的第三光阻層7移除,再以乾蝕刻或濕蝕刻方式將不透光層2移除使下方的透光基板1露出,形成高深寬比的為奈米結構。
另外,以本揭露書提出的製造方法所製成的半導體元件可以作為一種模具,用以製造表面具有相同微奈米結構特徵的半導體元件。具體來說,可以電鑄或其它的模造(Molding)方式翻製半導體元件,再以壓印或轉印方式完成半導體元件製造。
在本發明另一實施方式中,請參考圖6,由於在進行背向曝光的過程,光源可能會有散射的情況,因此在曝光顯影後,第一光阻層3呈現圓角,但本揭露書不以此為限,顯影後任何形狀的光阻層皆於本揭露書範圍內。
綜合以上,本發明提供一種半導體元件及其製造方法,藉由把不透光層和光阻層形成於透光基板的正面,光源再由透光基板的背面輸入以固化透光基板上的光阻層,在顯影移除不透光層上的光阻層後,在不透光層上形成材料層。最後,移除剩下的光阻層。藉不斷重複此步驟,半導體元件上的微奈米結構可以不斷增高,以增加半導體元件上微奈米結構的深寬比。
惟以上所述者,僅為本發明之較佳實施例,但不能以此限定本發明實施之範圍;故,凡依本發明申請專利範圍及發明說明書內容所作之簡單的等效改變與修飾,皆仍屬本發明專利涵蓋之範圍內。
(101):基板 (102):高分子結構層 (103):薄膜層 (H)(L)(h1)(h2)(h3):厚度 (1):透光基板 (2):不透光層 (11):第一面 (12):第二面 (3):第一光阻層 (4):第一材料層 (5):第二光阻層 (6):第二材料層 (7):第三光阻層 (8):第三材料層
圖1A至1C為先前技術中微影製程的示意圖。
圖2A至2E為本發明一實施方式中半導體元件製造方法的示意圖。
圖3A和3B為本發明另一實施方式中半導體元件製造方法的示意圖。
圖4A和4D為本發明另一實施方式中半導體元件製造方法的示意圖。
圖5A和5F為本發明另一實施方式中半導體元件製造方法的示意圖。
圖6為本發明另一實施方式中半導體元件製造方法的示意圖。
(1):透光基板
(2):不透光層
(4):第一材料層

Claims (10)

  1. 一種半導體元件製造方法,包括: 提供一透光基板並在該透光基板的一第一面上佈置至少一不透光層; 在該透光基板的該第一面和該不透光層上塗布一第一光阻層; 由該透光基板的一第二面射入一光源,其中該第一面相對於該第二面; 移除該不透光層上的該第一光阻層; 在該不透光層上形成一第一材料層; 移除該透光基板上的該第一光阻層,露出該透光基板的一部份。
  2. 如請求項1所述之半導體元件製造方法,其中以濕式蝕刻或乾式蝕刻移除該透光基板上的該第一光阻層。
  3. 如請求項1所述之半導體元件製造方法,其中該第一材料層以沈積方式形成於該不透光層上,且該第一材料層的厚度小於該不透光層上之該第一光阻層厚度的三分之一。
  4. 如請求項1所述之半導體元件製造方法,其中該第一材料層為金屬材料,且該第一材料層以電鍍方式形成於該不透光層上。
  5. 如請求項4所述之半導體元件製造方法,其中形成於該不透光層上之該第一材料層和該第一光阻層切齊。
  6. 如請求項1所述之半導體元件製造方法,其中該不透光層和該第一材料層的材質不同。
  7. 如請求項1所述之半導體元件製造方法,其中該製造方法包括: 在露出的該透光基板以及該第一材料層上塗布一第二光阻層; 由該透光基板的該第二面射入該光源; 移除該第一材料層上的該第二光阻層; 在該第一材料層上形成一第二材料層; 移除該透明基板上的該第二光阻層,露出該透光基板的一部份。
  8. 如請求項7所述之半導體元件製造方法,其中該第一材料層與該第二材料層的材質不同。
  9. 一種半導體元件製造方法,包括: 提供一透光基板並在該透光基板的一第一面上佈置至少一不透光層; 在該透光基板的該第一面和該不透光層上塗布一光阻層; 由該透光基板的一第二面射入一光源,其中該第一面相對於該第二面; 移除該光阻層中未被固化的部分; 在該光阻層之間形成一材料層; 移除該材料層兩側的材料,露出該透光基板的一部份。
  10. 一種半導體元件,其係以如申請專利範圍第9項之方法製造。
TW113112765A 2024-04-03 2024-04-03 以背向曝光製作之具高深寬比微/奈米結構之半導體元件及其製造方法 TW202541167A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW113112765A TW202541167A (zh) 2024-04-03 2024-04-03 以背向曝光製作之具高深寬比微/奈米結構之半導體元件及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW113112765A TW202541167A (zh) 2024-04-03 2024-04-03 以背向曝光製作之具高深寬比微/奈米結構之半導體元件及其製造方法

Publications (1)

Publication Number Publication Date
TW202541167A true TW202541167A (zh) 2025-10-16

Family

ID=98261765

Family Applications (1)

Application Number Title Priority Date Filing Date
TW113112765A TW202541167A (zh) 2024-04-03 2024-04-03 以背向曝光製作之具高深寬比微/奈米結構之半導體元件及其製造方法

Country Status (1)

Country Link
TW (1) TW202541167A (zh)

Similar Documents

Publication Publication Date Title
CN100347608C (zh) 利用毛细作用力在基体上形成微型图案的方法
CN101520600B (zh) 基于x射线曝光技术制作透光纳米压印模板的方法
CN101517130A (zh) 电铸模的制造方法、电铸模及电铸部件的制造方法
KR101468960B1 (ko) 리소그래피 마스크 제조방법 및 이를 이용한 미세패턴형성방법
US10288999B2 (en) Methods for controlling extrusions during imprint template replication processes
KR20100074434A (ko) 쉐도우 증착과 나노전사 프린팅을 이용한 나노임프린트 리소그래피의 패턴전사 방법
CN104465337A (zh) 一种使用pmma/neb双层胶制作金属纳米狭缝的方法
TWI447781B (zh) A method of making a microstructure embossing die
JP2014096593A (ja) マイクロコンタクトプリンティング用スタンプ作製用マスター版の製造方法、マイクロコンタクトプリンティング用スタンプ作製用マスター版、およびマイクロコンタクトプリンティング用スタンプの製造方法。
CN113126428A (zh) 一种纳米压印方法
US7588710B2 (en) Mold made of amorphous fluorine resin and fabrication method thereof
JP2009127105A (ja) 電鋳部品の製造方法
JP5531463B2 (ja) マイクロコンタクトプリント用スタンプの製造に用いるマスター版とその製造方法、マイクロコンタクトプリント用スタンプとその製造方法、および、マイクロコンタクトプリント用スタンプを用いたパターン形成方法
JP2022522424A (ja) スタンプの生成及び硬化のための方法及び装置
JP5621201B2 (ja) インプリントモールド製造方法およびインプリントモールド
TW202541167A (zh) 以背向曝光製作之具高深寬比微/奈米結構之半導體元件及其製造方法
JP4083725B2 (ja) 薄膜トランジスタの製造方法及びその製造装置
JP6015140B2 (ja) ナノインプリントモールドおよびその製造方法
JP2013193454A (ja) マスターモールドの製造方法およびモールドの製造方法並びにそれらに使用される表面加工方法
TW202011112A (zh) 用以製造一多層壓印模之方法、多層壓印模、及一多層壓印模之使用
CN101067719A (zh) 一种构筑亚10纳米间隙及其阵列的方法
JP2018160537A (ja) パターン形成方法
CN112198759B (zh) 压印模具、压印模具的制作方法、纳米压印方法
KR20090006703A (ko) 고종횡비 미세구조물 제조방법
KR20080023487A (ko) 전사 인쇄를 이용한 금속 패터닝 방법