TW202541008A - Esync混合模式 - Google Patents

Abstract

本揭露提供用於ESYNC混合模式之包括編碼於儲存媒體上之電腦程式的系統、裝置、設備、及方法。一種處理器基於一顯示面板的一再新率的一變化判定一AP將從一第一功率模式轉換至一第二功率模式。該處理器基於該判定且在一連續外部HSYNC信號的一傳輸期間，將與該外部HSYNC信號相關聯的一時脈的一來源從經由PLL時脈產生切換成經由一RC振盪器時脈產生。

Description

ESYNC混合模式

[相關申請案之交互參照]本申請案主張發明名稱為「ESYNC HYBRID MODE」且於2024年2月7日申請之美國臨時專利申請案第63/551,029號及發明名稱為「ESYNC HYBRID MODE」且於2025年2月5日申請之美國非臨時專利申請案第19/046,465號之權益及優先權，該等申請案以全文引用方式明確地併入本文中。

本揭露大致上係關於處理系統，且更具體而言係關於用於顯示處理之一或多種技術。

計算裝置通常執行圖形及/或顯示處理（例如，利用一圖形處理單元(graphics processing unit, GPU)、一中央處理單元(central processing unit, CPU)、一顯示處理器等）以演現並顯示視覺內容。此類計算裝置可包括例如電腦工作站、行動電話（諸如智慧型手機）、嵌入式系統、個人電腦、平板電腦、及視訊遊戲控制台。GPU經組態以執行包括一或多個處理級之一圖形處理管線，該等處理級一起操作以執行圖形處理命令並輸出訊框。中央處理單元(CPU)可藉由發出一或多個圖形處理命令至GPU來控制GPU之操作。現代CPU通常能夠同時執行多個應用程式，各應用程式在執行期間可能需要利用GPU。顯示處理器可經組態以將從CPU接收的數位資訊轉換成類比值，且可發出命令至顯示面板以用於顯示視覺內容。提供用於在顯示器上之視覺呈現的內容的裝置可利用CPU、GPU、及/或顯示處理器。

目前的顯示處理技術可能無法解決支援廣泛範圍之可變再新率的顯示面板的某些特性。存在對於與支援廣泛範圍之可變再新率的顯示面板有關的技術改善的需要。

下文呈現一或多個態樣的簡化發明內容以提供對此類態樣之基本理解。本發明內容並非所有經設想態樣之廣泛概述，且本發明內容並不意圖識別所有態樣之關鍵性或決定性元素，亦不意圖描述任何或所有態樣之範疇。本發明內容的唯一目的係以簡化形式呈現一或多個態樣的一些概念，以作為稍後呈現之更詳細描述的導論。

在本揭露之一態樣中，提供一種用於顯示處理之方法、電腦可讀取媒體、及設備。該設備包括一記憶體；及一處理器，其耦接至該記憶體，且基於儲存在該記憶體中之資訊，該處理器經組態以：基於一顯示面板的一再新率的一變化判定一應用處理器(AP)將從一第一功率模式轉換至一第二功率模式；及基於該判定且在一連續外部水平同步(HSYNC)信號的一傳輸期間，將與該外部HSYNC信號相關聯的一時脈的一來源從經由一鎖相迴路(PLL)時脈產生切換成經由一電阻器-電容器(RC)振盪器時脈產生。

為了完成前述及相關目的，一或多個態樣包括在下文中充分描述且在申請專利範圍中特別指出的特徵。下文描述及附圖詳細闡述一或多種態樣之某些說明性特徵。然而，此等特徵僅指示可採用各種態樣的原理的各種方式中的一些，且本描述意欲包括所有此類態樣及其等效物。

下文中參考隨附圖式更充分地描述系統、設備、電腦程式產品、及方法之各種態樣。然而，本揭露可以許多不同的形式來體現，且不應被解釋為限於本揭露通篇呈現的任何特定結構或功能。更確切而言，提供此等態樣使得本揭露將變得透徹且完整，且將本揭露之範疇充分地傳達給所屬技術領域中具有通常知識者。基於本文中之教示，所屬技術領域中具有通常知識者應理解，本揭露之範疇意欲涵蓋本文中所揭示之系統、設備、電腦程式產品、及方法的任何態樣，無論是獨立或與本揭露之任何其他態樣結合實施。例如，可使用本文中闡述的任意數目個態樣來實施設備或實踐方法。另外，本揭露之範圍意欲涵蓋除了使用本文闡述的本揭露之各種態樣之外亦使用其他結構、功能、或結構及功能，或使用非本文闡述的本揭露之各種態樣的其他結構、功能、或結構及功能，來實踐的設備或方法。本文中所揭示之任何態樣可藉由申請專利範圍的一或多個元素來體現。

雖然本文中描述各種態樣，但此等態樣中的許多變化及排列落入本揭露之範疇內。雖然提及本揭露之態樣中的一些潛在益處及優點，但本揭露之範疇並不意欲限於特定益處、用途、或目的。而是，本揭露之態樣意欲廣泛地適用於不同的無線技術、系統組態、網路、及傳輸協定，其中一些在圖式中以及在以下描述中舉實例來說明。實施方式及圖式僅說明本揭露而非限制，本揭露之範疇由隨附申請專利範圍及其等效物定義。

數個態樣將參考各種設備及方法呈現。此等設備及方法在以下的實施方式中描述，且在附圖中藉由各種方塊、組件、電路、程序、演算法、及類似者（共同稱為「元件(element)」）繪示。此等元件可使用電子硬體、電腦軟體、或其任何組合實施。此類元件是實施為硬體或軟體取決於特定應用及對整體系統強加的設計約束。

舉實例而言，元件、或元件的任何部分、或元件的任何組合可實施為包括一或多個處理器的「處理系統(processing system)」（亦可稱為處理單元）。處理器之實例包括微處理器、微控制器、圖形處理單元(GPU)、通用GPU (general purpose GPU, GPGPU)、中央處理單元(CPU)、應用處理器、數位信號處理器(digital signal processor, DSP)、精簡指令集計算(reduced instruction set computing, RISC)處理器、系統單晶片(systems on a chip, SOC)、基頻處理器、特殊應用積體電路(application specific integrated circuit, ASIC)、現場可程式化閘陣列(field programmable gate array, FPGA)、可程式化邏輯裝置(programmable logic device, PLD)、狀態機、閘控邏輯、離散硬體電路、及經組態以執行本揭露通篇所述之各種功能的其他合適硬體。處理系統中的一或多個處理器可執行軟體。軟體可廣泛地解讀為意謂指令、指令集、碼、碼區段、程式碼、程式、子程式、軟體組件、應用程式、軟體應用程式、套裝軟體、常式、子常式、物體、可執行檔案、執行緒、程序、及/或函式等，而無論是稱為軟體、韌體、中介軟體(middleware)、微碼、硬體描述語言、或其他。

用語「應用程式(application)」可指軟體。如本文中所述，一或多種技術可指經組態以執行一或多種功能的應用程式（例如，軟體）。在此類實例中，應用程式可儲存在記憶體中（例如，處理器的晶片上記憶體(on-chip memory)、系統記憶體、或任何其他記憶體）。本文中所述之硬體（諸如處理器）可經組態以執行應用程式。例如，應用程式可被描述為包括碼，當由硬體執行時，該碼導致硬體執行本文中所述之一或多種技術。舉實例而言，硬體可從記憶體存取碼且執行從記憶體存取的碼以執行本文中所述之一或多種技術。在一些實例中，在本揭露中識別組件。在此類實例中，組件可係硬體、軟體、或其組合。組件可係分開的組件或單一組件的子組件。

在一或多個實例中，本文中所述之功能可以硬體、軟體、韌體、或其任何組合實施。若以軟體實施，則功能可儲存在電腦可讀取媒體上或經編碼為在電腦可讀取媒體上的一或多個指令或碼。電腦可讀取媒體包括電腦儲存媒體。儲存媒體可係可由電腦存取的任何可用媒體。舉例而言，且非限制性地，此類電腦可讀取媒體可包括一隨機存取記憶體(random-access memory, RAM)、一唯讀記憶體(read-only memory, ROM)、一電可抹除可程式化ROM (electrically erasable programmable ROM, EEPROM)、光碟儲存器、磁碟儲存器、其他磁性儲存裝置、上述類型的電腦可讀取媒體的組合、或可用於儲存可由電腦存取的指令或資料結構形式的電腦可執行碼的任何其他媒體。

如本文中所使用，用語「內容(content)」的例項可指「圖形內容(graphical content)」、「影像(image)」等，無論該等用語是否被用作形容詞、名詞、或其他詞性。在一些實例中，本文中所使用之用語「圖形內容」可指由一圖形處理管線之一或多個程序產生之一內容。在其他實例中，本文中所使用之用語「圖形內容」可指由經組態以執行圖形處理之一處理單元產生之一內容。在又一實例中，本文中所使用之用語「圖形內容」可指由一圖形處理單元產生之一內容。

一些顯示面板（例如，低溫多晶氧化物(low-temperature polycrystalline oxide, LTPO)顯示面板）可支援在再新率之間動態切換的能力。例如，當顯示靜態影像時，顯示面板可將顯示面板的再新率降低至最小再新率（例如，1 Hz），其可節省電池組電力。與顯示面板相關聯的顯示處理器可利用時脈以使與顯示面板相關聯的電路的不同部分同步。在實例中，時脈的來源可係鎖相迴路(phased lock loop, PLL)。PLL可指產生具有與輸入信號之相位有關的相位的輸出信號的控制系統。在實例中，對於顯示處理器，時脈（例如，來自PLL的時脈）可指定訊框的像素可傳輸得多快。雖然PLL可與相對高的時脈準確度相關聯，PLL亦可能與相對高的功率消耗相關聯。因此，在顯示處理器未將顯示資料轉移至顯示面板時保持PLL導通可能與功率消耗增加相關聯。

本文描述與外部HSYNC (external HSYNC, ESYNC)混合模式有關的各種技術。在實例中，一種設備可經組態以基於顯示面板的再新率的變化判定應用處理器(AP)將從第一功率模式轉換至第二功率模式。AP可指一組處理器，例如，包括用於不同類型應用的不同類型處理器的系統。顯示處理器可係應用處理器的部分，其中顯示處理器可充當負責將顯示訊框傳輸至顯示裝置的主機處理器。應用處理器亦可稱為主機處理器。功率模式可包括在給定時間週期內消耗特定功率的模式。第一功率模式與第二功率模式可不同。例如，第一功率模式可在經定義時間週期內消耗比第二功率模式在相同時間週期內相對更大的功率，或第一功率模式可在給定時間週期內消耗比第二功率模式在相同時間週期內相對更小的功率。該設備可經組態以基於判定且在連續外部水平同步(HSYNC)信號的傳輸期間，將與外部HSYNC信號相關聯的時脈的來源從經由鎖相迴路(PLL)時脈產生切換成經由電阻器-電容器(RC)振盪器時脈產生。HSYNC信號可指將顯示面板中的水平圖像掃描線的起始與圖像來源同步的信號。該信號可包括脈動信號。外部HSYNC信號可係不由顯示處理器或DDIC產生的信號。外部HSYNC信號亦可稱為ESYNC信號。顯示處理器或DDIC可使用ESYNC信號以用於使顯示面板中的水平圖像掃描線的起始與圖像來源同步。ESYNC信號可連續地傳輸，例如，在傳輸之間無插入地傳輸，或經由複數個傳輸傳輸，其中複數個連續傳輸的任二者之間的週期係恆定的。連續傳輸的ESYNC信號亦可稱為連續ESYNC信號。EM脈衝可包括控制光發射的信號。在一些態樣中，圖形內容的訊框速率可由一組EM脈衝的速率整除。因此，訊框速率的變化可係離散的。在實例中，EM脈衝可以比線的速率更慢的速率運行。與EM脈衝相關聯的EM信號的週期可係HSYNC信號的週期的倍數。訊框的一週期可係EM信號的多個週期。PLL時脈可係基於參考信號維持其頻率的時脈。例如，PLL時脈可基於參考信號週期性地調整其頻率。相比之下，RC時脈使用電阻器及電容器的組合以維持時序信號的頻率，例如，藉由利用電容器放電的時間量。RC時脈可比PLL時脈更不準確。例如，RC時脈可以比PLL時脈更慢的速度運行。對於將時脈的來源從經由PLL時脈產生切換成經由RC振盪器時脈產生，設備可節省電力。更具體地說，在靜態螢幕期間，該設備可在保持對視訊時序的追蹤並將外部HSYNC信號連續地轉移至顯示驅動器積體電路(DDIC)的同時節省電力。DDIC可係控制顯示面板的切換及顯示方法的積體電路晶片。在實例中，顯示面板可係低溫多晶氧化物(LTPO)顯示面板。

在一些態樣中，時脈可經組態以產生外部HSYNC信號。設備可將連續外部HSYNC信號傳輸至DDIC。例如，設備可經由顯示串列介面(display serial interface, DSI)（例如，行動產業處理器介面(mobile industry processor interface, MIPI) DSI）將連續外部HSYNC信號傳輸至DDIC。在一些態樣中，該設備可將時脈之來源的切換及與訊框速率變化相關聯的功率傳輸相關聯。例如，該設備可經組態以基於訊框速率的變化從第一功率模式轉換至第二功率模式。該設備可經組態以基於訊框速率變化而觸發至第二功率模式的轉換及時脈的來源的切換二者。在一些態樣中，顯示面板可支援可變再新率。設備可經組態以基於再新率的變化從第一功率模式轉換至第二功率模式。設備可經組態以基於再新率變化而觸發至第二功率模式的轉換及時脈的來源的切換二者。顯示面板可與再新率相關聯，該再新率係顯示器在每時間週期更新螢幕上的影像的次數。例如，每秒將影像再新60次的顯示面板可稱為具有60赫茲(Hz)之再新率的顯示面板。顯示面板可在一時間週期內改變其再新率。再新率在顯示器的變化稱為再新率變化。訊框速率係指圖形處理器在每時間週期產生用於在顯示面板顯示之訊框的訊框數目。例如，圖形處理器可經組態以產生每秒30個訊框(frames per second, fps)或120 fps。在一些態樣中，圖形內容的訊框速率可由一組EM脈衝的速率整除。因此，訊框速率的變化可係離散的。圖形處理器可在一時間週期內改變其訊框速率。訊框速率在圖形處理器的改變可稱為訊框速率變化。

在一些態樣中，該設備可基於時脈的來源從經由PLL時脈產生至經由RC振盪器時脈產生的切換，停用與PLL時脈相關聯的一組資源。與PLL時脈相關聯的該組資源可包括PLL時脈的電源、與PLL時脈相關聯的參考晶體時脈、或與PLL相關聯之用於產生參考電流及參考電壓的電路中之至少一者。該組資源在使用RC時脈時可能未使用，且可回應於將時脈的來源切換回PLL時脈而重啟動。在一些態樣中，該設備可基於顯示面板之再新率的第二變化判定AP將從第二功率模式轉換至第一功率模式。在一些態樣中，該設備可基於AP將從第二功率模式轉換至第一功率模式的判定且在連續外部HSYNC信號的傳輸期間，將時脈的來源從經由RC振盪器時脈產生切換成經由PLL時脈產生。在一些態樣中，該設備可基於時脈的來源從經由RC振盪器時脈產生至經由PLL振盪器時脈產生的切換，啟動與PLL時脈相關聯的該組資源。在一些態樣中，設備可將連續HSYNC信號與一組發射脈衝或EM脈衝相關聯。該組EM脈衝中的各脈衝可對應於顯示面板的多條線。在一些態樣中，設備可在切換時脈的來源之後將AP從第一功率模式轉換至第二功率模式。第一功率模式可與第一功率消耗相關聯。第二功率模式可與小於第一功率消耗的第二功率消耗相關聯。PLL時脈可與第一功率消耗及第一時脈準確度相關聯。RC振盪器時脈可與第二功率消耗及第二時脈準確度相關聯。第一功率消耗可大於第二功率消耗，且第一時脈準確度可大於第二時脈準確度。在一些態樣中，設備可從軟體接收顯示面板之再新率上的變化的指示。該軟體可監控導致顯示處理器改變AP之功率模式的觸發。AP將從第一功率模式轉換至第二功率模式的判定可基於該指示。在一些態樣中，該設備可輸出時脈之來源的切換的指示。輸出切換的指示可觸發時脈的來源從PLL時脈切換成RC振盪器時脈。

在一些態樣中，DDIC可藉由使用用於顯示串列介面(DSI)視訊混合模式操作的顯示介面信號產生用於低溫多晶氧化物(LTPO)面板的EM脈衝。顯示介面信號亦可稱為外部HYNC (ESYNC)脈衝。在ESYNC信號上，DDIC可每一條線產生一個脈衝。顯示處理器可經組態以維持恆定的EM脈衝速率。顯示處理器可經組態以將脈衝的數目均勻地分布在訊框內。在一些態樣中，ESYNC混合模式可經由經組態以切換ESYNC產生的來源而不停止至DDIC的ESYNC輸出的硬體(hardware, HW)機制實施。此一HW機制可稱為模式切換器。顯示處理器可在活動訊框轉移期間使用準確的時脈來源且在靜態顯示期間使用有功率效率的來源（例如，RC振盪器）產生ESYNC脈衝。雖然RC振盪器可能較不準確，但準確度降低在低訊框速率可係可接受的。

可實施本揭露中所述標的之特定態樣以實施下列潛在優點的一或多者。在一些實例中，藉由轉換ESYNC脈衝的來源而不停止至DDIC的ESYNC輸出，所描述的技術可用以在訊框轉移期間使用準確的時脈來源且在靜態顯示期間使用有活動功率效率的來源產生ESYNC信號。

本文中所述之實例可指一圖形處理單元(GPU)之用途及功能。如本文中所使用，一GPU可係任何類型之圖形處理器，且一圖形處理器可係經設計或經組態以處理圖形內容之任何類型之處理器。例如，一圖形處理器或GPU可係經設計以用於處理圖形內容之一專用電子電路。再舉例而言，一圖形處理器或GPU可係經組態以處理圖形內容之一通用處理器。

圖1係繪示經組態以實施本揭露之一或多種技術之一實例性內容產生系統100之一方塊圖。內容產生系統100包括一裝置104。裝置104可包括用於執行本文中所述之各種功能之一或多個組件或電路。在一些實例中，裝置104之一或多個組件可係一SOC之組件。裝置104可包括經組態以執行本揭露之一或多種技術之一或多個組件。在所示之實例中，裝置104可包括一處理單元120、一內容編碼器/解碼器122、及一系統記憶體124。在一些態樣中，裝置104可包括數個組件（例如，一通訊介面126、一收發器132、一接收器128、一傳輸器130、一顯示處理器127、及一或多個顯示器131）。（多個）顯示器131可指一或多個顯示器131。例如，顯示器131可包括單一顯示器或多個顯示器，該多個顯示器可包括一第一顯示器及一第二顯示器。第一顯示器可係左眼顯示器，且第二顯示器可係右眼顯示器。在一些實例中，第一顯示器及第二顯示器可接收用於在其上呈現的不同訊框。在其他實例中，第一顯示器及第二顯示器可接收用於在其上呈現的相同訊框。在其他實例中，圖形處理的結果可不顯示在裝置上，例如，第一顯示器及第二顯示器可不接收用於在其上呈現的任何訊框。而是，訊框或圖形處理結果可傳送至另一裝置。在一些態樣中，此可被稱為分割演現(split-rendering)。

處理單元120可包括內部記憶體121。處理單元120可經組態以使用圖形處理管線107來執行圖形處理。內容編碼器/解碼器122可包括內部記憶體123。在一些實例中，裝置104可包括處理器，該處理器可經組態以在由一或多個顯示器131顯示由處理單元120產生的一或多個訊框之前對該等訊框執行一或多種顯示處理技術。雖然實例內容產生系統100中的處理器經組態為顯示處理器127，但是應理解，顯示處理器127係處理器的一個實例，且可使用其他類型的處理器、控制器等來取代顯示處理器127。顯示處理器127可經組態以執行顯示處理。例如，顯示處理器127可經組態以對由處理單元120產生的一或多個訊框執行一或多種顯示處理技術。一或多個顯示器131可經組態以顯示或以其他方式呈現由顯示處理器127處理的訊框。在一些實例中，一或多個顯示器131可包括液晶顯示器(liquid crystal display, LCD)、電漿顯示器、有機發光二極體(organic light emitting diode, OLED)顯示器、投影顯示裝置、擴增實境顯示裝置、虛擬實境顯示裝置、頭戴式顯示器、或任何其他類型的顯示裝置中之一或多者。

處理單元120及內容編碼器/解碼器122外部的記憶體（諸如系統記憶體124）可由處理單元120及內容編碼器/解碼器122存取。例如，處理單元120及內容編碼器/解碼器122可經組態以從外部記憶體讀取及/或寫入至外部記憶體（諸如系統記憶體124）。處理單元120可透過匯流排通訊地耦接至系統記憶體124。在一些實例中，處理單元120及內容編碼器/解碼器122可透過該匯流排或經由不同的連接來通訊地耦接至內部記憶體121。

內容編碼器/解碼器122可經組態以從任何來源（諸如系統記憶體124及/或通訊介面126）接收圖形內容。系統記憶體124可經組態以儲存所接收之經編碼或經解碼圖形內容。內容編碼器/解碼器122可經組態以例如從系統記憶體124及/或通訊介面126接收呈經編碼像素資料之形式的經編碼或經解碼圖形內容。內容編碼器/解碼器122可經組態以對任何圖形內容進行編碼或解碼。

內部記憶體121或系統記憶體124可包括一或多個揮發性記憶體或非揮發性記憶體或儲存裝置。在一些實例中，內部記憶體121或系統記憶體124可包括RAM、靜態隨機存取記憶體(static random access memory, SRAM)、動態隨機存取記憶體(dynamic random access memory, DRAM)、可抹除可程式化ROM (erasable programmable ROM, EPROM)、EEPROM、快閃記憶體、磁性資料媒體或光學儲存媒體、或任何其他類型的記憶體。根據一些實例，內部記憶體121或系統記憶體124可係非暫時性儲存媒體。用語「非暫時性(non-transitory)」可指示儲存媒體並未體現在載波或經傳播信號中。然而，用語「非暫時性」不應被解釋為意指內部記憶體121或系統記憶體124係不可移動的或其內容係靜態的。作為一個實例，系統記憶體124可從裝置104移除且移動至另一裝置。作為另一實例，系統記憶體124可能無法從裝置104移除。

處理單元120可係一CPU、一GPU、一GPGPU、或可經組態以執行圖形處理之任何其他處理單元。在一些實例中，處理單元120可整合至裝置104之一主機板中。在其他實例中，處理單元120可存在於安裝在裝置104之主機板之埠中的圖形卡上，或者可以其他方式併入經組態以與裝置104交互操作的周邊裝置內。處理單元120可包括一或多個處理器，諸如一或多個微處理器、GPU、ASIC、FPGA、算術邏輯單元(ALU)、DSP、離散邏輯、軟體、硬體、韌體、其他等效積體或離散邏輯電路系統、或其任何組合。當該等技術部分地以軟體實施時，處理單元120可將軟體的指令儲存在合適的非暫時性電腦可讀取媒體（例如，內部記憶體121）中，且使用一或多個處理器在硬體中執行指令以執行本揭露之技術。前述的任一者（包括硬體、軟體、硬體及軟體的組合等）都可被認為是一或多個處理器。

內容編碼器/解碼器122可係經組態以執行內容解碼的任何處理單元。在一些實例中，內容編碼器/解碼器122可整合至裝置104的主機板中。內容編碼器/解碼器122可包括一或多個處理器，諸如一或多個微處理器、特殊應用積體電路(ASIC)、現場可程式化閘陣列(FPGA)、算術邏輯單元(ALU)、數位信號處理器(DSP)、視訊處理器、離散邏輯、軟體、硬體、韌體、其他等效積體或離散邏輯電路系統、或其任何組合。當該等技術部分地以軟體實施時，內容編碼器/解碼器122可將軟體的指令儲存在合適的非暫時性電腦可讀取媒體（例如，內部記憶體123）中，且使用一或多個處理器在硬體中執行指令以執行本揭露之技術。前述的任一者（包括硬體、軟體、硬體及軟體的組合等）都可被認為是一或多個處理器。

在一些態樣中，內容產生系統100可包括通訊介面126。通訊介面126可包括接收器128及傳輸器130。接收器128可經組態以執行本文中關於裝置104所述之任何接收功能。另外，接收器128可經組態以自另一裝置接收資訊，例如眼睛或頭部位置資訊、演現命令、及/或位置資訊。傳輸器130可經組態以執行本文中關於裝置104所述之任何傳輸功能。例如，傳輸器130可經組態以傳輸資訊至另一裝置，該資訊可包括對內容的請求。接收器128及傳輸器130可組合成收發器132。在此類實例中，收發器132可經組態以執行本文中關於裝置104所述之任何接收功能及/或傳輸功能。

再次參照圖1，在某些態樣中，顯示處理器127可包括模式切換器198，該模式切換器經組態以基於顯示面板的再新率的變化判定應用處理器(AP)將從第一功率模式轉換至第二功率模式；及基於該判定且在一連續外部水平同步(HSYNC)信號的一傳輸期間，將與該外部HSYNC信號相關聯的一時脈的一來源從經由一鎖相迴路(PLL)時脈產生切換成經由一電阻器-電容器(RC)振盪器時脈產生。在一個態樣中，模式切換器198可從使用PLL時脈的主要外部HSYNC產生器切換成使用RC振盪器時脈的備用外部HSYNC產生器。儘管以下描述可能聚焦於顯示處理，但是本文中所述之概念可適用於其他類似之處理技術。此外，雖然以下描述可聚焦在鎖相迴路(PLL)時脈來源及電阻器-電容器(RC)振盪器時脈來源，本文描述的概念亦可適用於其他類型的時脈來源。例如，本文描述的概念可適用於第一時脈來源及第二時脈來源，其中第一時脈來源與第一功率消耗、第一頻率、及第一準確度相關聯，且第二時脈來源與第二功率消耗、第二頻率、及第二準確度相關聯，其中第一功率消耗大於第二功率消耗，其中第一頻率大於第二頻率，且其中第一準確度大於第二準確度。在一個態樣中，RC振盪器時脈頻率可低於PLL時脈頻率。在一個態樣中，RC振盪器時脈可用以驅動備用外部HSYNC產生器，且PLL時脈可用以驅動主要外部HSYNC產生器及顯示串列介面(DSI)。DSI可利用相對高的時脈速度以支援顯示面板的最大再新率。因此，與RC振盪器時脈的時脈速度相比，PLL時脈可以更高的時脈速度運行。

一裝置（諸如裝置104）可指經組態以執行本文中所述之一或多種技術之任何裝置、設備、或系統。例如，裝置可係伺服器、基地台、使用者設備、用戶端裝置、站台、存取點、電腦（諸如個人電腦、桌上型電腦、膝上型電腦、平板電腦、電腦工作站、大型電腦）、終端產品、設備、電話、智慧型電話、伺服器、視訊遊戲平台或控制台、手持裝置（諸如攜帶式視訊遊戲裝置或個人數位助理(personal digital assistant, PDA)）、可穿戴計算裝置（諸如智慧手錶、擴增實境裝置、或虛擬實境裝置）、非可穿戴裝置、顯示器或顯示裝置、電視機、電視機上盒、中間網路裝置、數位媒體播放器、視訊串流裝置、內容串流裝置、車載電腦(in-vehicle computer)、任何行動裝置、經組態以產生圖形內容的任何裝置、或經組態以執行本文中所述之一或多種技術的任何裝置。本文中的程序可被描述為由特定組件（例如，GPU）執行，但是在其他實施例中，可使用與所揭示的實施例一致的其他組件（例如，CPU）來執行。

GPU可在GPU管道中處理多種類型的資料或資料封包。例如，在一些態樣中，GPU可處理兩種類型的資料或資料封包，例如，上下文暫存器封包及繪製呼叫(draw call)資料。上下文暫存器封包可係一組全域狀態資訊，例如，關於全域暫存器、著色程序、或常數資料的資訊，其可調節將如何處理圖形上下文。例如，上下文暫存器封包可包括關於顏色格式的資訊。在上下文暫存器封包的一些態樣，可存在指示哪個工作負載屬於上下文暫存器的一或多個位元。再者，可有多個功能或程式設計同時及/或並行地運行。例如，功能或程式設計可描述某種操作，例如顏色模式或顏色格式。因此，上下文暫存器可定義GPU的多個狀態。

上下文狀態可用以判定個別的處理單元（例如，頂點提取器(vertex fetcher, VFD)、頂點著色器(vertex shader, VS)、著色器處理器、或幾何形狀處理器）如何作用，且/或該處理單元以什麼模式作用。為此，GPU可使用上下文暫存器及程式設計資料。在一些態樣中，GPU可基於模式或狀態的上下文暫存器定義來在管線中產生工作負載，例如頂點或像素工作負載。某些處理單元（例如，VFD）可使用這些狀態來判定某些功能，例如如何組合成頂點。由於這些模式或狀態可能發生變化，故GPU可能需要變更對應的上下文。另外，對應於模式或狀態的工作負載可遵循變化中的模式或狀態。

圖2繪示根據本揭露之一或多種技術的一實例性GPU 200。如圖2中所示，GPU 200包括命令處理器(command processor, CP) 210、繪製呼叫封包212、VFD 220、VS 222、頂點快取記憶體(vertex cache, VPC) 224、三角形設定引擎(triangle setup engine, TSE) 226、光柵化器(rasterizer, RAS) 228、Z處理引擎(Z process engine, ZPE) 230、像素內插器(pixel interpolator, PI) 232、片段著色器(fragment shader, FS) 234、演現後端(render backend, RB) 236、L2快取記憶體(UCHE) 238、及系統記憶體240。雖然圖2顯示GPU 200包括處理單元220至238，但是GPU 200可包括數個額外處理單元。另外，處理單元220至238僅係實例，且根據本揭露之GPU可使用處理單元的任何組合或順序。GPU 200亦包括命令緩衝器250、上下文暫存器封包260、及上下文狀態261。

如圖2中所示，GPU可利用CP（例如，CP 210）或硬體加速器將命令緩衝器剖析成上下文暫存器封包（例如，上下文暫存器封包260）及/或繪製呼叫資料封包（例如，繪製呼叫封包212）。接著，CP 210可透過分開的路徑將上下文暫存器封包260或繪製呼叫封包212傳送至GPU中的處理單元或區塊。此外，命令緩衝器250可交替上下文暫存器及繪製呼叫的不同狀態。例如，命令緩衝器可同時儲存以下資訊：上下文N的上下文暫存器、上下文N的（多個）繪製呼叫、上下文N+1的上下文暫存器、上下文N+1的（多個）繪製呼叫。

GPU可以各種不同的方式演現影像。在某些情況下，GPU可使用直接演現及/或圖塊式演現(tiled rendering)來演現一影像。在圖塊式演現GPU中，可將一影像劃分或分成不同的區段或圖塊。在影像分割之後，可分開演現各區段或圖塊。圖塊式演現GPU可將電腦圖形影像劃分為一網格格式，使得該網格之各部分（即，一圖塊）被分開演現。在圖塊式演現之一些態樣中，在一合併步驟(binning pass)期間，可將一影像劃分為不同的圖格或圖塊。在一些態樣中，在合併步驟期間，可建構其中可識別可見基元或繪製呼叫的可見性串流。可在分格化步驟之後執行一合併步驟(binning pass)。與圖塊式演現相反，直接演現不將訊框劃分為更小的圖格或圖塊。反而，在直接演現中，一次性地演現整個訊框（即，沒有一合併步驟）。另外，一些類型之GPU可允許進行圖塊式演現及直接演現（例如，彈性演現）。

在一些態樣中，GPU可對不同的圖格或圖塊應用繪製程序或演現程序。例如，一GPU可對一個圖格進行演現，且對該圖格中之基元或像素執行所有繪製。在對一圖格進行演現之程序期間，演現目標可位於GPU內部記憶體(GPU internal memory, GMEM)中。在一些情況下，在對一個圖格進行演現之後，可將演現目標之內容移動至一系統記憶體，且可釋放GMEM以用於演現下一圖格。另外，一GPU可對另一圖格進行演現，且對該圖格中之基元或像素執行繪製。因此，在一些態樣中，可能存在覆蓋一個表面中之所有繪圖之少量圖格，例如四個圖格。另外，GPU可循環遍歷一個圖格中之所有繪圖，但對可見的繪製呼叫（亦即，包括可見幾何形狀之繪製呼叫）執行繪製。在一些態樣中，可例如在一合併步驟中產生一可見性串流以判定一影像或場景中之各基元之可見性資訊。例如，此可見性串流可識別某個基元是否可見。在一些態樣中，此資訊可用於移除不可見基元，使得不可見基元例如在演現步驟中不會被演現。並且，被識別為可見基元中之至少一些基元可在演現步驟中被演現。

在圖塊式演現之一些態樣中，可存在多個處理階段或步驟。例如，可在兩個步驟中執行演現，例如一合併、一可見性或圖格-可見性步驟、及一演現或圖格-演現步驟。在一可見性步驟期間，一GPU可輸入一演現工作負載，記錄基元或三角形之位置，且接著判定哪些基元或三角形落入哪一圖格或區域中。在一可見性步驟之一些態樣中，GPU亦可在一可見性串流中識別或標記各基元或三角形之可見性。在演現步驟(rendering pass)期間，GPU可以輸入可見性串流並且一次處理一個圖格或區域。在一些態樣中，可分析可見性串流以判定哪些基元、或基元之頂點係可見的或不可見的。因此，可處理可見的基元、或基元之頂點。如此一來，GPU可減少處理或演現不可見基元或三角形之不必要工作負載。

在一些態樣中，在一可見性步驟期間，可處理某些類型之基元幾何形狀，例如僅位置幾何形狀。另外，取決於基元或三角形之位置或方位，可將基元分類至不同的圖格或區域中。在一些情況下，將基元或三角形分類至不同的圖格中可藉由判定此等基元或三角形之可見性資訊來執行。例如，GPU可判定各圖格或區域中之各基元之可見性資訊或將該可見性資訊寫入於例如系統記憶體中。此可見性資訊可用於判定或產生一可見性串流。在演現步驟中，各圖格中的基元可以分開演現。在此等情況下，可自記憶體中提取可見性串流且使用該可見性串流來移除對彼圖格不可見之基元。

GPU或GPU架構的一些態樣可以提供多種不同的演現選項，例如，軟體演現及硬體演現。在軟體演現中，驅動器或CPU可以藉由一次處理各視圖來複製整個訊框幾何形狀。另外，一些不同的狀態可取決於視圖而改變。因此，在軟體演現中，軟體可藉由改變可用於針對一影像中之各視點進行演現之一些狀態來複製整個工作負載。在某些態樣中，由於GPU可針對一影像中之各視點多次提交相同的工作負載，因此額外負擔量可增大。在硬體演現中，硬體或GPU可負責複製或處理影像中各視點的幾何形狀。由此，硬體可管理一影像中之各視點之基元或三角形之複製或處理。

圖3係繪示包括處理單元120、系統記憶體124、顯示處理器127、及（多個）顯示器131的實例顯示框架的方塊圖300，如可結合裝置104來識別的。

GPU可包括在提供用於在顯示器上視覺呈現的內容的裝置中。例如，處理單元120可包括GPU 310，該GPU經組態以演現用於在計算裝置（例如，裝置104）上顯示的圖形資料，該計算裝置可係電腦工作站、行動電話、智慧型手機或其他智慧裝置、嵌入式系統、個人電腦、平板電腦、視訊遊戲控制台等。GPU 310的操作可基於由CPU 315提供的一或多個圖形處理命令來控制。CPU 315可經組態以同時執行多個應用程式。在一些情況下，經同時執行的多個應用程式中之各者可同時利用GPU 310。處理技術可經由處理單元120在實體通訊通道或無線通訊通道上輸出訊框來執行。

可由處理單元120執行的系統記憶體124可包括使用者空間320及核心空間325。使用者空間320（有時稱為「應用程式空間」）可包括（多個）軟體應用程式及/或（多個）應用程式框架。例如，（多個）軟體應用程式可包括作業系統、媒體應用程式、圖形應用程式、工作空間應用程式等。（多個）應用程式框架可包括由一或多個軟體應用程式使用的框架，諸如程式庫、服務（例如，顯示服務、輸入服務等）、應用程式介面(application program interface, API)等。核心空間325可進一步包括顯示驅動器330。顯示驅動器330可經組態以控制顯示處理器127。例如，顯示驅動器330可導致顯示處理器127合成訊框並且將該訊框的資料傳輸至顯示器。

顯示處理器127包括顯示控制區塊335及顯示介面控制器340。顯示處理器127可經組態以（例如，基於從顯示驅動器330接收的輸入）操縱（多個）顯示器131的功能。顯示控制區塊335可進一步經組態以經由顯示介面控制器340將影像訊框輸出至（多個）顯示器131。在一些實例中，顯示控制區塊335可額外或替代地對基於處理單元120對系統記憶體124的執行所提供的影像資料執行後處理。

顯示介面控制器340可經組態以使（多個）顯示器131顯示影像訊框。顯示介面控制器340可根據介面協定（諸如，例如，MIPI DSI（行動產業處理器介面，顯示串列介面））將影像資料輸出至（多個）顯示器131。亦即，（多個）顯示器131可根據MIPI DSI標準來組態。MIPI DSI標準支援視訊模式及命令模式。在其中（多個）顯示器131正以視訊模式操作的實例中，顯示處理器127可連續地再新（多個）顯示器131的圖形內容。例如，整個圖形內容可在每再新循環（例如，逐行）被再新。在（多個）顯示器131正以命令模式操作的實例中，顯示處理器127可將訊框的圖形內容寫入緩衝器350。

在一些此類實例中，顯示處理器127可不連續地再新（多個）顯示器131之圖形內容。相反，顯示處理器127可使用垂直同步(vertical synchronization, Vsync)脈衝來協調緩衝器350處的圖形內容的演現及消耗。例如，當產生Vsync脈衝時，顯示處理器127可將新的圖形內容輸出至緩衝器350。因此，Vsync脈衝的產生可指示目前圖形內容已經在緩衝器350處演現。

基於顯示控制器345、顯示用戶端355、及緩衝器350，訊框在（多個）顯示器131處顯示。顯示控制器345可從顯示介面控制器340接收影像資料並將經接收影像資料儲存在緩衝器350中。在一些實例中，顯示控制器345可將緩衝器350中儲存的影像資料輸出至顯示用戶端355。因此，緩衝器350可表示（多個）顯示器131的本地記憶體。在一些實例中，顯示控制器345可將從顯示介面控制器340接收的影像資料直接輸出至顯示用戶端355。

顯示用戶端355可與感測在使用者與（多個）顯示器131之間的互動的觸控面板相關聯。當使用者與（多個）顯示器131互動時，觸控面板中之一或多個感測器可輸出信號至顯示控制器345，該等信號指示一或多個感測器中之哪一者具有感測器活動、感測器活動的持續時間、施加至一或多個感測器的壓力等。顯示控制器345可使用感測器輸出以判定使用者與（多個）顯示器131互動的方式。（多個）顯示器131可與其他裝置進一步相關聯/包括其他裝置，諸如相機、麥克風、及/或揚聲器，該等裝置結合顯示用戶端355操作。

裝置104的一些處理技術可在三個階段上執行（例如，階段1：演現階段；階段2：合成階段；以及階段3：顯示/傳送階段）。然而，其他處理技術可將合成階段及顯示/傳送階段組合成單一階段，使得處理技術可基於兩個總階段（例如，階段1：演現階段；以及階段2：合成/顯示/傳送階段）執行。在演現階段期間，GPU 310可基於在逐像素的基礎上產生內容的應用程式的執行來處理內容緩衝器。在（多個）合成及顯示階段期間，像素元素可經組裝以形成訊框，該訊框經轉移至顯示該訊框的實體顯示面板/子系統（例如，顯示器131）。

由CPU（例如，軟體指令）或顯示處理器執行的指令可導致CPU或顯示處理器基於與一或多個合成策略群組相關聯的動態優先權及運行時統計資料來搜尋及/或產生用於合成訊框的合成策略。待由實體顯示裝置（諸如顯示面板）顯示的訊框可包括複數個層。再者，訊框的合成可基於將複數個層組合成訊框（例如，基於訊框緩衝器）。在將複數個層組合成訊框之後，可將訊框提供至顯示面板以在其上顯示。將複數個層中之各者組合成訊框的程序可稱為合成、訊框合成、合成過程、合成程序等。

訊框合成過程或合成策略可對應於用於將複數個層中之不同層合成為單一訊框的技術。複數個層可儲存在雙倍資料速率(doubled data rate, DDR)記憶體中。複數個層中之各層可進一步對應於單獨的緩衝器。與區塊或功能相關聯的合成器或硬體合成器(hardware composer, HWC)可判定各層/緩衝器的輸入並執行訊框合成程序以產生指示經合成訊框的輸出。亦即，輸入可係層，且輸出可係用於合成待顯示在顯示面板上的訊框的訊框合成程序。

顯示處理的一些態樣可利用不同類型的遮罩層，例如，形狀遮罩層。遮罩層係可表示顯示器或顯示面板的一部分的層。例如，遮罩層的區域可對應於顯示器的區域，但整個遮罩層可描繪實際上在顯示器或面板處顯示的內容的一部分。例如，遮罩層可包括顯示區域的頂部部分及底部部分，但遮罩層的中間部分可係空的。在一些實例中，可存在多個遮罩層來表示顯示區域的不同部分。再者，對於顯示區域的某些部分，不同遮罩層的內容可彼此重疊。由此，遮罩層可表示顯示區域的一部分，該部分可能或可能不與其他遮罩層重疊。

圖4係繪示根據本揭露的一或多種技術之在應用處理器(AP) 402與顯示驅動器積體電路(DDIC) 404之間的顯示介面的實例的圖400。AP 402及DDIC 404可包括在裝置104中。當在此處使用時，AP可指由用於不同類型應用的不同類型處理器組成的系統。顯示處理器可係應用處理器的部分，其中顯示處理器可充當負責將顯示訊框傳輸至顯示裝置的主機處理器。應用處理器亦可稱為主機處理器。當在本文中使用時，DDIC可指控制顯示面板的切換及顯示方法的積體電路晶片。在實例中，顯示面板（例如，（多個）顯示器131）可係低溫多晶氧化物(LTPO)顯示面板。LTPO顯示面板可指使用使顯示面板能以可變再新率操作的LTPO背板技術的顯示面板。再新率可指顯示器（亦即，顯示面板）更新的速率。在實例中，在120 Hz的再新率，顯示面板可每秒更新120次。在實例中，LTPO顯示面板可以範圍從1 Hz至120 Hz的再新率操作，諸如1 Hz、30 Hz、60 Hz、90 Hz、或120 Hz。相比之下，其他類型的顯示面板可能能夠以設定數目的再新率（例如，60 Hz或120 Hz）操作。由於再新率特性可基於應用程式（例如，網頁瀏覽、遊戲、視訊等）而變化，與支援固定或較小範圍之再新率的其他類型的顯示面板的功率消耗相比，具有更廣泛範圍的可變再新能力的顯示面板可能與有效率的功率消耗相關聯。例如，若顯示面板（例如，LTPO顯示面板）將顯示靜態影像，顯示面板可切換成最低（例如，1 Hz）再新率，其可降低顯示面板的功率消耗。當顯示面板將顯示移動影像（例如，作為遊戲體驗的部分）時，面板可切換成最高（例如，120 Hz）再新率，其可改善使用者體驗。

AP 402及DDIC 404可經由顯示並列介面(DSI)通訊。DSI可指由行動產業處理器介面(MIPI)聯盟頒布的規格。DSI可定義主機（例如，AP 402）與目的地（例如，DDIC 404）之間的序列匯流排及通訊協定。AP 402可經由DSI時脈通道406將時脈資訊傳達給DDIC 404。DSI時脈通道406可承載在二條導線上。AP 402及DDIC 404可經由第零DSI資料通道408通訊資料。第零DSI資料通道可能能夠雙向通訊資料。例如，(1) AP 402可經由第零DSI資料通道408將資料傳輸至DDIC 404，且DDIC 404可經由第零DSI資料通道408從AP 402接收資料，及(2) DDIC 404可經由第零DSI資料通道408傳輸資料至AP 402，且AP 402可經由第零DSI資料通道408從DDIC 404接收資料。AP 402亦可經由第一DSI資料通道、第二DSI資料通道、及第三DSI資料通道（以下稱為DSI資料通道1至3 410）將資料傳達至DDIC 404。DDIC 404可將撕裂效應(tearing effect, TE)信號412傳輸至AP 402。TE信號412可係經組態以在顯示面板上再新影像時減輕或防止影像撕裂的信號。

AP 402可經組態以將外部水平同步信號(HSYNC)信號傳輸至DDIC 404。外部HSYNC信號可稱為ESYNC信號414。ESYNC信號414可連續地傳輸。DDIC 404可基於ESYNC信號414產生用於顯示面板（例如，LTPO顯示面板）的發射(emission, EM)脈衝416。EM脈衝可指控制光發射的信號。在實例中，在接收到ESYNC信號414後，DDIC 404可產生用於顯示面板的每條線的（多個）EM脈衝416。（多個）EM脈衝416的速率（亦即，EM脈衝速率）可保持恆定（亦即，固定），且（多個）EM脈衝416的數目可均勻地分布在訊框內（亦即，AP 402可藉由（多個）EM脈衝416的循環（亦即，EM循環）的步長改變訊框週期）。在一個態樣中，圖形內容的訊框速率可由（多個）EM脈衝416的速率整除。因此，訊框速率的變化可係離散的。在實例中，EM脈衝可以比線的速率更慢的速率運行。與EM脈衝相關聯的EM信號的週期可係HSYNC信號的週期的倍數。訊框的一週期可係EM信號的多個週期。

如上文所指出，一些顯示面板（例如，LTPO顯示面板）可支援廣泛範圍的訊框變化。當訊框速率經調整為比顯示面板的最大再新率更低（亦即，更慢）時，可藉由擴展訊框的垂直前沿(vertical front porch, VFP)而支援寬泛範圍的訊框變化。VFP可指訊框的最後資料線與次一垂直同步(VSYNC)脈衝之間的線（例如，HSYNC脈衝）的數目。在實例中，對於靜態螢幕（亦即，顯示靜態影像的螢幕），顯示面板的訊框速率可下跌至最低再新率，諸如1 Hz。

本文呈現的態樣可關於用於下列之機制：(1)藉由停用在低更新率的訊框之間的未使用資源而允許AP 402轉換至低功率狀態、(2)保持對視訊時序的追蹤、及(3)在靜態螢幕期間將ESYNC信號414連續地轉移至DDIC 404。更具體地說，本文描述稱為「ESYNC混合模式(ESYNC hybrid mode)」的硬體機制。ESYNC混合模式可切換ESYNC信號產生的來源，而無需停止ESYNC信號414至DDIC 404的輸出。如將於下文更詳細地描述的，在ESYNC混合模式中，ESYNC信號414可在活動訊框轉移期間使用相對準確的時脈來源而產生，且ESYNC信號414可在靜態訊框的顯示期間使用相對有功率效率的時脈來源而產生。

圖5係繪示根據本揭露的一或多種技術之在AP 502中的顯示介面控制器的實例的圖500。在實例中，AP 502可係或包括AP 402。AP 502可包括在裝置104中。

AP 502可包括PLL 504或可與該PLL相關聯。PLL 504可係硬體PLL。AP 502亦可包括時序產生器506或可與該時序產生器相關聯。PLL 504可係用於時序產生器506之時脈的來源。時序產生器506可基於來自PLL 504的時脈產生控制顯示面板（例如，（多個）顯示器131）的時序信號。在實例中，PLL 504可係DSI 508（亦即，DSI控制器）的（多個）時脈的來源。更具體地說，時脈（或與時脈相關聯的資訊）可經由DSI時脈通道510傳輸。高速資料可經由第零DSI資料通道512傳輸至AP 502/從該AP傳輸至DDIC 404，亦即，第零DSI資料通道512在低功率模式中可係雙向的。資料可經由DSI資料通道1至3 514從AP 502傳輸。在一個態樣中，時序產生器506可用以產生垂直同步(VSYNC)脈衝516。VSYNC脈衝可指將顯示面板中的訊框的起始與圖像來源同步的脈衝。時序產生器506亦可用以產生水平同步(HSYNC)脈衝518。HSYNC脈衝可指將顯示面板中的水平圖像掃描線的起始與圖像來源同步的脈衝。

AP 502可包括主要ESYNC產生器520或與該主要ESYNC產生器相關聯，該主要ESYNC產生器經組態以在活動訊框轉移期間產生ESYNC信號522。在實例中，當顯示面板以相對高再新率（例如，120 Hz）操作時，主要ESYNC產生器520可產生ESYNC信號522。ESYNC信號522可係或包括ESYNC信號414。主要ESYNC產生器520可基於由PLL 504驅動（亦即，產生）的時脈產生ESYNC信號522。時脈亦可稱為時脈信號。時脈（亦即，時脈信號）可係以恆定頻率在高態與低態之間振盪且可用以同步數位電路的動作的電子邏輯信號（電壓或電流）。在實例中，時脈信號可係具有50％工作循環的方形波。如上文描述的，ESYNC信號522可傳輸至DDIC（例如，DDIC 404），且該DDIC可基於ESYNC信號522產生EM脈衝（例如，（多個）EM脈衝416）。

在實例中，AP 502可從第一功率模式（例如，高功率模式）轉換至第二功率模式（例如，第二功率模式）。在實施例中，第一功率模式可與第一功率消耗相關聯，且第二功率模式可與小於第一功率消耗的第二功率消耗相關聯。在實例中，AP 502可在低訊框速率的更新之間從第一功率模式轉換至第二功率模式。在一個態樣中，AP 502在接收到來自由裝置（例如，裝置104）執行的軟體的指示後，可從第一功率模式轉換至第二功率模式。在AP 502從第一功率模式轉換至第二功率模式之前，AP 502可將ESYNC信號522的產生從主要ESYNC產生器520無縫地轉換至包括在AP 502中或與該AP相關聯的備用ESYNC產生器524。在轉換之後，備用ESYNC產生器524可產生ESYNC信號522。備用ESYNC產生器524可基於由包括在AP 502中或與該AP相關聯的電阻器-電容器(RC)振盪器526驅動（亦即，產生）的時脈產生ESYNC信號522。RC振盪器可指使用RC網路（亦即，電阻器及電容器的組合）以用於頻率選擇的線性振盪器電路。RC振盪器526可比PLL 504更有電力效率；然而，PLL 504可比RC振盪器526更準確。與RC振盪器526相關聯的較低準確度在低訊框（例如，當顯示靜態訊框時）的效能上可能不具有明顯影響。在實例中，PLL 504可與第一時脈準確度、第一頻率、及第一功率消耗相關聯，且RC振盪器526可與第二時脈準確度、第二頻率、及第二功率消耗相關聯，其中第一時脈準確度大於第二時脈準確度、第一頻率高於第二頻率、且第一功率消耗大於第二功率消耗。當使用在本文中時，用語「時脈準確度(clock accuracy)」可指時脈與真實時脈值的接近程度。時脈準確度可與時脈信號的周期性的波動相關聯。當使用在本文中時，用語「功率消耗(power consumption)」可指所消耗的功率。在實例中，當備用ESYNC產生器524產生ESYNC信號522且當DSI 508閒置時，可在顯示面板（例如，（多個）顯示器131）上顯示靜態訊框。

在AP 502從主要ESYNC產生器520轉換至備用ESYNC產生器524之後，AP 502可停用PLL 504及/或與PLL 504相關聯的資源，以在閒置週期期間（例如，在顯示面板上顯示靜態訊框的週期期間）節省電力。在實例中，與PLL 504相關聯的資源可係或包括PLL 504的電源、與PLL 504相關聯的參考晶體時脈、及/或與PLL 504相關聯之用於產生參考電流及參考電壓的電路。參考晶體時脈可指將壓電晶體使用為頻率選擇元件的電子振盪器電路中的晶體振盪器。參考晶體時脈可用以提供穩定的時脈信號。

為恢復活動訊框轉移（例如，當將在顯示面板上顯示新的非靜態框時），AP 502可啟動（亦即，「喚醒(wake up)」）與PLL 504相關聯的經停用資源，且AP 502可將ESYNC信號522的產生從備用ESYNC產生器524無縫地轉換至主要ESYNC產生器520。例如，AP 502可喚醒與PLL 504相關聯的資源且時脈可開始再度由PLL 504驅動。在實例中，AP 502可從軟體接收指示，且AP 502可基於該指示將ESYNC信號522的產生從備用ESYNC產生器524轉換至主要ESYNC產生器520。新的非靜態訊框可基於來自主要ESYNC產生器520的時序資訊對EM脈衝邊界重對準。

在一個態樣中，AP 502可包括多工器(multiplexor, MUX) 527或可與該多工器相關聯。MUX可指在數個類比或數位輸入信號之間選擇並將經選擇輸入轉發至單一輸出線的裝置。MUX 527可基於各種標準（諸如來自軟體的指示）選擇主要ESYNC產生器520（其使用由PLL 504驅動的時脈）或備用ESYNC產生器524（其使用由RC振盪器526驅動的時脈）。

圖6係繪示根據本揭露的一或多種技術之不使用混合模式操作的訊框轉移圖的實例602的圖600。訊框轉移圖描繪EM脈衝604、AP內部VSYNC脈衝606、ESYNC信號608、透過DSI 610傳輸的資訊、及透過DSI 612的訊框轉移。如實例602所示，EM脈衝604可係方形波。如實例602所示，AP內部VSYNC脈衝606（亦即，VSYNC脈衝516）可能不在靜態螢幕614期間產生。ESYNC信號608可連續地產生。在實例中，透過DSI 612傳輸的訊框可包括訊框A 616、訊框B 618、訊框C 620、訊框D 622、及訊框E 624。在實例中，訊框C 620可係靜態顯示訊框，而訊框A 616、訊框B 618、訊框D 622、及訊框E 624可係非靜態顯示訊框。

圖7係繪示根據本揭露的一或多種技術之使用混合模式操作的訊框轉移圖的實例702的圖700。訊框轉移圖描繪EM脈衝704、AP內部VSYNC脈衝706、ESYNC信號708、混合模式選擇710、DSI 712、透過DSI 714的訊框轉移、及AP功率狀態716。如實例702所示，EM脈衝704可係方形波。顯示於實例702中的A，AP內部VSYNC脈衝706（亦即，VSYNC脈衝516）可能不在靜態螢幕718期間產生。ESYNC信號708可連續地產生。在實例中，透過DSI 712傳輸的訊框可包括訊框A 720、訊框B 722、訊框C 724、訊框D 726、及訊框E 728。在實例中，訊框C 724可係靜態顯示訊框，而訊框A 720、訊框B 722、訊框D 726、及訊框E 728可係非靜態顯示訊框。

如藉由混合模式選擇710描繪的，AP（例如，AP 402、AP 502）可在第一時間週期730期間在PLL模式中利用主要ESYNC產生器（例如，主要ESYNC產生器520），亦即，主要ESYNC產生器可使用由PLL（例如，PLL 504）產生的時脈產生ESYNC信號708。AP功率狀態716在第一時間週期730期間可係活動的。由於訊框C 724係靜態顯示訊框，在第一時間週期730之後發生的第二時間週期732期間，AP可在RC振盪器模式中利用備用ESYNC產生器（例如，備用ESYNC產生器524），亦即，備用ESYNC產生器可使用由RC振盪器（例如，RC振盪器526）產生的時脈產生ESYNC信號708。AP功率狀態716在第二時間週期732期間可在睡眠狀態中。由於訊框D 726係非靜態顯示訊框，在第二時間週期732之後發生的第三時間週期734期間，AP可在PLL模式中利用主要ESYNC產生器，亦即，主要ESYNC產生器可使用由RLL產生的時脈產生ESYNC信號708。AP功率狀態716在第三時間週期734期間可係活動的。

圖8係繪示根據本揭露的一或多種技術之在AP 802與DDIC 804之間的實例通訊的呼叫流程圖800。在實例中，AP 802及DDIC 804可包括在裝置104中。在實例中，AP 802可係AP 402或AP 502。在實例中，DDIC 804可係DDIC 404。

在810處，AP 802可基於顯示面板的再新率的變化判定應用處理器(AP)將從第一功率模式轉換至第二功率模式。在812處，AP 802可基於判定且在連續外部水平同步(HSYNC)信號的傳輸期間，將與外部HSYNC信號相關聯的時脈的來源從經由鎖相迴路(PLL)時脈產生切換成經由電阻器-電容器(RC)振盪器時脈產生。在816處，AP 802可將AP從第一功率模式轉換至第二功率模式。

在806處，AP 802可將連續外部HSYNC信號傳輸至顯示驅動器積體電路(DDIC)（例如，DDIC 804）。

在818處，AP 802可基於時脈的來源從經由PLL時脈產生至經由RC振盪器時脈產生的切換，停用與PLL時脈相關聯的一組資源。

在820處，AP 802可基於顯示面板之再新率的第二變化判定AP將從第二功率模式轉換至第一功率模式。在822處，AP 802可基於AP將從第二功率模式轉換至第一功率模式的判定且在連續外部HSYNC信號的傳輸期間，將時脈的來源從經由RC振盪器時脈產生切換成經由PLL時脈產生。在824處，AP 802可基於時脈的來源從經由RC振盪器時脈產生至經由PLL振盪器時脈產生的切換，啟動與PLL時脈相關聯的該組資源。

在808處，AP 802可從軟體接收顯示面板之再新率的變化的指示，其中該AP將從第一功率模式轉換至第二功率模式的判定係基於該指示。在814處，AP 802可輸出時脈之來源的切換的指示。

圖9係根據本揭露的一或多種技術之顯示處理的實例方法的流程圖900。該方法可由設備執行，諸如如結合圖1至圖8之態樣所使用的用於顯示處理的設備、顯示處理單元(DPU)或其他顯示處理器、AP（例如，AP 402、AP 502）、裝置104、無線通訊裝置、及類似者。在實例中，方法（包括下文詳述的各種態樣）可由模式切換器198執行。

在902處，該設備基於顯示面板的再新率的變化判定應用處理器(AP)將從第一功率模式轉換至第二功率模式。例如，圖8在810處顯示AP 802可基於顯示面板的再新率的變化判定應用處理器(AP)（例如，AP 802）將從第一功率模式轉換至第二功率模式。在實例中，AP 802可係AP 402或AP 502。在實例中，顯示面板可係或包括（多個）顯示器131。在實例中，902可由模式切換器198執行。

在904處，該設備基於判定且在連續外部水平同步(HSYNC)信號的傳輸期間，將與外部HSYNC信號相關聯的時脈的來源從經由鎖相迴路(PLL)時脈產生切換成經由電阻器-電容器(RC)振盪器時脈產生。例如，圖8在812處顯示AP 802可基於在810處的判定且在連續外部水平同步(HSYNC)信號的傳輸期間，將與該外部HSYNC信號相關聯的時脈的來源從經由鎖相迴路(PLL)時脈產生切換成經由電阻器-電容器(RC)振盪器時脈產生。在實例中，連續外部HSYNC信號可係或包括ESYNC信號414或ESYNC信號522。在另一實例中，連續外部HSYNC信號可係或包括ESYNC信號708。在實例中，切換與圖7中的混合模式選擇710相關聯。在實例中，PLL時脈可對應於PLL 504，且RC振盪器時脈可對應於RC振盪器526。在實例中，切換可與第二時間週期732相關聯。在實例中，904可由模式切換器198執行。

在一個態樣中，時脈可經組態以產生外部HSYNC信號。例如，時脈可經組態以產生ESYNC信號414、ESYNC信號522、或ESYNC信號708。

在一個態樣中，該設備可將連續外部HSYNC信號傳輸至顯示驅動器積體電路(DDIC)。例如，圖8在806處顯示AP 802可將連續外部HSYNC信號傳輸至DDIC（例如，DDIC 804）。

在一個態樣中，時脈之來源的切換可與訊框速率變化相關聯的功率模式轉換相關聯。例如，時脈的來源在812處的切換可與訊框速率變化相關聯的功率模式轉換相關聯。在實例中，框速率變化可與圖7中提及的訊框相關聯。

在一個態樣中，再新率的變化可與由顯示面板所支援的再新率的範圍及顯示內容的更新特性相關聯。例如，具有可變再新能力的面板的再新率可在網頁瀏覽、遊戲、視訊播放等期間變化。

在一個態樣中，該設備可基於時脈的來源從經由PLL時脈產生至經由RC振盪器時脈產生的切換，停用與PLL時脈相關聯的一組資源。例如，圖8在818處顯示AP 802可基於時脈的來源從經由PLL時脈產生至經由RC振盪器時脈產生的切換，停用與PLL時脈相關聯的一組資源。

在一個態樣中，與PLL時脈相關聯的該組資源可包括PLL時脈的電源、與PLL時脈相關聯的參考晶體時脈、或與相PLL關聯之用於產生參考電流及參考電壓的電路中之至少一者。例如，在818處的該組資源可包括PLL時脈的電源、與PLL時脈相關聯的參考晶體時脈、或與PLL相關聯之用於產生參考電流及參考電壓的電路中之至少一者。

在一個態樣中，該設備可基於顯示面板之再新率的第二變化判定AP將從第二功率模式轉換至第一功率模式。例如，圖8在820處顯示AP 802可基於顯示面板之再新率的第二變化判定AP將從第二功率模式轉換至第一功率模式。

在一個態樣中，該設備可基於AP將從第二功率模式轉換至第一功率模式的判定且在連續外部HSYNC信號的傳輸期間，將時脈的來源從經由RC振盪器時脈產生切換成經由PLL時脈產生。例如，圖8在822處顯示AP 802可基於AP將從第二功率模式轉換至第一功率模式的判定且在連續外部HSYNC信號的傳輸期間，將時脈的來源從經由RC振盪器時脈產生切換成經由PLL時脈產生。在實例中，上述態樣可對應於第三時間週期734。

在一個態樣中，該設備可基於時脈的來源從經由RC振盪器時脈產生至經由PLL振盪器時脈產生的切換，啟動與PLL時脈相關聯的該組資源。例如，圖8在824處顯示AP 802可基於時脈的來源從經由RC振盪器時脈產生至經由PLL振盪器時脈產生的切換，啟動與PLL時脈相關聯的該組資源。

在一個態樣中，連續外部HSYNC信號可與一組發射脈衝相關聯，且其中該組發射脈衝中的各脈衝可對應於顯示面板的多條線。例如，該組發射脈衝可係或包括（多個）EM脈衝416或EM脈衝704，且該組發射脈衝中的各脈衝可對應於（多個）顯示器131的多條線。例如，當該組發射脈衝以與顯示器之線的速率相同的速率產生時，該組發射脈衝中的各脈衝可與（多個）顯示器131的單一條線相關聯。換言之，（多個）EM脈衝416或EM脈衝704的一脈衝可用以在（多個）顯示器131產生單一條線。在該組發射脈衝以比線的速率更慢的速率產生的情況下，該組發射脈衝中的各脈衝可與（多個）顯示器131的複數條線相關聯。換言之，（多個）EM脈衝416或EM脈衝704的一脈衝可用以在（多個）顯示器131產生複數條線。

在一個態樣中，設備可將AP從第一功率模式轉換至第二功率模式。例如，圖8在816處顯示AP 802可將AP從第一功率模式轉換至第二功率模式。

在一個態樣中，第一功率模式可與第一功率消耗相關聯，且第二功率模式可與小於第一功率消耗的第二功率消耗相關聯。例如，在810處的第一功率模式可與第一功率消耗相關聯，且在810處的第二功率模式可與小於第一功率消耗的第二功率消耗相關聯。

在一個態樣中，PLL時脈可與第一功率消耗、第一頻率、及第一時脈準確度相關聯，其中RC振盪器時脈可與第二功率消耗、第二頻率、及第二時脈準確度相關聯，其中第一功率消耗可大於第二功率消耗、其中第一頻率可大於第二頻率、且其中第一時脈準確度可大於第二時脈準確度。例如，在812處的PLL時脈可與第一功率消耗、第一頻率、及第一時脈準確度相關聯，其中在812處的RC振盪器時脈可與第二功率消耗、第二頻率、及第二時脈準確度相關聯，其中第一功率消耗可大於第二功率消耗、其中第一頻率可大於第二頻率、且其中第一時脈準確度可大於第二時脈準確度。

在一個態樣中，設備可從軟體接收顯示面板之再新率上的變化的指示，其中AP將從第一功率模式轉換至第二功率模式的判定可基於該指示。例如，圖8在808處顯示AP 802可從軟體接收顯示面板之再新率上的變化的指示，其中在810之AP將從第一功率模式轉換至第二功率模式的判定可基於該指示。

在一個態樣中，該設備可輸出時脈之來源的切換的指示。例如，圖8在814處顯示AP 802可輸出時脈之來源的切換的指示。

在一個態樣中，輸出時脈之來源的切換的指示可包括：傳輸時脈之來源的切換的指示；或儲存時脈之來源的切換的指示。例如，在814處之輸出時脈之來源的切換的指示可包括：傳輸時脈之來源的切換的指示；或儲存時脈之來源的切換的指示。

在組態中，提供一種用於顯示處理之方法或設備。該設備可係一DPU、一顯示處理器、或可執行顯示處理之某種其他處理器。在態樣中，設備可係裝置104內的顯示處理器127，或可係裝置104或另一裝置內的一些其他硬體。該設備可包括用於基於顯示面板的再新率的變化判定應用處理器(AP)將從第一功率模式轉換至第二功率模式的構件。該設備可進一步包括用於基於判定且在連續外部水平同步(HSYNC)信號的傳輸期間將與該外部HSYNC信號相關聯的時脈的來源從經由鎖相迴路(PLL)時脈產生切換成經由電阻器-電容器(RC)振盪器時脈產生的構件。該設備可進一步包括用於將連續外部HSYNC信號傳輸至顯示驅動器積體電路(DDIC)的構件。該設備可進一步包括用於基於時脈的來源從經由PLL時脈產生至經由RC振盪器時脈產生的切換停用與PLL時脈相關聯的一組資源的構件。該設備可進一步包括用於基於顯示面板之再新率的第二變化判定AP將從第二功率模式轉換至第一功率模式的構件。該設備可進一步包括用於基於AP將從第二功率模式轉換至第一功率模式的判定且在連續外部HSYNC信號的傳輸期間將時脈的來源從經由RC振盪器時脈產生切換成經由PLL時脈產生的構件。該設備可進一步包括用於基於時脈的來源從經由RC振盪器時脈產生至經由PLL振盪器時脈產生的切換啟動與PLL時脈相關聯的該組資源的構件。該設備可進一步包括用於將AP從第一功率模式轉換至第二功率模式的構件。該設備可進一步包括用於從軟體接收顯示面板之再新率上的變化的指示的構件，其中該AP將從第一功率模式轉換至第二功率模式的判定基於該指示。該設備可進一步包括用於輸出時脈之來源的切換的指示的構件。

須理解本文中所揭示之程序、流程圖、及/或呼叫流程圖中之方塊/步驟之特定順序或階層係實例方法之繪示。基於設計偏好，須理解可重新配置程序、流程圖、及/或呼叫流程圖中之方塊/步驟之特定順序或階層。此外，一些方塊/步驟可組合及/或省略。亦可添加其他方塊/步驟。隨附方法請求項以簡單順序呈現各種方塊/步驟之元素，且不意在限於所呈現之特定順序或階層。

提供先前描述以使所屬技術領域中具有通常知識者能實踐本文中所述之各種態樣。所屬技術領域中具有通常知識者將輕易明白此等態樣的各種修改，且本文中所定義的通用原理可應用至其他態樣。因此，申請專利範圍不意圖受限於本文中所示之態樣，而是將被賦予與申請專利範圍之語言一致的完整範圍，其中以單數指稱元件並不意圖意指「一個且僅一個」（除非明確如此陳述），而是「一或多個」。用詞「例示性(exemplary)」在本文中係用以意指「作為一實例、情況、或繪示」。本文中描述為「例示性」之任何態樣不必然解讀為較佳或優於其他態樣。

除非另有明確陳述，否則用語「一些(some)」指一或多者，且在上下文沒有以其他方式指示的情況下，用語「或(or)」可解釋為「及/或(and/or)」。諸如「A、B、或C中之至少一者」、「A、B、或C中之一或多者」、「A、B、及C中之至少一者」、「A、B、及C中之一或多者」、及「A、B、C、或其任何組合」的組合包括A、B、及/或C的任何組合，且可包括A中之多者、B中之多者、或C中之多者。具體而言，諸如「A、B、或C中之至少一者」、「A、B、或C中之一或多者」、「A、B、及C中之至少一者」、「A、B、及C中之一或多者」、及「A、B、C、或其任何組合」的組合可係僅A、僅B、僅C、A及B、A及C、B及C、或A及B及C，其中任何此類組合可含有A、B、或C中之一或多個（多個）成員。所屬技術領域中具有通常知識者已知或稍後將知道的與本揭露通篇描述的各種態樣的元素的所有結構及功能等效物明確地以引用方式併入本文中，且意圖由申請專利範圍涵蓋。此外，本文所揭露的任何內容均不旨在獻給公眾，無論此類揭露是否在申請專利範圍中明確記載。詞「模組(module)」、「機構(mechanism)」、「元件(element)」、「裝置(device)」等不能取代詞「構件(means)」。因此，不應將請求項元件解讀為構件，除非該元件使用片語「用於…的構件(means for)」明確地敘述。除非另有陳述，否則片語「處理器(a processor)」可指「一或多個處理器中之任一者(any of one or more processors)」（例如，一或多個處理器中之一個處理器、一或多個處理器中之數個（大於一個）處理器、或一或多個處理器中之所有者），且片語「記憶體(a memory)」可指「一或多個記憶體中之任一者(any of one or more memories)」（例如，一或多個記憶體中之一個記憶體、一或多個記憶體中之數個（大於一個）記憶體、或一或多個記憶體中所有者）。

在一或多個實例中，本文中所述之功能可以硬體、軟體、韌體、或其任何組合來實施。例如，儘管用語「處理單元(processing unit)」已在本揭露通篇中使用，但此種處理單元可以硬體、軟體、韌體、或其任何組合實施。若本文中所述之任何功能、處理單元、技術、或其他模組以軟體實施，則本文中所述之功能、處理單元、技術、或其他模組可作為一或多個指令或碼儲存在電腦可讀取媒體上或透過電腦可讀取媒體傳輸。

電腦可讀取媒體可包括電腦資料儲存媒體或通訊媒體，包括促進將電腦程式從一處傳送至另一處的任何媒體。如此一来，電腦可讀取媒體通常可對應於：(1)有形的非暫時性電腦可讀取儲存媒體；或(2)一通訊媒體，諸如一信號或載波。資料儲存媒體可係可由一或多個電腦或一或多個處理器存取以擷取用於實施本揭露中所述之技術之指令、碼、及/或資料結構之任何可用媒體。舉例而言，且非限制性地，此類電腦可讀取媒體可包括RAM、ROM、EEPROM、光碟唯讀記憶體(compact disc-read only memory，CD-ROM)、或其他光碟儲存器、磁碟儲存器、或其他磁性儲存裝置。如本文中所使用，磁碟及光碟包括壓縮光碟(compact disc, CD)、雷射光碟、光學光碟、數位多功能光碟(DVD)、軟碟、及藍光光碟，其中磁碟通常以磁性方式再現資料，而光碟通常用雷射以光學方式再現資料。上述組合亦應被包括在電腦可讀取媒體之範圍內。電腦程式產品可包括電腦可讀取媒體。

本揭露之技術可在各種各樣的裝置或設備中實施，包括一無線手機、一積體電路(integrated circuit, IC)、或一組IC（例如，一晶片組）。本揭露中描述各種組件、模組、或單元以強調經組態以執行所揭示之技術的裝置的功能態樣，但不一定需要藉由不同的硬體單元來實現。而是，如上文所述，各種單元可在任何硬體單元中組合或由互操作硬體單元的集合來提供，包括如上所述的一或多個處理器結合合適的軟體及/或韌體。據此，本文中所使用之用語「處理器(processor)」可指前述結構之任一者或適合用於本文中所述之技術的實施方案的任何其他結構。並且，技術可完全在一或多個電路或邏輯元件中實施。

以下態樣僅係說明性的且可沒有限制地與本文中所述之其他態樣或教示組合。

態樣1係一種顯示處理之方法，其包括：基於一顯示面板的一再新率的一變化判定一應用處理器(AP)將從一第一功率模式轉換至一第二功率模式；及基於該判定且在一連續外部水平同步(HSYNC)信號的一傳輸期間，將與該外部HSYNC信號相關聯的一時脈的一來源從經由一鎖相迴路(PLL)時脈產生切換成經由一電阻器-電容器(RC)振盪器時脈產生。

態樣2可與態樣1組合，其中該時脈經組態以產生該外部HSYNC信號。

態樣3可與態樣1至2中任一項組合，其進一步包括：將該連續外部HSYNC信號傳輸至一顯示驅動器積體電路(DDIC)。

態樣4可與態樣1至3中任一項組合，其中該時脈之該來源的該切換與一訊框速率變化相關聯的一功率模式轉換相關聯。

態樣5可與態樣1至4中任一項組合，其中該顯示面板支援可變再新率。

態樣6可與態樣1至5中任一項組合，其進一步包括：基於該時脈的該來源從經由該PLL時脈產生至經由該RC振盪器時脈產生的該切換，停用與該PLL時脈相關聯的一組資源。

態樣7可與態樣6組合，其中與該PLL時脈相關聯的該組資源包括該PLL時脈的一電源、與該PLL時脈相關聯的一參考晶體時脈、或與該PLL相關聯之用於產生參考電流及參考電壓的一電路中之至少一者。

態樣8可與態樣6至7中任一項組合，其進一步包括：基於該顯示面板之該再新率的一第二變化判定該AP將從該第二功率模式轉換至該第一功率模式；及基於該AP將從該第二功率模式轉換至該第一功率模式的該判定且在該連續外部HSYNC信號的該傳輸期間，將該時脈的該來源從經由該RC振盪器時脈產生切換成經由該PLL時脈產生。

態樣9可與態樣8組合，其進一步包括：基於該時脈的該來源從經由該RC振盪器時脈產生至經由該PLL振盪器時脈產生的該切換，啟動與該PLL時脈相關聯的該組資源。

態樣10可與態樣1至9中任一項組合，其中該連續外部HSYNC信號與一組發射脈衝相關聯，且其中該組發射脈衝中的各脈衝對應於該顯示面板的多條線。

態樣11可與態樣1至10中任一項組合，其進一步包括：將該AP從該第一功率模式轉換至該第二功率模式。

態樣12可與態樣1至11中任一項組合，其中該第一功率模式與一第一功率消耗相關聯，且該第二功率模式與小於該第一功率消耗的一第二功率消耗相關聯。

態樣13可與態樣1至12中任一項組合，其中該PLL時脈與一第一功率消耗及一第一時脈準確度相關聯，其中該RC振盪器時脈與一第二功率消耗及一第二時脈準確度相關聯，其中該第一功率消耗大於該第二功率消耗，且其中該第一時脈準確度大於該第二時脈準確度。

態樣14可與態樣1至13中任一項組合，其進一步包括：從軟體接收該顯示面板之該再新率的該變化的一指示，其中該AP將從該第一功率模式轉換至該第二功率模式的該判定係基於該指示。

態樣15可與態樣1至14中任一項組合，其進一步包括：輸出該時脈之該來源的該切換的一指示。

態樣16可與態樣15組合，其中輸出該時脈之該來源的該切換的該指示包括：傳輸該時脈之該來源的該切換的該指示；或儲存該時脈之該來源的該切換的該指示。

態樣17可與態樣3組合，其中將該連續外部HSYNC信號傳輸至該DDIC包括：經由一顯示串列介面(DSI)將該連續外部HSYNC信號傳輸至該DDIC。

態樣18係一種用於顯示處理之設備，其包含耦接至一記憶體的一處理器，且基於儲存在該記憶體中的資訊，該處理器經組態以實施如態樣1至17中任一項之方法。

態樣19可與態樣18組合，且包含：該設備係一無線通訊裝置，該無線通訊裝置包含耦接至該處理器的一收發器或一天線中之至少一者。

態樣20係一種用於顯示處理之設備，該設備包含用於實施如態樣1至17中任一項之方法之構件。

態樣21係一種儲存電腦可執行碼的電腦可讀取媒體（例如，非暫時性電腦可讀取媒體），當由一處理器執行時，該電腦可執行碼使該處理器實施如態樣1至17中任一項之方法。

本文中已描述了各種態樣。此等及其他態樣在下列申請專利範圍之範疇內。

100:內容產生系統104:裝置107:圖形處理管線120:處理單元121:內部記憶體122:內容編碼器/解碼器123:內部記憶體124:系統記憶體126:通訊介面127:顯示處理器128:接收器130:傳輸器131:顯示器132:收發器198:模式切換器200:GPU210:命令處理器(CP)；CP212:繪製呼叫封包220:VFD；處理單元222:VS；處理單元224:頂點快取記憶體(VPC)；處理單元226:三角形設定引擎(TSE)；處理單元228:光柵化器(RAS)；處理單元230:Z處理引擎(ZPE)；處理單元232:像素內插器(PI)；處理單元234:片段著色器(FS)；處理單元236:演現後端(RB)；處理單元238:L2快取記憶體(UCHE)；處理單元240:系統記憶體250:命令緩衝器260:上下文暫存器封包261:上下文狀態300:方塊圖310:GPU315:CPU320:使用者空間325:核心空間330:顯示驅動器335:顯示控制區塊340:顯示介面控制器345:顯示控制器350:緩衝器355:顯示用戶端400:圖402:應用處理器(AP)；AP404:顯示驅動器積體電路(DDIC)；DDIC406:DSI時脈通道408:第零DSI資料通道410:DSI資料通道1至3412:撕裂效應(TE)信號；TE信號414:ESYNC信號416:發射(EM)脈衝；EM脈衝500:圖502:AP504:PLL506:時序產生器508:DSI510:DSI時脈通道512:第零DSI資料通道514:DSI資料通道1至3516:垂直同步(VSYNC)脈衝；VSYNC脈衝518:水平同步(HSYNC)脈衝520:主要ESYNC產生器522:ESYNC信號524:備用ESYNC產生器526:電阻器-電容器(RC)振盪器；RC振盪器527:多工器(MUX)；MUX600:圖602:實例604:EM脈衝606:AP內部VSYNC脈衝608:ESYNC信號610:DSI612:DSI614:靜態螢幕616:訊框A618:訊框B620:訊框C622:訊框D624:訊框E700:圖702:實例704:EM脈衝706:AP內部VSYNC脈衝708:ESYNC信號710:混合模式選擇712:DSI714:DSI716:AP功率狀態718:靜態螢幕720:訊框A722:訊框B724:訊框C726:訊框D728:訊框E730:第一時間週期732:第二時間週期734:第三時間週期800:呼叫流程圖802:AP804:DDIC806:步驟808:步驟810:步驟812:步驟814:步驟816:步驟818:步驟820:步驟822:步驟824:步驟900:流程圖902:步驟904:步驟

［圖1］係繪示根據本揭露之一或多種技術的一實例性內容產生系統之一方塊圖。［圖2］繪示根據本揭露之一或多種技術之一實例性圖形處理器（例如，一圖形處理單元(GPU)）。［圖3］繪示了根據本揭露之一或多種技術的包括顯示處理器及顯示器的實例顯示框架。［圖4］係繪示根據本揭露的一或多種技術之在應用處理器(application processor, AP)與顯示驅動器積體電路(display driver integrated circuit, DDIC)之間的顯示介面的實例的圖。［圖5］係繪示根據本揭露的一或多種技術之在AP中的顯示介面控制器的實例的圖。［圖6］係繪示根據本揭露的一或多種技術之不使用混合模式操作的訊框轉移圖的實例的圖。［圖7］係繪示根據本揭露的一或多種技術之使用混合模式操作的訊框轉移圖的實例的圖。［圖8］係繪示根據本揭露之一或多種技術的AP與DDIC之間的實例通訊的呼叫流程圖。［圖9］係根據本揭露之一或多種技術的顯示處理之實例方法之流程圖。

500:圖

502:AP

504:PLL

506:時序產生器

508:DSI

510:DSI時脈通道

512:第零DSI資料通道

514:DSI資料通道1至3

516:垂直同步(VSYNC)脈衝；VSYNC脈衝

518:水平同步(HSYNC)脈衝

520:主要ESYNC產生器

522:ESYNC信號

524:備用ESYNC產生器

526:電阻器-電容器(RC)振盪器；RC振盪器

527:多工器(MUX)；MUX

Claims (20)

1. 一種用於顯示處理之設備，其包含：一記憶體；及一處理器，其耦接至該記憶體，且基於儲存在該記憶體中之資訊，該處理器經組態以：基於一顯示面板的一再新率的一變化判定一應用處理器(application processor, AP)將從一第一功率模式轉換至一第二功率模式；及基於該判定且在一連續外部水平同步(horizontal synchronization, HSYNC)信號的一傳輸期間，將與該外部HSYNC信號相關聯的一時脈的一來源從經由一鎖相迴路(phased lock loop, PLL)時脈產生切換成經由一電阻器-電容器(resistor-capacitor, RC)振盪器時脈產生。
2. 如請求項1之設備，其中該時脈經組態以產生該外部HSYNC信號。
3. 如請求項1之設備，其中該處理器進一步經組態以：將該連續外部HSYNC信號傳輸至一顯示驅動器積體電路(display driver integrated circuit, DDIC)。
4. 如請求項3之設備，其中為了將該連續外部HSYNC信號傳輸至該DDIC，該處理器經組態以：經由一顯示串列介面(display serial interface, DSI)將該連續外部HSYNC信號傳輸至該DDIC。
5. 如請求項1之設備，其中該時脈之該來源的該切換與一訊框速率變化相關聯的一功率模式轉換相關聯。
6. 如請求項1之設備，其中該顯示面板支援可變再新率。
7. 如請求項1之設備，其中該處理器進一步經組態以：基於該時脈的該來源從經由該PLL時脈產生至經由該RC振盪器時脈產生的該切換，停用與該PLL時脈相關聯的一組資源。
8. 如請求項7之設備，其中與該PLL時脈相關聯的該組資源包括該PLL時脈的一電源、與該PLL時脈相關聯的一參考晶體時脈、或與該PLL時脈相關聯之用於產生參考電流及參考電壓的一電路中之至少一者。
9. 如請求項7之設備，其中該處理器進一步經組態以：基於該顯示面板之該再新率的一第二變化判定該AP將從該第二功率模式轉換至該第一功率模式；及基於該AP將從該第二功率模式轉換至該第一功率模式的該判定且在該連續外部HSYNC信號的該傳輸期間，將該時脈的該來源從經由該RC振盪器時脈產生切換成經由該PLL時脈產生。
10. 如請求項9之設備，其中該處理器進一步經組態以：基於該時脈的該來源從經由該RC振盪器時脈產生至經由該PLL振盪器時脈產生的該切換，啟動與該PLL時脈相關聯的該組資源。
11. 如請求項1之設備，其中該連續外部HSYNC信號與一組發射脈衝相關聯，且其中該組發射脈衝中的各脈衝對應於該顯示面板的多條線。
12. 如請求項1之設備，其中該PLL時脈與一第一功率消耗及一第一時脈準確度相關聯，其中該RC振盪器時脈與一第二功率消耗及一第二時脈準確度相關聯，其中該第一功率消耗大於該第二功率消耗，且其中該第一時脈準確度大於該第二時脈準確度。
13. 如請求項1之設備，其中該處理器進一步經組態以：從軟體接收該顯示面板之該再新率的該變化的一指示，其中該AP將從該第一功率模式轉換至該第二功率模式的該判定係基於該指示。
14. 如請求項1之設備，其中該處理器進一步經組態以：輸出該時脈之該來源的該切換的一指示，其中為了輸出該時脈之該來源的該切換的該指示，該處理器經組態以：傳輸該時脈之該來源的該切換的該指示；或儲存該時脈之該來源的該切換的該指示。
15. 如請求項1之設備，其中該設備包含一無線通訊裝置，該無線通訊裝置包含耦接至該處理器的一收發器或一天線中之至少一者。
16. 一種顯示處理之方法，其包含：基於一顯示面板的一再新率的一變化判定一應用處理器(AP)將從一第一功率模式轉換至一第二功率模式；及基於該判定且在一連續外部水平同步(HSYNC)信號的一傳輸期間，將與該外部HSYNC信號相關聯的一時脈的一來源從經由一鎖相迴路(PLL)時脈產生切換成經由一電阻器-電容器(RC)振盪器時脈產生。
17. 如請求項16之方法，其進一步包含：基於該時脈的該來源從經由該PLL時脈產生至經由該RC振盪器時脈產生的該切換，停用與該PLL時脈相關聯的一組資源。
18. 如請求項17之方法，其進一步包含：基於該顯示面板之該再新率的一第二變化判定該AP將從該第二功率模式轉換至該第一功率模式；及基於該AP將從該第二功率模式轉換至該第一功率模式的該判定且在該連續外部HSYNC信號的該傳輸期間，將該時脈的該來源從經由該RC振盪器時脈產生切換成經由該PLL時脈產生。
19. 如請求項18之方法，其進一步包含：基於該時脈的該來源從經由該RC振盪器時脈產生至經由該PLL振盪器時脈產生的該切換，啟動與該PLL時脈相關聯的該組資源。
20. 一種儲存電腦可執行碼的電腦可讀取媒體，當由一處理器執行時，該電腦可執行碼使該處理器：基於一顯示面板的一再新率的一變化判定一應用處理器(AP)將從一第一功率模式轉換至一第二功率模式；及基於該判定且在一連續外部水平同步(HSYNC)信號的一傳輸期間，將與該外部HSYNC信號相關聯的一時脈的一來源從經由一鎖相迴路(PLL)時脈產生切換成經由一電阻器-電容器(RC)振盪器時脈產生。