[go: up one dir, main page]

TW202539429A - 包含超晶格源極/汲極的半導體元件及相關方法 - Google Patents

包含超晶格源極/汲極的半導體元件及相關方法

Info

Publication number
TW202539429A
TW202539429A TW114103888A TW114103888A TW202539429A TW 202539429 A TW202539429 A TW 202539429A TW 114103888 A TW114103888 A TW 114103888A TW 114103888 A TW114103888 A TW 114103888A TW 202539429 A TW202539429 A TW 202539429A
Authority
TW
Taiwan
Prior art keywords
semiconductor
substrate
superlattice
layers
source
Prior art date
Application number
TW114103888A
Other languages
English (en)
Inventor
丹尼爾 康奈立
東琿 康
凱斯多蘭 維克斯
奈爾斯溫 柯迪
羅勃Ｊ 米爾斯
馬瑞克 海太
竹內秀樹
Original Assignee
美商安托梅拉公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商安托梅拉公司 filed Critical 美商安托梅拉公司
Publication of TW202539429A publication Critical patent/TW202539429A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/017—Manufacture or treatment of FETs having two-dimensional material channels, e.g. TMD FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/019—Manufacture or treatment of FETs having stacked nanowire, nanosheet or nanoribbon channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/501—FETs having stacked nanowire, nanosheet or nanoribbon channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/815—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
    • H10D62/8161—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/815—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
    • H10D62/8161—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices
    • H10D62/8162—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明涉及一種半導體元件，其可包含一底材；該底材上交替的閘極層與奈米結構層的一堆疊；及一第一超晶格，其橫向鄰接該堆疊之第一側並從該底材延伸至該堆疊之一上表面，以界定出一第一源極區/汲極區。該第一超晶格可包含複數個堆疊之層群組，其中各層群組包含界定出一基底半導體部分之複數個堆疊之基底半導體單層，以及被約束在相鄰的基底半導體部分之一晶格內之至少一非半導體單層。該第一超晶格之該些非半導體單層可沿著多個生長環排列，該些生長環從各自鄰接的奈米結構層部分向外延伸。

Description

包含超晶格源極/汲極的半導體元件及相關方法
本揭示一般而言涉及半導體元件，更具體而言，涉及場效電晶體及相關方法。
利用諸如增強電荷載子之遷移率(mobility)增進半導體元件效能之相關結構及技術，已多有人提出。例如，Currie等人之美國專利申請案第2003/0057416號揭示了矽、矽-鍺及鬆弛矽之應變材料層，其亦包含原本會在其他方面導致效能劣退的無雜質區(impurity-free zones)。此等應變材料層在上部矽層中所造成的雙軸向應變(biaxial strain)會改變載子的遷移率，從而得以製作較高速與／或較低功率的元件。Fitzgerald等人的美國專利申請公告案第2003/0034529號則揭示了同樣以類似的應變矽技術為基礎的CMOS反向器。
授予Takagi的美國專利第6,472,685 B2號揭示了一半導體元件，其包含夾在矽層間的一層矽與碳層，以使其第二矽層的導帶及價帶承受拉伸應變(tensile strain)。這樣，具有較小有效質量(effective mass)且已由施加於閘極上的電場所誘發的電子，便會被侷限在其第二矽層內，因此，即可認定其N型通道MOSFET具有較高的遷移率。
授予Ishibashi等人的美國專利第4,937,204號揭示了一超晶格，其中包含一複數層，該複數層少於八個單層(monolayer)且含有一部份(fractional)或雙元(binary)半導體層或一雙元化合物半導體層，該複數層係交替地以磊晶成長方式生長而成。其中的主電流方向係垂直於該超晶格之各層。
授予Wang等人的美國專利第5,357,119號揭示了一矽-鍺短週期超晶格，其經由減少超晶格中的合金散射(alloy scattering)而達成較高遷移率。依據類似的原理，授予Candelaria的美國專利第5,683,934號揭示了具較佳遷移率之MOSFET，其包含一通道層，該通道層包括矽與一第二材料之一合金，該第二材料以使該通道層處於拉伸應力下的百分比替代性地存在於矽晶格中。
授予Tsu的美國專利第5,216,262號揭示了一量子井結構，其包括兩個阻障區(barrier region)及夾於其間的一磊晶生長半導體薄層。每一阻障區各係由厚度範圍大致在二至六個交替之SiO2／Si單層所構成。阻障區間則另夾有厚得多之一矽區段。
在2000年9月6日線上出版的應用物理及材料科學及製程(Applied Physics and Materials Science & Processing) pp. 391 – 402中，Tsu於一篇題為「矽質奈米結構元件中之現象」(Phenomena in silicon nanostructure devices)的文章中揭示了矽及氧之半導體-原子超晶格(semiconductor-atomic superlattice, SAS)。此矽／氧超晶格結構被揭露為對矽量子及發光元件有用。其中特別揭示如何製作並測試一綠色電致發光二極體(electroluminescence diode)結構。該二極體結構中的電流流動方向是垂直的，亦即，垂直於SAS之層。該文所揭示的SAS可包含由諸如氧原子等被吸附物種(adsorbed species) 及CO分子所分開的半導體層。在被吸附之氧單層以外所生長的矽，被描述為具有相當低缺陷密度之磊晶層。其中的一種SAS結構包含1.1 nm厚之一矽質部份，其約為八個原子層的矽，而另一結構的矽質部份厚度則有此厚度的兩倍。在物理評論通訊(Physics Review Letters)，Vol. 89, No. 7 (2002年8月12日)中，Luo等人所發表的一篇題為「直接間隙發光矽之化學設計」(Chemical Design of Direct-Gap Light-Emitting Silicon)的文章，更進一步地討論了Tsu的發光SAS結構。
授予Wang等人之美國專利第7,105,895號揭示了薄的矽與氧、碳、氮、磷、銻、砷或氫的一阻障建構區塊，其可以將垂直流經晶格的電流減小超過四個十之次方冪次尺度(four orders of magnitude)。其絕緣層／阻障層容許低缺陷磊晶矽挨著絕緣層而沉積。
已公開之Mears等人的英國專利申請案第2,347,520號揭示，非週期性光子能帶間隙 (aperiodic photonic band-gap, APBG)結構可應用於電子能帶間隙工程(electronic bandgap engineering)中。詳細而言，該申請案揭示，材料參數(material parameters)，例如能帶最小值的位置、有效質量等等，皆可加以調節，以獲致具有所要能帶結構特性之新非週期性材料。其他參數，諸如導電性、熱傳導性及介電係數(dielectric permittivity)或導磁係數(magnetic permeability)，則被揭露亦有可能被設計於材料之中。
除此之外，授予Wang等人的美國專利第6,376,337號揭示一種用於製作半導體元件絕緣或阻障層之方法，其包括在矽底材上沉積一層矽及至少一另外元素，使該沉積層實質上沒有缺陷，如此實質上無缺陷的磊晶矽便能沉積於該沉積層上。作為替代方案，一或多個元素構成之一單層，較佳者為包括氧元素，在矽底材上被吸收。夾在磊晶矽之間的複數絕緣層，形成阻障複合體。
儘管已有上述方法存在，但為了實現半導體元件效能的改進，進一步強化先進半導體材料及處理技術的使用，是吾人所期望的。
一種半導體元件可包含一底材、該底材上交替的閘極層與奈米結構層的一堆疊、及一第一超晶格，其橫向鄰接該堆疊之第一側並從該底材延伸至該堆疊之一上表面，以界定出一第一源極區/汲極區。該第一超晶格可包含複數個堆疊之層群組，其中各層群組包括界定出一基底半導體部分之複數個堆疊之基底半導體單層，以及被約束在相鄰的基底半導體部分之一晶格內之至少一非半導體單層。該第一超晶格之該些非半導體單層可沿著多個生長環(growth rings)排列，該些生長環從各自鄰接的奈米結構層部分向外延伸。
在一些實施例中，該半導體元件可更包含一第二超晶格，其橫向鄰接該堆疊之第二側並從該底材延伸至該堆疊之該上表面，以界定出一第二源極區/汲極區。該第二超晶格亦可包含複數個堆疊之層群組，其中各層群組包括界定出一基底半導體部分之複數個堆疊之基底半導體單層，以及被約束在相鄰的基底半導體部分之一晶格內之至少一非半導體單層。除此之外，該第二超晶格之該些非半導體單層可沿著多個生長環排列，該些生長環從各自鄰接的奈米結構層部分向外延伸。該些第一及第二源極區/汲極區可透過該些奈米結構層爲該半導體元件界定出相應的通道。
在示例實施方式中，交替的該些閘極層與奈米結構層可垂直堆疊在該底材上方。在一些實施例中，該些奈米結構層可為奈米片。除此之外，每個閘極層可包含一閘電極，及一閘極絕緣體將該閘電極與相鄰的奈米結構層分開。在示例實施例中，該第一源極區/汲極區可包含一磷摻雜物。舉例來說，該第一源極區/汲極區可具有至少1x1021/cm3的摻雜物濃度。同樣舉例來說，該些基底半導體單層可包括矽，而該些非半導體單層可包括氧。
一種用於製造一半導體元件之相關方法，可包含在一底材上方形成交替的閘極層與奈米結構層的一堆疊，及形成一第一超晶格，使其橫向鄰接該堆疊之第一側並從該底材延伸至該堆疊之一上表面，以界定出一第一源極區/汲極區。該第一超晶格可包含複數個堆疊之層群組，其中各層群組包括界定出一基底半導體部分之複數個堆疊之基底半導體單層，以及被約束在相鄰的基底半導體部分之一晶格內之至少一非半導體單層。該第一超晶格之該些非半導體單層可沿著多個生長環排列，該些生長環從各自鄰接的奈米結構層部分向外延伸。
茲參考說明書所附圖式詳細說明示例實施例，圖式中所示者為示例實施例。不過，實施例可以許多不同形式實施，且不應解釋為僅限於本說明書所提供之特定示例。相反的，這些實施例之提供，僅是為了使本發明所揭示之發明內容更為完整詳盡。在本說明書及圖式各處，相同圖式符號係指相同元件，而撇號(‘)則用以標示不同實施方式中之類似元件。
一般而言，本揭示內容係有關於內部有一增強型半導體超晶格(enhanced semiconductor superlattice)以提供更佳效能之半導體元件。在本揭示內容中，增強型半導體超晶格亦可稱為MST層，或「MST技術」。
詳言之，MST技術涉及進階的半導體材料，例如下文將進一步說明之超晶格25。在先前文獻中，申請人推論本說明書所述之超晶格結構可減少電荷載子之有效質量，從而提高電荷載子遷移率。舉例而言，請參閱美國專利第6,897,472號，其全部內容在此併入成為本說明書之一部。
申請人的進一步開發證實，MST層的存在可有利地改進半導體材料中自由載子之遷移率，例如在矽與絕緣體(如SiO2或HfO2)之間的交界面。申請人之理論認為(但申請人並不欲受此理論所束縛)，這可能因各種機制而發生。其中一種機制為降低界面附近帶電雜質的濃度，減少這些雜質的擴散及/或捕捉雜質使其無法到達界面附近。帶電雜質會導致庫侖散射(Coulomb scattering)，進而降低遷移率。另一機制為改進界面品質。例如，從MST薄膜釋放的氧可向Si-SiO2界面提供氧，從而減少次隨機(sub-stochastic)SiOx的存在。或者，MST層對間隙子(interstitials)的捕捉可降低Si-SiO2界面附近的間隙矽濃度，從而降低形成次隨機SiOx之趨勢。已知在Si-SiO2界面處之次隨機SiOx相對於隨機SiO2表現出較差之絕緣特性。減少界面處之次隨機SiOx的量，可更有效侷限矽當中的自由載子(電子或電洞)，從而在平行於界面之電場作用下提高這些載子的遷移率，這是場效電晶體(field-effect-transistor，「FET」)結構之標準作法。由於界面之直接影響而產生的散射稱為「表面粗糙度散射(surface-roughness scattering)」，其可經由在回火之後或在熱氧化期間因鄰近的MST層而有利地減少。
這些MST結構除了有較佳遷移率之特點外，其形成或使用之方式，亦使其得以提供有利於各種不同元件類型應用之壓電、焦電及／或鐵電特性，如申請人之美國專利第7,517,702號所進一步討論，其全部內容在此併入成為本說明書之一部。
參考圖1及圖2，所述材料或結構是超晶格25的形式，其結構在原子或分子等級上受到控制，且可應用原子或分子層沉積之已知技術加以形成。超晶格25包含複數個堆疊排列之層群組45a-45n，如圖1之概要剖視圖所示。
如圖所示，超晶格25之每一層群組45a-45n包含複數個堆疊之基底半導體單層46(其界定出各別之基底半導體部份46a-46n)以及其上之非半導體單層50。為清楚呈現起見，非半導體單層50於圖1中以雜點表示。
如圖所示，非半導體單層50包含一非半導體單層，其係被拘束在相鄰之基底半導體部份之一晶格內。「被拘束在相鄰之基底半導體部份之一晶格內」一詞，係指來自相對之基底半導體部份46a-46n之至少一些半導體原子，透過該些相對基底半導體部份間之非半導體單層50，以化學方式鍵結在一起，如圖2所示。一般而言，此一組構可經由控制以原子層沉積技術沉積在半導體部份46a-46n上面之非半導體材料之量而成為可能，這樣一來，可用之半導體鍵結位點(bonding sites)便不會全部(亦即非完全或低於100%之涵蓋範圍)被連結至非半導體原子之鍵結佔滿，下文將進一步討論。因此，當更多半導體材料單層46被沉積在一非半導體單層50上面或上方時，新沉積之半導體原子便可填入該非半導體單層下方其餘未被佔用之半導體原子鍵結位點。
在其他實施方式中，使用超過一個此種非半導體單層是可能的。應注意的是，本說明書提及非半導體單層或半導體單層時，係指該單層所用材料若形成爲塊狀，會是非半導體或半導體。亦即，一種材料(例如矽)之單一單層所顯現之特性，並不必然與形成爲塊狀或相對較厚層時所顯現之特性相同，熟習本發明所屬技術領域者當可理解。
再者，此超晶格結構亦可有利地作為超晶格25垂直上下方多個層之間之摻雜物及／或材料擴散之阻擋。因此，這些特性可有利地允許超晶格25在一示例實施方式中為高K值介電質提供一界面，其不僅可減少高K值材料擴散進入通道區，還可有利地減少不需要之散射效應，並改進元件遷移率(device mobility)，熟習本發明所屬技術領域者當可理解。
如圖所示，超晶格25亦可在一上部層群組45n上方包含一頂蓋層52。該頂蓋層52可包含複數個基底半導體單層46。頂蓋層52可包含基底半導體的2至100個之間的單層，較佳者為10至50個之間的單層。
每一基底半導體部份46a-46n可包含由 IV 族半導體、 III-V 族半導體及 II-VI 族半導體所組成之群組中選定之一基底半導體。當然， IV 族半導體亦包含 IV-IV 族半導體，熟習本發明所屬技術領域者當可理解。更詳細而言，該基底半導體可包含，舉例而言，矽及鍺當中至少一者。
每一非半導體單層50可包含由，舉例而言，氧、氮、氟、碳及碳-氧所組成之群組中選定之一非半導體。該非半導體亦最好具有在沈積下一層期間保持熱穩定之特性，以從而有利於製作。在其他實施方式中，該非半導體可為相容於給定半導體製程之另一種無機或有機元素或化合物，熟習本發明所屬技術領域者當能理解。
應注意的是，「單層(monolayer)」一詞在此係指包含一單一原子層，亦指包含一單一分子層。亦應注意的是，經由單一單層所提供之非半導體單層50，亦應包含層中所有可能位置未完全被佔據之單層(亦即非完全或低於100%之涵蓋範圍)。舉例來說，參照圖2之原子圖，其呈現以矽作為基底半導體材料並以氧作為能帶修改材料之一4／1重複結構。氧原子之可能位置僅有一半被佔據。
在其他實施方式及／或使用不同材料的情況中，則不必然是二分之一的佔據情形，熟習本發明所屬技術領域者當能理解。事實上，熟習原子沈積技術領域者當能理解，即便在此示意圖中亦可看出，在一給定單層中，個別的氧原子並非精確地沿著一平坦平面排列。舉例來說，較佳之佔據範圍是氧的可能位置有八分之一至二分之一被填滿，但在特定實施方式中其他佔據範圍亦可使用。
由於矽及氧目前廣泛應用於一般半導體製程中，故製造商將能夠立即應用本說明書所述之材質。原子沉積或單層沉積亦是目前廣泛使用之技術。因此，結合有本發明超晶格25之半導體元件，可很容易地加以採用並實施，熟習本發明所屬技術領域者當能理解。
茲另參考圖3說明依照本發明之具有不同特性之超晶格25’之另一實施方式。在此實施方式中，其重複模式為3／1／5／1。更詳細而言，最底下的基底半導體部份46a’有三個單層，第二底下的基底半導體部份46b’則有五個單層。此模式在整個超晶格25’重複。每一非半導體單層50’可包含一單一單層。就包含矽／氧之此種超晶格25’ 而言，其電荷載子遷移率之增進，係獨立於該些層之平面之定向。圖3中其他元件在此未提及者，係與前文參考圖1所討論者類似，故不再重複討論。
在某些元件實施方式中，其超晶格之每一基底半導體部份可為相同數目單層之厚度。在其他實施方式中，其超晶格之至少某些基底半導體部份可為相異數目單層之厚度。在另外的實施方式中，其超晶格之每一基底半導體部份可為相異數目單層之厚度。
現在參考圖4，描述在奈米片電晶體30的該些源極區及/或汲極區中利用上述MST薄膜或超晶格25之示例實施方式。更詳細而言，如圖所示，奈米片電晶體30包含閘極層與奈米結構(在此為奈米片)層33的一垂直堆疊32，其中各閘極層包含一閘電極34 (例如一金屬電極)及相關的閘極絕緣體35。更詳細而言，堆疊的多個奈米片層33，分別在其上下方具有閘極層，並由閘極絕緣體35將閘電極34與該些奈米片層及源極區/汲極區36、37分開。舉例來說，該些奈米片層33可為矽，但在不同實施例中亦可使用其他合適半導體。本說明書所使用之「奈米結構」包含奈米片(nanosheets)及奈米線(nanowires)，下文將進一步討論。
垂直於圖4之剖面圖，電晶體30將具有以微影法決定之一深度尺寸，具體取決於所需驅動電流與元件面積的關係，熟習本發明所屬技術領域者當可理解。閘電極34及閘極絕緣體35可包圍元件的邊緣，但這在奈米片實施方式中可能不需要如此。應注意的是，在其他實施例中可使用奈米線組構代替繪示之奈米片層33，其具有類似剖面但深度尺寸較小。在此種實施方式中，閘電極34及閘極絕緣體35亦可包圍邊緣。
填充源極區及汲極區36、37的該些MST層25可有利地捕捉摻雜物(例如磷)，從而有助於防止摻雜物滲透進入該些奈米片層33。以此方式，該些奈米片層33可保持未摻雜，或可更容易在其中維持其他目標量的摻雜物，以適用於特定實施方式。更詳細而言，若考量該些源極區及汲極區36、37中所需使用的相對高濃度摻雜物，這在其他情況下將會是一項挑戰。
該些MST層25係選擇性地形成，其從該些奈米片層33的暴露矽表面及暴露的矽底材生長出來(但其他半導體材料亦可使用，如上文所討論)。以此方式，該些超晶格25的非半導體單層50便沿著多個生長環排列，該些生長環從該些奈米片層33的各自端部向外橫向延伸，如圖4所示。在一些實施方式中，底材31可經由舉例而言一額外絕緣體(SOI)層，而與該些源極區及汲極區36、37分開，在這種情況下，該些MST層的形狀將有所不同，熟習本發明所屬技術領域者當可理解。
一般而言，單層的MST薄膜25具備有限的摻雜物(例如磷)捕捉能力，因此填充全部或實質上全部的源極區及汲極區36、37可容許捕捉更大量的磷。實務上，可能希望磷的濃度相對較高。例如，可高達1x1021/cm3或以上。這種高濃度的磷帶來多項技術優勢。一方面，它提供電子，以使該些源極區及汲極區36、37的電阻最小化，以及使該些源極區及汲極區與金屬源極接點/汲極接點(未繪示)間的電阻最小化。另一方面，它亦提供拉伸應變，有助於降低傳導有效質量(effective mass)並提高電子速度(和電流)。
作為背景說明，在習知奈米片元件中，磷往往會擴散進入奈米片通道。為減少這種擴散，可使用以下組合：鄰接奈米片之未摻雜緩衝層，及/或位於磷摻雜的源極區/汲極區與奈米片之間的一砷摻雜層。砷的缺點包括：(1) 砷可達到的最大有效活性濃度低於磷所能達到的濃度；及(2)砷無法為結構增加拉伸應變，而拉伸應變有益於電子傳輸並亦可降低對金屬接點的蕭特基能障(Schottky barrier)。
在此方面，申請人之理論認為(但申請人並不欲受此理論所束縛)，上述實施方式中的MST材料可能影響該些源極區及汲極區36、37與該些源極區及汲極區上面任何金屬(接點)之間的蕭基阻障電阻。在這方面，若有需要，在平坦化之後可形成一額外MST層25以有助於影響蕭特基能障。
一般而言，若顧慮磷擴散進入底材，則對於減少或防止摻雜物(例如磷)擴散具有最大影響的MST層25，是最接近奈米片層33界面並鄰接底材31的那些MST層。在這方面，在所有實施例中，該些源極區及汲極區36、37並不必然需要完全以MST層25填充。其餘體積可填充例如大的半導體頂蓋層52。因此，整個源極區及汲極區實際上可能不會如圖4所示完全填充MST層25。不過，最終的填充比例可能是成本效益的權衡，取決於磷的保留能力(retention capability)與形成更多MST層所需額外沉積時間之間的取捨，熟習本發明所屬技術領域者當可理解。再者，所使用的層數目可取決於諸如元件尺寸等其他因素。例如，就超小面積MST層25的穩定性而言，以更多MST層25更充分地填充源極區及汲極區36、37將有助於最大化該些層的總面積，而非依賴直接相鄰該些奈米片層33之該些最小面積層。
一般而言，摻雜物保留優勢會隨著所使用的每個額外MST層而提高。給定層數目之源極區/汲極區所佔據的體積將取決於特定元件。例如，對於奈米級元件，厚度等於摻雜材料數個擴散長度之MST層，將填充大部分(若非全部)源極區/汲極區，但對於具有較大源極區/汲極區的元件，以相同數目MST層佔據之總體積將較小。
此外，通常做法可在源極/汲極中接合使用磷摻雜層及砷摻雜層。這是因為砷層較為陡峭(不易擴散)，但具有較高電阻率。與奈米片相距較遠之磷層的電阻較低，但比較容易擴散。因此，砷摻雜層作為磷摻雜層與奈米片之間的緩衝層。在一些實施例中，在源極區/汲極區中使用MST層可有利地減少或消除對於砷緩衝層的需求。在其他組構中，MST層亦可被納入至砷摻雜層中。示例摻雜物包含砷或磷，使用砷化氫(arsine)或磷化氫(phosphine)。
除了奈米片及奈米線的實施方式外，前述方法亦可應用於FinFET。在此方面，FinFET可被視為奈米片翻轉到其邊緣上，而奈米線可被視為相對較淺的奈米片。除此之外，美國專利第7,202,494號及第10,580,867號提供FinFET元件的各種示例，這些專利亦讓渡給本申請人，其全部內容在此併入成為本說明書之一部。這些不同結構的形成可經由生長原位摻雜磷之MST層25而進行，例如使用PH3作為來源氣體。在示例實施方式中，可使用相對高(1x1021/cm3或以上)的磷目標濃度，如上文所述。
現在參考圖5的流程圖70，其繪示用於製造半導體元件(奈米片電晶體)30之方法。從區塊71開始，該方法首先在區塊72形成閘極層(包含閘電極34/閘極絕緣體35)及奈米結構33的堆疊32。在圖4的半導體元件30中，這些層如圖所示係垂直地交替層疊形成。
如圖所示，圖5的方法更包含在橫向鄰接堆疊32之源極區及汲極區中，形成源極及汲極超晶格25，如上文所討論。再者，這些超晶格25可視需要地被摻雜(包含原位摻雜)以提供上文所討論之技術(區塊74)，同時有助於防止不樂見的摻雜物滲入奈米片層33。如圖所示，圖5方法在區塊75結束。
熟習本發明所屬技術領域者將受益於本說明書揭示之內容及所附圖式，從而構思出各種修改例及其他實施方式。因此，應了解的是，本發明不限於本說明書所揭特定實施方式，相關修改例及實施例亦落入本發明的範圍內。
21, 21’:底材25, 25’:超晶格/ MST層30:奈米片電晶體31:底材32:堆疊33:奈米片層34:閘電極35:閘極絕緣體36:源極區37:汲極區45a~45n, 45a’~45n-1’, 45n’:層群組46, 46’:基底半導體單層46a~46n, 46a’~46n-1’, 46n’:基底半導體部份50, 50’:能帶修改層/ 非半導體單層52, 52’:頂蓋層
圖1為依照一示例實施例之半導體元件用超晶格之放大概要剖視圖。
圖2為圖1所示超晶格之一部份之透視示意原子圖。
圖3為依照另一示例實施例之超晶格放大概要剖視圖。
圖4為依照一示例實施例包含超晶格源極區及汲極區之奈米片電晶體(nanosheet transistor)的概要剖視圖。
圖5繪示用於製造圖4半導體元件之示例方法之流程圖。
25:超晶格/MST層
30:奈米片電晶體
31:底材
32:堆疊
33:奈米片層
34:閘電極
35:閘極絕緣體
36:源極區
37:汲極區
50:非半導體單層

Claims (20)

  1. 一種半導體元件，包括：一底材；該底材上交替的閘極層與奈米結構層的一堆疊；及一第一超晶格，其橫向鄰接該堆疊之第一側並從該底材延伸至該堆疊之一上表面，以界定出一第一源極區/汲極區；該第一超晶格包括複數個堆疊之層群組，各層群組包含界定出一基底半導體部分之複數個堆疊之基底半導體單層，以及被拘束在相鄰的基底半導體部分之一晶格內之至少一非半導體單層；該第一超晶格之該些非半導體單層沿著多個生長環排列，該些生長環從各自鄰接的奈米結構層部分向外延伸。
  2. 如請求項1之半導體元件，其更包括一第二超晶格，其橫向鄰接該堆疊之第二側並從該底材延伸至該堆疊之該上表面，以界定出一第二源極區/汲極區，該第二超晶格包括複數個堆疊之層群組，各層群組包含界定出一基底半導體部分之複數個堆疊之基底半導體單層，以及被拘束在相鄰的基底半導體部分之一晶格內之至少一非半導體單層；且其中該第二超晶格之該些非半導體單層沿著多個生長環排列，該些生長環從各自鄰接的奈米結構層部分向外延伸。
  3. 如請求項2之半導體元件，其中該些第一及第二源極區/汲極區透過該些奈米結構層爲該半導體元件界定出相應的通道。
  4. 如請求項1之半導體元件，其中交替的該些閘極層與奈米結構層係垂直堆疊在該底材上方。
  5. 如請求項1之半導體元件，其中該些奈米結構層包括奈米片。
  6. 如請求項1之半導體元件，其中每個閘極層包括：一閘電極；及一閘極絕緣體，其將該閘電極與相鄰的奈米結構層分開。
  7. 如請求項1之半導體元件，其中該第一源極區/汲極區包括一磷摻雜物。
  8. 如請求項1之半導體元件，其中該第一源極區/汲極區具有至少1x1021/cm3的摻雜物濃度。
  9. 如請求項1之半導體元件，其中該些基底半導體單層包括矽。
  10. 如請求項1之半導體元件，其中該些非半導體單層包括氧。
  11. 一種用於製造一半導體元件之方法，包括：在一底材上方形成交替的閘極層與奈米結構層的一堆疊；及形成一第一超晶格，使其橫向鄰接該堆疊之第一側並從該底材延伸至該堆疊之一上表面，以界定出一第一源極區/汲極區；該第一超晶格包括複數個堆疊之層群組，各層群組包含界定出一基底半導體部分之複數個堆疊之基底半導體單層，以及被拘束在相鄰的基底半導體部分之一晶格內之至少一非半導體單層；該第一超晶格之該些非半導體單層沿著多個生長環排列，該些生長環從各自鄰接的奈米結構層部分向外延伸。
  12. 如請求項11之方法，其更包括形成一第二超晶格，使其橫向鄰接該堆疊之第二側並從該底材延伸至該堆疊之該上表面，以界定出一第二源極區/汲極區，該第二超晶格包括複數個堆疊之層群組，各層群組包含界定出一基底半導體部分之複數個堆疊之基底半導體單層，以及被拘束在相鄰的基底半導體部分之一晶格內之至少一非半導體單層；且其中該第二超晶格之該些非半導體單層沿著多個生長環排列，該些生長環從各自鄰接的奈米結構層部分向外延伸
  13. 如請求項12之方法，其中該第一及第二源極區/汲極區透過該些奈米結構層爲該半導體元件界定出相應的通道。
  14. 如請求項11之方法，其中交替的該些閘極層與奈米結構層係垂直堆疊在該底材上方。
  15. 如請求項11之方法，其中該些奈米結構層包括奈米片。
  16. 如請求項11之方法，其中每個閘極層包括：一閘電極；及一閘極絕緣體，其將該閘電極與相鄰的奈米結構層分開。
  17. 如請求項11之方法，其中該第一源極區/汲極區包括一磷摻雜物。
  18. 如請求項11之方法，其中該第一源極區/汲極區具有至少1x1021/cm3的摻雜物濃度。
  19. 如請求項11之方法，其中該些基底半導體單層包括矽。
  20. 如請求項11之方法，其中該些非半導體單層包括氧。
TW114103888A 2024-01-30 2025-02-03 包含超晶格源極/汲極的半導體元件及相關方法 TW202539429A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202463626683P 2024-01-30 2024-01-30
US63/626,683 2024-01-30

Publications (1)

Publication Number Publication Date
TW202539429A true TW202539429A (zh) 2025-10-01

Family

ID=94869997

Family Applications (1)

Application Number Title Priority Date Filing Date
TW114103888A TW202539429A (zh) 2024-01-30 2025-02-03 包含超晶格源極/汲極的半導體元件及相關方法

Country Status (3)

Country Link
US (2) US20250248091A1 (zh)
TW (1) TW202539429A (zh)
WO (1) WO2025165982A1 (zh)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61210679A (ja) 1985-03-15 1986-09-18 Sony Corp 半導体装置
US5216262A (en) 1992-03-02 1993-06-01 Raphael Tsu Quantum well structures useful for semiconductor devices
US5357119A (en) 1993-02-19 1994-10-18 Board Of Regents Of The University Of California Field effect devices having short period superlattice structures using Si and Ge
US5561302A (en) 1994-09-26 1996-10-01 Motorola, Inc. Enhanced mobility MOSFET device and method
US6376337B1 (en) 1997-11-10 2002-04-23 Nanodynamics, Inc. Epitaxial SiOx barrier/insulation layer
JP3443343B2 (ja) 1997-12-03 2003-09-02 松下電器産業株式会社 半導体装置
GB9905196D0 (en) 1999-03-05 1999-04-28 Fujitsu Telecommunications Eur Aperiodic gratings
US20020100942A1 (en) 2000-12-04 2002-08-01 Fitzgerald Eugene A. CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs
EP1428262A2 (en) 2001-09-21 2004-06-16 Amberwave Systems Corporation Semiconductor structures employing strained material layers with defined impurity gradients and methods for fabricating same
US6958486B2 (en) 2003-06-26 2005-10-25 Rj Mears, Llc Semiconductor device including band-engineered superlattice
US7202494B2 (en) 2003-06-26 2007-04-10 Rj Mears, Llc FINFET including a superlattice
US7517702B2 (en) 2005-12-22 2009-04-14 Mears Technologies, Inc. Method for making an electronic device including a poled superlattice having a net electrical dipole moment
KR102152285B1 (ko) * 2014-12-08 2020-09-04 삼성전자주식회사 스트레서를 갖는 반도체 소자 및 그 형성 방법
US10580867B1 (en) 2018-11-16 2020-03-03 Atomera Incorporated FINFET including source and drain regions with dopant diffusion blocking superlattice layers to reduce contact resistance
TWI816399B (zh) * 2021-05-18 2023-09-21 美商安托梅拉公司 含提供金屬功函數調諧之超晶格之半導體元件及相關方法
US20230123484A1 (en) * 2021-10-19 2023-04-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure and method for forming the same
CN121176165A (zh) * 2023-03-24 2025-12-19 阿托梅拉公司 具有包括超晶格的齐平源极/漏极掺杂剂阻挡结构的纳米结构晶体管和相关方法

Also Published As

Publication number Publication date
US20250248090A1 (en) 2025-07-31
US20250248091A1 (en) 2025-07-31
WO2025165982A1 (en) 2025-08-07

Similar Documents

Publication Publication Date Title
TWI730501B (zh) 用於製作具有降低接觸電阻之鰭式場效電晶體之方法
US10468245B2 (en) Semiconductor device including compound semiconductor materials and an impurity and point defect blocking superlattice
US10727049B2 (en) Method for making a semiconductor device including compound semiconductor materials and an impurity and point defect blocking superlattice
TW202025481A (zh) 用於製作具有降低接觸電阻之半導體元件之方法
EP3871267A1 (en) Semiconductor device with metal-semiconductor contacts including oxygen insertion layer to constrain dopants and related methods
TWI858785B (zh) 具埋入式量子點的半導體元件及相關方法
US20250151309A1 (en) Method for making nanostructure transistors with source/drain trench contact liners
TWI724623B (zh) 包含具有用於降低接觸電阻之摻雜物擴散阻擋超晶格層之源極與汲極區的鰭式場效電晶體及相關方法
TWI731470B (zh) 包含具有降低接觸電阻之本體接觸摻雜物擴散阻擋超晶格的半導體元件及相關方法
TW202539429A (zh) 包含超晶格源極/汲極的半導體元件及相關方法
TWI909377B (zh) 具有源極/汲極溝槽接觸襯墊之奈米結構電晶體及相關方法
US12308229B2 (en) Method for making memory device including a superlattice gettering layer
TWI734257B (zh) 包含用於降低接觸電阻之源極/汲極摻雜物擴散阻擋超晶格的半導體元件及相關方法