[go: up one dir, main page]

TW202538516A - 記憶體系統及其操作方法 - Google Patents

記憶體系統及其操作方法

Info

Publication number
TW202538516A
TW202538516A TW113130066A TW113130066A TW202538516A TW 202538516 A TW202538516 A TW 202538516A TW 113130066 A TW113130066 A TW 113130066A TW 113130066 A TW113130066 A TW 113130066A TW 202538516 A TW202538516 A TW 202538516A
Authority
TW
Taiwan
Prior art keywords
data value
memory device
potential signal
data
presence detection
Prior art date
Application number
TW113130066A
Other languages
English (en)
Other versions
TWI892794B (zh
Inventor
陳建宇
洪琮瑞
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Application granted granted Critical
Publication of TWI892794B publication Critical patent/TWI892794B/zh
Publication of TW202538516A publication Critical patent/TW202538516A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

一種系統包括記憶體模組以及序列存在檢測寫入器。記憶體模組包括具有第一容量的第一記憶體裝置，以及序列存在檢測裝置用以儲存記憶體模組的資料。序列存在檢測寫入器根據記憶體模組的容量用以更換資料。序列存在檢測寫入器包含測試板，用以測量由控制器所產生的第一電位信號。在第一記憶體裝置由具有不同於第一容量的第二容量之第二記憶體裝置所取代之後，測試板測量第一電位信號。

Description

記憶體系統及其操作方法
本發明是關於一種記憶體系統及操作記憶體系統之方法。
當記憶體裝置的容量改變時，序列存在檢測的資料會相應地更換(燒壞)。在序列存在檢測的資料更換(燒壞)之後，藉由讀取序列存在檢測的資料以確認資料是否成功的更換。然而，操作於更換後的記憶體裝置之信號的信號完整性並未被確認。因此，關於克服上述問題的技術發展，在記憶體裝置的領域中為一重要議題。
本揭示內容包含一種記憶體系統，包括:記憶體模組，包含:具有第一容量的第一記憶體裝置；以及序列存在檢測裝置，序列存在檢測裝置用以儲存記憶體模組的多個資料；以及序列存在檢測寫入器，序列存在檢測寫入器根據記憶體模組的容量用以更換資料，序列存在檢測寫入器包含:測試板，測試板用以測量由控制器所產生的第一電位信號，其中在第一記憶體裝置由具有不同於第一容量的第二容量之第二記憶體裝置所取代之後，測試板測量第一電位信號。
本揭示內容包含一種操作記憶體系統的方法，包括:插入第一記憶體裝置至記憶體系統；以不同於第一記憶體裝置之第二記憶體裝置取代第一記憶體裝置；儲存相應於第一記憶體裝置之第一資料值至序列存在檢測裝置；藉由序列存在檢測寫入器將第一資料值更換為相應於第二記憶體裝置之第二資料值；以及在第一資料值更換為第二資料值之後，藉由測試板測量相應於第二記憶體裝置的第一電位信號。
本揭示內容包含一種操作記憶體系統的方法，包括:插入第一記憶體裝置至記憶體系統；儲存相應於第一記憶體裝置之第一資料值至序列存在檢測裝置；將第一資料值更換為相應於第二記憶體裝置之第二資料值；以及在第一資料值更換為第二資料值之後，藉由測試板測量相應於第二記憶體裝置的第一電位信號。
以下揭露提供許多不同的實施例或實例，以用於實現所提供之主題之不同特徵。在下面描述組件及配置之具體實例以簡化本揭露。當然，該些組件及配置僅僅係實例且並不意欲進行限制。例如，在隨後的描述中，在第二特徵之上或在其上形成第一特徵可包括將第一特徵與第二特徵形成為直接接觸的實施例，且亦可包括可在第一特徵與第二特徵之間形成附加特徵以使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露可在各個實例中重複參考數字及/或字母。此重複係為了簡單及清楚之目的，且本身並不決定所討論之各種實施例及/或組態之間的關係。
另外，為便於描述，在本文中可使用空間相對用語諸如「在......之下」、「在......下方」、「下部」、「在......上方」、「上部」、「頂部」、「底部」及類似者來描述如圖中所例示之一個元件或特徵與另一個或多個元件或特徵之關係。除了圖中所描繪之定向之外，空間相對術語意欲涵蓋元件在使用中或操作中的不同定向。可以其他方式來定向裝置(旋轉90度或以其他定向)，且同樣可相應地解釋本文所使用之空間相對描述詞。
第1圖為根據本揭示內容的一些實施例所繪示之記憶體系統100的示意圖。如第1圖所示，記憶體系統100包含至少一記憶體模組110以及序列存在檢測寫入器120。在一些實施例中，記憶體模組110被設置為雙列直插式記憶體模組(Dual In-Line Memory Module, DIMM)。記憶體模組100被設置為第五代雙倍資料率同步動態隨機存取記憶體(DDR5 SDRAM)。
如第1圖所示，記憶體系統100包含至少控制器112、記憶體裝置114以及序列存在檢測(SPD)裝置116。控制器112耦接至記憶體裝置114。記憶體裝置114耦接至序列存在檢測裝置116。序列存在檢測裝置116耦接至序列存在檢測(SPD)寫入器120。在一些實施例中，記憶體模組110進一步包含處理器，處理器用以在記憶體裝置114及序列存在檢測裝置116上進行操作。
在一些實施例中，控制器112根據序列存在檢測裝置116用以產生一晶片選擇信號CS、排組(Banks)信號BA0及BA1並且輸出晶片選擇信號CS以及排組信號BA0及BA1至記憶體裝置114。
在一些實施例中，記憶體裝置114對應於記憶體裝置MD1，用以儲存8十億位元組的容量。在一些實施例中，記憶體裝置114對應於記憶體裝置MD2，用以儲存16十億位元組的容量。在一些實施例中，記憶體裝置114對應於記憶體裝置，用以儲存8十億位元組及8十億位元組以外的容量。在一些實施例中，記憶體裝置114被設置為動態隨機存取記憶體(DRAM)，替如同步動態隨機存取記憶體(SDRAM)。
在一些實施例中，序列存在檢測裝置116用以儲存代表有關於記憶體模組110的資訊之資料。特別地，序列存在檢測裝置116用以儲存記憶體模組110的至少一資料IN1和IN2。資料IN1對應於第一動態隨機存取記憶體密度以及記憶體裝置114的封包，並且資料IN2對應於第一動態隨機存取記憶體排列組BG(Bank Group)以及記憶體裝置114每排列組BG中的排組。在一些實施例中，序列存在檢測裝置116用以儲存記憶體模組110中除了資料IN1及IN2以外之資料，例如記憶體模組110的排組數、位址腳位以及核心時序。儲存在序列存在檢測裝置116的資料可參照於序列存在檢測資料。
在一些實施例中，序列存在檢測寫入器120根據記憶體裝置114的容量用以更換(燒壞)資料IN1、IN2以及其他儲存在序列存在檢測裝置116中的資料。特別地，當記憶體裝置114對應到記憶體裝置MD1，且記憶體裝置MD1隨後以記憶體裝置MD2取代時，序列存在檢測寫入器120將資料IN1由資料值D11更換到資料值D12，以及序列存在檢測寫入器120將資料IN2由資料值D21更換到資料值D22。相似地，當記憶體裝置114對應到記憶體裝置MD2，且記憶體裝置MD2隨後以記憶體裝置MD1取代時，序列存在檢測寫入器120將資料IN1由資料值D12更換到資料值D11，以及序列存在檢測寫入器120將資料IN2由資料值D22更換到資料值D2。
第2圖為根據本揭示內容的一些實施例所繪示之序列存在檢測寫入器200的示意圖。參考第1圖及第2圖，序列存在檢測寫入器200為第1圖中序列存在檢測寫入器120的一種實施例。
如第2圖所示，序列存在檢測寫入器200包含寫入裝置210、記憶體模組結構220以及印刷電路板(PCB)230。在一些實施例中，記憶體模組結構220被配置為無緩衝雙列直插式記憶體模組(UDIMM)結構。在一些實施例中，記憶體模組結構220被配置為有暫存器雙列直插式記憶體模組(RDIMM)結構。印刷電路板230為特別設計的印刷電路板並且包含插座232。參考第1圖及第2圖，記憶體模組結構220為第1圖中記憶體模組110的一種實施例。
如第2圖所示，寫入裝置210包含至少一記憶體模組結構212、未定義排針連接器214以及信號完整性(SI)測試板216。在一些實施例中，記憶體模組212被設置為內建的小外型雙列直插式記憶體模組(SODIMM)結構。
在一些實施例中，印刷電路板230用以藉由將記憶體模組結構220插入插座232來容納記憶體模組結構220。印刷電路板230進一步用以定義未定義排針連接器214。
在一些實施例中，信號完整性測試板216用以確認第1圖中記憶體模組110的信號完整性。特別地，信號完整性測試板216用以決定控制器112在資料IN1、IN2以及其他儲存於序列存在檢測裝置116由序列存在檢測寫入器120所更換後，是否立即產生相應於第1圖中的記憶體裝置114的晶片選擇信號CS、排組信號BA0以及BA1。
舉例來說，信號完整性測試板216用以測量由第1圖中記憶體模組110的控制器112所產生的晶片選擇信號CS、排組信號BA0及BA1以及其他信號的每一個，並且透過顯示裝置(未繪示)顯示至少晶片選擇信號CS、排組信號BA0及BA1的時序圖RE，例如第4圖的時序圖400以及第5圖的時序圖500。
第3圖為根據本揭示內容的一些實施例所繪示之測試結果300的示意圖。如第3圖所示，測試結果300包含檔案310、320以及表格330。參考第1圖至第3圖，檔案310及320各自相應於儲存在序列存在檢測裝置116中的資料。在一些實施例中，資料310相應於有16十億位元組的容量之記憶體裝置114，以及資料320相應於有8十億位元組的容量之記憶體裝置114。
如第3圖所示，檔案310及320對應包含陣列A1及A2。陣列A1及A2的每一者包含256資料值以垂直方向的16行安排以及水平方向的16列安排。陣列A1及A2的第一行各自代表資料值的列位址，以及陣列A1及A2的第一列各自代表資料值的行位址。
舉例來說，第一行中的「00:」代表資料值的第一列、第一行中的「10:」代表資料值的第二列、…、第一行中的「F0:」代表資料值的第16列，第一列中的「00:」代表資料值的第一行、第一列中的「10:」代表資料值的第二行、…、第一列中的「F0:」代表資料值的第16行。
在一些實施例中，陣列A1及A2的每一者各自相應於儲存在序列存在檢測裝置116中的資料，例如有資料值D11、D12、D21及D22的資料IN1及IN2。在陣列A1及A2的每一個中位在第一列及第五行的資料相應於表格330，以及在陣列A1及A2的每一個中位在第一列及第八行的資料相應於表格330。在一些實施例中，在陣列A1及A2的資料值對應於表格330以外的表格。
特別地，在陣列A2中，第一列及第五行的資料值為「02」並相應於資料IN1的資料值D11，以及相應於表格330中「SPD Code(Hex)」之行中的訊息「02」。因此，第一同步動態隨機存取記憶體密度以及記憶體裝置114的封包在一裸晶中具有8十億位元組的容量。
在陣列A2中，第一列及第八行的資料值為「61」並相應於資料IN2的資料值D21，以及相應於表格330中「SPD Code(Hex)」之行中的訊息「61」。因此，記憶體裝置114的第一同步動態隨機存取記憶體排列組以及每個排列組的排組具有8十億位元組及一排組。
相似地，在陣列A1中，第一列及第五行的資料值為「04」並相應於資料IN2的資料值D12。第一列及第八行的資料值為「62」並相應於資料IN2的資料值D22。因此，記憶體裝置114的第一同步動態隨機存取記憶體密度及封包、第一同步動態隨機存取記憶體排列組及每排列組的排組對應於具有16十億位元組的記憶體裝置114之情況。
第4圖為根據本揭示內容的一些實施例所繪示之控制器114之操作的時序圖400。如第4圖所示，時序圖400包含週期P401至P407以及對應的週期P411至P417連續且依序排列。在週期P401至P407以及週期P411至P417期間，晶片選擇信號CS、排組信號BA0及BA1的每一者操作於電位準VH和VL之間。在一些實施例中，電位準VH高於電位準VL。在一些實施例中，時序圖400對應於記憶體裝置114具有8十億位元容量之記憶體模組110的操作。
在週期P401-P402、P411-P412、P406-P407以及P417-P417期間，晶片選擇信號CS維持在電位準VH。在週期P403及P413期間，晶片選擇信號CS由電位準VH調整致電位準VL。在P404-P414期間，晶片選擇信號CS維持在電位準VL。在週期P405及P415期間，晶片選擇信號CS由電位準VL調整致電位準VH。
在週期P401期間，排組信號BA0及BA1的每一者維持在電位準VH。在週期P402期間，排組信號BA0及BA1的每一者由電位準VH調整致電位準VL。在週期P403-P405期間，排組信號BA0及BA1的每一者維持在電位準VL。在週期P406期間，排組信號BA0及BA1的每一者由電位準VL調整致電位準VH。在週期P407期間，排組信號BA0及BA1的每一者維持在電位準VH。
在週期P411期間，排組信號BA0及BA1的每一者維持在電位準VL。在週期P412期間，排組信號BA0由電位準VL調整至電為準VH，並且排組信號BA1維持在電位準VL。在週期P413-P415期間，排組信號BA0及BA12對應維持在電位準VH及電位準VL。在週期P416期間，排組信號BA0由電位準VH調整至電為準VL，並且排組信號BA1維持在電位準VL。在週期P407期間，排組信號BA0及BA1的每一者維持在電位準VL。
第5圖為根據本揭示內容的一些實施例所繪示之控制器112之操作的時序圖500。如第5圖所示，時序圖500包含週期P501-P507以及對應的週期P511-P517連續且依序地排列。在週期P501-P507以及週期P511-P517期間，晶片選擇信號CS、排組信號BA0及BA1的每一者操作於電位準VH及電位準VL之間。在一些實施例中，時序圖500對應於記憶體裝置114具有16十億位元容量之記憶體模組110的操作。
在週期P501-P502、週期P511-P512、週期P506-P507以及週期P516-P517期間，晶片選擇信號CS維持在電位準VH。在週期P503及P513期間，晶片選擇信號CS由電位準VH調整至VL。在週期P504及P514期間，晶片選擇信號CS維持在電位準VL。在週期P505-P515期間，晶片選擇信號CS油電位準VL調整至電位準VH。
在週期P501期間，排組信號BA0及BA1的每一者維持在電位準VH。在週期P501期間，排組信號BA0及BA1的每一者由電位準VH調整至電位準VL。在週期P503-P505期間，排組信號BA0及BA1的每一者維持在電位準VL。在週期P506期間，排組信號BA0及BA1的每一者由電位準VL調整至電位準VH。在週期P507期間，排組信號BA0及BA1的每一者維持在電位準VH。
在週期P511期間，排組信號BA0及BA1的每一者維持在電位準VL。在週期P512期間，排組信號BA0及BA1的每一者由電位準VL調整至電位準VH。在週期P513-P515期間，排組信號BA0及BA1的每一者維持在電位準VH。在週期P516期間，排組信號BA0及BA1的每一者由電位準VH調整至電位準VL。在週期P507期間，排組信號BA0及BA1的每一者維持在電位準VL。
參考第4圖及第5圖，時序圖400及時序圖500中的每一者在控制器112的多種操作期間藉由測量每個晶片選擇信號CS、排組信號BA0及BA1來設置，並且在控制器112的多種操作期間交疊晶片選擇信號CS、排組信號BA0及BA1的每個時序圖在一起。因此，在時序圖400及500中，週期P401-P407、P411-P417、P501-P507以及P511-P517可以組成多種不同的組合。
參考第1圖至第5圖，在一些實施例中，信號完整性測試板216用以根據記憶體裝置114的容量在序列存在檢測寫入器120更換除存在序列存在檢測裝置116中的資料IN1、IN2及其他資料之後，立即確認記憶體模組110的信號完整性。
舉例來說，回應於記憶體裝置114的容量為8十億位元組並隨後被替換為16十億位元組，序列存在檢測寫入器120從將資料IN1從資料值D11更換為資料值D12，以及將資料IN2從資料值D21更換為資料值D22，並且信號完整性測試板216立即測量由控制器112所產生的晶片選擇信號CS、排組信號BA0及BA1以及其他信號的每一者。若資料IN1及IN2成功地更換至資料值D12及D22，顯示裝置顯示時序圖500。
舉另一例來說，回應於記憶體裝置114的容量為16十億位元組並隨後被替換為8十億位元組，序列存在檢測寫入器120從將資料IN1從資料值D12更換為資料值D11，以及將資料IN2從資料值D22更換為資料值D21，並且信號完整性測試板216立即測量由控制器112所產生的晶片選擇信號CS、排組信號BA0及BA1以及其他信號的每一者。若資料IN1及IN2成功地更換至資料值D11及D21，顯示裝置顯示時序圖400。
第6圖為根據本揭示內容的一些實施例所繪示之操作第1圖中的記憶體系統100之方法600的流程圖。在第6圖中，方法600包含操作602、604、606、608、610。
在操作602，具有8十億位元組容量的記憶體裝置114插入於記憶體系統100。
在操作604，具有8十億位元組容量的記憶體裝置114由具有16十億位元組容量的記憶體裝置114替代。
在操作606，相應於具有8十億位元組容量的記憶體裝置114之資料值D11儲存於序列存在檢測裝置116中。
在操作608，資料值D11藉由序列存在檢測寫入器120更換為相應於具有16十億位元組容量的記憶體裝置114之資料值D12。
在操作610，資料值D11更換為資料值D12之後，藉由測試板216測量相應於第二記憶體裝置的晶片選擇信號CS。
在一些方式中，當記憶體裝置的容量更換時，序列存在檢測裝置相應地更換(燒壞)，在序列存在檢測裝置更換(燒壞)之後，讀取出序列存在檢測資料以確認是否更換成功。然而，操作於更換後的記憶體裝置之信號的信號完整性並未被確認。
相較於上述之方式，在本揭示內容的一些實施例中，在資料值D11更換為資料值D12之後，藉由測試板216測量晶片選擇信號CS、排組信號BA0及BA1的每一者。因此，操作於記憶體裝置114之晶片選擇信號CS、排組信號BA0及BA1的每一者隨即被確認。
前述內容概述若干實施例之特徵，使得熟習此項技術者可更好地理解本揭露之態樣。熟習此項技術者應瞭解，他們可容易地將本揭露用作設計或修改用於實施相同目的及/或達成本文所介紹之實施例之優點的其他製程及結構的基礎。熟習此項技術者亦應認識到，此類等效構造不脫離本揭露之精神及範疇，且他們可在不脫離本揭露之精神及範疇的情況下在本文中作出各種改變、取代及變更。
100:記憶體系統 110:記憶體模組 112:控制器 114:記憶體裝置 116:序列存在檢測裝置 120、200:序列存在檢測寫入器 210:寫入裝置 212:記憶體模組結構 214:排針連接器 216:信號完整性測試板 220:記憶體模組結構 230:印刷電路板 232:插座 300:測試結果 310、320:檔案 330:表格 400、500:時序圖 600:方法 602、604、606、608、610:操作
當結合附圖閱讀以下詳細描述時可最好地理解本揭露之態樣。應注意，根據業內之標準慣例，各種特徵並未按比例繪製。事實上，為了討論清楚起見，可任意增大或減小各種特徵之尺寸。 第1圖為根據本揭示內容的一些實施例所繪示之記憶體系統的示意圖。 第2圖為根據本揭示內容的一些實施例所繪示之序列存在檢測寫入器的示意圖。 第3圖為根據本揭示內容的一些實施例所繪示之測試結果的示意圖。 第4圖為根據本揭示內容的一些實施例所繪示之控制器之操作的時序圖400。 第5圖為根據本揭示內容的一些實施例所繪示之控制器之操作的時序圖500。 第6圖為根據本揭示內容的一些實施例所繪示之第1圖中記憶體系統之操作方法的流程圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
600:方法
602、604、606、608、610:操作

Claims (20)

  1. 一種記憶體系統，包括: 一記憶體模組，包含: 具有一第一容量的一第一記憶體裝置；以及 一序列存在檢測裝置，該序列存在檢測裝置用以儲存該記憶體模組的多個資料；以及 一序列存在檢測寫入器，該序列存在檢測寫入器根據該記憶體模組的一容量用以更換該些資料，該序列存在檢測寫入器包含: 一測試板，該測試板用以測量由一控制器所產生的一第一電位信號， 其中在該第一記憶體裝置由具有不同於該第一容量的一第二容量之一第二記憶體裝置所取代之後，該測試板測量該第一電位信號。
  2. 如請求項1所述之系統，其中: 該第一容量為8十億位元組；以及 該第二容量為16十億位元組。
  3. 如請求項1所述之系統，其中: 該資料進一步包括相應於該第一記憶體裝置的一第一資料值，在該第一記憶體裝置由該第二記憶體裝置取代之後，該序列存在檢測寫入器將該第一資料值更換為相應於該第二記憶體裝置之一第二資料值，並且該第一電位信號相應於該第二電位信號。
  4. 如請求項3所述之系統，其中: 該資料進一步包括相應於該第一記憶體裝置的一第三資料值，在該第一記憶體裝置由該第二記憶體裝置取代之後，該序列存在檢測寫入器將該第三資料值更換為相應於該第二記憶體裝置之一第四資料值。
  5. 如請求項4所述之系統，其中: 該第一資料值為「02」；以及 該第二資料值為「04」。
  6. 如請求項5所述之系統，其中: 該第三資料值為「61」；以及 該第四資料值為「62」。
  7. 如請求項1所述之系統，其中: 該測試板進一步用以測量由該控制器產生之不同於該第一電位信號之一第二電位信號，在該第一記憶體裝置由該第二記憶體裝置取代之後，該測試板測量第二電位信號。
  8. 如請求項7所述之系統，其中: 該測試板進一步用以測量由該控制器產生之不同於該第一電位信號及該第二電位信號之一第三電位信號，在該第一記憶體裝置由該第二記憶體裝置取代之後，該測試板測量第三電位信號。
  9. 一種操作記憶體系統的方法，包括: 插入一第一記憶體裝置至該記憶體系統； 以不同於該第一記憶體裝置之一第二記憶體裝置取代該第一記憶體裝置； 儲存相應於該第一記憶體裝置之一第一資料值至一序列存在檢測裝置； 藉由一序列存在檢測寫入器將該第一資料值更換為相應於該第二記憶體裝置之該第二資料值；以及 在該第一資料值更換為該第二資料值之後，藉由一測試板測量相應於該第二記憶體裝置的一第一電位信號。
  10. 如請求項9所述之方法，其中 該第一記憶體裝置具有8十億位元之一第一容量；以及 該第二記憶體裝置具有16十億位元之一第一容量。
  11. 如請求項10所述之方法，進一步包括: 儲存相應於該序列存在檢測裝置中之該第一記憶體裝置的一第三資料值； 藉由一序列存在檢測寫入器將該第三資料值更換為相應於該第二記憶體裝置之該第四資料值； 在該第一資料值及該第三資料值對應地更換為該第二資料值及該第四資料值之後，藉由該測試板測量該第一電位信號。
  12. 如請求項11所述之方法，其中 該第一資料值為「02」；以及 該第二資料值為「04」。
  13. 如請求項12所述之方法，其中 該第三資料值為「61」；以及 該第四資料值為「62」。
  14. 如請求項13所述之資料驗證方法，進一步包括: 在該第一資料值更換為該第二資料值之後，藉由該測試板測量不同於該第二記憶體裝置相應之該第一電位信號之一第二電位信號，以及 其中在一第一週期之間， 該第一電位信號具有一第一電位準，以及 該第二電位信號具有不同於該第一電位準之一第二電位準。
  15. 如請求項14所述之方法，進一步包括: 在該第一資料值更換為該第二資料值之後，藉由該測試板測量不同於該第一電位信號及相應於該第二記憶體裝置之該第二電位信號之一第三電位信號，以及 其中在該第一週期之間，該第三電位信號具有該第二電位準。
  16. 一種操作記憶體系統的方法，包括: 插入一第一記憶體裝置至該記憶體系統； 儲存相應於該第一記憶體裝置之一第一資料值至一序列存在檢測裝置； 將該第一資料值更換為相應於該第二記憶體裝置之該第二資料值；以及 在該第一資料值更換為該第二資料值之後，藉由一測試板測量相應於該第二記憶體裝置的一第一電位信號。
  17. 如請求項16所述之方法，進一步包括: 儲存相應於該第一記憶體裝置之一第三資料值至該序列存在檢測裝置； 藉由一該序列存在檢測寫入器將該第三資料值更換為相應於該第二記憶體裝置之一第四資料值；以及 在該第一資料值及該第三資料值對應地更換為該第二資料值及該第四資料值之後，藉由一測試板測量該第一電位信號。
  18. 如請求項17所述之方法，其中 該第一資料值為「02」； 該第二資料值為「04」； 該第三資料值為「61」；以及 該第四資料值為「62」。
  19. 如請求項17所述之方法，進一步包括: 在該第一資料值更換為該第二資料值之後，藉由一測試板測量不同於該第二記憶體裝置相應的該第一電位信號之一第二電位信號，以及 其中在一第一週期之間， 該第一電位信號具有一第一電位準，以及 該第二電位信號具有不同於該第一電位準之一第二電位準。
  20. 如請求項19所述之方法，進一步包括: 在該第一資料值更換為該第二資料值之後，藉由該測試板測量不同於該第一電位信號及相應於該第二記憶體裝置之該第二電位信號之一第三電位信號，以及 其中在該第一週期之間，該第三電位信號具有該第二電位準。
TW113130066A 2024-03-20 2024-08-09 記憶體系統及其操作方法 TWI892794B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US18/610,833 US20250298733A1 (en) 2024-03-20 2024-03-20 Memory device and method for operating the same
US18/610,833 2024-03-20

Publications (2)

Publication Number Publication Date
TWI892794B TWI892794B (zh) 2025-08-01
TW202538516A true TW202538516A (zh) 2025-10-01

Family

ID=97080918

Family Applications (1)

Application Number Title Priority Date Filing Date
TW113130066A TWI892794B (zh) 2024-03-20 2024-08-09 記憶體系統及其操作方法

Country Status (3)

Country Link
US (1) US20250298733A1 (zh)
CN (1) CN120690273A (zh)
TW (1) TWI892794B (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7065688B1 (en) * 2003-02-19 2006-06-20 Advanced Micro Devices, Inc. Simultaneous multiprocessor memory testing and initialization
US20050044302A1 (en) * 2003-08-06 2005-02-24 Pauley Robert S. Non-standard dual in-line memory modules with more than two ranks of memory per module and multiple serial-presence-detect devices to simulate multiple modules
CN103530208A (zh) * 2012-07-04 2014-01-22 鸿富锦精密工业（深圳）有限公司 内存条
US9639269B2 (en) * 2015-06-16 2017-05-02 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Computing device-specific memory module
KR102849285B1 (ko) * 2019-09-20 2025-08-25 삼성전자주식회사 메모리 모듈, 그것을 제어하는 메모리 제어기의 에러 정정 방법, 및 그것을포함하는 컴퓨팅 시스템
CN112162618A (zh) * 2020-08-20 2021-01-01 福建升腾资讯有限公司 一种自适应内存兼容的超频应用方法
TWI760911B (zh) * 2020-11-02 2022-04-11 英業達股份有限公司 序列存在檢測資料讀取選擇方法
US20240192755A1 (en) * 2022-12-07 2024-06-13 Intel Corporation Mechanism to override standby power in large memory configuration of workstations to eliminate the need to increase power of standby power rail
CN115774649A (zh) * 2022-12-09 2023-03-10 深圳市时创意电子有限公司 自动化内存参数调整系统、方法及装置

Also Published As

Publication number Publication date
US20250298733A1 (en) 2025-09-25
CN120690273A (zh) 2025-09-23
TWI892794B (zh) 2025-08-01

Similar Documents

Publication Publication Date Title
JP5671665B2 (ja) Ｄｒａｍをスタックする方法及び装置
US7506226B2 (en) System and method for more efficiently using error correction codes to facilitate memory device testing
US20030076125A1 (en) Method and system for wafer and device level testing of an integrated circuit
CN111863111B (zh) Dram的测试方法、装置、计算机可读存储介质及电子设备
CN111209604B (zh) 一种存储器芯片的检测方法、装置和终端
CN113035259A (zh) Dram测试方法、装置、可读存储介质及电子设备
US11487613B2 (en) Method for accessing semiconductor memory module
TW201419291A (zh) 記憶體裝置修護技術
TW202538516A (zh) 記憶體系統及其操作方法
TW493176B (en) Integrated dynamic semiconductor-memory with redundant unit of memory-cells and its self-reparation method
CN117133348A (zh) 存储控制器内建自测试的系统
CN119207533B (zh) 存储器测试方法、装置与测试设备
US11017876B2 (en) Memory correcting method
KR100406807B1 (ko) 집적 메모리 및 집적 메모리의 메모리 셀의 기능 테스트방법
US20030028342A1 (en) Method for the defect analysis of memory modules
CN112802531A (zh) Dram测试方法、装置、可读存储介质及电子设备
CN109887538B (zh) 一种存储器的干扰死机的测试方法
US20210049095A1 (en) Memory chip, memory module and method for pseudo-accessing memory bank thereof
US20120250438A1 (en) Dynamic random access memory address line test technique
JPS6348479A (ja) Ｉｃテスト装置
US11621052B1 (en) Method for testing memory device and test system
US20240134735A1 (en) Memory address generation device, method and testing device for test mode and memory apparatus
WO2024040694A1 (zh) 存储器及其存储系统
JPH04212800A (ja) Ｒａｍのデータ線試験方法
KR100645652B1 (ko) 번-인 테스트 장치