TW202535115A - 電子裝置及製造電子裝置的方法 - Google Patents

Abstract

一種製造電子裝置的方法包含在第一載體上方提供垂直互連件，並將佈線組件的無機層接合到所述第一載體的無機層。所述方法還包含將所述垂直互連件和所述佈線組件囊封在下部囊封物中，且提供上部基板，使得所述上部基板的導電結構耦合到所述垂直互連件且耦合到所述佈線組件的上側。所述方法進一步包含將第一電子組件和第二電子組件耦合到所述上部基板，且在所述第一電子組件和所述第二電子組件上方提供第二載體。所述方法還可包含去除所述第一載體，且提供下部基板，使得所述下部基板的導電結構耦合到所述垂直互連件。還公開了其它方法和相關電子裝置。

Description

電子裝置及製造電子裝置的方法

本揭示內容大體上涉及電子裝置，且更明確地說，涉及電子裝置及製造電子裝置的方法。

先前的電子封裝和形成電子封裝的方法是不適當的，例如導致成本過量、可靠性降低、性能相對低或封裝大小過大。通過比較此類方法與本揭示內容且參考圖式，常規和傳統方法的其它限制和缺點對於所屬領域的技術人員來說將變得顯而易見。

本發明的一態樣為一種製造電子裝置的方法，所述方法包括：在第一載體的上側上方提供垂直互連件；將在佈線組件的下側上的佈線組件無機層接合到在所述第一載體的所述上側上的無機層；將所述垂直互連件和所述佈線組件囊封在下部囊封物中；將上部基板提供到所述下部囊封物的上側，使得所述上部基板的導電結構耦合到所述垂直互連件的上側且耦合到所述佈線組件的上側；將第一電子組件和第二電子組件耦合到所述上部基板的上側；在所述第一電子組件和所述第二電子組件上方提供第二載體；從所述佈線組件和所述垂直互連件去除所述第一載體；以及將下部基板提供到所述下部囊封物的下側，使得所述下部基板的導電結構耦合到所述垂直互連件的下側。

在根據本發明的所述態樣的方法中，所述接合包括在所述佈線組件無機層與所述第一載體的所述上側上的所述無機層之間形成共價鍵。

在根據本發明的所述態樣的方法中，所述接合包括在所述佈線組件無機層的下側和所述無機層的上側上形成羥基（OH）基團。

在根據本發明的所述態樣的方法中，所述接合包括：通過等離子體處理在所述佈線組件無機層的下側和所述無機層的上側上產生氫（H）；將在等離子體處理期間分離的氧（O）粒子接合到在所述佈線組件無機層的所述下側和所述無機層的所述上側上產生的所述氫（H）；以及在所述佈線組件無機層的所述下側和所述無機層的所述上側上誘導羥基（OH）基團。

在根據本發明的所述態樣的方法中，所述接合發生在約25℃到約400℃範圍內的溫度下。

根據本發明的所述態樣的方法中包括在提供所述第二載體之前將所述第一電子組件和所述第二電子組件囊封在上部囊封物中。

在根據本發明的所述態樣的方法中，提供所述上部基板包括將所述上部基板的所述導電結構耦合到在所述佈線組件的所述上側處的佈線組件再分佈結構。

在根據本發明的所述態樣的方法中，提供所述下部基板包括將所述下部基板的所述導電結構耦合到延伸穿過佈線組件晶粒的佈線組件貫通互連件的下側。

根據本發明的所述態樣的方法包括：將所述下部基板的下側耦合到基底基板的上側；以及將外部互連件提供到所述基底基板的下側。

根據本發明的又一態樣為一種製造電子裝置的方法，所述方法包括：提供下部基板，所述下部基板包括上側和下側；在所述下部基板的所述上側上提供佈線組件，其中所述佈線組件包括佈線組件晶粒、在所述佈線組件晶粒的上側上的佈線組件再分佈結構，以及沿著所述佈線組件晶粒的下側的佈線組件無機層，且其中所述佈線組件無機層的下側接觸所述下部基板的所述上側；在所述下部基板的所述上側上提供垂直互連件；提供囊封所述垂直互連件和所述佈線組件的下部囊封物；在所述下部囊封物上方提供上部基板，使得所述上部基板的下側耦合到所述佈線組件再分佈結構的上側；以及提供耦合到所述上部基板的上側的第一電子組件和第二電子組件，使得所述第一電子組件經由所述上部基板和所述佈線組件再分佈結構電耦合到所述第二電子組件。

根據本發明的所述又一態樣的方法包括提供延伸穿過所述佈線組件晶粒且將所述佈線組件再分佈結構耦合到所述下部基板的佈線組件貫通互連件。

根據本發明的所述又一態樣的方法包括提供囊封所述第一電子組件和所述第二電子組件的上部囊封物。

根據本發明的所述又一態樣的方法包括在所述第一電子組件的下側與所述上部基板的所述上側之間提供底部填充物。

根據本發明的所述又一態樣的方法包括：提供基底基板，所述基底基板包括上側和下側；提供下部基板互連結構，所述下部基板互連結構將所述下部基板的下側耦合到所述基底基板的所述上側；以及提供耦合到所述基底基板的所述下側的外部端子。

根據本發明的所述又一態樣的方法提供耦合到所述上部基板的所述下側的第三電子組件。

根據本發明的另一態樣為一種電子裝置，其包括：下部基板，其包括上側和下側；上部基板，其包括上側和下側；垂直互連件，其將所述下部基板的所述上側耦合到所述上部基板的所述下側；佈線組件，其包括佈線組件晶粒、在所述佈線組件晶粒的上側上的佈線組件再分佈結構，以及沿著所述佈線組件晶粒的下側的佈線組件無機層，其中所述佈線組件再分佈結構的上側耦合到所述上部基板的所述下側，且其中所述佈線組件無機層的下側接觸所述下部基板的所述上側；下部囊封物，其囊封所述佈線組件和所述垂直互連件；第一電子組件，其耦合到所述上部基板的所述上側；以及第二電子組件，其耦合到所述上部基板的所述上側，其中所述第二電子組件經由所述上部基板和所述佈線組件再分佈結構電耦合到所述第一電子組件。

在根據本發明的所述另一態樣的電子裝置中，所述佈線組件包括佈線組件貫通互連件；並且所述佈線組件貫通互連件延伸穿過所述佈線組件晶粒且將所述佈線組件再分佈結構耦合到所述下部基板的所述上側。

根據本發明的所述另一態樣的電子裝置包括囊封所述第一電子組件和所述第二電子組件的上部囊封物。

根據本發明的所述另一態樣的電子裝置包括：第三電子組件，其耦合到所述上部基板的所述下側；並且其中所述下部囊封物囊封所述第三電子組件。

根據本發明的所述另一態樣的電子裝置包括所述下部囊封物的下側與所述佈線組件無機層的所述下側共面。

以下論述提供電子裝置及製造電子裝置的方法的各種實例。此類實例是非限制性的，且所附申請專利範圍的範疇不應限於所公開的特定實例。在以下論述中，術語“實例”和“例如”為非限制性的。

圖式示出一般構造方式，且可能省略熟知特徵和技術的描述和細節以免不必要地混淆本揭示內容。另外，圖中的元件不一定按比例繪製。舉例而言，圖式中之一些元件的尺寸可能相對於其它元件放大，以幫助改進對本揭示內容中論述之實例的理解。不同圖式中的相同附圖標記表示相同元件。

術語“和/或”表示由“和/或”連接的列表中的任何一個或多個項目。術語“和/或”表示由“和/或”連接的列表中的任何一個或多個項目。作為實例，“x和/或y”表示三要素集合{(x),(y),(x,y)}中的任何要素。作為另一實例，“x、y和/或z”表示七要素集合{(x),(y),(z),(x,y),(x,z),(y,z),(x,y,z)}中的任何要素。

術語“包括（comprises）”、“包括（comprising）”、“包含（includes）”和“包含（including）”是“開放”術語，且指定所陳述特徵的存在，但不排除一個或多個其它特徵的存在或添加。

術語“第一”、“第二”、“第三”等可以在本文中用於描述各種元件。這些術語僅用於將一個元件與另一個元件區分開。使用“第一”、“第二”等描述的元件不應受這些術語的限制。舉例來說，在不脫離本揭示內容的教示的情況下，可將本揭示內容中論述的第一元件稱為第二元件。

除非另外指定，否則術語“耦合”可用於描述兩個元件彼此直接接觸，或描述兩個元件通過一個或多個其它元件間接耦合。例如，如果元件A耦合到元件B，那麼元件A可直接接觸元件B或通過插入元件C間接耦合到元件B。類似地，術語“上方”或“上”可以用於描述兩個元件彼此直接接觸，或描述兩個元件通過一個或多個其它元件間接耦合。如本文中所使用，術語“耦合”可指機械和/或電耦合。

製造電子裝置的示例方法可包含：在第一載體的上側上方提供垂直互連件；以及將佈線組件的下側上的佈線組件無機層接合到第一載體的上側上的無機層。方法還可包含：將垂直互連件和佈線組件囊封在下部囊封物中；以及將上部基板提供到下部囊封物的上側，使得上部基板的導電結構耦合到垂直互連件的上側且耦合到佈線組件的上側。此外，方法可包含：將第一電子組件和第二電子組件耦合到上部基板的上側；以及在第一電子組件和第二電子組件上方提供第二載體。方法可進一步包含：從佈線組件和垂直互連件去除第一載體；以及將下部基板提供到下部囊封物的下側，使得下部基板的導電結構耦合到垂直互連件的下側。

製造電子裝置的另一示例方法可包含：提供包括上側和下側的下部基板；以及在下部基板的上側上提供佈線組件。佈線組件可包括佈線組件晶粒、佈線組件晶粒的上側上的佈線組件再分佈結構，以及沿著佈線組件晶粒的下側的佈線組件無機層。佈線組件無機層的下側可接觸下部基板的上側。方法還可包含：在下部基板的上側上提供垂直互連件；以及提供囊封垂直互連件和佈線組件的下部囊封物。此外，方法可包含：在下部囊封物上方提供上部基板，使得上部基板的下側耦合到佈線組件再分佈結構的上側；以及提供耦合到上部基板的上側的第一電子組件和第二電子組件，使得第一電子組件經由上部基板和佈線組件再分佈結構電耦合到第二電子組件。

示例電子裝置可包含：下部基板，其包括上側和下側；以及上部基板，其包括上側和下側。電子裝置還可包含：垂直互連件，其將下部基板的上側耦合到上部基板的下側；以及佈線組件，其包括佈線組件晶粒、在佈線組件晶粒的上側上的佈線組件再分佈結構，以及沿著佈線組件晶粒的下側的佈線組件無機層。佈線組件再分佈結構的上側可耦合到上部基板的下側。佈線組件無機層的下側可接觸下部基板的上側。電子裝置可進一步包含：下部囊封物，其囊封佈線組件和垂直互連件；第一電子組件，其耦合到上部基板的上側；以及第二電子組件，其耦合到上部基板的上側。第二電子組件可經由上部基板和佈線組件再分佈結構電耦合到第一電子組件。

本揭示內容中包含其它實例。在圖式、申請專利範圍或本揭示內容的說明書中可以找到這些實例。

圖1示出示例電子裝置100的橫截面圖。圖1A為來自圖1中的區A的電子裝置100的放大視圖。在圖1和圖1A中展示的實例中，電子裝置100可包括佈線組件110、下部基板120、下部基板互連結構125、上部基板130、垂直互連件140、下部囊封物151、上部囊封物152、第一電子組件171和第二電子組件172。在一些實例中，電子裝置100可包括基底基板180、下部基板與基底基板180之間的第一底部填充物161，以及基底基板外部互連件190。在一些實例中，電子裝置100可包括上部基板130與第一電子組件171和/或第二電子組件172之間的第二底部填充物162。

下部基板120可包括下部基板介電質結構121和下部基板導電結構122。下部基板導電結構122可包括下部基板上部端子122a（圖1A）和下部基板下部端子122b（圖1A）。

上部基板130可包括上部基板介電質結構131和上部基板導電結構132。上部基板導電結構132可包括上部基板上部端子132a和上部基板下部端子132b。

基底基板180可包括基底基板介電質結構181和基底基板導電結構182。基底基板導電結構182可包括基底基板上部端子182a和基底基板下部端子182b。下部基板互連結構125可將下部基板下部端子122b耦合到基底基板上部端子182a。

第一電子組件171可包括第一電子組件互連件171a，且第二電子組件172可包括第二電子組件互連件172a。第一電子組件互連件171a和第二電子組件互連件172a可耦合到上部基板上部端子132a。在一些實例中，電子裝置100可包含第三電子組件173。第三電子組件173可包括第三電子組件互連件173a。第三電子組件互連件173a可耦合到上部基板下部端子132b。

繼續參看圖1A，佈線組件110可包括佈線組件晶粒111、佈線組件無機層112、佈線組件貫通互連件114、佈線組件再分佈結構115、佈線組件下部互連件116和佈線組件上部互連件119。佈線組件再分佈結構115可包括再分佈結構介電質結構115a和再分佈結構導電結構115b。再分佈結構導電結構115b可包括再分佈結構上部端子115b1和再分佈結構下部端子115b2。再分佈結構下部端子115b2可耦合到佈線組件貫通互連件114。再分佈結構上部端子115b1可耦合到佈線組件上部互連件119。佈線組件上部互連件119可將上部基板導電結構132耦合到再分佈結構導電結構115b。

圖1B展示電子裝置100的區A的放大橫截面圖，所述電子裝置包括替代圖1A的佈線組件110的佈線組件110'。根據各種實例，佈線組件110'可包括佈線組件晶粒111、佈線組件無機層112、佈線組件再分佈結構115和佈線組件上部互連件119。佈線組件110'可類似於佈線組件110。舉例來說，就佈線組件晶粒111、佈線組件無機層112和佈線組件再分佈結構115而言，佈線組件110'可類似於佈線組件110。然而，在此實例中，佈線組件110'並不包括佈線組件110的佈線組件貫通互連件114和/或佈線組件下部互連件116。

圖2A至圖2L展示用於製造示例電子裝置100的示例方法的橫截面圖。圖2A展示在早期製造階段的電子裝置100的橫截面圖。在圖2A中展示的實例中，無機層11可提供或覆蓋在第一載體10的上側。

第一載體10可包括或被稱作板、單板、晶圓、面板、半導體或條帶。在一些實例中，第一載體10可為晶圓。第一載體10的厚度可在約100微米（μm）到約1000 μm的範圍內，且第一載體10的寬度或直徑可在約100毫米（mm）到約300 mm的範圍內。第一載體10可由玻璃或矽製成。第一載體10可使得能夠在提供佈線組件110、下部基板120、垂直互連件140、下部囊封物151、上部囊封物152、第一電子組件171、第二電子組件172和第三電子組件173的過程期間處理多個組件。舉例來說，可在第一載體10上方同時形成多個電子裝置100。

無機層11可覆蓋第一載體10的上側。在一些實例中，無機層11可包括氧化矽層（SiO ₂）、氮化矽（SiCN）和/或氮化矽層（SiN）。在一些實例中，可通過沉積或塗佈在第一載體10的上側上提供無機層11。舉例來說，無機層11可包括通過沉積提供的第一載體10的基板鈍化層，所述沉積例如物理氣相沉積（PVD）、化學氣相沉積（CVD）、金屬有機化學氣相沉積（MOCVD）、原子層沉積（ALD）、低壓化學氣相沉積（LPCVD）或等離子體增強式化學氣相沉積（PECVD）。舉例來說，無機層11可包括通過塗佈提供的第一載體10的基板鈍化，所述塗佈例如旋塗、噴塗、浸塗或棒塗。無機層11的厚度可在約0.05 μm到約20 μm、0.1 μm到10 μm或0.5 μm到1.0 μm的範圍內。

圖2B展示在後期製造階段的電子裝置100的橫截面圖。在圖2B中展示的實例中，可在無機層11的上側上方提供垂直互連件140。垂直互連件140可包括或被稱作柱、支柱、貫穿模具通孔（TMV）、例如銅芯焊球（CCB）等球形結構、銅立方柱（CCC）或線材。垂直互連件140可通過電鍍、無電極鍍覆、濺鍍、PVD、CVD、MOCVD、ALD、LPCVD、PECVD和/或球滴提供。垂直互連件140可包括銅（Cu）、鋁（Al）、鎳（Ni）、鈀（Pd）、鈦（Ti）、鎢（W）、鈦/鎢、金（Au）、銀（Ag）、合金和/或所屬領域的一般技術人員已知的其它合適的導電材料。在一些實例中，垂直互連件140可通過以下方式形成：在無機層11上方提供晶種層；在晶種層上方形成經圖案化遮罩（例如，光阻劑）；以及例如經由鍍覆，在經圖案化遮罩中晶種層所暴露的開口中形成垂直互連件140。在提供垂直互連件140之後，可去除未由垂直互連件140覆蓋的經圖案化遮罩的部分。在一些實例中，垂直互連件140的高度可在約0.5 μm到約800 μm的範圍內。在一些實例中，垂直互連件140的寬度和間距中的每一個可在約0.5 μm到約200 μm的範圍內。

圖2C展示在後期製造階段的電子裝置100的橫截面圖。圖2CA為圖2C中的區A處的電子裝置100的放大視圖。在圖2C中，可以在無機層11的上側上提供佈線組件110。現在轉向圖3A至圖3C，展示用於製造佈線組件110的示例性方法的橫截面圖。雖然圖3A至圖3C展示單個佈線組件110，預期且理解佈線組件110可為包含多個佈線組件110的晶圓的部分和/或由所述晶圓製成。

圖3A展示在早期製造階段的佈線組件110的橫截面圖。根據各種實例，佈線組件110可包含佈線組件晶粒111。在一些實例中，佈線組件晶粒111包括晶圓材料（例如，Si或其它半導體材料）。佈線組件晶粒111可包含設置在佈線組件晶粒111的上側中的佈線組件貫通互連件114。在一些實例中，佈線組件貫通互連件114設置在盲孔中和/或僅部分地延伸穿過佈線組件晶粒111，使得佈線組件晶粒111的一部分保持在佈線組件貫通互連件114與佈線組件晶粒111的下側之間。在一些實例中，佈線組件貫通互連件114的間距和寬度中的每一個可在約0.5 μm到約200 μm的範圍內。

佈線組件110可進一步包含佈線組件再分佈結構115。佈線組件再分佈結構115可設置在佈線組件晶粒111的上側與佈線組件貫通互連件114上方和/或覆蓋所述佈線組件晶粒的上側和佈線組件貫通互連件。佈線組件再分佈結構115可包括再分佈結構介電質結構115a和再分佈結構導電結構115b。在一些實例中，可在後段（BEOL）製程期間形成佈線組件再分佈結構115。

再分佈結構介電質結構115a可包括由介電質或絕緣材料製成的一個或多個介電質層，所述介電質或絕緣材料在再分佈結構導電結構115b的導電層之間交錯。在一些實例中，再分佈結構介電質結構115a可包括一層或多層無機介電質材料，例如SiO ₂、SiCN、Si ₃N ₄。在一些實例中，再分佈結構介電質結構115a可包含一層或多層有機介電質材料，例如聚醯亞胺（PI）、聚合物、苯並環丁烯（BCB）、聚苯並惡唑（PBO）、雙馬來醯亞胺三嗪（BT）、味之素堆積膜（ABF）或樹脂。再分佈結構介電質結構115a可通過旋塗、噴塗、浸塗、棒塗、印刷、氧化、PVD、CVD、ALD、LPCVD、PECVD和/或所屬領域的一般技術人員已知的任何其它製程來提供。在一些實例中，再分佈結構介電質結構115a的厚度可在約0.05 μm到約50 μm的範圍內。再分佈結構介電質結構115a的厚度可指再分佈結構介電質結構115a的個別層。

再分佈結構導電結構115b可包括限定與再分佈結構介電質結構115a的介電質層交錯的信號分配元件（例如，跡線、通孔、襯墊、導電路徑和/或UBM）的一個或多個導電層。再分佈結構導電結構115b可包括或被稱作跡線、襯墊、通孔、導電路徑、電線圖案、電路圖案、再分佈層（RDL）和/或UBM。在一些實例中，再分佈結構導電結構115b可包括銅、鋁、鐵、鎳、金、銀、鈀、鈦和/或錫。再分佈結構導電結構115b可通過電解鍍覆、無電極鍍覆、濺鍍、PVD、CVD、MOCVD、ALD、LPCVD或PECVD等沉積提供。再分佈結構導電結構115b可通過佈線組件再分佈結構115在垂直方向和橫向方向上分配電信號。在一些實例中，再分佈結構導電結構115b的厚度可在約0.5 μm到約20 μm的範圍內。再分佈結構導電結構115b的厚度可指再分佈結構導電結構115b的個別導電層。

根據各種實例，在再分佈結構導電結構115b上方提供佈線組件上部互連件119。舉例來說，可在再分佈結構上部端子115b1上提供佈線組件上部互連件119。在一些實例中，佈線組件上部互連件119的厚度可在約0.1 μm到約20 μm的範圍內，且佈線組件上部互連件119的寬度和間距中的每一個可在約0.1 μm到約200 μm的範圍內。

再分佈結構導電結構115b可耦合到佈線組件貫通互連件114且耦合到佈線組件上部互連件119。舉例來說，再分佈結構導電結構115b的再分佈結構上部端子115b1可耦合到佈線組件再分佈結構115的上側上的佈線組件上部互連件119。再分佈結構導電結構115b的再分佈結構下部端子115b2可耦合到佈線組件貫通互連件114。再分佈結構導電結構115b可將佈線組件上部互連件119中的一個或多個電耦合到佈線組件貫通互連件114中的一個或多個。根據各種實例，佈線組件上部互連件119中的至少一些並不電耦合到佈線組件貫通互連件114，且替代地在第一電子組件171與第二電子組件172之間提供電連接，暫時參考圖1。

圖3B展示在後期製造階段的佈線組件110的橫截面圖。在圖3B中展示的實例中，第二載體20設置在佈線組件再分佈結構115和佈線組件上部互連件119上方和/或覆蓋所述佈線組件再分佈結構和佈線組件上部互連件。第二載體20可包括基本上平面的板、單板、晶圓、面板或條帶。第二載體20可包括金屬、陶瓷、玻璃或半導體材料（例如，Si）。

第二載體20可耦合到佈線組件再分佈結構115和佈線組件上部互連件119。第二載體20可包括臨時接合層21。臨時接合層21可接觸且耦合到佈線組件再分佈結構115和佈線組件上部互連件119。臨時接合層21可覆蓋佈線組件再分佈結構120和佈線組件上部互連件119。在一些實例中，臨時接合層21可包括臨時黏合膜、臨時膠帶和/或臨時黏合塗層。舉例來說，臨時接合層21可包括熱釋放帶（或膜）或光學釋放帶（或膜），其中臨時接合層21的黏合強度分別通過熱或光減弱或消除。在一些實例中，臨時接合層21的黏合強度可以通過物理力和/或化學反應來減弱或消除。當佈線組件110的製造製程大體上完成時，臨時接合層21可准許佈線組件110與第二載體20分離。

在將第二載體20耦合到佈線組件110之後，可去除佈線組件晶粒111的下側。可通過研磨、蝕刻、雷射剝蝕和/或任何其它合適的去除製程來去除佈線組件晶粒111的下側。在一些實例中，可首先通過研磨以暴露相應佈線組件貫通互連件114的下側，且接著蝕刻以使相應佈線組件貫通互連件114的下側從佈線組件晶粒111的下側突出來去除佈線組件晶粒111的下側。在一些實例中，在去除佈線組件晶粒111的下部部分之後，佈線組件晶粒111的厚度可在約0.5 μm到約300 μm的範圍內。佈線組件貫通互連件114的突出部分的長度可在約0 μm到約1 μm的範圍內。佈線組件貫通互連件114可經配置以在佈線組件晶粒111的上側與下側之間提供信號傳輸。在一些實例中，佈線組件貫通互連件114的突出部分可包括或被稱作佈線組件下部互連件116。在一些實例中，佈線組件貫通互連件114可與佈線組件晶粒111的下側共面。

如圖3D中所示，在一些實例中，佈線組件貫通互連件114可與佈線組件下部再分佈結構117共面。佈線組件下部再分佈結構117可包括再分佈結構介電質結構117a和再分佈結構導電結構117b。可以類似於佈線組件再分佈結構115的再分佈結構介電質結構115a和再分佈結構導電結構115b的方式在佈線組件晶粒111的下側上方形成佈線組件再分佈結構117的再分佈結構介電質結構117a和再分佈結構導電結構117b。再分佈結構導電結構117b可耦合到佈線組件貫通互連件114的下側。佈線組件下部互連件116（例如，凸塊、柱、立柱等）可沿著佈線組件下部再分佈結構117的下側形成且耦合到再分佈結構導電結構117b。

圖3C展示在後期製造階段的佈線組件110的橫截面圖。在圖3C中展示的實例中，佈線組件無機層112可設置在佈線組件晶粒111的下側和佈線組件下部互連件116的下側（例如，佈線組件貫通互連件114的突出下部部分）上方且覆蓋所述佈線組件晶粒的下側和佈線組件下部互連件的下側（例如，佈線組件貫通互連件的突出下部部分）。佈線組件無機層112可通過旋塗、噴塗、浸塗、棒塗、印刷、氧化、PVD、CVD、ALD、LPCVD、PECVD和/或所屬領域的一般技術人員已知的任何其它製程來提供。在一些實例中，在沉積之後，可以通過平面化製程（例如，經由化學機械平面化（CMP））使佈線組件無機層112的下側平面化。在一些實例中，佈線組件無機層112可包括氧化物層和/或氮化物層。舉例來說，佈線組件無機層112可包括SiO ₂、SiCN和/或SiN。在一些實例中，佈線組件無機層112的厚度可在約0.5 μm到約50 μm的範圍內。

在一些實例中，通過上述製程，可以晶圓形式提供佈線組件110。接著可將晶圓單體化以提供個別的、離散的佈線組件110。單體化可包含沿著鋸切道S切割或鋸切和/或切穿或鋸穿佈線組件晶粒111、佈線組件無機層112和/或佈線組件再分佈結構115。通過單體化製程，佈線組件晶粒111的橫向側、佈線組件無機層112的橫向側和佈線組件再分佈結構115的橫向側可以共面。佈線組件110的總厚度可在約10 μm到約800 μm的範圍內，且佈線組件110的面積可在約0.5 mm（毫米） × 0.5 mm到約70 mm × 70 mm的範圍內。

現返回到圖2C和2CA，可在第一載體10上提供佈線組件110。在一些實例中，取放設備可抓取佈線組件110且將佈線組件110放置在覆蓋第一載體10的上側的無機層11的上側上，使得佈線組件無機層112接觸無機層11。接著，佈線組件無機層112可經由其與無機層11的接合而接合到第一載體10。在一些實例中，佈線組件無機層112與無機層11之間的接合初始可以凡得瓦鍵開始，經過時間和/或溫度發展為共價鍵。舉例來說，在接合之前，可以通過表面活化在低溫下實現佈線組件無機層112與無機層11之間的接合。在一些實例中，表面活化可在佈線組件無機層112的下側和無機層11的上側上形成羥基（OH）基團。舉例來說，可通過等離子體處理在佈線組件無機層112的下側和無機層11的上側上產生氫（H），在等離子體處理期間與水或空氣分離的氧（O）粒子可結合到佈線組件無機層112的下側和無機層11的上側上的氫（H），且可在佈線組件無機層112的下側和無機層11的上側上誘導羥基（OH）基團。接著可在相對較低的溫度下實現佈線組件無機層112與無機層11之間的接合。在一些實例中，佈線組件無機層112和無機層11可在約25℃到約400℃的範圍內的溫度下彼此接合。如本文中所使用，為了描述溫度，術語約可意指+/- 5%、+/- 10%、+/- 15%、+/- 20%或+/- 25%。

雖然無機層11展示為覆蓋第一載體10的整個上側，但預期且應理解的是，在一些實例中，無機層11可僅覆蓋第一載體10的一部分。舉例來說，且參看圖2CB，在一些實例中，可選擇無機層11的位置以對應於佈線組件110的位置。在這點上，無機層11可為經圖案化層。佈線組件110可以定位在經圖案化無機層11的上側上並接合到所述圖案化無機層的上側。

返回圖2C，在一些實例中，可在第一載體10的上側上提供第三電子組件173。第三電子組件173的下側可通過黏合劑耦合到第一載體10的上側。在一些實例中，類似於佈線組件無機層112的無機層可設置在第三電子組件173的下側上，且第三電子組件173可以類似於或相同於佈線組件110的方式耦合到第一載體10的無機層11。第三電子組件173可包括第三電子組件互連件173a。第三電子組件互連件173a可為第三電子組件173的輸入/輸出端子。在一些實例中，第三電子組件173可包括或被稱作主動裝置、晶粒、晶片或封裝。在一些實例中，第三電子組件173可為被動裝置。

圖2D展示在後期製造階段的電子裝置100的橫截面圖。在圖2D中展示的實例中，可在第一載體10、佈線組件110、垂直互連件140和第三電子組件173上方提供下部囊封物151。下部囊封物151可接觸無機層11、佈線組件110、垂直互連件140和/或第三電子組件173。佈線組件上部互連件119、第三電子組件互連件173a和垂直互連件140可暴露於下部囊封物151的上側處。

在一些實例中，下部囊封物151可包括或被稱作主體或模塑件。下部囊封物151可包括環氧樹脂模塑化合物、樹脂、填料增強聚合物、B階按壓膜，且可通過壓縮模塑、轉移模塑、液體主體模塑、真空層壓、錫膏印刷、膜輔助模塑或任何其它合適的沉積製程來提供。在一些實例中，下部囊封物151初始可覆蓋佈線組件上部互連件119、垂直互連件140和第三電子組件互連件173a的上側。可去除（例如，通過研磨和/或化學蝕刻）下部囊封物151的上部部分以暴露佈線組件上部互連件119、垂直互連件140和第三電子組件互連件173a的上側。下部囊封物151的上側可與佈線組件上部互連件119、垂直互連件140和第三電子組件互連件173a的上側共面。通過將佈線組件無機層112接合到覆蓋第一載體10的無機層11，可在沉積下部囊封物151的期間最小化或防止佈線組件110相對於第一載體的移動。

圖2E展示在後期製造階段的電子裝置100的橫截面圖。在圖2E中展示的實例中，上部基板130可設置在佈線組件110、垂直互連件140、第三電子組件173和下部囊封物151上方和/或覆蓋所述佈線組件、垂直互連件、第三電子組件和下部囊封物。

上部基板130可包括上部基板介電質結構131和上部基板導電結構132。上部基板導電結構132可包括上部基板上部端子132a和上部基板下部端子132b。根據各種實例，上部基板介電質結構131可包括或被稱作一個或多個介電質、介電質材料、介電質層、鈍化層、絕緣層或保護層。在一些實例中，上部基板介電質結構131可包括有機介電質材料。舉例來說，上部基板介電質結構131可包括電絕緣材料，例如聚合物、PI、BCB、PBO、雙馬來醯亞胺三嗪（BT）或ABF。在一些實例中，上部基板介電質結構131可通過旋塗、噴塗、浸塗、棒塗、印刷、氧化、PVD、CVD、MOCVD、ALD、LPCVD、PECVD或所屬領域的一般技術人員已知的其它製程來提供。上部基板介電質結構131可維持上部基板130的形狀，且還可在結構上支撐上部基板導電結構132、第一電子組件171和第二電子組件172（圖2F）。上部基板介電質結構131可接觸上部基板導電結構132的導電層和/或其它結構且與其交錯。在一些實例中，上部基板介電質結構131的個別介電質層的厚度可在約3 μm到約100 μm的範圍內。

根據各種實施例，上部基板導電結構132可包括或被稱作一個或多個導體、導電材料、導電路徑、導電層、RDL、佈線層、信號分配元件、跡線、通孔、襯墊或UBM。在一些實例中，上部基板導電結構132的一個或多個導電層可與上部基板介電質結構131的介電質層交錯。在一些實例中，上部基板導電結構132可包括Cu、Al、Ni、Pd、Ti、W、Ti/W、Au、Ag、合金或所屬領域的一般技術人員已知的其它適當導電材料。在一些實例中，上部基板導電結構132可通過濺鍍、無電極鍍覆、電解鍍覆、PVD、CVD、MOCVD、ALD、LPCVD、PECVD或所屬領域的一般技術人員已知的其它製程來提供。上部基板上部端子132a可位於上部基板介電質結構131的上側。上部基板下部端子132b可位於上部基板介電質結構131的下側處，且可耦合到佈線組件上部互連件119、垂直互連件140和第三電子組件互連件173a。根據各種實例，上部基板介電質結構131和上部基板導電結構132可各自包含任何數目的層（即，與圖2E中展示的層的數目相比更少或更多的層）。在一些實例中，上部基板130的厚度可在約0.5 μm到約50 μm的範圍內。

在一些實例中，上部基板130可包括再分佈層（RDL）基板。再分佈層基板可包括一個或多個導電再分佈層和一個或多個介電質層，並且（a）可逐層形成在再分佈層基板所耦合的電子裝置上方，或（b）可逐層形成在載體上方，所述載體可在電子裝置和再分佈層基板耦合在一起之後完全地去除或至少部分地去除。再分佈層基板可在圓形晶圓上以晶圓級製程逐層製造為晶圓級基板，和/或在矩形或方形面板載體上以面板級製程逐層製造為面板級基板。再分佈層基板可以增層製程形成，並且可包含與一個或多個導電層交替堆疊的一個或多個介電質層，且限定相應導電再分佈圖案或跡線，所述相應導電再分佈圖案或跡線被配置成共同地（a）將電跡線扇出電子裝置的佔用空間之外，和/或（b）將電跡線扇入電子裝置的佔用空間內。可使用例如電鍍製程或無電極鍍覆製程等鍍覆製程來形成導電圖案。導電圖案可包括導電材料，例如銅或其它可鍍覆金屬。可使用光圖案化製程，例如光微影製程和用於形成光微影遮罩的光阻材料來製作導電圖案的位置。再分佈層基板的介電質層可以用光圖案化製程圖案化，且可包含光微影遮罩，其中光穿過所述光微影遮罩暴露於光圖案所需特徵，例如介電質層中的通孔。介電質層可由光可限定的有機介電質材料，例如PI、BCB或PBO製成。此類介電質材料可以液體形式旋塗或以其它方式塗佈，而非以預先形成的膜的形式附接。為了准許所要光限定特徵適當地形成，此類光可限定的介電質材料可省略結構增強劑，或可以是無填料的，而無可能干擾來自光圖案化製程的光的股線、織物或其它粒子。在一些實例中，無填料介電質材料的此類無填料特性可准許所得介電質材料的厚度減小。儘管上文描述的光可限定的介電質材料可為有機材料，但在一些實例中，RDL基板的介電質材料可包括一個或多個無機介電質層。無機介電質層的一些實例可包括氮化矽（Si ₃N ₄）、氧化矽（SiO ₂）和/或SiON。無機介電質層可以通過使用氧化或氮化製程，而非使用光限定的有機介電質材料生長無機介電質層來形成。此類無機介電質層可為無填料的，沒有股線、織物或其它不同的無機粒子。在一些實例中，再分佈層基板可省略永久性芯結構或載體，例如包括雙馬來醯亞胺三嗪（BT）或FR4的介電質材料。此類型的再分佈層基板可包括或被稱作無芯基板或堆積基板。如本文所公開，其它基板可包括再分佈層基板。

在一些實例中，上部基板130可包括預先形成的基板。預先形成的基板可以在附接到電子裝置之前製造，並且可以包括在相應導電層之間的介電質層。導電層可包括銅，並且可以使用電鍍製程形成。介電質層可為相對較厚的非光可限定層且可以預先形成的膜而非液體的形式附接，且可包含具有用於剛性和/或結構支撐的例如股線、織物和/或其它無機粒子等填料的樹脂。由於介電質層是非光可限定的，因此可通過使用鑽孔或雷射來形成通孔或開口等特徵。在一些實例中，介電質層可包括預浸材料或ABF。預先形成的基板可包含永久性芯結構或載體，例如包括雙馬來醯亞胺三嗪（BT）或FR4的介電質材料，並且介電質層和導電層可形成在永久性芯結構上。在一些實例中，預先形成的基板可為省略永久性芯結構的無芯基板，且其中介電質層和導電層形成在犧牲載體上，所述犧牲載體在基板形成之後且在附接到電子裝置之前去除。預先形成的基板可被稱作印刷電路板（PCB）或層壓基板。此類預先形成的基板可通過半加成製程或修改後的半加成製程形成。如本文所公開，基板中的任一個可包括預先形成的基板。

圖2F展示在後期製造階段的電子裝置100的橫截面圖。在圖2F中展示的實例中，可在上部基板130的上側上方提供第一電子組件171和第二電子組件172。

取放設備可抓取第一電子組件171和第二電子組件172，且將第一電子組件171和第二電子組件172放置在上部基板130的上側上。第一電子組件互連件171a和第二電子組件互連件172a可耦合到上部基板上部端子132a。在一些實例中，第一電子組件互連件171a和第二電子組件互連件172a可通過回流焊、熱壓縮或混合接合製程耦合到上部基板上部端子132a。第一電子組件171和第二電子組件172可通過上部基板130和佈線組件110彼此電連接。可通過佈線組件110的再分佈結構導電結構115b實現的細間距和高密度可提高速度和/或減小電阻，這趨向於提高電氣性能。第一電子組件171和第二電子組件172還可經由上部基板導電結構132電耦合到垂直互連件140。

根據各種實例，第一電子組件171和第二電子組件172可各自包括主動裝置、晶粒、晶片、封裝和/或被動裝置。雖然第一電子組件互連件171a和第二電子組件互連件172a展示為以面朝下或倒裝的配置耦合，但可存在其中第一電子組件互連件171a和/或第二電子組件互連件172a以面朝上或引線接合的配置耦合的實例。在一些實例中，第一電子組件171和第二電子組件172中的每一個的總體厚度可在從約50 μm到約800 μm的範圍內，且其相應面積可在從約0.5 mm × 0.5 mm到約70 mm × 70 mm的範圍內。

圖2G展示在後期製造階段的電子裝置100的橫截面圖。在圖2G中展示的實例中，第二底部填充物162可設置在上部基板130與第一電子組件171之間以及上部基板130與第二電子組件172之間。上部囊封物152可設置在第一電子組件171和第二電子組件172以及上部基板130的上側上方和/或覆蓋所述第一電子組件和第二電子組件以及上部基板的上側。第二底部填充物162可接觸第一電子組件171的下側、第二電子組件172的下側和上部基板130的上側。在一些實例中，第二底部填充物162可接觸第一電子組件互連件171a和/或第二電子組件互連件172a。第二底部填充物162可包括或被稱作絕緣材料或非導電膏，並且可以不含無機填料。在一些實例中，第二底部填充物162可包括或被稱作毛細管底部填充物（CUF）、非導電膏（NCP）、非導電膜（NCF）、各向異性導電膜（ACF）和/或各向異性導電膏（ACP）。在一些實例中，上部囊封物152可包括經模塑底部填充物（MUF），且可在上部基板130與第一電子組件171之間且在上部基板130與第二電子組件172之間延伸。在此類實例中，第二底部填充物162可被視為上部囊封物152的部分。

上部囊封物152可設置在第一電子組件171、第二電子組件172、上部基板130和第二底部填充物162上方和/或覆蓋所述第一電子組件、第二電子組件、上部基板和第二底部填充物。在一些實例中，上部囊封物152可接觸第一電子組件171的一個或多個側壁、第二電子組件172的一個或多個側壁、上部基板130的上側和第二底部填充物162的一個或多個側壁。在一些實例中，第一電子組件171的上側和第二電子組件172的上側可從上部囊封物152的上側暴露和/或與所述上部囊封物的上側共面。上部囊封物152的元件、特徵、材料和/或製造方法可類似於或相同於下部囊封物151的元件、特徵、材料和/或製造方法。

圖2H展示在後期製造階段的電子裝置100的橫截面圖。圖2HA為圖2H中的區域A的放大視圖。在圖2H和2HA中展示的實例中，第三載體30設置在第一電子組件171的上側、第二電子組件172的上側和上部囊封物152的上側上方和/或覆蓋所述第一電子組件的上側、第二電子組件的上側和上部囊封物的上側。在提供第三載體30之後，可從下部囊封物151的下側、佈線組件110的下側和垂直互連件140的下側去除包含無機層11的第一載體10。

在一些實例中，第三載體30可包括臨時接合層，類似於圖3B中的臨時接合層21。臨時接合層可接觸第一電子組件171的上側、第二電子組件172的上側和上部囊封物152的上側。第三載體30的元件、特徵和/或材料可類似於或相同於第二載體20的元件、特徵和/或材料。

響應於第一載體10和無機層11的去除，可暴露下部囊封物151的下側、垂直互連件140的下側和佈線組件110的下側。在一些實例中，可通過研磨去除第一載體10，且可通過蝕刻去除無機層11。在一些實例中，在去除第一載體10和無機層11之後，可通過研磨和/或蝕刻暴露下部囊封物151的下側、垂直互連件140的下側和佈線組件110的下側的一部分。與例如晶粒附接膜相比，佈線組件110的佈線組件無機層112傾向於被容易地研磨和/或蝕刻。研磨和/或蝕刻佈線組件無機層112可允許佈線組件110的下側的容易和/或增加的平坦化。更好的平坦化（例如，減小的不均勻性）傾向於允許更好的再分佈層形成。佈線組件無機層112的去除暴露了佈線組件貫通互連件114和/或佈線組件下部互連件116的下側。在一些實例中，可部分地去除佈線組件無機層112，使得佈線組件無機層112的一部分保持在佈線組件貫通互連件114和/或佈線組件下部互連件116的下部部分周圍。

圖2I展示在後期製造階段的電子裝置100的橫截面圖。圖2IA為圖2I的部分A的放大視圖。在圖2I和2IA中展示的實例中，下部基板120可設置在下部囊封物151的下側、垂直互連件140的下側和佈線組件110的下側上方和/或覆蓋所述下部囊封物的下側、垂直互連件的下側和佈線組件的下側。

下部基板120可包括下部基板介電質結構121和下部基板導電結構122。根據各種實例，下部基板介電質結構121可包括或被稱作一個或多個介電質、介電質材料、介電質層、鈍化層、絕緣層或保護層。在一些實例中，下部基板介電質結構121可包括有機介電質材料。舉例來說，下部基板介電質結構121可包括電絕緣材料，例如聚合物、PI、BCB、PBO、BT或ABF。在一些實例中，下部基板介電質結構121可通過旋塗、噴塗、浸塗、棒塗、印刷、氧化、PVD、CVD、MOCVD、ALD、LPCVD、PECVD或所屬領域的一般技術人員已知的其它製程來提供。下部基板介電質結構121可維持下部基板120的形狀，且還可在結構上支撐下部基板導電結構122。下部基板介電質結構121可接觸下部基板導電結構122的導電層和/或其它結構且與其交錯。在一些實例中，下部基板介電質結構121的個別介電質層的厚度可在約3 μm到約100 μm的範圍內。

根據各種實施例，下部基板導電結構122可包括或被稱作一個或多個導體、導電材料、導電路徑、導電層、RDL、佈線層、信號分配元件、跡線、通孔、襯墊或UBM。在一些實例中，下部基板導電結構122的導電層中的一個或多個可與下部基板介電質結構121的介電質層交錯。在一些實例中，下部基板導電結構122可包括Cu、Al、Ni、Pd、Ti、W、Ti/W、Au、Ag、合金或所屬領域的一般技術人員已知的其它適當導電材料。在一些實例中，下部基板導電結構122可通過濺鍍、無電極鍍覆、電解鍍覆、PVD、CVD、MOCVD、ALD、LPCVD、PECVD或所屬領域的一般技術人員已知的其它製程來提供。下部基板導電結構122的下部基板上部端子122a可位於下部基板介電質結構121的上側，且可耦合到垂直互連件140和/或佈線組件貫通互連件114。下部基板導電結構122的下部基板下部端子122b可位於下部基板介電質結構121的下側。在一些實例中，下部基板120的厚度可在約0.5 μm到約50 μm的範圍內。下部基板120的元件、特徵、材料和/或製造方法可類似於或相同於上部基板130的元件、特徵、材料和/或製造方法。根據各種實例，下部基板介電質結構121和下部基板導電結構122可各自包含任何數目的層（即，與圖2IA中展示的層的數目相比更少或更多的層）。在一些實例中，下部基板120的總體厚度可在約0.5 μm到約50 μm的範圍內。

圖2J展示在後期製造階段的電子裝置100的橫截面圖。在圖2J中展示的實例中，下部基板互連結構125可設置在下部基板120的下側上。

下部基板互連結構125可耦合到下部基板120的下部基板導電結構122（例如，下部基板下部端子122b）。在一些實例中，下部基板互連結構125可以包括錫（Sn）、銀（Ag）、鉛（Pb）、銅（Cu）、Sn-Pb、Sn37-Pb、Sn95-Pb、Sn-Pb-Ag、Sn-Cu、Sn-Ag、Sn-Au、Sn-Bi或Sn-Ag-Cu。在通過落球方法在下部基板導電結構122上形成包含焊料的導電材料之後，可通過回流焊製程提供下部基板互連結構125。下部基板互連結構125可包括或被稱作例如焊球的導電球、例如銅柱的導電柱，或具有設置在銅柱上的焊料蓋的導電支柱。

根據各種實例，通過上述製程，可以晶圓或面板形式提供電子模塊100A。接著可將晶圓或面板單體化以提供個別的、離散的電子模塊100A。單體化可包含沿著鋸切道S切割或鋸切和/或切穿或鋸穿下部囊封物151、上部囊封物152、下部基板120和/或上部基板130。通過單體化製程，下部囊封物151、上部囊封物152、下部基板120和/或上部基板130的橫向側可以共面。在一些實例中，下部基板互連結構125可包括個別電子模塊100A的輸入/輸出端子。

圖2K展示在後期製造階段的電子裝置100的橫截面圖。在圖2K中展示的實例中，個別電子模塊100A可位於基底基板180上。在一些實例中，第一底部填充物161可設置在電子模塊100A與基底基板180的上側之間。

基底基板180可包括基底基板介電質結構181和基底基板導電結構182。在一些實例中，基底基板介電質結構181可包括或被稱作一個或多個堆疊介電質層。舉例來說，一個或多個介電質層可包括彼此堆疊的一個或多個芯層、聚合物層、預浸料層或阻焊層。基底基板導電結構182的一個或多個層或元件可與基底基板介電質結構181的一個或多個層或元件交錯。在一些實例中，基底基板介電質結構181可包括PI、BCB、PBO、樹脂、ABF、環氧樹脂或陶瓷。在一些實例中，基底基板介電質結構181的厚度可在約10 μm到500 μm的範圍內。

基底基板導電結構182可包括一個或多個導電層，且可限定具有例如跡線、襯墊、通孔、佈線圖案和/或UBM等元件的導電路徑。基底基板導電結構182可包括設置在基底基板180的上側處的基底基板上部端子182a、設置在基底基板180的下側處的基底基板下部端子182b。電子模塊100A的下部基板互連結構125可耦合到基底基板180的基底基板上部端子182a。

基底基板導電結構182可設置在基底基板介電質結構181中，且可將基底基板上部端子182a耦合到基底基板下部端子182b。在一些實例中，基底基板導電結構182可包括銅、鐵、鎳、金、銀、鈀或錫。基底基板上部端子182a和基底基板下部端子182b可分別沿著基底基板180的上側和基底基板180的下側以具有行和/或列的矩陣形式提供。在一些實例中，基底基板上部端子182a和基底基板下部端子182b可包括或被稱作基板焊盤、導電焊盤、基板襯墊、佈線襯墊、連接襯墊、微型襯墊或UBM。

在一些實例中，基底基板180可包括層壓基板、陶瓷基板、剛性基板、玻璃基板、印刷電路板、多層基板或模塑引線框架。在一些實例中，基底基板180可包括再分佈層基板、增層基板或無芯基板。在一些實例中，基底基板180可具有根據電子模塊100A中包含的電子組件171、172、173的面積或數目而變化的面積，且可具有約8 mm × 8 mm到約100 mm × 100 mm的面積。基底基板180可具有約0.05 mm到約4 mm的厚度。

基底基板180可通過下部基板互連結構125、下部基板120、垂直互連件140和上部基板130電連接到第一電子組件171、第二電子組件172和第三電子組件173。基底基板180還可通過下部基板互連結構125、下部基板120、佈線組件110（例如，佈線組件貫通互連件114、佈線組件再分佈結構115和佈線組件上部互連件119）和上部基板130電連接到第一電子組件171和第二電子組件172。

第一底部填充物161可設置在基底基板180的上側與電子模塊100A的下側之間。第一底部填充物161可接觸基底基板180的上側、下部基板互連結構125的側壁和下部基板120的下側。第一底部填充物161可防止或減少電子模塊100A由於物理、熱和/或化學影響而與基底基板180分離的情況的發生。第一底部填充物161的元件、特徵、材料和/或製造方法可類似於或相同於第二底部填充物162的元件、特徵、材料和/或製造方法。

在一些實例中，蓋子195可設置在第一電子組件171、第二電子組件172和上部囊封物152的上側上。參見例如圖4。熱界面材料（TIM）和/或背面金屬（BSM）197可插入在蓋子190與第一電子組件171和第二電子組件172之間以有助於熱傳遞和耦合。在一些實例中，蓋子195可耦合到基底基板180（例如，耦合到基底基板導電結構182）。

圖2L展示在後期製造階段的電子裝置100的橫截面圖。在圖2L中展示的實例中，基底基板外部互連件190可設置在基底基板180的下側上。基底基板外部互連件190可耦合到基底基板下部端子182b。基底基板外部互連件190可為排列在基底基板180上的球柵或焊盤柵。在一些實例中，基底基板外部互連件190的大小可在約10 μm到約600 μm的範圍內。在一些實例中，基底基板外部互連件190可被稱作電子裝置100的外部輸入/輸出端子。基底基板外部互連件190的元件、特徵、材料和/或製造方法可類似於或相同於下部基板互連結構125的元件、特徵、材料和/或製造方法。

根據各種實例，佈線組件110可在第一電子組件171與第二電子組件172之間傳輸信號，且可在第一電子組件171、第二電子組件172與基底基板180之間傳輸信號和電力。由於佈線組件110可經由提供於佈線組件再分佈結構115中的精細導電圖案傳輸信號，因此電阻可由於連接距離減小而減小，進而改進信號傳輸特性。經由無機層11和佈線組件無機層112將佈線組件110接合到第一載體10可防止或減少佈線組件110的移位，進而減少或防止未對準問題。另外，更換黏合劑以有利於佈線組件無機層112將佈線組件110附接到第一載體10消除了可能由黏合劑中的空隙引起的問題（例如，組件移位和/或傾斜）和/或損壞。

本揭示內容包含參考某些實例；然而，所屬領域的技術人員應理解，在不脫離本揭示內容的範圍的情況下，可進行各種改變且可用等效物替代。另外，可以在不脫離本揭示內容的範圍的情況下對所公開的實例作出修改。因此，希望本揭示內容不限於所公開的實例，但本揭示內容將包含屬於所附申請專利範圍的範疇內的所有實例。

10:第一載體 11:無機層 20:第二載體 21:臨時接合層 30:第三載體 100:電子裝置 100A:電子模塊 110:佈線組件 110':佈線組件 111:佈線組件晶粒 112:佈線組件無機層 114:佈線組件貫通互連件 115:佈線組件再分佈結構 115a:再分佈結構介電質結構 115b:再分佈結構導電結構 115b1:再分佈結構上部端子 115b2:再分佈結構下部端子 116:佈線組件下部互連件 117:佈線組件下部再分佈結構 117a:再分佈結構介電質結構 117b:再分佈結構導電結構 119:佈線組件上部互連件 120:下部基板 121:下部基板介電質結構 122:下部基板導電結構 122a:下部基板上部端子 122b:下部基板下部端子 125:下部基板互連結構 130:上部基板 131:上部基板介電質結構 132:上部基板導電結構 132a:上部基板上部端子 132b:上部基板下部端子 140:垂直互連件 151:下部囊封物 152:上部囊封物 161:第一底部填充物 162:第二底部填充物 171:第一電子組件 171a:第一電子組件互連件 172:第二電子組件 172a:第二電子組件互連件 173:第三電子組件 173a:第三電子組件互連件 180:基底基板 181:基底基板介電質結構 182:基底基板導電結構 182a:基底基板上部端子 182b:基底基板下部端子 190:基底基板外部互連件 195:蓋子 197:背面金屬（BSM） A:區 S:鋸切道

[圖1]示示例電子裝置的橫截面圖。

[圖1A]示圖1的示例電子裝置的區A的放大視圖。

[圖1B]示具有備選佈線組件的圖1的示例電子裝置的區A的放大視圖。

[圖2A至圖2L]示用於製造示例電子裝置的示例方法的橫截面圖。

[圖3A至圖3D]示用於製造示例佈線組件的示例方法的橫截面圖。

[圖4]示具有蓋子的圖1的示例電子裝置的橫截面圖。

100:電子裝置

110:佈線組件

119:佈線組件上部互連件

120:下部基板

121:下部基板介電質結構

122:下部基板導電結構

125:下部基板互連結構

130:上部基板

131:上部基板介電質結構

132:上部基板導電結構

132a:上部基板上部端子

132b:上部基板下部端子

140:垂直互連件

151:下部囊封物

152:上部囊封物

161:第一底部填充物

162:第二底部填充物

171:第一電子組件

171a:第一電子組件互連件

172:第二電子組件

172a:第二電子組件互連件

173:第三電子組件

173a:第三電子組件互連件

180:基底基板

181:基底基板介電質結構

182:基底基板導電結構

182a:基底基板上部端子

182b:基底基板下部端子

190:基底基板外部互連件

A:區

Claims (20)

1. 一種製造電子裝置的方法，所述方法包括： 在第一載體的上側上方提供垂直互連件； 將在佈線組件的下側上的佈線組件無機層接合到在所述第一載體的所述上側上的無機層； 將所述垂直互連件和所述佈線組件囊封在下部囊封物中； 將上部基板提供到所述下部囊封物的上側，使得所述上部基板的導電結構耦合到所述垂直互連件的上側且耦合到所述佈線組件的上側； 將第一電子組件和第二電子組件耦合到所述上部基板的上側； 在所述第一電子組件和所述第二電子組件上方提供第二載體； 從所述佈線組件和所述垂直互連件去除所述第一載體；以及 將下部基板提供到所述下部囊封物的下側，使得所述下部基板的導電結構耦合到所述垂直互連件的下側。
2. 根據請求項1所述的方法，其中所述接合包括在所述佈線組件無機層與所述第一載體的所述上側上的所述無機層之間形成共價鍵。
3. 根據請求項1所述的方法，其中所述接合包括在所述佈線組件無機層的下側和所述無機層的上側上形成羥基（OH）基團。
4. 根據請求項1所述的方法，其中所述接合包括： 通過等離子體處理在所述佈線組件無機層的下側和所述無機層的上側上產生氫（H）； 將在等離子體處理期間分離的氧（O）粒子接合到在所述佈線組件無機層的所述下側和所述無機層的所述上側上產生的所述氫（H）；以及 在所述佈線組件無機層的所述下側和所述無機層的所述上側上誘導羥基（OH）基團。
5. 根據請求項1所述的方法，其中所述接合發生在約25℃到約400℃範圍內的溫度下。
6. 根據請求項1所述的方法，其包括在提供所述第二載體之前將所述第一電子組件和所述第二電子組件囊封在上部囊封物中。
7. 根據請求項1所述的方法，其中提供所述上部基板包括將所述上部基板的所述導電結構耦合到在所述佈線組件的所述上側處的佈線組件再分佈結構。
8. 根據請求項1所述的方法，其中提供所述下部基板包括將所述下部基板的所述導電結構耦合到延伸穿過佈線組件晶粒的佈線組件貫通互連件的下側。
9. 根據請求項1所述的方法，其包括： 將所述下部基板的下側耦合到基底基板的上側；以及 將外部互連件提供到所述基底基板的下側。
10. 一種製造電子裝置的方法，所述方法包括： 提供下部基板，所述下部基板包括上側和下側； 在所述下部基板的所述上側上提供佈線組件，其中所述佈線組件包括佈線組件晶粒、在所述佈線組件晶粒的上側上的佈線組件再分佈結構，以及沿著所述佈線組件晶粒的下側的佈線組件無機層，且其中所述佈線組件無機層的下側接觸所述下部基板的所述上側； 在所述下部基板的所述上側上提供垂直互連件； 提供囊封所述垂直互連件和所述佈線組件的下部囊封物； 在所述下部囊封物上方提供上部基板，使得所述上部基板的下側耦合到所述佈線組件再分佈結構的上側；以及 提供耦合到所述上部基板的上側的第一電子組件和第二電子組件，使得所述第一電子組件經由所述上部基板和所述佈線組件再分佈結構電耦合到所述第二電子組件。
11. 根據請求項10所述的方法，其包括提供延伸穿過所述佈線組件晶粒且將所述佈線組件再分佈結構耦合到所述下部基板的佈線組件貫通互連件。
12. 根據請求項10所述的方法，其包括提供囊封所述第一電子組件和所述第二電子組件的上部囊封物。
13. 根據請求項10所述的方法，其包括在所述第一電子組件的下側與所述上部基板的所述上側之間提供底部填充物。
14. 根據請求項10所述的方法，其包括： 提供基底基板，所述基底基板包括上側和下側； 提供下部基板互連結構，所述下部基板互連結構將所述下部基板的下側耦合到所述基底基板的所述上側；以及 提供耦合到所述基底基板的所述下側的外部端子。
15. 根據請求項10所述的方法，其提供耦合到所述上部基板的所述下側的第三電子組件。
16. 一種電子裝置，其包括： 下部基板，其包括上側和下側； 上部基板，其包括上側和下側； 垂直互連件，其將所述下部基板的所述上側耦合到所述上部基板的所述下側； 佈線組件，其包括佈線組件晶粒、在所述佈線組件晶粒的上側上的佈線組件再分佈結構，以及沿著所述佈線組件晶粒的下側的佈線組件無機層，其中所述佈線組件再分佈結構的上側耦合到所述上部基板的所述下側，且其中所述佈線組件無機層的下側接觸所述下部基板的所述上側； 下部囊封物，其囊封所述佈線組件和所述垂直互連件； 第一電子組件，其耦合到所述上部基板的所述上側；以及 第二電子組件，其耦合到所述上部基板的所述上側，其中所述第二電子組件經由所述上部基板和所述佈線組件再分佈結構電耦合到所述第一電子組件。
17. 根據請求項16所述的電子裝置，其中： 所述佈線組件包括佈線組件貫通互連件；並且 所述佈線組件貫通互連件延伸穿過所述佈線組件晶粒且將所述佈線組件再分佈結構耦合到所述下部基板的所述上側。
18. 根據請求項16所述的電子裝置，其包括囊封所述第一電子組件和所述第二電子組件的上部囊封物。
19. 根據請求項16所述的電子裝置，其包括： 第三電子組件，其耦合到所述上部基板的所述下側；並且 其中所述下部囊封物囊封所述第三電子組件。
20. 根據請求項16所述的電子裝置，其包括所述下部囊封物的下側與所述佈線組件無機層的所述下側共面。