TW202524566A - 基於多層晶圓影像分析的遮罩影像最佳化 - Google Patents
基於多層晶圓影像分析的遮罩影像最佳化 Download PDFInfo
- Publication number
- TW202524566A TW202524566A TW113131894A TW113131894A TW202524566A TW 202524566 A TW202524566 A TW 202524566A TW 113131894 A TW113131894 A TW 113131894A TW 113131894 A TW113131894 A TW 113131894A TW 202524566 A TW202524566 A TW 202524566A
- Authority
- TW
- Taiwan
- Prior art keywords
- mask
- layer
- image
- wafer
- images
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/72—Repair or correction of mask defects
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
- G03F7/70441—Optical proximity correction [OPC]
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
- G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/18—Manufacturability analysis or optimisation for manufacturability
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/22—Yield analysis or yield optimisation
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
一些實施例提供一種最佳化遮罩布局的方法,遮罩布局用於生產遮罩,遮罩用於製造包含多層部件的積體電路(IC)。方法接收遮罩布局,遮罩布局包含一組對應IC的第一層部件的遮罩影像,第一層部件鄰近第二層部件。方法產生第一晶圓影像,第一晶圓影像包含被預測為待製造以用於第一層的IC部件的代表圖像,此預測係基於所接收的對應第一層的遮罩影像。基於第一晶圓影像中的至少一被預測的IC部件與第二層的第二晶圓影像中的至少一被預測的IC部件之間的位置關係,方法修改第一層的該組遮罩影像中的至少一遮罩影像。
Description
於微影(lithography)中,光學接近性(optical proximity)以及製程偏差/效果需要被校正,且橫跨生產條件的變化需要被最小化以達到最佳的晶圓印刷。以往,為了此些效果的校正的努力始於簡單的偏差,於線端部(line-end)增添一鎚頭(hammer head)以預防電路端部縮短。此種第一代的校正被稱為規則式光學接近修正(rule-based optical proximity correction(OPC))。之後,隨著晶片特徵尺寸持續縮小,OPC變得更複雜,且演化為模型式(model-based)方案。一些額外的圖案被加至遮罩,以改良晶圓製程窗口,即一種對於生產變化性的適應性的量測方式。約在同時,反向微影技術(inverse lithography technology(ILT))的概念被導入。ILT是一種遮罩布局最佳化,為一種數學上嚴謹的反向方案,以決定將產生所想要的晶圓上結果的遮罩形狀。ILT於過去三十多年做為次世代的OPC被探索以及發展,提供進階節點微影的挑戰的數種解決方案,無論是光學或極紫外線(extreme ultraviolet(EUV))。現今,OPC及ILT皆為微影技術的被稱為解析度增強技術的工具庫的一部分。
針對特定的微影製程給定自遮罩布局至影像(代表一晶圓)的一已知前向轉換(forward transformation),遮罩布局最佳化(例如ILT)計算產生所想要的具有最佳的圖案保真度及/或最大的製程窗口的晶圓目標的最佳化遮罩影像。遮罩布局最佳化的最佳解可不限制於目標遮罩布局的簡單的啟發式(heuristic)修改。更明確來說,遮罩布局最佳化探索非常不同於原始遮罩布局的最佳解。為了進行遮罩布局最佳化,一些方案定義以下的數學函數以及運算子:
遮罩影像函數:ψ
目標遮罩影像圖案:Φ
前向運算子:f
晶圓影像圖案:ω
前向運算子包含一組晶圓模擬運算以將遮罩畫素影像轉換為晶圓影像(例如三維(3D)遮罩影像的電磁學、照明的光學以及投影透鏡、光阻劑的行為、劑量以及焦距條件、像差等)。因此,
ω = f(ψ),以及 (1)
ψ
*= f
−1(Φ) (2)
其中ψ
*為最佳化遮罩影像函數。然而,因為前向運算子f為多對一形式(即多個不同的遮罩影像將產生相同的晶圓影像),方程式1不具有定義良好的反函數。此外,對於典型的目標遮罩影像圖案Φ(例如經繪製的布局,布局具有曼哈頓幾何(Manhattan geometry)以及尖銳的角落),不會有滿足Φ = f(ψ)的遮罩影像函數ψ。可藉由將反向問題重塑為最佳化問題以根據給定的所想要的結果以及限制,尋找來自一組可能選項的問題的最佳解而解決這些問題。
最佳化試圖在合理的計算時間的限制內找到盡可能接近最佳的解。評價函數(merit function)(亦稱為損失函數、成本函數、能量函數、或哈密頓(Hamiltonian)(類比量子力學,其中哈密頓為對應系統的總能量的運算子))被定義並被標記為H(ψ)。此函數指示解的品質(即遮罩影像產生盡可能足夠接近目標晶圓影像的模擬晶圓影像的效果如何)。此種損失函數的傳統範例為:
(3)
此損失函數為晶圓影像與目標晶圓影像之間的差值的絕對值在晶圓影像的區域的面積上的積分。遮罩生產的現實狀況可能會施加各種限制。舉例來說,二個不連貫的鉻區域(chrome regions)以一最小距離分離,且鉻線(chrome line)具有一最小寬度。藉由定義遮罩影像函數的完整解空間中的一子空間以及將解限制於此子空間,此些限制可被解決。然而,儘管有此些限制,關聯於圖案的啟發法以及廣泛地探索解空間的寬廣的區域的能力目前未被包含於遮罩布局最佳化。這意味著傳統的遮罩布局最佳化頻繁地導致無法被具有知識的微影師預測的遮罩布局。一範例為次解析輔助特徵(sub-resolution assist features(SRAFs))的放置的問題。在遮罩布局最佳化之前,SRAFs被憑經驗並小心地放置,且於遮罩布局的其餘遮罩影像的計算期間固定不動。相反地,遮罩布局最佳化同時決定最佳的SRAFs以及其餘遮罩布局。
現今的遮罩影像最佳化方案係基於局部搜尋啟發法,其尋找接近局部最小值的解,儘管不盡然是全域最佳的。此外,由於有數個幾乎最佳的解,一解可自多個解的集合被選擇而被輸出給最佳化。通常,一旦所有限制被考慮,使得特徵大於特定尺寸以滿足遮罩製造需求,則最大的焦深(depth of focus(DoF))是所想要的,且SRAFs無法導致雜訊圖案(stray pattern)被印刷於晶圓上,遮罩布局最佳化中滿足限制條件的解是獨特的。
通常,傳統的遮罩影像最佳化方案最佳化相似於上述的損失函數H(方程式3)的成本函數。於一些情況下,遮罩影像最佳化藉由使用特定的近似值或減少變數的數量而簡化其計算。舉例來說,圖1繪示於一最佳化的開始的遮罩影像、模擬晶圓輪廓及其目標、成本函數以及成本梯度的範例。很清楚地,晶圓輪廓並未達到晶圓目標,成本函數非為零,且成本梯度非為平坦。圖2繪示於一最佳化的結束的遮罩影像、模擬晶圓輪廓及其目標、成本函數以及成本梯度。此時,模擬晶圓輪廓達到晶圓目標,成本函數接近零,且成本梯度為平坦。
一些實施例提供一種最佳化遮罩布局的方法,遮罩布局用於生產遮罩,遮罩用於藉由於晶圓上定義多層的IC部件而製造積體電路(IC)。為了最佳化具有對應IC的多個不同層的多組遮罩影像的遮罩布局,方法迭代地(i)使用該些層之一的遮罩影像以產生該層的模擬晶圓影像以及(ii)修改該層的該組遮罩影像以基於該層的模擬晶圓影像改善該層的所製造的IC部件的位置與形狀,而同時考慮IC的至少另一層的部件(例如藉由比較被最佳化的層的形狀以及一或多個其他層的形狀)。也就是說,一給定的層的遮罩最佳化程序不僅考慮該層的預測製造形狀,亦考慮該些預測製造形狀如何與其他層的形狀(例如預測製造形狀)關聯(例如金屬層中的互連線段的預測製造形狀與用於將該些互連線段連接至其他金屬層中的IC部件的貫孔的預測製造形狀的關係)。
為了進行遮罩最佳化(例如做為總體電子設計自動化(electronic design automation(EDA))製程中的遮罩生產運作的一部份),一些實施例針對各層進行一迭代式最佳化程序。遮罩生產工具一開始針對完成的設計布局(其明定被製造的IC的預期設計)的各層產生具有多個遮罩影像的遮罩布局。遮罩布局定義將被製造並被使用以製造IC的一組遮罩,此製造係藉由使光線通過遮罩的透明區域而照射於塗有光阻劑的基材上。光阻劑的化學結構使得材料變得更易於或更難以移除(取決於正性或負性光阻劑被使用),使得當額外的步驟(例如光阻顯影、蝕刻)被應用時,所想要的圖案殘留在基材上。
迭代最佳化程序模擬將使用遮罩而被製造的形狀以產生一或多個模擬晶圓影像。一些實施例產生單一模擬晶圓影像,而其他實施例產生多個晶圓影像以考慮各種製程誤差。此些製程誤差包含未對準(其中因為遮罩於製造期間相對於晶圓的未對準,一層相對於其他層稍微被位移)以及會導致所製造的部件的不同尺寸(以及稍微不同的形狀)的製程變異誤差。此些製程變異可能肇因於例如晶圓生產製程的期間使光線通過遮罩時的焦深及/或曝光強度,或肇因於遮罩製作製程的期間所使用的劑量。
此些模擬可使用微影模擬(即各種製造步驟的模擬)而被進行,或使用再現此模擬的效果的機器訓練網路(例如神經網路)而被進行。一旦模擬晶圓影像被產生,此模擬晶圓影像可與基於設計布局的目標(理想預測)晶圓影像比較。於一些實施例中,目標晶圓影像可再現設計布局但亦使用例如高斯卷積、低通濾波等而導入圓化的角落以及相似的曲線的特徵(真正的直線以及尖銳的角落可能無法於高解析度實際上可製造)。
除了比較模擬晶圓影像以及目標晶圓影像並試圖修改遮罩影像使得模擬晶圓影像匹配目標晶圓影像,一些實施例於最佳化程序納入考慮跨足正在被最佳化的層的多層界面(即包含該層以及另一層兩者的IC部件且使得該些獨立層的部件的重疊為必須的界面)。也就是說,遮罩影像不僅被修改以降低模擬以及目標晶圓影像之間的差異,亦被修改以確保此些IC部件之間於不同層的重疊對各種製程變異的適應力。
一些實施例以梯度下降問題的方式進行此最佳化。一些此種實施例使用具有第一單層項以及多層感知項(multi-layer aware term)的損失函數,其中第一單層項將成本應用於模擬以及目標晶圓影像之間的差異,且多層感知項基於多層重疊的適應力而施加成本。其他實施例使用具有單層項的損失函數,其中單層項具有個別的部件,此些部件基於不同區域對於一或更多個MLI(multi-layer interface)的重要性被加權。於最佳化程序的各迭代,損失函數對於遮罩影像形狀(或遮罩影像畫素)的梯度決定如何修改此些遮罩影像形狀。
各種不同的技術可於不同的實施例中被使用以於最佳化遮罩影像時考慮IC的不同層。舉例來說,一些實施例僅比較主層(正在被最佳化的層)的模擬晶圓影像以及主層的目標影像而同時考慮其他層的MLI。其他實施例不僅比較主層的模擬晶圓影像以及目標晶圓影像,亦比較主層的目標晶圓影像以及其他層的影像。其他層的影像可為基於該些其他層的遮罩布局的該些其他層的模擬影像(即各其他層的一或多個模擬影像)或理想化影像(例如基於該些其他層的設計布局)。
不同的實施例亦進行不同類型的比較。舉例來說,當比較主層的模擬以及目標晶圓影像時,一些實施例判斷該二影像之間的相似度及/或差異。明確來說,一些實施例試圖匹配模擬晶圓影像的輪廓以及目標晶圓影像的輪廓。當比較主層的模擬晶圓影像中的一形狀以及一相鄰層的影像中的一形狀,一些實施例判斷主層形狀以及相鄰層形狀之間的交會(例如交會的面積)。一些實施例判斷該二形狀之間的相關性(例如最佳化的目標為增加此關聯性)。一些實施例於進行不同層上的形狀之間的比較時判斷此二形狀之間的相似度及/或差異。
進行主層的最佳化並透過MLI的存在同時考慮其他層時,一些實施例以不同的方式處理重疊的區域以及非重疊的區域。也就是說,主層形狀的有關MLI的區域於最佳化的期間被以不同於相同主層的不影響MLI的區域的方式處理。舉例來說,一些實施例最佳化遮罩以生產具有與其在其他層中的對應部件的最大重疊面積的主層部件。其他實施例辨識重疊的區域且於確保此些區域更貼近地匹配目標晶圓影像時較非重疊區域更為嚴謹。
此外,一些實施例分辨重疊區域內的一形狀的不同部分的重要性。一些實施例辨識沿著重疊區域內的一形狀的特定點較該重疊區域內的其他點更關鍵。舉例來說,在一貫孔位於彎折的線段的角落的情況下,沿著線段的邊緣的貫孔邊緣可被認為較沿著線段的內部的邊緣更關鍵。
如先前提及,一些實施例使用比較主層的模擬影像以及該層的目標影像的損失函數項且同時考慮與其他層的重疊。明確來說,一些實施例並非同等地處理所有的模擬影像以及目標影像之間的差異,而是根據模擬晶圓形狀的不同部分與MLI的關聯性進行更重的加權。於一些實施例中,沿著各輪廓(例如各畫素或該些畫素的子集合)的區域被指定一權重值,該權重值對於基於不同於目標影像的該區域產生的成本進行加權。重疊區域被指定較非重疊區域更高的權重值,且於一重疊中,更關鍵的區域被指定較不關鍵的區域更高的權重值。損失函數因此以最高權重加權較關鍵的區域中的差異,並因此最佳化程序偏向主要聚焦於將最關鍵的區域對準於目標影像的解(即遮罩影像)。
其他實施例同時使用比較主層的模擬影像以及目標影像損失函數項以及使用額外的考慮MLI的損失函數項。不同的實施例可將不同的權重應用於該二損失函數項。於一些此種實施例中,模擬晶圓形狀的所有部分於第一(單層)損失函數項中同等地被處理。不同的實施例使用不同的技術以計算額外的(多層感知的)損失函數項,其涉及比較主層上的部件的形狀以及其他層上的部件的形狀。
舉例來說,對於一給定的包含主層中的一形狀以及另一層中的一形狀的MLI,一些實施例計算此些形狀的交會並定義MLI的基於此交會的面積的一成本(例如與交會成反比)。一些實施例基於不同的可能未對準及/或製程變異誤差而產生許多主層的模擬晶圓影像(並於某些情況下產生其他層的模擬晶圓影像)。對於此些晶圓影像對(pairs,即主層的一模擬晶圓影像以及其他層的模擬或最佳化晶圓影像)的至少一子集合,最佳化器(optimizer)計算此二形狀的交會。不同的實施例使用此些交會的最小值以做為重疊面積(代表最差情況),或者計算所有交會面積的邏輯交集(logical intersection)以做為重疊面積(代表非常不可能但潛在地更差的情況),或者計算平均面積(代表一期待面積),然後基於所計算的面積決定成本。
其他實施例使用主層中為MLI的一部份的各形狀的一組評估點。於此情況下,一些實施例基於評估點是否為形狀的重疊區域的一部份對評估點進行加權,並藉此影響MLI。對於重疊區域內的評估點,一些實施例指定複數點為對於重疊較關鍵或較不關鍵(如同上述的於比較目標影像時指定權重給複數點的方案)。權重基於此些不同的分類被指定給評估點,且各形狀的評估點被與適當的相鄰層的模擬晶圓影像比較。於一些實施例中,最佳化程序評估各評估點是否位於另一層中的形狀的邊界的正確的一側(例如位於該形狀之內或之外)。一些實施例對各評估點指定一成本,然後這些成本被加權(即使用所指定的權重)。
又另一實施例可使用其他不同的技術以計算考慮MLI的損失函數項。舉例來說,一些實施例計算模擬區域中的各主層部件形狀的允差域(tolerance regions),允差域用以限制該主層形狀的邊界(藉由估量(assess)超出允差域的主層形狀的成本)。一些實施例基於該其他層(與該主層形狀形成MLI的該其他層)中的形狀的位置以及形狀(以及該主層部件的形狀)定義一給定主層形狀的允差域。於此架構下,主層形狀可為允差域的邊界內的任意位置(雖然主層形狀的位置依然基於單層成本被限制)。一些此種實施例不估量被限制於允差域內的主層形狀的成本,接著基於主層形狀超出允差域的程度估量額外成本。
以上敘述有關一次修改主層而同時考慮該主層的形狀與其他層的關係。於一些實施例中,此些其他層可在多層感知最佳化程序之前被最佳化(例如使用不考慮其他層的初始單層程序)。於其他實施例中,多層一次地被最佳化。於此情況下,最佳化程序並非於各迭代修改遮罩布局的單層,而是一次地修改多層的遮罩影像。
以上發明內容用以做為本發明的一些實施例的簡要介紹。其不做為所有本文中揭示的發明標的的介紹或概述。以下的實施方式以及於實施方式中參照的圖式將進一步敘述發明內容中敘述的實施例以及其他實施例。因此,為了理解本文敘述的所有實施例,需要完整的閱讀發明內容、實施方式、圖式以及申請專利範圍。此外,所請標的不被發明內容、實施方式及圖式中的說明性細節限制。
於以下本發明的實施方式中,多個本發明的細節、範例以及實施例被敘述。然而,對於本發明所屬技術領域中具有通常知識者來說,本發明不限於所敘述的實施例且本發明可不具一些所討論的特定細節以及範例有而被實踐是清楚且明顯的。
一些實施例提供一種用於最佳化遮罩布局的方法,該些遮罩布局用於生產遮罩,該些遮罩用於藉由於基材上定義多層的IC部件而製造積體電路(IC)。為了最佳化具有對應IC的多個不同層的多組遮罩影像的遮罩布局,方法迭代地(i)使用該些層之一的遮罩影像以產生該層的模擬晶圓影像以及(ii)修改該層的該組遮罩影像以基於該層的模擬晶圓影像以及IC的至少一其他層的模擬晶圓影像改善該層的所製造的IC部件的位置與形狀。也就是說,一給定的層的遮罩最佳化程序不僅考慮該層的預測製造形狀,亦考慮該些預測製造形狀如何與其他層的預測製造形狀關聯(例如金屬層中的互連線段的預測製造形狀與用於將該些互連線段連接至其他金屬層中的IC部件的貫孔的預測製造形狀的關係)。
在進一步敘述一些實施例的遮罩最佳化運算之前,IC設計以及製造的特定面向將被敘述。IC包含一組通常被製造於一基材上的多層。這些層通常包含基材層本身(IC的基礎半導體層)、一或多個裝置層(電晶體位於其中)、一或多個金屬層(亦稱為互連層或繞線層,金屬互連透過金屬層於一平面中通行)以及一或多個中介層。中介(或介電)層於裝置以及金屬層之間被間隔並允許z軸連接(舉例來說,金屬層的平面平行於x-y平面)。此些中介層包含一對金屬層之間的貫孔層以及裝置層與金屬層之間的接觸層,且貫孔以及接點為於IC的至少二層之間通行的z軸連接的二個範例。
此些層的設計於一些實施例中係由IC的一設計布局定義。於一些實施例中,設計布局包含各層(例如各裝置層、各繞線層及/或各貫孔層)的布局。對於一給定的層,設計布局定義於該層上定義有的部件(例如互連線段、貫孔等)的形狀。
為了基於設計布局製造該些層以及其部件,一或更多個光罩(於此稱為「遮罩」)被製造以及使用。遮罩為具有透明區域的不透明板,透明區允許光線透過一經定義的圖案進入。遮罩的透明區域對應的遮罩布局被決定。於一些實施例中,遮罩布局對於各裝置或繞線層具有一總體遮罩影像。各層的總體遮罩影像可被分解為一或多個獨立遮罩影像,例如透過使用指定一或多個不同顏色給總體遮罩影像中的各形狀的著色技術以指定形狀給具有該顏色的個別遮罩影像。各層的各遮罩影像可被使用以生產一遮罩,該遮罩接著被使用以製造該層的部件。
也就是說,如同設計布局包含對應最終製造的IC層(於此亦稱為晶圓)的多個設計層,遮罩布局包含對應最終製造的遮罩(其本身被用於製造IC層)的多個遮罩層。於一些實施例中,設計布局的各層對應遮罩布局的一層,且遮罩布局可包含一或多個遮罩影像。
遮罩影像定義幾何域中的遮罩布局並顯示透明區域(包含將製造設計的部件的主要透明區域以及將輔助設計的部件的製造(即藉由允許更多光線通過遮罩)的次要透明區域(例如SRAFs))的圖案。於一些實施例中,遮罩影像被點陣化為遮罩畫素影像,遮罩畫素影像定義畫素域中的遮罩布局。應理解,因為遮罩製程的本質,遮罩形狀(1)不必然以1:1的比例對應所製造的IC部件(即對應設計布局形狀)以及(2)無法總是藉由人類觀察簡單地相關於個別IC部件(即相關於設計布局形狀)。
圖3概念性地繪示本申請案中敘述的不同種類的形狀。此些不同種類的形狀包含設計布局形狀305、目標晶圓影像形狀310(一種預測形狀)、遮罩布局形狀315以及模擬晶圓影像形狀320(另一種預測形狀)。設計布局形狀305為實際設計布局(例如以實體設計製程輸出的實際設計布局)的一部分的形狀。於許多情況下,此些形狀為直線的形狀(即具有直線,於一些這樣的情況下,僅包含相對於彼此於特定角度的直線)。於另一些範例中,設計布局形狀305可具有曲線的特徵(即形狀的至少一些輪廓可為彎曲的)。
自各設計布局形狀305,一目標晶圓影像形狀310可被產生。於一些實施例中,此目標晶圓影像形狀310預測最接近設計布局形狀305且可被實體製造的形狀。於一些實施例中,於高解析度下,有角度的角落(例如設計布局形狀305的直角角落)無法被實體製造。為了產生目標晶圓影像形狀310,一些實施例可使用各種角落圓化演算法(例如低通濾波器及/或高斯卷積)。於遮罩最佳化的期間,此些目標晶圓影像形狀被使用而做為晶圓模擬程序的理想輸出。
遮罩布局形狀315亦以遮罩生產製程自設計布局形狀(或自目標晶圓影像形狀)產生。於許多情況下,遮罩布局形狀315不非常相似於特定的設計布局形狀305。此外,如於此情況中所示,有些時候,多個分離的形狀被使用以製造對應單一設計布局形狀305的單一IC部件。於特定的情況下,各種小的特徵,而非為平滑邊緣的形狀,可被添加至遮罩布局形狀315以更佳地製造IC部件。於一些情況下,被稱為次解析輔助特徵(SRAFs)的非常小的形狀可被包含於遮罩布局中。此外,由於IC製造的本質以及所涉及的非常小的距離,主要被設計而用於一個IC部件的製造的遮罩布局形狀315可影響其他附近的IC部件的形狀。
於迭代式遮罩最佳化的程序的期間,遮罩布局形狀315迭代地被修改以決定將最佳地導致匹配設計布局形狀305(或至少匹配目標晶圓影像形狀310)的所製造部件的形狀。此遮罩最佳化程序的部分包含晶圓模擬,其中各種技術被使用以基於當下的晶圓布局形狀產生模擬晶圓形狀320。如此處更詳細敘述,晶圓模擬程序可於一些實施例中使用微影模擬,其模擬用以使用遮罩以製造IC層的各種微影操作(例如曝光、光阻顯影以及蝕刻)。其他實施例使用機器訓練網路(例如神經網路)以自遮罩布局產生模擬晶圓形狀320。迭代式遮罩最佳化的目標是達到遮罩布局形狀315。當遮罩布局形狀315被提供給晶圓模擬程序,遮罩布局形狀315會導致匹配目標晶圓影像形狀310的模擬晶圓形狀320。
透過遮罩最佳化產生的遮罩被使用以製造IC的一或多層。於一些實施例中,一IC層對應遮罩布局的一組一或多個遮罩,使得該IC層使用該組遮罩被製造。於一些此種實施例中,一遮罩被使用以製造二或更多層的至少一部分。遮罩模擬為遮罩影像(或遮罩畫素影像)的產生以模擬對應遮罩被製造時的特徵。遮罩最佳化為遮罩布局的一或多個遮罩影像的修改以達到生產最佳化遮罩的所得遮罩布局。於一些實施例中,遮罩最佳化使用晶圓模擬被進行,其將於下被敘述。
基材是一種用以包裝IC裸晶的基板。晶圓為基材的一範例且為用以製造IC的半導體(例如矽)材料的薄切片。光線被照射而穿過遮罩(即穿過遮罩的透明區域)至晶圓以製造晶圓上的IC的一層。於一些實施例中,光線被照射而穿過多個遮罩(一次一個遮罩)以製造IC的一層。此製程涉及光阻劑於基材的施用,使得光線被照射而穿過一層的一或多個遮罩之後,接收到光線的區域具有與未接收到光線的區域不同的化學特性。晶圓模擬是一或多個晶圓影像(例如晶圓畫素影像、晶圓輪廓影像)的基於自遮罩布局的遮罩影像點陣化的一或多個遮罩畫素影像的產生,以模擬當基於遮罩布局被製造時被生產於晶圓上的如所製造的形狀。
貫孔為穿過一或多貫孔層的小洞以於各鄰近的金屬層上與導體交會(例如直接與互連段交會或與連接至互連段的貫孔墊交會)。貫孔為z軸部件的範例,明確來說是於至少二層之間通行的z軸連接。z軸部件的其他範例為z軸電容器,其中二層中的金屬部件不實體接觸但形成電容器。
於一些實施例中,貫孔洞鍍有金屬(例如銅)以形成透過絕緣層的電性連接。接觸層相似於貫孔層,但接觸層將金屬(導線/互連)層連接至裝置層,而非將金屬層連接至其他金屬層。也就是說,貫孔係指連接不同金屬層上的互連線(例如代表導線的線)以及連接較高層互連線與電路元件的z軸部件,而接點係指連接IC基材上的電路元件的部份以及一或多個較低金屬層(例如金屬層1)以形成電路元件(例如以形成電晶體)的z軸部件。因為貫孔以及接點將多層的部分連接在一起,金屬層部件適當地覆蓋貫孔以及接點的整體是重要的(即具有用於特定的z軸部件的適當重疊是重要的)。
當IC被製造,於一些實施例中,IC的不同層可以是未被對準的。舉例來說,於一些實施例中,金屬第一層被製造,且貫孔第二層被製造於已製造的金屬第一層上方但未被對準於金屬第一層。層之間的未對準問題可能於,舉例來說,不同機器被使用以製造IC的不同層時被產生。當層未被對準,於一些實施例中,多層界面的不足的垂懸(overhang)可能發生。
為了確保多層界面的適當垂懸,一些實施例於最佳化用於製造此些層的一或多個遮罩影像時考慮多層的遮罩影像。舉例來說,當最佳化第一金屬層時,一些實施例考慮第一金屬層的一或多個遮罩影像以及相鄰貫孔層的一或多個遮罩影像。如此可允許不足的垂懸被最小化或消除的可能性。可併同地或可替代地,一些實施例考慮鄰近貫孔層的第二金屬層的一或多個遮罩影像。於此些實施例中,第一金屬層位於貫孔層的一側上,且第二金屬層位於貫孔層的另一側上。此些實施例可併同地或替代地最佳化貫孔層及/或第二金屬層的遮罩,即最佳化可一次地針對此三層的一者或同時針對多於此三層的一者被進行。
本發明的一些實施例將遮罩影像最佳化(例如反向微影技術(Inverse Lithography Technology(ILT))最佳化)自傳統的一層最佳化延伸至多層最佳化程序。傳統遮罩影像最佳化一次於一層上運作,且僅於該單層的情境(context)之內運作。任何與該層(其一或多個遮罩影像正被最佳化)之上以及之下的層的互動不被考慮。
如上述,ILT係一種遮罩布局最佳化,其為數學上嚴謹的反向方案以決定將生產所想要的晶圓上結果的遮罩形狀。對於一特定的微影製程給定一已知的自遮罩布局至影像(代表晶圓)的前向轉換,ILT計算產生所想要的具有最佳的圖案保真度及/或最大的製程窗口的晶圓目標的最佳化遮罩影像。遮罩布局最佳化的最佳解不限於目標遮罩布局的簡單的啟發式(heuristic)修改。更明確地,遮罩布局最佳化探索最佳化的非常不同於原始遮罩布局的最佳解。為了進行遮罩布局最佳化,一些實施例定義運算子ψ(遮罩影像函數)、Φ(目標遮罩影像圖案)、f(包含一組晶圓模擬運算以將遮罩畫素影像轉換至晶圓影像的前向運算子)以及ω(晶圓影像圖案)。藉此,ω = f(ψ),以及ψ
*= f
−1(Φ),其中ψ
*為最佳化遮罩影像函數。最佳化試圖在合理的計算時間的限制內找到盡可能接近最佳的解。於一些實施例中,評價函數(merit function)(亦稱為損失函數、成本函數、能量函數、或哈密頓(Hamiltonian))被定義並被標記為H(ψ)。此函數指示解的品質(即遮罩影像產生盡可能足夠接近目標晶圓影像的模擬晶圓影像的效果如何)。此種損失函數的一傳統範例為
,即以上的方程式3。此損失函數為晶圓影像與目標晶圓影像之間的差值的絕對值在晶圓影像的區域的面積上的積分。於一些實施例中,一或多個額外項(例如於橫跨製程窗口的各種運算條件的晶圓影像(即曝光過度或曝光不足以及失焦)、晶圓影像的標準化晶圓影像對數斜率、對遮罩影像誤差強化因子的穩健性或其他被視為合適的因子)被包含於損失函數中。
多層遮罩影像最佳化程序考慮上及/或下的層(此後稱為相鄰層)。尤其地,當針對特定層最佳化遮罩影像時,多個矽晶圓互連層上生產的形狀與製程變化一併被考慮。這導致了改良的遮罩,其針對涉及多層的矽可製造性經最佳化。此外,一些實施例提供一種同時共同最佳化多個相鄰層的多個遮罩影像的方法,其再次考慮相鄰矽晶圓互連層之間的互動。額外的成本函數項於迭代式遮罩影像最佳化(其考慮正被最佳化的層以及相鄰層之間的矽晶圓互動)的期間被引入。於一些實施例中,深度學習(例如機器訓練網路)被使用以針對相鄰層計算矽晶圓細節,藉此使新的損失函數項的計算足以確保總體最佳化迴圈的易處理性。
本說明書通篇的討論有關後段製程(Back End of Line(BEOL))界面(例如連接金屬線段的貫孔)於基於晶圓模擬最佳化遮罩布局的一或多個遮罩影像時的考量。然而,本發明所屬技術領域中具有通常知識者能理解前段製程(Front End of Line(FEOL))層界面及/或中段製程(Middle End of Line(MEOL))界面可可併同地或替代地被考量。
一些實施例基於該第一層以及鄰接該第一層的一或多個額外層最佳化IC的第一層的一或多個遮罩影像。圖4概念性地繪示包含三個相鄰層410-430的IC 400的一範例部分。於此範例中,IC 400的三層410-430被繪示,但IC 400可包含一或更多個額外層(例如一或更多個額外的貫孔層及/或金屬層、一或更多個裝置層等)。如繪示,二金屬層410、430分別位於貫孔層420的兩側。於一些實施例中,貫孔層420穿過層間電介質(inter-layer dielectric(ILD))(未繪示)以連接二金屬層410、430上的線段。
一些實施例使用貫孔以將第一金屬層410上的線段連接至第二金屬層430上的金屬線段。舉例來說,貫孔洞422被定義於貫孔層420上,且貫孔墊424A-B分別被定義於貫孔洞422的兩側以將第一金屬層410上的第一金屬線段412連接至第二金屬層430上的第二金屬線段432。於一些實施例中,貫孔洞422通過二金屬層410、430之間的ILD,而貫孔墊424A、424B分別位於金屬層410、430上以分別連接金屬線段412、432。
此圖亦從由上至下的視角繪示貫孔洞422、貫孔墊424以及線段412、432。如繪示,貫孔墊424大於貫孔洞422以完整地覆蓋貫孔洞422,且線段412、432完整地覆蓋貫孔墊424。於一些實施例中,遮罩最佳化被進行以確保當貫孔墊被製造於晶圓上時,IC的貫孔的貫孔墊大於其對應的貫孔洞。可併同地或可替代地,於一些實施例中,遮罩最佳化被進行以確保當互連線端部被製造於晶圓上時,被定義於金屬層上的互連線端部(金屬層410、430中的線段412、432的線端部)大於其連接的貫孔墊(且因此亦大於需小於貫孔墊的貫孔洞)。相似的最佳化可被進行以確保接點的墊小於其連接的線端部以及接點的孔小於其墊。
一些實施例進行z軸分析,使得遮罩布局可基於z軸分析被最佳化。z軸分析包含(1)z軸連接(例如貫孔、接點)的平面連接的分析(即金屬線端部及其連接的貫孔墊的分析)以及(2)z軸連接的分析(貫孔墊及其對應的貫孔洞的分析)。聯合分析包含共同分析平面以及z軸連接(例如二金屬線端部、二貫孔墊以及單一金屬貫孔界面的貫孔洞的分析)。簡化聯合分析於一些實施例中被進行,其忽略貫孔墊並僅基於金屬線端部以及貫孔洞進行分析。
為了最佳化第一金屬層410的一或多個遮罩影像,一些實施例考慮第一金屬層410的遮罩影像以及貫孔層420的遮罩影像。一些實施例亦考慮第二金屬層430的遮罩影像及/或第一金屬層410的另一側的額外貫孔層。為了最佳化第二金屬層430的一或多個遮罩影像,一些實施例考慮第二金屬層420的遮罩影像以及第一金屬層410的遮罩影像及/或第二金屬層430的遮罩影像。該些金屬層的遮罩影像的一或二者可被考慮。為了最佳化第二金屬層430的一或多個遮罩影像,一些實施例考慮第二金屬層420的遮罩影像以及貫孔層420的遮罩影像。一些實施例亦考慮第一金屬層410的遮罩影像及/或第二金屬層430的另一側的額外貫孔層。此些最佳化的任一者可包含進行z軸分析(分析的貫孔墊上的線端部的垂懸以及個別地分析貫孔洞上的貫孔墊的垂懸)、聯合分析(共同分析貫孔墊上的線端部的垂懸以及貫孔洞上的貫孔墊上的線端部的垂懸)或簡化聯合分析(分析貫孔洞上的線端部的垂懸)。
於一些實施例中,遮罩影像最佳化針對各層410-430個別地被進行,而依然考慮給定層的遮罩影像最佳化中的其他層。也就是說,為了針對特定個別層進行遮罩影像最佳化,晶圓模擬針對該特定層以及一或多個其他(相鄰)層二者被進行(例如基於該些其他層的遮罩影像),但僅有該特定層於該程序期間被最佳化。於其他實施例中,層410-430的二或更多者同時被最佳化,使得晶圓模擬涉及多層的遮罩影像,且遮罩影像修改同時修改多層的遮罩影像。
對於IC層(例如層410-430)的遮罩最佳化於一些實施例中被進行以改良IC的可製造性以及改良製造IC時使用的一或多個遮罩,使得遮罩產出盡可能接近IC的設計(如IC的設計布局中所示)的IC。於一些實施例中,為製造設計(Designs For Manufacturability(DFM))規則亦被遵循,其以為求從可製造性觀點增強IC設計布局品質的建議規則的形式存在。DFM規則被視為與標準的設計規則檢查(Design Rule Checking(DRC))規則互補且通常被寫入幾何設計空間。DFM規則基於設計較DRC規則更保守。此外,於一些實施例中,DFM規則更常不完全被遵循,且一些DFM規則根據各種因素被視為可選擇的。若設計布局不被認為具有任何DFM規則違規,則於一些實施例中被視為完全可製造或至少令人滿足地可製造。
各種DFM規則的評分方法方案於業界被使用以自可製造性觀點確認此種布局設計品質。於一些實施例中,DFM規則針對單一布局設計層被記載(例如最小寬度或一結構(如導線)的最小間隔)。DFM規則於一些實施例中針對特定鄰近區域或情境內的多個圖案被記載。DFM規則亦於一些實施例中針對多個設計層被記載(例如為了較佳方向的繞線的最小多層界面重疊或最小多層界面垂懸的規則)。於此,多個設計層可包含用於互連繞線的金屬層以及貫孔層。DFM規則於一些實施例中極度複雜。此外,DFM規則於一些實施例中受各種實作限制的影響。舉例來說,於特定設計布局的一些實施例中,貫孔封閉規則於設計布局內的多個不同的位置被標記為「違規」,且所有此違規的位置透過傳統的基於幾何的方法而相等地被評分。
圖5繪示具有貫孔垂懸DRC違規的設計的一範例。雖然此圖為了精簡而繪示連接至一相鄰金屬層上的金屬線端部的各貫孔,各貫孔亦連接至另一相鄰金屬層上(即貫孔層的另一側的另一金屬層)的另一金屬線端部。此圖式亦繪示各貫孔的貫孔洞並為了精簡未繪示各貫孔的貫孔墊。
於此圖中,四個貫孔重疊區域被繪示,皆被標記為不足的垂懸DFM規則違規(以箭頭標識)。此些違規足夠地表示製造貫孔的製造違規的擔憂,且製造金屬線的變異與二層之間的未對準將共同結合而使貫孔洞與金屬線之間的重疊過小。由於此些圖形表示奈米級的電性導線,經製造的貫孔洞以及經製造的線端之間的合理重疊需要被保留以得到足夠好的電性連接。於一些實施例中,圖5為CAD繪圖。所製造的形狀一般來說為角落被圓化且線端被顯著地錐化的曲線形狀。由於最小寬度的線端顯著地錐化,所製造的線端有充足的「垂懸」以「覆蓋」所製造的貫孔洞。
然而,因為設計情境或其所在的鄰近區域,此些各種違規自微影的觀點可能實際上不同。所繪示的四個貫孔洞將於被製造時通常變得更為失真的圓形,且線端將更為錐化。儘管CAD繪圖彼此相同,當彼此比較時,各所製造的貫孔洞以及線端的範例將具有顯著的變異。於此情況下,遮罩影像最佳化的任務為試圖使結果盡可能彼此相似,儘管一些隨機的變異通常依然會發生。雖然遮罩影像最佳化試圖使該些差異消失,遮罩影像最佳化一致地最佳化各情況的能力不足導致的系統性變異(由不同的相鄰區域所導致)亦無法完全被避免。於一些實施例中,給定為此設計準備的最佳化遮罩影像或遮罩影像集合(例如遮罩布局),詳細的微影模擬指示「失敗的」封閉位置中的一者確實實際上成功地於微影期間被印刷,即達到足夠的貫孔覆蓋,且確實完全不應被認定為失敗。範例參照圖6至圖10被繪示。
於一些實施例中,不同的形狀(例如輪廓)針對各IC部件(例如線段、貫孔、接點)被計算以對應可能於IC部件的實際製造期間發生的製程條件的不同集合。於此些實施例中,製程條件的不同集合代表製程參數的集合的不同數值,且製程條件的各集合包含各製程參數的不同數值。
製程參數的集合於一些實施例中包含關於晶圓製造程序期間所使用的焦深以及曝光強度的至少一者的一或多個製程參數。於此些實施例中,不同的輪廓針對模擬晶圓影像中的各形狀被產生以代表可能因為晶圓製程(即使用實體設計布局以及一或多個遮罩以生產實體晶圓的遮罩生產程序)中的變異而發生的不同製程參數。可併同地或可替代地,製程參數的集合包含有關遮罩製程期間使用的劑量的一或多個製程參數。於此些實施例中,不同的輪廓針對模擬遮罩影像中的各形狀被產生以代表可能因為遮罩製作生產製程(即自遮罩布局產生實體遮罩的遮罩生產程序)中的變異而發生的不同製程參數。
給定反映一設計的一部份的任意輸入設計遮罩,一些實施例生產反映於標稱製程值以及於反映絕對極限值的極端值或數據值(如1、2或3標準差)的整個製程的多個影像。此些輸出各被稱為製程條件的「集合」或被稱為製程角落,例如標稱、最小或最大製程條件集合或製程角落。
一些實施例針對IC設計的各形狀(例如各貫孔、各接點、各線段)產生包含最大輪廓(亦稱為外輪廓)、最小輪廓(亦稱為內輪廓)以及標稱輪廓(此些輪廓分別對應最大製程條件的集合、最小製程條件的集合以及標稱製程條件的集合)的多個輪廓的集合。此些不同的製程條件集合包含特定製程參數集合的不同的數值。舉例來說,於一些實施例中,製程參數可有關線段的晶圓生產程序期間所使用的焦深以及曝光強度。
舉例來說,製程條件的第一集合於一些實施例中代表製程參數的標稱製程條件,其包含平均焦深以及平均曝光強度。舉另一例,製程條件的第二集合於一些實施例中代表製程參數的最大製程條件,其包含最大焦深以及最大曝光強度。
於其他實施例中,代表最大製程條件的製程條件的第二集合包含最小焦深以及最大曝光強度。然而,於其他實施例中,代表最大製程條件的製程條件的第二集合包含最大焦深以及最小曝光強度。製程條件的任意組合可用於不同製程參數集合的每一者。可以有任意數量的製程條件集合,且製程條件集合可用於針對模擬晶圓影像的各形狀產生不同的輪廓。
圖6繪示多層界面垂懸設計的一範例,顯示分別對應標稱、最小及最大製程條件集合的標稱、內以及外輪廓。圖式針對圖5中的多層界面垂懸設計繪示三組金屬線端部以及貫孔形狀的輪廓。於此,高窄金屬層(線段)形狀的輪廓被繪示,且對應標稱製程條件集合以及二製程極端值的三個輪廓清晰可見,尤其是靠近線頂端(所繪示的矩形的端部)處。相似地,圖式針對各貫孔繪示三個輪廓,其顯示為相似於同心圓。
圖7繪示多層界面垂懸設計的一範例,僅顯示內輪廓(即標稱製程條件輪廓及最大製程條件輪廓已被移除)。此些圖式假設金屬線端部以及貫孔洞之間的最佳化對準而被繪製。於所有情況下,此些貫孔洞往往完全以金屬線重疊,且金屬輪廓與貫孔洞輪廓之間的交會於圖8中被繪示為粗的圓形線。頂部的中心貫孔雖然完全地被重疊但具有較其他者更小的印刷面積,此為擔憂(例如增加的貫孔阻值)的潛在肇因。
然而,若貫孔-金屬未對準(via-metal misalignments)於製造的期間被引入,完整重疊可能無法達成。圖9繪示一可能的製造情境的一範例,顯示一雙重未對準情況(dual misalignment case)的內貫孔洞輪廓與內金屬輪廓。於此,金屬層已被往下偏移,而貫孔層已被往左偏移(相對於原始繪製設計(矩形與正方形))。如繪示,於此情境中,貫孔洞的左邊緣未完全被金屬線端部的左邊緣覆蓋,且「切斷(clipping)」是明顯的,尤其是對於最左、上貫孔位置。粗虛線的左側的貫孔洞的區域為未覆蓋的區域。
於製造期間,其他未對準亦可能發生。圖10繪示第二未對準情況的一範例,其中金屬層未對準而偏移至左側,且貫孔層未對準而偏移至上側。此次,粗虛線的右側的貫孔的區域為未覆蓋的區域。金屬線端部未對準而偏移至左側以及朝北(即實質上於西北方向未對準)。於一些實施例中,貫孔洞未對準而偏移至右側(即於東方向未對準)。
根據未對準的程度、所涉及的方向以及各所製造的金屬以及貫孔洞輪廓的實際形狀(特定位置或特定情境(context)的形狀),不同量的貫孔洞覆蓋或重疊於一些實施例中於各貫孔洞範例的實際製造的期間存在。由於金屬與貫孔洞被印刷的方式,一些貫孔洞必然會較其他貫孔洞更容易受到覆蓋問題影響。或者,一些貫孔洞較其他貫孔洞更能適應覆蓋問題。圖8中的粗圓線顯示理想的無未對準的情況下被製造的貫孔洞與金屬重疊的量。由於金屬與貫孔洞被印刷的方式,一些貫孔洞亦較其他貫孔洞更容易受到與其對應的貫孔墊的覆蓋問題影響。
由於金屬以及貫孔層被印刷的方式,不同的貫孔覆蓋可能發生,且此現象以鄰接區域的函數的形式表現。以上的情境顯示所繪示的周圍具有較多「空白(space)」的形狀具有較多空間(room)以將次解析輔助特徵(SRAFs)包含於遮罩布局中,且因此次解析輔助特徵更可靠地於各種製程變數進行印刷。忽略多層分解的效果以簡化此討論,上方、最中央的形狀具有最少量的周圍空白,使得合適的SRAFs可不於遮罩影像最佳化期間被插入,且藉此可導致減少的貫孔覆蓋。
不考慮此種鄰近設計情境的DFM規則常針對最差的情況(例如圖8的範例中的中央-中貫孔洞)設定規則。規則可能因此過於悲觀,對布局工程師施加額外的負擔以於特定的不需要DFM遵守的區域實現DFM遵守。於圖8中,由於高的適應力值,左、右及底貫孔洞重疊本應已足夠。然而,被設定以使中央頂部貫孔洞亦足夠地覆蓋的過度保守的設計規則會於所有情況皆需要較長的垂懸。
DRC規則與DFM規則通常基於遮罩以及晶圓微影限制的知識被建構。它們通常過於悲觀,且使此些規則較為情境感知(context aware)(且因此稍微較不悲觀)的努力已導致規則檔(rule deck)尺寸的爆炸,並藉此導致針對特定的設計布局評估規則時的對應的計算程序成本。當針對一層最佳化一組一或多個遮罩影像時於遮罩影像最佳化的期間進行的最佳化於一些實施例中一次針對一個單層被進行。舉例來說,最佳化一層時決定的簡易損失函數於一些實施例中為晶圓影像與目標晶圓影像之間的差值的絕對值在晶圓影像的區域的面積上的積分。於一些實施例中,一或多個額外元素被包含於損失函數中。此些額外元素的範例包含整個橫跨製程窗口的各種運算條件的晶圓影像(即曝光過度或曝光不足以及失焦)、影像的標準化影像對數斜率、對遮罩誤差強化因子的穩健性等。
由於可觀的遮罩影像最佳化計算成本(儘管是針對單層),藉由典型的已知遮罩影像最佳化程序最佳化的遮罩影像不明確地考慮對正被最佳化的層上方或下方的相鄰層。因此,就多層之間的矽晶圓形狀互動而言,傳統的遮罩影像最佳化並不生產針對一設計的可製造性最佳化的遮罩布局。因此,一些實施例於進行遮罩影像最佳化時有利地考慮相鄰層以生產不僅滿足已知單層需求,更自多層觀點改良設計可製造性的遮罩布局。舉例來說,一些實施例改良遮罩影像最佳化,使得經生產而用於金屬(例如繞線)層的遮罩完全感知製造對於鄰近貫孔層遮罩的影響,使得金屬層遮罩影像不僅自金屬層製造立場被最佳化的,更自貫孔封閉(適應力)的立場被最佳化。一些實施例進一步有利地以完全情境感知(fully context-aware)的方式(即金屬與貫孔層二者的鄰近布局情境皆被完全地考慮)進行最佳化。此些實施例可使用z軸分析、聯合分析或簡化聯合分析以最佳化遮罩影像。
於一些實施例中,遮罩影像最佳化程序得到於各情境相關位置實質上局部被最佳化的一層(例如金屬層)的一組遮罩影像或一層堆疊(例如貫孔-金屬-貫孔層堆疊或金屬-貫孔-金屬層堆疊)的一組遮罩影像以得到最大貫孔覆蓋適應力(例如貫孔墊及貫孔洞適應力及/或貫孔墊及金屬線端部適應力)。可併同地或可替代地,遮罩影像最佳化程序於一些實施例中得到遮罩影像(或遮罩影像集合),使得各單獨貫孔洞對貫孔覆蓋問題影響的敏感度被最小化。
於習知遮罩影像最佳化的期間,於一些實施例中,晶圓照明強度的三維(3D)代表圖像被計算,包含各項的加權總和。各項的權重橫跨畫素場(即畫素域)被乘以有關模擬晶圓影像以及目標晶圓影像之間的差值的因子。於一些實施例中,損失函數項包含各種印刷影像特性的貢獻。迭代式最佳化被追求以減少此損失函數的大小。於計算數學中,迭代方法為一種使用初始值以針對一類問題產生改良近似解的數列的數學程序,其中第n近似值自前一近似值被推導。一明確的迭代方法的實施(包含終止要件)為迭代方法的演算法。
圖11概念性地繪示一高階遮罩影像最佳化程序的一範例,此程序具有對應一單層的輸入以生產該單層的最佳化遮罩影像。對於傳統遮罩影像最佳化,主要輸入為初始單層遮罩1105以及目標晶圓影像1110(即代表使用輸入遮罩影像製造時晶圓應看起來如何的晶圓影像)。於一些實施例中,目標晶圓影像1110為設計師繪製的布局(亦稱為設計布局)的角落圓化版本。次要輸入為晶圓的製程資訊1115(例如製程模型、製程可變性或條件等)以及單層遮罩影像常遵守的遮罩規則。此資訊被提供至迭代式最佳化程序1100,其主要輸出為單層遮罩影像1120,其於與微影或前向製程結合時被最佳化以生產盡可能接近輸入目標晶圓影像。
於一些實施例中,最佳化程序1100的次要輸出包含晶圓空間影像1125。舉例來說,次要輸出於一些實施例中包含於標稱製程條件集合的晶圓影像。額外的影像於一些實施例中包含於其他製程條件的晶圓影像(代表響應於製造劑量以及焦深變化生產的晶圓影像)且於一些實施例中包含各種誤差的指標,例如遮罩影像最佳化無法生產足夠的晶圓製程窗口的區域或遮罩規則被違反的區域。
圖12概念性地繪示迭代式遮罩影像最佳化程序1200的一範例。有多種已知的OPC以及ILT方法,包含深度學習的使用,以推測遮罩影像。因此,不同的實施例可使用此些OPC或ILT方法的任一者。如繪示,遮罩影像1205(於以上方程式中以ψ表示)使用被稱為點陣化的程序而被轉換(於1210)至灰階遮罩影像(即畫素影像)。此灰階(點陣化)影像被使用以進行一組晶圓模擬運算1212,共同於以上方程式被稱為前向運算子f。
此前向運算子1212包含多個運算,其可能於不同的實施例中變化。於此範例中,灰階遮罩影像與光源模型、遮罩偏差以及3D效果模型結合(於1215-1220)。曝光被模擬(於1225)以得到空間強度影像。接著,光阻顯影以及蝕刻操作被模擬(於1230-1235)以得到灰階晶圓影像(即基於畫素的晶圓影像)(於1240)。
於一些實施例中,輪廓運算被進行(於1245)以自灰階晶圓影像得到晶圓輪廓影像(於以上方程式中稱為ω)。此晶圓輪廓影像與目標晶圓輪廓影像比較(於1250),且此差異接著被使用以更新晶圓影像。一些實施例使用對應遮罩影像的設計布局以計算目標晶圓影像。自設計布局產生目標晶圓影像的方法的範例包含進行低通濾波、進行一或多個高斯卷積以及對設計布局的互連層使用一或多個圓化演算法。也就是說,各種運算對設計布局被進行(例如各種角落圓化運算等),而非比較模擬晶圓影像與直線的設計布局(基於當前遮罩影像),使得目標晶圓影像為較真實地被製造的晶圓影像。
模擬晶圓影像以及目標晶圓影像的比較係藉由計算表示模擬晶圓輪廓影像以及所想要的晶圓輪廓影像Φ之間的差值的損失函數而進行。其他實施例不進行輪廓計算,且損失函數計算模擬灰階晶圓影像以及所想要的(目標)灰階晶圓影像之間的差異。損失函數的計算之後,一些實施例基於損失函數計算梯度,且遮罩影像基於此些計算梯度而被更新。有關損失函數、被包含於損失函數中的項以及使用損失函數而被進行的梯度的進一步資訊將於下被敘述。基於比較更新遮罩影像之後,一些實施例的迭代式最佳化程序1200以更新遮罩影像開始重複運算1210-1250(所想要的目標影像橫跨各迭代維持不變)。
程序1200於一些實施例中迭代地被進行,直到模擬晶圓輪廓影像ω(或模擬灰階晶圓影像)盡可能接近目標晶圓影像Φ(或目標灰階晶圓影像)。也就是說,程序1200於損失函數的局部最小值被達到時終止,指示該層的一最佳遮罩影像。可併同地或可替代地,程序1200迭代地被進行,直到不同的終止條件被滿足(例如特定數量的迭代已被進行)。於程序1200的結尾,最佳化遮罩影像ψ*代表該給定目標遮罩影像的晶圓加工程序的最佳化迭代逆程序。
如上述,一些實施例進行晶圓模擬以最佳化對應設計布局的遮罩影像。此遮罩影像最佳化於一些實施例中包含利用(並最佳化)遮罩影像中的SRAFs。圖13繪示一IC的一金屬層(或金屬層的一區域)的一範例設計布局1300。如繪示,設計布局1300顯示的經設計以用於金屬層的該區域的互連段。於此範例中,設計布局1300包含分段線性互連段(即僅具有直線段的互連段),然而,設計布局可併同地或可替代地具有一或多個曲線段(即具有至少一曲線段的互連段)。如繪示,設計布局1300包含互連段1301-1306,其為代表將為此金屬層被製造的導線的形狀。
雖然設計布局1300包含具有尖銳邊緣以及角落的形狀,於一些實施例中,由於製造IC的限制,自此設計布局1300製造的線段會具有圓化的角落。為了製造此些線段,一或多個遮罩被使用。更明確地,一或多個遮罩被製作以用於IC的各層,使得光線可被照過遮罩的孔洞以製造IC的該層(於施用光阻劑後)
圖14A繪示以圖13的設計布局1300製作的遮罩影像1410,且遮罩影像1410的最佳化尚未被進行。此遮罩影像1410將被使用以生產一或多個遮罩,且該些遮罩將被使用以如設計布局1300中被設計地生產線段。於此範例中,針對金屬層的設計布局1300,一個遮罩影像1410被製作。然而,於其他實施例中,多個遮罩影像被製作以製造設計布局1300。於此種實施例中,各遮罩影像包含將被使用以製作線段的不同部分(例如不同線段、相同線段的不同部分)的一組形狀。
於此圖中,遮罩影像1410包含一組遮罩形狀1411-1419,各遮罩形狀1411-1419代表將被製作於遮罩上以製作線段的一透明區域,該些線段對應設計布局1300中的設計形狀1301-1306。遮罩形狀1411-1419繪示遮罩即將被移除以允許光線照過遮罩並照至基材的區域(光阻劑的施用之後)上以製造IC的至少一部份。於此範例中,遮罩形狀1411-1419可簡單地相關於設計形狀1301-1306。然而,於許多情況下,遮罩影像可包含不明確地映射(例如對於人類觀察者來說)至其對應的設計布局的特定設計形狀的一或多個形狀。
如上述,圖14A所示的遮罩影像1410為遮罩影像最佳化被進行之前的狀態。圖14B繪示至少一輪遮罩影像最佳化之後的遮罩影像1410。於此圖中,遮罩影像1410現包含一組SRAFs 1420-1427,其代表額外的將被製造為對應遮罩的部份的透明區域。此些SRAFs 1420-1427將被製造為遮罩的部分以允許額外的光線穿過遮罩,這將更佳地於基材上製造IC。SRAFs 1420-1427增添額外的光線,使得基材上的製造的IC部件(例如線段)將更接近設計布局1300。
SRAFs 1420-1427可於遮罩影像最佳化的任意迭代期間已被增加及/或修改。舉例來說,SRAFs 1420-1424於一些實施例中可於第一遮罩影像最佳化迭代期間被增添至遮罩影像1410,而SRAFs 1425-1427於一較晚遮罩影像最佳化迭代期間被增添至遮罩影像1410。舉另一例,一或多個其他SRAFs可於一最佳化迭代期間被增添至遮罩影像1410但接著於一或多個較晚最佳化迭代期間被移除及/或修改(例如若包含特定SRAF的遮罩影像較不具有此特定SRAF的遮罩影像生產局部更差的晶圓影像)。
模擬退火(annealing)為一種機率性最佳化技術,其於一些實施例中被使用以迭代地修改遮罩影像(例如遮罩影像的SRAFs)以改良遮罩影像。於此些實施例中,各迭代可增添、移動、修改及/或移除一特定遮罩影像的一或多個SRAFs以及該特定遮罩影像的較大主要特徵,並接著使用該特定遮罩影像以再次進行晶圓模擬。基於晶圓模擬的結果,該特定遮罩影像的SRAFs被修改。
圖15A至圖15B繪示於遮罩影像最佳化期間不同時間的另一範例遮罩影像1500。於此範例中,遮罩影像1500對應一設計布局(未繪示)的一貫孔層。圖15A繪示遮罩影像最佳化的至少一迭代之後的遮罩影像1500。於此圖中,遮罩影像1500包含代表將被製造於對應遮罩上的透明區域的一組IC部件1510-1512。IC部件1510-1512繪示遮罩將被移除以允許光線照過遮罩並照至基材以製造IC的至少一部份的區域。
此圖亦繪示已被增添至遮罩1500的SRAFs 1520-1523。於一些實施例中,此些SRAFs 1520-1523於最佳化的一迭代期間被增添至遮罩1500。於其他實施例中,SRAFs 1520-1523於最佳化的多個迭代期間被增添至遮罩1500。
圖15B繪示遮罩影像最佳化的至少一或多個迭代之後的遮罩影像1500。於此圖中,額外的SRAFs 1524-1526現被包含於遮罩影像1500中。此些SRAFs 1524-1526可於一或多個額外最佳化期間已被增添。此外,SRAF 1521如圖15A所示地被自遮罩影像1500移除(例如因為一最佳化迭代判斷SRAF 1521使遮罩影像1500較不最佳化,而非更最佳化)。
於一些實施例中,一些實施例亦於針對一特定層的遮罩的最佳化的程序期間考慮其他層,而非於最佳化期間聚焦於單一層的遮罩影像。圖16概念性地繪示一高階遮罩影像最佳化程序的一範例,此程序使用對應多層的輸入以生產一單層的最佳化遮罩影像(或最佳化的多層遮罩影像的集合)。如繪示,此最佳化程序1600的輸入包含單層(正被最佳化的單層)的目標晶圓影像1605。此外,輸入包含正被最佳化的單層的初始遮罩1610以及用於額外(例如鄰近)層的層遮罩1612(於一些實施例中可能已被最佳化)。於一些實施例中,遮罩影像1610、1612的完整集合包含相鄰層的集合(例如一貫孔層以及一鄰近金屬層、一金屬層及其二鄰近貫孔層、或一貫孔層及其二鄰近金屬層)的多個遮罩。次要輸入為晶圓的製程資訊1615(例如製程模型、製程可變性或條件等)以及單層遮罩影像常遵守的遮罩規則。
迭代式遮罩影像最佳化程序1600包含一或多個運算,其中鄰接層的資訊以及正在被最佳化的主層被考慮,而非僅包含圖12所示的運算。舉例來說,於一些實施例中,迭代式最佳化程序亦針對相鄰層進行晶圓模擬(至少第一迭代,由於若相鄰層的遮罩不於迭代之間被改變,晶圓模擬不必於各迭代被進行)。此外,損失函數可包含額外的項(即除了正被最佳化的層的比較項之外),額外的項影響多層的模擬晶圓的分析(例如金屬層形狀與貫孔層形狀之間的重疊的分析)。於一些實施例中,此分析可包含z軸分析、聯合分析及/或簡化聯合分析。
迭代式最佳化的主要輸出同樣為單層遮罩影像1620,單層遮罩影像1620經最佳化以生產盡可能接近輸入目標晶圓影像1605的晶圓影像。次要輸出包含一或多個晶圓空間影像1625,例如於標稱製程條件集合的晶圓影像。於一些實施例中,次要輸出包含一或多個於其他製程條件的額外晶圓影像(代表響應於製造劑量以及焦深變化生產的晶圓影像)。
在最佳化主層的遮罩影像之前,一些實施例針對相鄰層進行傳統(單層)遮罩影像最佳化。與此些實施例中,針對該些相鄰層,標準損失函數(例如上述方程式3)被最佳化器使用,其中各相鄰層獨立於任何其他層被最佳化。於一些實施例中,各相鄰層的傳統最佳化生產對應的晶圓影像為次要輸出。當基於主層以及相鄰層的遮罩影像針對主層進行遮罩影像最佳化時,一些實施例使用額外的基於多個晶圓影像(即主層以及相鄰層的模擬晶圓影像)計算所得並被包含於損失函數中的損失或誤差項。
圖17概念性地繪示一些實施例的進行晶圓模擬以最佳化一IC設計布局的一單(主)層的一遮罩布局而同時考慮設計布局的其他層的一程序1700。設計布局為為了製造IC(即為了製造IC的多層)的設計,且遮罩布局被使用以產生將被使用以基於設計布局製造IC的一組遮罩。於一些實施例中,遮罩設計或遮罩生產工具(或其他EDA工具)進行程序1700以最佳化對應主層的一遮罩影像以生產一或多個最佳化遮罩以用於製造該層。於其他實施例中,程序1700被進行以最佳化主層的一組多個遮罩影像以生產一組遮罩以用於製造該單層。於最佳化該些遮罩時,遮罩設計程序藉由同時考慮其他層中的MLIs的部件的預測製造形狀(或理想製造形狀)而考慮跨足主層的多層界面(MLIs)的部件的預測製造形狀。
如前述,當設計布局的二或更多層中的二或更多IC部件(例如貫孔以及互連線段、接點以及互連線段、二不同的金屬/繞線層中的二線段)形成z軸部件並需要被對準時,一MLI存在。因此,對於一金屬層,互連線段與z軸連接重疊的各部分屬於包含互連線段以及z軸連接的MLI。對於一貫孔層,各貫孔屬於具有以該貫孔(於二個不同層中)連接的二金屬層互連線段的二個不同的MLIs。
程序1700開始時首先接收(於1705)包含主層的數組遮罩影像的遮罩布局,且遮罩布局於一些實施例中包含一或多個相鄰層的遮罩影像。遮罩布局包含將被使用以生產設計布局的該些層(包含主層以及相鄰層)的遮罩影像。於一些實施例中,任何鄰近主層的層皆被包含(例如對於一金屬(繞線)層,一或多個貫孔層)。於一些實施例中,MLIs可跨足多於二層或可跨足非相鄰層(例如於二金屬層之間形成的電容器)。遮罩影像於最佳化之後於一些實施例中被使用以針對各層產生數組一或多個遮罩。明確來說,各遮罩於其對應層的製造中被使用。舉例來說,自主層的該組遮罩影像製造的遮罩被使用以製造主層,且自各相鄰層的該組遮罩影像製造的遮罩被使用以製造各相鄰層。
接著,程序1700點陣化(於1710)該組遮罩影像為分別的遮罩畫素影像組。因為該組遮罩影像於幾何域中定義遮罩布局的至少一部份,此些遮罩影像被點陣化(畫素化)以於畫素域中定義遮罩布局的該部分。各遮罩畫素影像對應個別遮罩影像組中的一不同的遮罩影像。應理解其他實施例於輪廓域中進行所有運算,其中點陣化運算1710可被跳過。
於一些實施例中,影像點陣化針對完全填滿畫素(例如不被任何透明形狀覆蓋且藉此代表對應遮罩的完全不透明區域的畫素)生產白畫素、針對完全空白畫素(例如完全被透明形狀覆蓋且藉此代表對應遮罩的完全透明區域的畫素)生產黑畫素、以及針對部分填滿畫素(即部分地被一或多個透明形狀覆蓋的畫素)生產灰畫素。於一些此種實施例中,完全填滿畫素以數值1.0代表,完全空白畫素以數值0.0代表,且部分填滿畫素以[0,1]的範圍中的數值代表,此範圍代表畫素被透明區域填充的面積(例如被填充50%的畫素會具有0.5的數值)。點陣化遮罩影像之前,一些實施例分解遮罩影像為數個段(例如數個透明區域或透明區域部分),接著該些段個別地被點陣化。
點陣化遮罩影像亦被稱為畫素劑量圖(pixel dose map),且數值被稱為畫素劑量值。圖18繪示透過點陣化被轉換至畫素劑量圖1810的一彎曲邊緣1805的一範例。此為點陣色調圖(raster tone map(RTM))的範例,其中以點陣化產生的畫素資料具有三種畫素:具有畫素劑量值0的外部畫素、具有畫素劑量值1的內部畫素以及具有大於0且小於1的畫素劑量值的邊緣畫素。
於一些實施例中,邊緣畫素對應原始幾何資料具有邊緣的區域,且任一畫素的劑量值對應被該幾何資料覆蓋的畫素的區域。點陣化的準確度取決於取樣幾何所使用的畫素尺寸,使得畫素值(或劑量)指示幾何資料重疊對應畫素區域的標準化面積。如圖18指示,輪廓提取(contouring)為點陣化的相反程序。輪廓提取自畫素資料重建幾何資料。
其他實施例使用連續色調圖(CTMs)或量化色調圖(QTMs)而非RTMs。於此種色調圖中,畫素值於始於域值之下並終於域值之上的一範圍中。於CTM或QTM中,資料通常較點陣化資料更逐漸地自一畫素至另一畫素變化。此外,於CTM或QTM的一些實施例中,具有域值之下的值的畫素為外部畫素,具有域值之上的值的畫素為內部畫素,且具有域值或域值附近的值的畫素為邊緣畫素。CTM及QTM值常於畫素資料的來源為計算微影(computational lithography)時被使用。QTM值為連續函數的量化二維值,且畫素質不直接編碼面積覆蓋範圍。
由於點陣化以及輪廓提取運算皆為計算上密集的,一些實施例待在基於畫素的計算域以求效率。舉例來說,一些實施例的遮罩影像最佳化完全地於畫素域中被進行(即遮罩畫素影像被最佳化,而非被點陣化後產生遮罩畫素影像的遮罩輪廓影像被最佳化)以消除轉換至輪廓域或自輪廓域轉換的需求。
於一些實施例中,機器訓練(machine-trained(MT))網路(例如神經網路)被使用以點陣化該組遮罩影像。於此些實施例中,此MT網路接收該組遮罩影像並產生該組遮罩畫素影像為輸出。其他實施例使用其他演算程序或其他合適的程序以點陣化該組遮罩影像。
接著,程序1700進行(於1715)晶圓模擬運算以針對各層(主層以及一或多個相鄰層)自該組遮罩畫素影像產生晶圓影像。程序1700自一層的一給定遮罩影像組產生一對應組的一或多個晶圓影像,包含被預測為待製造於該層的IC部件的代表圖像(即該些IC部件的預測製造形狀)。也就是說,晶圓模擬會模擬將使用自一層的該組遮罩影像產生的遮罩於晶圓上製造的物件。
一些實施例進行一組運算(例如於以上數學上被稱為前項運算子)以進行晶圓模擬,其模擬使用一組遮罩製造IC中不同的步驟。有關此些晶圓模擬運算以自遮罩畫素影像產生晶圓影像的進一步資訊將於下敘述。於其他實施例中,晶圓模擬運算以一MT網路(例如神經網路,其不同於用以產生遮罩畫素影像的網路)進行。於此些實施例中,此MT網路接收各組一層的遮罩畫素影像為輸入並生產對應組的該層的晶圓影像為輸出。於其他實施例中,晶圓模擬運算係使用其他演算程序或任意其他合適的程序被進行。
於一些實施例中,因為主層的遮罩畫素影像可於各迭代被修改,晶圓模擬於運算1715-1740的各迭代針對主層被進行。另一方面,相鄰層的遮罩畫素影像不於此程序期間被修改,因此晶圓模擬於一些實施例中僅需針對此些相鄰層進行一次。於一些此種實施例中,晶圓模擬運算更可預先被進行,使得相鄰層的遮罩影像不需要做為程序的輸入(即預計算晶圓影像做為此些相鄰層的輸入)。此外,一些實施例使用其他相鄰層的理想化版本(例如設計布局或基於設計布局的目標影像)而非相鄰層的模擬晶圓影像。此外,若MLIs被使用以告知模擬晶圓影像與主層的目標影像的比較的權重,則一些實施例僅模擬主層的晶圓影像。
接著,有了已基於遮罩畫素影像被模擬晶圓影像,程序1700比較(於1720)主層的模擬晶圓影像以及一或多個額外晶圓影像。這可涉及比較主層的模擬晶圓影像以及該層的目標影像以及一或多個額外層的模擬及/或理想化影像。
做為此些比較的至少一部分,最佳化器比較主層的模擬晶圓影像以及目標晶圓影像。目標晶圓影像於一些實施例中代表IC部件於對應晶圓上所想要的放置。舉例來說,一金屬層的目標晶圓影像顯示該層的各金屬段的所想要的放置以及形狀。因此,為了判斷該金屬層的模擬晶圓影像是否滿足明定金屬段應如何被製造的要件,模擬晶圓影像被與目標晶圓影像比較。如上述,因為設計布局可能具有無法製造的直線以及尖銳角落,目標晶圓影像常不完全匹配設計布局。相反地,製程通常會導致一些曲線特徵,例如圓化的角落。目標晶圓影像可使用各種將此些尖銳線與角落轉化為較圓化(且藉此較為物理上可製造)的特徵的方法自設計布局的層被產生,例如低通濾波器、低通濾波器或其他角落圓化演算法。
於一些實施例中,模擬以及目標晶圓影像藉由計算量化主層模擬晶圓影像以及該主層的目標晶圓影像之間的差異的損失函數項被比較。一些實施例的損失函數用於最佳化一層時針對該層的各晶圓影像以及該層的各目標晶圓影像包含一不同的項。
比較主層的模擬影像以及該層的目標影像的損失函數項亦於一些實施例中考慮與其他層的重疊。明確來說,一些實施例並非同等地處理所有的模擬影像以及目標影像之間的差異,而是根據模擬晶圓形狀的不同部分與MLI的關聯性進行更重的加權。明確來說,於一些實施例中,沿著各輪廓(例如各畫素或畫素的子集合)的段被指定一權重值,權重值基於不同於目標影像的該段加權所產生的成本。重疊區域較非重疊區域被指定更高的權重值,且於重疊內,更關鍵的區域較更不關鍵的區域被指定更高的權重值。損失函數因此以最高程度加權較關鍵的區域中的差異,且因此最佳化程序偏重於最聚焦於對準最關鍵區域與目標影像的解(即遮罩影像)。
一些實施例同時比較主層的模擬影像以及目標影像並進行額外的主層的模擬影像的至少一些部分與其他層的模擬(或理想化)影像的比較,以考慮MLIs。於一些此種實施例中,模擬晶圓形狀的所有部分於單層比較中相等地被處理。不同的實施例使用不同的技術以進行額外(多層感知)比較,其涉及比較的主層上的部件的形狀以及其他層上的部件的形狀。明確來說,一些實施例比較主層部件的模擬晶圓影像中的預測形狀(或多個預測形狀)與其他層部件的模擬晶圓影像中的預測形狀以量化MLI的預測聚集形狀(predicted aggregate shape)。不同的實施例藉由估量形狀的相似處及/或差異(例如尋找形狀的輪廓以對齊)或形狀之間的關聯的程度而比較不同層中的預測形狀。其他實施例計算形狀的交會(即二形狀的重疊,無論輪廓是否對齊)。
於進行比較時,一些實施例將預測形狀的重疊區域視為較非重疊區域對損失函數計算而言更重要而進行處理。此外,當進行重疊區域內的比較時(即當直接估量MLI時),一些實施例將重疊區域的特定部分(例如對於維持足夠的重疊來說較關鍵的部分)視為較重疊區域的其他部分(例如若被移動時較不可能影響重疊的足夠度的邊緣)更重要而進行處理。一些實施例指定用以量化形狀的不同部分的重要性的權重值給一部件的預測形狀的不同部分以建立並維持MLI(即其對於抵抗來自多層的形狀之間的重疊的適應性的重要性)。不同的實施例可以不同的方式進行此些比較。
一些實施例比較MLI的主層部件的單一預測形狀以及其他層部件的單一預測形狀。明確來說,此些實施例針對各部件使用不具有任何未對準的標稱預測形狀以進行此比較。然而,其他實施例考慮所有被評估的層或至少主層的預測形狀的多個變化。舉例來說,一些實施例考慮至少二個不同維度中的製程變異:(i)部件形狀尺寸(例如肇因於不同曝光及/或焦深變異)以及(ii)部件未對準。如上述,一些實施例計算考慮最小、標稱以及最大製程變異的預測形狀(其中最小與最大製程變異可代表自標稱製程變異不同方向中特定數量的標準差,或可代表不必然為最極端的可能製程變異的另一度量)。此外,一些實施例計算考慮該層的平面內至少四基本方向(cardinal directions)中潛在的未對準的預測形狀。藉此,一些實施例針對各層計算十五個不同的預測形狀並考慮製程變異的未對準維度中五個不同選項(四個基本方向以及無未對準的選項)以及製程變異的尺寸維度中的三個不同選項(最大、標稱以及最小)。其他實施例亦可包含製程變異的尺寸維度中的不同或額外選項及/或額外未對準,例如基間方向(ordinal(intercardinal)directions)中的未對準。
無論是進行一比較或多個此種比較,不同實施例亦使用不同的技術以進行比較並產生能夠針對一給定MLI於損失函數中被估量的數值。舉例來說,一些實施例列舉不同的可能預測形狀(如上述)以及不同層中此些形狀之間的交會。一些此種實施例基於來自主層以及其他層的預測形狀的最小重疊計算的適應力得分。若,舉例來說,二層中的預測形狀之間的十五個不同的比較被進行,一些實施例辨識此十五個比較的最差情況(例如最小面積)並將其用於計算MLI的得分。如下參照圖24敘述,其他實施例取各比較並接著計算其間的交會,此交會會等於或較差於個別比較最差情況。一些實施例計算此最小重疊的面積並將此面積用於計算MLI的得分。
其他實施例使用主層中為MLI的一部份的各形狀的一組評估點。於此情況下,一些實施例基於評估點是否為形狀的重疊區域的一部份對評估點進行加權,並藉此影響MLI。對於重疊區域內的評估點,一些實施例指定複數點為對於重疊較關鍵或較不關鍵(如同上述的於比較目標影像時指定權重給複數點的方案)。權重基於此些不同的分類被指定給評估點,且各形狀的評估點被與適當的相鄰層的模擬晶圓影像比較。於一些實施例中,最佳化程序評估各評估點是否位於另一層中的形狀的邊界的正確的一側(例如位於該形狀之內或之外)。一些實施例對各評估點指定一成本,然後這些成本被加權(即使用所指定的權重)。
又另一實施例可使用其他且不同的技術以計算考慮MLI的損失函數項。舉例來說,一些實施例計算模擬區域中的各主層部件形狀的允差域(tolerance regions),允差域用以限制該主層形狀的邊界(藉由估量(assess)超出允差域的主層形狀的成本)。一些實施例基於該其他層(與該主層形狀形成MLI的該其他層)中的形狀的位置以及形狀(以及該主層部件的形狀)定義一給定主層形狀的允差域。於此架構下,主層形狀可為允差域的邊界內的任意位置(雖然主層形狀的位置依然基於單層成本被限制)。一些此種實施例不估量被限制於允差域內的主層形狀的成本,接著基於主層形狀超出允差域的程度估量額外成本。
回到圖17,程序1700接著至少基於(i)主層的模擬以及目標晶圓影像的比較以及(ii)主層以及相鄰層的晶圓模擬的互動(例如與主層)計算(於1730)損失函數的值。於一些實施例中,此損失函數為方程式3的變化,其中各評估點基於其對於MLI的重要性被加權。其他實施例使用以下的方程式5,其包含該單層比較以及MLIs的權重項(並具有額外的可選擇的MLI項內的各MLI的加權)。
更明確來說,為了併入跨層對準問題(MLIs),一些實施例的損失函數包含有關模擬晶圓的各種位置(即MLIs所在的位置)的可製造性得分。可併同地或可替代地,於一些實施例中,損失函數亦包含關聯於所有層(於晶圓模擬期間有產生晶圓影像的層)的極端製程變異得分。於其他實施例中,製程變異的考慮同時被併入損失函數的比較項(即比較模擬以及目標晶圓影像)以及總可製造性得分項。
當被分割為二分離項,總可製造性得分關聯於可能於製造IC的多層時發生的未對準問題,而極端製程變異得分關聯於可能於製造IC的一或多層時發生的變化製程條件。於一些實施例中,總可製造性得分以及極端製程變異得分皆可基於z軸分析(例如z軸分析、聯合分析、簡化聯合分析)被計算。
程序1700接著判斷(於1735)是否保留上一組對遮罩畫素影像的修改。於一些實施例中,此為上一組修改使模擬晶圓影像更佳或更差的估量(例如以損失函數衡量)。一些實施例基於整體晶圓影像進行估量(即總損失函數計算)。其他實施例個別地估量各預測晶圓形狀及/或各MLI並針對各預測晶圓形狀及/或各MLI判斷是否保留被辨識為與該形狀及/或MLI有關的對遮罩布局的修改。
一些實施例在修改使預測晶圓形狀更差時嚴謹地保持一遮罩布局修改,並於修改改良預測晶圓形狀時還原一修改。其他實施例為了脫離損失函數的局部最小值(即為了找到較佳的局部最小值),有時會接受劣化預測晶圓形狀(或總體模擬晶圓)的修改。一般來說,相比於最佳化程序中較晚的時間,迭代式最佳化程序於最佳化程序中較早的時間(即較早的迭代)較願意接受此種較差的解,而同時解空間的其他部分繼續被探索。
若最佳化程序判斷不保留對遮罩畫素影像的修改,程序1700還原(於1740)前一修改。如說明,一些實施例針對對遮罩影像的修改的整體進行此估量以及還原,而其他實施例針對對遮罩影像的各修改(例如針對預測晶圓中的各形狀及/或MLI)個別地進行估量以及還原。
程序1700接著判斷(於1745)是否需要額外的畫素影像最佳化。一些實施例使用一組一或多個要件以判斷是否需要遮罩畫素影像修改。明確來說,一些實施例需要主層晶圓影像自該層的目標影像的一最小變異。此種要件明定基於當前遮罩影像的模擬晶圓影像應多麼接近目標影像以認為遮罩影像已最佳化。
於一些實施例中,用於判斷是否對遮罩影像進行額外修改的該組要件明定損失函數的最小閾值,使得若總損失函數於此閾值以下,則不再需要修改。於其他實施例中,遮罩影像修改針對特定數量的迭代被進行,然後程序1700退出迭代式修改迴圈。其他實施例針對最大數量的迭代進行修改,但若損失函數值落於閾值以下則可較早退出迴圈。
若需要額外的遮罩畫素最佳化,程序1700接著針對主層修改(於1750)遮罩畫素影像。於一些實施例中,對遮罩畫素影像的修改包含一遮罩畫素影像中的一或多個SRAFs的添加、移除、修改或遷移(藉由改變遮罩畫素影像中的一或多個畫素的一或多個畫素值)。SRAFs為遮罩中額外的允許光線穿過而照至基材(即晶圓)上的透明區域而不須針對基材上的任意層製作額外形狀。修改亦可增添、移除或修改遮罩中對應主層的所想要的IC部件的主形狀(例如放大或縮小此些形狀的一或多個邊緣)。
為了辨識對遮罩影像的修改,一些實施例使用損失函數及其各項以計算一組一或多個梯度。於一些此種實施例中,程序相對於遮罩畫素影像中的各畫素計算損失函數的梯度。於其他實施例中,程序對損失函數的梯度的計算係(i)相對於各主層晶圓模擬影像中的各畫素以及(ii)相對於主層中的預測IC部件與相鄰層中的部件之間的交會的各區域。
於一些此種實施例中,最佳化器計算相對於遮罩影像的各畫素的損失函數的晶圓影像比較項的梯度。遮罩影像最佳化器亦計算相對於各MLI的跨層互動項的梯度。此些梯度允許最佳化器辨識遮罩影像中的哪一畫素或哪些畫素應被修改以及修改該些經辨識的畫素的程度。
基於此些梯度,一或多個預測IC部件以及該些預測IC部件的一或多個畫素被辨識為需要修改。於一或多個預測IC部件的放置必須基於一或多個其他預測IC部件的放置而被修改的辨識中,最佳化器辨識對第一遮罩畫素影像集合中的至少一遮罩畫素影像的至少一修改。
當進行最佳化的多個迭代時,於一些實施例中,梯度亦指示最佳化器哪些先前被修改的畫素正於模擬布局中產出較此最近期修改之前更佳或更差的形狀。舉例來說,於最佳化的第一迭代期間,最佳化器可辨識一特定遮罩影像的一特定畫素值應被提升(例如於一特定方向中推動一遮罩形狀的邊緣)。於最佳化的第二迭代期間,若最佳化器自新計算的梯度辨識到該特定畫素正於模擬晶圓中產出較試圖(attempted)最佳化之前更差的對應預測製造形狀(即該畫素的新的數值致使遮罩影像導致較不像目標晶圓影像的模擬晶圓影像),則最佳化器將於第二最佳化迭代期間降低該特定畫素。
為了決定對遮罩形狀(即遮罩畫素影像中或間接於遮罩影像中的形狀)進行的修改,一些實施例使用設計布局形狀(其對應最終被製造的IC的部件以及模擬晶圓的預測部件形狀)與遮罩形狀之間的關聯。參照圖13以及圖14A至圖14B,各設計布局形狀1301-1306具有對應組的一或多個遮罩形狀1411-1419。舉例來說,圖14A中的遮罩形狀1414、1418(以及圖14B中的SRAF形狀1420、1421)被使用以生產對應設計布局形狀1304的部件。
藉此,若損失函數的應用辨識到須對模擬晶圓影像中的預測部件形狀的特定部分進行特定改變,最佳化程序將該些改變轉化為對於對應遮罩形狀的改變。此些改變可包含現存遮罩形狀的修改或移動以及新的遮罩形狀的增添或現存遮罩形狀的移除(例如SRAFs的增添或移除)。一些實施例直接自梯度轉化至遮罩形狀修改。舉例來說,於一些實施例中,此些梯度明定修改遮罩畫素影像的各畫素的方向,導致修改遮罩形狀。
於其他實施例中,遮罩形狀修改係較大幅度地基於預測製造部件形狀與遮罩形狀的關聯。明確來說,一些實施例計算應對預測製造部件形狀進行的改變(例如放大此些形狀的特定部分、縮小此形狀的一些部分、拉伸此些形狀等)以同時符合二個損失函數成分(匹配目標晶圓影像並確保重疊適應力以處理如未對準的變異)。自此些所想要的對預測製造形狀的改變,最佳化程序判斷可能於製造期間導致所想要的改變的對遮罩形狀進行的改變並對遮罩畫素影像應用此些改變。
圖19概念性地繪示一最佳化器修改一圓形金屬板形狀1902(例如代表一電容器的一板)的輪廓。如繪示,最佳化器1900將圓形形狀金屬板1902以及對應(至少一部分對應)模擬晶圓影像中的金屬板形狀1902的當前遮罩布局形狀1905做為輸入。如以上討論,於一些實施例中,遮罩布局中的形狀不必然1:1地映射至製作於晶圓上(或於模擬晶圓上預測)的形狀。額外的遮罩形狀(例如較小的SRAFs以及主要影響其他晶圓形狀的相鄰遮罩形狀)亦可影響製造(以及模擬)晶圓形狀。
金屬板形狀1902現不重疊於貫孔形狀1903,因此最佳化器1900使用的損失函數指示金屬板形狀1902的邊界於其形狀的左上區域被外移是重要的。如此,最佳化器1900輸出修改遮罩形狀1910(同時亦修改該遮罩布局的相同相鄰區域中的其他遮罩布局形狀)。相較於用於先前遮罩形狀1905的虛線,修改遮罩形狀1910以實線被繪示。箭頭顯示遮罩形狀1910的右側被內拉,但右側被外拉(朝左外拉)。對右側進行的修改可是由於目標晶圓形狀較模擬晶圓形狀1902更窄,且由於多層重疊位於形狀的左側,沒有對形狀1902的右側的限制。圖式亦繪示當新的遮罩形狀1910(以及遮罩布局的剩餘區域或遮罩布局的至少一區域)被提供至晶圓模擬器1925時,晶圓模擬器1925輸出修改橢圓形狀1930,其現將完全地與貫孔形狀重疊。
以對主層的遮罩畫素影像進行修改後,程序1700接著返回至運算1715以使用主層的遮罩畫素影像的修改集合進行晶圓模擬。如說明,於一些實施例中,由於僅主層遮罩影像被修改,晶圓模擬於各迭代中僅需以主層進行。
另一方面,一旦程序1700判斷不需要遮罩畫素影像修改,程序1700可選擇地進行(於1755)輪廓提取運算以將主層的遮罩畫素影像轉換為遮罩影像的更新集合。於一些實施例中,於對至少一遮罩畫素影像的至少一修改被進行時,此運算進行。於無修改被進行的不太可能發生的情況中,遮罩影像的集合依然對應遮罩畫素影像的集合,且輪廓提取運算不必須。此轉換被進行之後,程序1700結束。
以上程序1700敘述於各迭代修改遮罩畫素影像。應理解其他實施例修改遮罩影像(即經輪廓提取的遮罩影像),而非遮罩畫素影像。於一些此種實施例中,相反於能夠對遮罩畫素影像進行的畫素值改變,修改藉由修改、增添及/或移除遮罩影像中的遮罩形狀而對遮罩影像被進行。因為遮罩影像本身於此些實施例中被修改,修改主層的至少一遮罩畫素影像之後,程序1700返回至運算1710以點陣化遮罩影像的修改集合為遮罩畫素影像的修改集合,其接著被用於晶圓模擬運算。
於一些實施例中,主層(即正被最佳化的層)為設計布局的金屬層,且至少一相鄰層為設計布局的貫孔層。於此種實施例中,主層的模擬晶圓影像包含金屬線端部部件、金屬層的貫孔墊(若有)以及相鄰層的貫孔洞。若無特定金屬線端部於其對應貫孔洞上(或對應貫孔墊上(若有貫孔墊))的適當垂懸,則主層的遮罩影像被修改以修正此問題。SRAFs的增添、移除、修改及/或遷移可針對一或多個遮罩影像被進行以試圖修正此些垂懸問題。應理解,線段以及相鄰貫孔之間的垂懸的最佳化僅為範例,且層之間(例如金屬層與接觸層之間)的其他種類的界面亦可被最佳化。
於一些實施例中,主層相鄰於設計布局的多層(例如相鄰於二貫孔層或一貫孔層以及一接觸層的金屬層、相鄰於二金屬層的貫孔層等)。於一些此種實施例中,程序考慮主層與二或更多層之間的互動。舉例來說,金屬層中的線段的一端可能與第一貫孔層中的一貫孔交會,而同一線段的另一端與第二貫孔層中的一貫孔交會,且此二交會皆於最佳化目的被考慮(即二交會皆影響用於最佳化的損失函數)。一些實施例不僅於遮罩影像最佳化期間考慮相鄰於主層的層,亦考慮與設計布局中的其他層的互動(例如一金屬層(主層)以及隨後的將主層連接於貫孔的一金屬層之間的對準)。本發明所屬技術領域中具有通常知識者會理解一設計布局的任意組(例如設計布局的相鄰層、非相鄰層、所有層)可於進行晶圓模擬時被考慮以最佳化一或更多層的遮罩影像。
如上述,各種不同的方案可被使用以將額外層的考慮併入一主層的最佳化問題。如先前提及,一些實施例使用比較主層的模擬影像以及該層的目標影像且同時考慮與其他層的重疊的損失函數項。明確來說,一些實施例並非同等地處理所有的模擬影像以及目標影像之間的差異,而是根據模擬晶圓形狀的不同部分與MLI的關聯性進行更重的加權。
圖20概念性地繪示一些實施例的比較一層的模擬影像與一層的目標影像並同時考慮重疊的一程序2000。程序2000於一些實施例中以最佳化器於圖17的運算1720(即於程序1700的各迭代)進行。此方案不直接比較主層的模擬影像中的形狀與相鄰層中的形狀,而是使用以主層以及相鄰層中的部件形成的MLIs的存在以加權主層的模擬晶圓以及目標影像之間的比較。
如繪示,程序2000開始時選擇(於2005)主層(即正被最佳化的層)中的一形狀。於一些實施例中,運算2005-2015針對主層中的各形狀被進行,無論該形狀是否屬於MLI。其他實施例僅針對屬於MLIs的形狀進行運算。此外,應理解此為概念性程序,且一些實施例平行地同時針對多個形狀進行此些運算。
程序2000接著針對所選形狀選擇(於2010)多個評估點。於一些實施例中,此些評估點係沿著此形狀的輪廓,而於其他實施例中,此些評估點亦包含此形狀的內部。此外,一些實施例於計算損失單層損失函數時比較形狀之間的區域並藉此亦包含各形狀之外的評估點。於一些實施例中,評估點各為晶圓影像中的畫素(沿著輪廓或橫跨形狀的整體(例如對於一畫素化晶圓影像))或畫素的一特定子集合(例如每隔一畫素、每四個畫素等)。於其他實施例中,評估點沿著輪廓(對於基於輪廓的晶圓影像)位於不同的距離。舉例來說,於一些實施例中,評估點之間的距離係基於柵極間距及/或IC的製程使用的金屬間距(例如特定數量的nm)。
圖21概念性地繪示相鄰層的形狀之間的一多層界面2100,其具有沿著模擬晶圓影像中的主層形狀的輪廓被辨識的一組評估點。此圖的左側繪示一較大圓形形狀2105,其代表金屬層中的一板(例如形成一電容器的一對板的一半)(於形狀2105使用多個其他層以形成多層部件的情況下)。以形狀2105代表的電容板透過一貫孔(以形狀2110(即於一相鄰貫孔層中)代表)連接至以形狀2115(即於另一金屬層中)代表的一線。於此範例中,所考慮的重疊為金屬板與貫孔(貫孔層可被分離地最佳化以確保與導線以及金屬板二者的重疊)。此圖的右側繪示一組評估點(以X表示),其被定義以用於主層形狀2105,主層形狀2105代表電容板部件。於此情況下,評估點沿著形狀2105的輪廓被選擇。
圖22概念性地繪示評估點的選擇的另一範例,其針對與一線段形狀2210形成一多層界面的一貫孔形狀2205。貫孔形狀位於線段的彎曲處,使得貫孔的底側與左側鄰接線段的側部,而貫孔的上側與右側鄰接線段的內部。此圖的右側繪示一組評估點(以X表示),其沿著主層形狀2205(貫孔部件)的輪廓被定義。
程序2000接著指定(於2015)權重給評估點,此指定係基於(i)評估點是否為MLI的重疊區域的部分以及(ii)評估點對於重疊區域的重要性。於一些實施例中,不為重疊區域的部分的評估點(例如不為任何MLI的部分的部件的所有點)被指定最低的權重值。於重疊區域內,對MLI的適應力更關鍵的評估點較更不關鍵的評估點更高地被加權。
藉此,於圖21中,最接近貫孔的評估點(以最粗的線繪示)被給予最高的權重。離貫孔較遠但依然位於重疊區域內的評估點(以中間厚度的線繪示)被給予中間的權重值,且完全地位於重疊區域外的評估點被給予最低的權重值。於此情況下總重疊區域是基於貫孔2110將金屬板2105連接至線段2115的面積。應理解重疊區域之外的該些點的最低權重值不必然為零值。最佳化器依然會試圖調整遮罩影像以使形狀的此些部分匹配目標影像,但比起形狀的較關鍵區域,最佳化器會更願意接受此些部分的誤差。
於圖22中,由於貫孔完全地被線段形狀2210封閉,所有沿著貫孔形狀2205的評估點皆為重疊區域的部分。然而,由於線段2210的彎曲性質以及貫孔2205的位置,貫孔2205的二側鄰接線段(底側與左側),而另外兩側鄰接線段的內部(頂側與右側)。如此,貫孔形狀2205的左側與底側被認定為對於MLI的維護較關鍵,且位於此些側部的評估點被認為較關鍵(於此圖中以較粗的X繪示)。
於一些實施例中,為了辨認關鍵性並指定權重值給評估點,最佳化器決定評估點與另一層中的形狀之間的一距離。舉例來說,若評估點位於第一形狀,一些實施例辨識正交於該形狀於該評估點的切線的一線,並判斷自該評估點至第二形狀(另一層中的形狀)的距離(即於x-y平面內的距離)。應理解二層的模擬晶圓影像各具有其自身的x-y平面,但此些平面可藉由忽略z軸以及將該二組形狀視為位於同一x-y平面內而被對齊(只要該些x-y平面自身基於設計布局對準)。若評估點位於第二形狀的內部或應位於第二形狀的內部(如貫孔形狀2205的情況),一些實施例總是考慮重疊區域的此部分,且接著基於該距離指定關鍵性(權重值)。於圖22的情況下,自貫孔形狀2205的頂部以及貫孔形狀的右側的評估點至線段的距離明顯大於自貫孔形狀2205的底部左側的評估點至線段的距離。若評估點位於第二形狀的外部並本應如此(如金屬板2105的情況),該點可為非重疊評估點。其他實施例可使用不同的計算技術,或使用者(例如晶片設計師)可人工地指定權重值。
回到圖20,程序2000判斷(於2020)主層中是否尚有額外的形狀。一些實施例指定評估點給代表該層中所有部件(包含不為MLI的部分的部件)的所有形狀。針對此種形狀,所有評估點皆為非重疊區的部分,且據此被指定權重。若尚有額外形狀,程序2000返回至2005以選擇下一形狀並指定權重給該形狀的評估點。
一旦權重已被指定給整層的評估點,程序使用(於2025)被加權的評估點以比較該層的模擬影像以及該層的目標影像。於一些實施例中,模擬晶圓影像與目標影像藉由判斷各評估點(即各x-y座標)的模擬晶圓影像畫素值之間的差被比較。一些實施例使用各評估點(例如各畫素或畫素的子集合)的畫素劑量值並比較模擬晶圓影像以及目標晶圓影像之間的值,其中較大的差等於較高的成本。其他實施例判斷沿著模擬晶圓影像中的各形狀的輪廓以及目標影像中的等效輪廓的評估點之間的距離,其中較大的距離等於較高的成本。
無論所使用的差值計算方式,成本接著乘以各評估點的權重值,使得被視為較重要的該些點(即對MLI較關鍵者,且藉此對IC的適當運作較關鍵)於損失函數中被給予較高的權重。因此,當損失函數被用以(i)估量先前對主層的遮罩影像的修改的效果以及(ii)判斷隨後對此些遮罩影像的修改時,最佳化器給予較高的優先權給移動被視為對目標影像較關鍵的評估點的修改。也就是說,最佳化器的目的為辨識對遮罩影像的改變,使得模擬晶圓影像的整體匹配目標影像(自目標影像的所有差值皆對於各種其他原因為重要的,例如寄生效應(parasitic effects)),但對於MLI最關鍵的點被視為最重要。
如討論,一些實施例不僅比較模擬晶圓影像與目標影像。取而代之地,其他實施例同時使用(i)比較主層的模擬影像與目標影像的損失函數項以及(ii)考慮MLIs的額外損失函數項。不同的實施例可能將不同的權重應用於此二損失函數項。於一些實施例中,模擬晶圓形狀的所有部分於第一(單層)損失函數項中同等地被處理(即對比於上述的針對模擬晶圓影像中的不同區域使用不同權重的方案)。不同的實施例使用不同的技術以計算額外的(多層感知的)損失函數項,其涉及比較主層上的部件的形狀以及其他層上的部件的形狀。
舉例來說,對於一給定的包含主層中的一形狀以及另一層中的一形狀的MLI,一些實施例計算此些形狀的交會並定義MLI的基於此交會的面積的一成本(例如與交會成反比)。一些實施例基於不同的可能未對準及/或製程變異誤差而產生許多主層的模擬晶圓影像(並於某些情況下產生其他層的模擬晶圓影像)。對於此些晶圓影像對(pairs,即主層的一模擬晶圓影像以及其他層的模擬或最佳化晶圓影像)的至少一子集合,最佳化器計算此二形狀的交會。不同的實施例使用此些交會的最小值以做為重疊面積(代表最差情況),或者計算所有交會面積的邏輯交集(logical intersection)以做為重疊面積(代表高度不可能但潛在地更差的情況),或者計算平均面積(代表一期待面積),然後基於所計算的面積決定成本。
圖23概念性地繪示一些實施例的基於MLI的部件的交會而指定成本給模擬晶圓影像中的MLI的一程序2300。程序2300於一些實施例中係以最佳化器於圖17的運算1720(即程序1700的各迭代)被進行。此方案為多個不同方案的一者,其比較主層的模擬影像中的形狀以及一或多個相鄰層中的形狀。
如繪示,程序2300開始時選擇(於2305)包含主層中的一部件形狀的一MLI。也就是說,於一些實施例中,運算2310、2315針對設計布局中包含(i)主層中的一部件以及(ii)至少一額外層中的一部件的各MLI被進行。一些實施例針對設計布局中的各MLI計算個別的成本。此外,應理解此為概念性程序,且一些實施例平行地同時針對多個MLIs進行此些運算。
接著,程序2300計算(於2310)主層部件形狀與其他層中的部件形狀之間的交會(即形成MLI的形狀的交會)。如參照圖24進一步敘述,一些實施例基於多個不同的針對主層(或同時針對主層以及其他層)產生的模擬影像計算多個此種交會。於一些實施例中,各交會可使用點陣化模擬晶圓影像中的形狀的畫素劑量值而被計算。
程序2300接著基於此(或此些)計算交會指定(於2315)一成本給該MLI。一些實施例將成本基於最小交會(即最小重疊),而其他實施例將成本基於各計算交會的邏輯交會(即重疊的交會)。
程序2300接著判斷(於2320)主層中是否尚有額外的具有部件的MLI。若尚有額外的MLI,程序2300返回至2305以選擇下一MLI並針對次一MLI計算成本。一些實施例針對具有主層中的一部件的各MLI計算成本。
於一些實施例中,多層的晶圓影像的疊加(superimposed)晶圓影像被產生以針對各影像判斷一MLI的部件的重疊(例如線段線端部以及貫孔)。此疊加晶圓影像於一些實施例中係基於晶圓影像被計算,此外,使用了晶圓形狀交會運算,「位置特定適應力得分」被計算以代表各貫孔位置的成功垂懸或部分垂懸(有未對準時)。此些位置特定適應力得分可針對主層與相鄰層的各交會區域被計算為個別損失函數項。
圖24繪示多層上的部件之間的多個不同的交會2405-2420對於未對準的適應力以及易受影響性的一範例。於此情況下,四個範例被提供,顯示貫孔與金屬線段端部之間的界面。於此圖中,粗虛線繪示代表有未對準時各貫孔洞對於覆蓋問題的適應力的多邊圖形,其中所有未對準方向以及幅度被考慮至一特定最大未對準值。較高的對未對準的適應力於此些情況下以虛線多邊形的較大面積被指示,其顯示頂部中央貫孔-線交會2410具有最低的對製造變異以及未對準的適應力(具有最小的虛線多邊形)。另一方面,底部貫孔-線交會2420具有最大的對製造變異以及未對準的適應力。雖然此圖明確繪示貫孔洞與金屬線段端部之間的交會,應理解多層交會可包含貫孔洞與貫孔墊、貫孔墊與金屬線段端部、接點與金屬線段端部等之間的交會。
於一些實施例中,相鄰層上的二部件的部件交會範例的適應力(例如圖24中的虛線多邊形所代表)使用模擬晶圓影像並藉由判斷二部件橫跨各種不同製造條件的交會(即重疊)並接著判斷所有此些重疊的交會(即為所有個別二部件交會的部分的多邊形)而被計算。二部件之間的一單一交會,舉例來說,係針對一單一未對準條件於最小貫孔輪廓以及最小金屬輪廓之間被計算。相似的交會可針對製程條件以及未對準條件的各組合被計算。舉例來說,標稱或最大輪廓被用於一些交會,而非使用最小輪廓。此外,各種不同方向(即左、右、上、下)中的合理期待未對準被考慮。一些實施例考慮(i)未對準方向(或無未對準)以及(ii)製程條件集合的各組合並針對此些組合的每一者判斷該二部件的交會多邊形,接著判斷此些交會多邊形的總交會為總適應力多邊形。舉例來說,對於給定部件對之間的總共十二個交會多邊形,一些實施例考慮製程條件的三個不同集合以及各製程條件集合的四個不同的未對準方向。所得部件覆蓋適應力多邊形的面積指示相關部件對於有製造變異以及未對準時對於有關覆蓋的問題的適應力。如以下進一步敘述,當進行計算時,一些實施例亦提供不同權重給交會區域的不同段(即基於不同段處理未對準的重要性)。
為了計算一MLI的二部件之間(即主層中的第一預測形狀與另一層中的第二預測形狀之間)的一交會(剖面重疊)的面積,一些實施例將主層模擬晶圓影像中(即交會被計算的MLI的區域中)的各畫素的畫素劑量值乘以另一層中的等效畫素(即x,y平面中具有相同座標)的畫素劑量值。藉此,同時位於二形狀的內部區域中的座標會具有1.0(1.0 x 1.0)的值,且位於二形狀之一的外部的座標會具有0.0(0.0 x任意劑量值)的值。沿著一或二形狀的輪廓的畫素會具有較小的值,其中畫素劑量值的至少一者係於(0, 1)的範圍中。完全位於其中一形狀內但位於另一形狀的邊緣畫素的座標會具有該另一形狀的畫素劑量值的值(因為該值被乘以1.0)。位於二形狀的邊緣的座標可具有該二值相乘;此些重疊邊緣畫素的畫素劑量值的乘積不完全代表交會的面積的情況下,被引入的誤差在整個形狀的尺度上通常是極小的。其他實施例取該二畫素劑量值的平均,而非將邊緣畫素乘在一起。
一些實施例針對一IC的主層(正被最佳化的層)以及相鄰層中的各對交會部件進行此些交會計算。一些此種實施例接著指定與此些交會多邊形的面積成正比的適應力得分。適應力得分(其實質上與成本成反關係)可接著針對不同的製程條件被進一步計算,且結果被聚集以針對單一位置(即針對一貫孔與一線段的單一重疊)生產單一位置特定適應力得分S
li。單一位置特定適應力得分S
li進一步被縮放以於一些實施例中於0以及1(含)的數值之間改變。
舉例來說,於圖24中,頂部中央貫孔洞的覆蓋適應力多邊形2410於一些實施例中被指定較接近零的單一位置適應力得分,而底部中央貫孔洞的覆蓋適應力多邊形被指定為1.0或接近1.0的單一位置適應力得分。於其他實施例中,較接近1.0的得分指示較低的適應力,而較接近零的得分指示較高的適應力(例如目標為最小化損失函數中的得分)。於一些實施例中,多個單一位置得分接著被聚集為組合貫孔部件適應力成分,其接著被應用於一權重並被包含於損失函數中以用於主層遮罩影像(例如金屬層或貫孔層的遮罩影像)的最佳化。額外的得分於一些實施例中相似地針對其他可製造性問題被計算(例如有關相同層上的形狀之間的間隔或有關相同層上的形狀的寬度的可製造性問題),使得最佳化一或多個IC層的一或多個遮罩影像的最佳化的整體程序不僅限於重疊適應力的計算。
於一些實施例中,所有多層界面的所有適應力得分的聚集組合被標記為總可製造性得分。聚集得分以達到總可製造性得分的範例包含首先針對各特定可製造性問題(例如垂懸適應力或線寬度)取所有特定位置得分S
i的總和(橫跨所有違規位置),並加總此些值以生產一問題特定總可製造性得分ISC:
ISC =
ΣS
i(4)
於一些實施例中,問題特定可製造性得分(issue-specific manufacturability score)接著進一步被加權以及組合以生產一總可製造性得分:
總可製造性得分=
Σα
i ISC,
其被指定一進一步權重並被包含於損失函數中:
H =∫ ∫ |(𝜓)−𝜙|+𝑤
tms∗ 𝛴𝛼i𝐼𝑆𝐶 (5)
權重
α
i 於一些實施例中被包含於總可製造性得分中以更重地加權某些問題特定可製造性得分。舉例來說,線段與貫孔之間的重疊可能不同於線段與接點之間的重疊地被加權,或者對於一貫孔層,第一金屬層中的貫孔與線段之間的重疊可能不同於第二金屬層中的貫孔與線段之間的重疊地被加權。當針對一給定製造問題計算問題特定可製造性得分時,一些實施例不同地加權各位置特定得分(S
i)。
末權重值𝑤
tms被應用於損失函數內的總可製造性得分以影響各種多層可製造性問題較模擬以及目標晶圓影像的主層比較影響遮罩影像最佳化的程度。若總可製造性得分權重被指定0.1的值,則單層晶圓影像比較對總損失函數具有較多影響並藉此對用以最佳化遮罩影像的修改有較多影響。一些實施例將低於1的權重值應用於損失函數的其他比較項,而非將權重值應用於總可製造性項(即使得總可製造性得分較比較項對損失函數具有較多的影響)。於一些實施例中,損失函數項與特定問題之間的加權被遮罩設計師明定。應理解此處展示的範例方程式為示例性的且其他集合方法可於其他實施例中被使用以針對一層計算總可製造性得分。
總可製造性得分於一些實施例中被用以引導最佳化器對矽輪廓的一或多個部分的一或多個遮罩影像比對其他部分最佳化更多,並且是自動地如此進行。於一些實施例中最佳化器生產最佳化遮罩影像,其導致於一方向中較其他方向延伸更多的晶圓輪廓(例如使得多層界面覆蓋於各界面(例如一各貫孔部件情況)基礎上被最大化)。最佳化器因預期矽晶圓製程期間層之間的未對準而如此運作。更明確來說,遮罩影像因預期各種未對準可能性以及預補償其任一者或全部而於一些實施例中被最佳化。
一旦損失函數被計算,其單值輸出指示模擬晶圓影像與目標晶圓影像的外觀的相似程度(即其指示模擬晶圓影像中的IC部件的代表圖像與目標晶圓影像中的IC部件的代表圖像的外觀的相似程度)。此資訊指示遮罩影像產生遮罩生產盡可能接近IC的設計布局的IC的效果如何。於一些實施例中,損失函數值愈小,模擬晶圓影像愈接近目標晶圓影像。於此種實施例中,最佳化器的目的為迭代地修改一或多個遮罩影像以盡可能降低損失函數值(即盡可能將損失函數降低至0)。於其他實施例中,損失函數值愈大,模擬晶圓影像愈接近目標晶圓影像。於此種實施例中,最佳化器的目的為迭代地修改一或多個遮罩影像以盡可能提升損失函數值(即盡可能將損失函數提升至一定義值,例如1或100)。
使用損失函數以及損失函數中的各項,最佳化器能夠修改一或多個遮罩影像。舉例來說,最佳化器於一些實施例中計算損失函數項的一或多個梯度以判斷如何修改遮罩影像。於此種實施例中,當最佳化一個遮罩影像時,最佳化器相對於遮罩影像的各畫素計算|(𝜓)−𝜙|項的梯度以及𝑤
tms∗𝛴𝛼i𝐼𝑆𝐶項相對於用以產生總可製造性得分的各多層界面的梯度。當最佳化多個遮罩影像,最佳化器針對其正在最佳化的各遮罩影像計算該些梯度。
此些梯度允許最佳化器辨識應修改遮罩影像的哪一或哪些畫素以及修改所辨識的畫素的程度。當進行一遮罩影像的最佳化的多個迭代,梯度亦指示最佳化器其先前修改的哪一畫素較被修改前更差。舉例來說,於一特定遮罩影像的最佳化的第一迭代期間,最佳化器自梯度可見一特定畫素應被降低。於最佳化的第二迭代期間,最佳化器自新計算的梯度可見該特定畫素較第一最佳化迭代之前更差(即畫素的新值導致遮罩影像導致更不像目標晶圓影像的模擬晶圓影像)。如此,最佳化器得知應於此第二最佳化迭代期間降低該特定畫素。
以上藉由計算最小交會以量測對未對準以及其他製程變異的適應力的技術為比較主層與一或多個其他層並將此比較併入最佳化過程使用的損失函數中的一個潛在方法。其他實施例,然而,使用不同的技術以將額外的多層感知成本增添至正被最佳化的損失函數中。
舉例來說,當比較一層的模擬晶圓影像中的一特定預測製造形狀與另一層中的一形狀時,最佳化器給主層形狀的特定部分指定較該形狀的其他部分更高的重要性。此較高重要性的指定可是由於該形狀的該部分對於一特定的多層界面區域具有不同等級的對重疊的適應力的重要性。
一些此種實施例使用主層中為MLI的一部份的各形狀的一組評估點。一些實施例基於評估點是否為形狀的重疊區域的一部份對評估點進行加權,並藉此影響MLI。對於重疊區域內的評估點,一些實施例指定複數點為對於重疊較關鍵或較不關鍵(如同上述的於比較目標影像時指定權重給複數點的方案)。權重基於此些不同的分類被指定給評估點,且各形狀的評估點被與適當的相鄰層的模擬晶圓影像比較。於一些實施例中,最佳化程序評估各評估點是否位於另一層中的形狀的邊界的正確的一側(例如位於該形狀之內或之外)。一些實施例對各評估點指定一成本,然後這些成本被加權(即使用所指定的權重)。
一些實施例針對模擬晶圓影像中的各預測製造形狀辨識一組評估點並接著計算各評估點的成本。此些評估點可為各畫素或畫素的子集合(例如畫素化晶圓影像中)或可沿著一輪廓(基於輪廓的晶圓影像中)位於不同距離。於後情況下,各評估點可與輪廓的一區域相關聯。
圖25概念性地繪示一些實施例的使用多個形狀的每一者的多個評估點以比較主層的模擬影像以及其他的影像的一程序2500。程序2500於一些實施例中被遮罩最佳化器進行(例如最佳化期間即時進行)。明確來說,於一些實施例中,程序2500於圖17的運算1720(即於程序1700的各迭代)被最佳化器進行。此方案為一些實施例比較主層的模擬影響中的形狀與一或多個相鄰層中的形狀的另一方案。
如繪示,程序2500開始時選擇(於2505)主層(即正被最佳化的層)中為MLI的一部份的一形狀。於一些實施例中,運算2505-2515針對主層中的各形狀被進行。此外,應理解此為概念性程序,且一些實施例平行地同時針對多個模擬晶圓形狀進行此些運算。
接著,程序針對所選形狀選擇(於2510)多個評估點。於一些實施例中,此些評估點係沿著此形狀的輪廓,而於其他實施例中,此些評估點亦包含此形狀的內部。此外,於一些實施例中,評估點亦位於該形狀的輪廓周圍的區域中。於一些實施例中,於一些實施例中,評估點各為晶圓影像中的畫素(例如對於一畫素化晶圓影像)或畫素的一特定子集合(例如每隔一畫素、每四個畫素等)。於其他實施例中,位於不同的距離(例如對於基於輪廓的晶圓影像沿著輪廓的距離)及/或該形狀的內部的不同距離。舉例來說,於一些實施例中,評估點之間的距離係基於柵極間距及/或IC的製程使用的金屬間距(例如特定數量的nm)。圖21及圖22(以上敘述並有關用於模擬晶圓影像與目標晶圓影像比較的評估點選擇)繪示具有沿著主層形狀的輪廓定義的評估點的多層界面(雖然,如說明,於一些實施例中,評估點亦位於該形狀的內部)。
程序2500接著指定(於2515)權重給評估點,此指定係基於其對於確保形成多層部件的所選形狀與其他層上的形狀之間的重疊的相對重要性。該組評估點於一些實施例中包含(i)不與其他層具有重疊的評估點、(ii)與另一層重疊但對於對重疊的適應力不那麼關鍵的評估點以及(iii)對於對重疊的適應力關鍵的評估點。
於一些實施例中,為了辨認關鍵性並指定權重值給評估點,最佳化器使用基於(i)MLI中涉及的層以及(ii)MLI的類型指定此些權重值(或明定如何指定權重值)的一組查找表。舉例來說,一些實施例分辨以貫孔以及線端部、貫孔以及電容板、電容板對、與直線段的中間交會的貫孔、與一線段的角落交會的貫孔等形成的MLIs。一般來說,不同種類的MLIs的數量為相對小的數量,其針對合理的各MLI類型明定一查找表。此外,因為不同的繞線層通常具有不同的導線厚度,明定該層是重要的。
用於一特定層群(如層對)以及MLI類型的查找表被最佳化器使用以判斷主層形狀中的各評估點的權重。針對各MLI類型以及層群,不同的查找表根據MLI的哪些部件位於主層中被使用。舉例來說,一貫孔以及一線段將具有針對其各自的評估點不同地被指定的權重。於一些實施例中,查找表明定評估點的一子集合的權重,且最佳化器針對剩餘的評估點於此些被指定的權重之間進行內插(interpolate)。
圖26概念性地繪示一貫孔形狀2605以及一線段形狀2610,其中貫孔稍微接近線段的端部(但不接近到使貫孔的角落超出線段的端部)。此圖亦繪示貫孔形狀2605的九個評估點──一個位於該形狀的中央,四個位於該近似正方形形狀的各「角落」,且四個位於該形狀的各側的中間。於一些實施例中,對於此類型的形狀,查找表明定位於該形狀的中間的評估點對於該形狀完全地位於線段之內(且夠大)最不重要並藉此會被指定最低的權重值。位於左側與右側的中間的二個評估點被指定最高的權重值,因為它們對於該形狀位於線段之內最重要。位於頂側與底側的中間的二個評估點較中央評估點更重要,而四個角落評估點較頂與底點更重要但較右與左點更不重要。對於其他評估點權重,於一些實施例中,最佳化器根據查找表於指定權重之間進行內插。於此範例中,靠近中央的評估點會具有較低的權重值,而較接近右與左邊緣的評估點會具有較更接近頂與底邊緣的評估點更高的權重。其他實施例可使用不同的計算技術,或使用者(例如晶片設計師)可人工地指定權重值。
程序2500接著判斷(於2520)設計布局是否包含額外的屬於多層部件的形狀。應理解不包含任何多層連接的形狀依然被最佳化,但僅是為了匹配目標晶圓影像(即多層對準考量不需針對此種形狀被考慮)。此外,應理解程序2800為概念性程序,且最佳化器於一些實施例中實際上平行地同時針對多個形狀判斷評估點。若尚有為設計布局中的多層部件的部份的額外形狀,程序2800返回至2805以選擇另一此種形狀。
一旦評估點已被針對所有形狀選擇以及分群(或排名),程序2500使用(於2525)被分群的評估點以比較主層的模擬影像以及其他層的影像。也就是說,評估點被使用以針對各點或針對MLI的整體產生成本。不同的實施例可使用不同的技術以計算此些成本。
舉例來說,一些實施例針對各評估點辨識該評估點位於該其他層的該形狀之內、其邊界或之外。於一些實施例中,這可基於該其他層中的對應畫素的畫素劑量值被確定。也就是說,若對應畫素具有1.0的值,則評估點位於該另一形狀的內部;若對應畫素具有0.0的值,則評估點位於該另一形狀的外部;若對應畫素具有界於0與1的值,則評估點位於該另一形狀的邊界。
對於應位於該其他形狀的外部的形狀(例如與貫孔交會的線端部),一些實施例基於輪廓評估點位於該形狀的內部而施加成本。如此,一些實施例僅指定沿著特定MLIs中的特定形狀(例如一MLI的外部形狀)的輪廓的評估點。對於應位於該其他形狀的內部的形狀(例如線端部內的貫孔),成本基於評估點位於該形狀的外部而被施加。一些實施例亦因為位於邊界施加成本,而其他實施例不施加此種成本(因為邊界於特定情況下應對齊)。於一些實施例中,若評估點位於該其他層中的形狀的邊界,成本被施加。
圖27概念性地繪示部分位於另一層的線段形狀2710之外的一模擬貫孔形狀2705。此圖亦繪示位於線段形狀2710的內部的貫孔形狀2705的第一評估點、位於線段形狀的邊界的第二評估點以及位於線段形狀的邊界的外部的第三評估點,一些實施例會施加可觀的成本於第三評估點。因為此為重要(高度加權)的評估點,對遮罩的導致此種未對準的修改會被重罰。
於一些此種實施例中,損失函數被表示為橫跨各評估點的總和,其中各評估點具有能夠針對各點不同地被加權的二成本。更明確來說,一些實施例定義評估點的單層成本(即基於模擬晶圓影像中的形狀與目標晶圓影像中的形狀之間的差異)以及評估點的多層感知成本(基於與一不同層的模擬晶圓影像中的另一形狀的重疊)。於一些此種實施例中,對於各評估點,各成本基於相對重要性被加權。一些實施例對所有單層成本具有相同的權重,其中成本單純地基於模擬晶圓影像中的形狀(或畫素值)與目標晶圓影像中的形狀(或畫素值)之間的差異。於其他實施例中,特定點可較其他點更重地被加權。如以上討論,設計布局通常具有直線(rectilinear或straight-line)邊緣部件,但實際製造形狀為部分曲線的,且因此所製造的形狀的特定輪廓永遠不會完全地匹配設計布局。使用角落圓化以及其他技術以產生目標晶圓影像能夠改善此問題,但於特定情況下,儘管是角落圓化目標晶圓影像也會具有無法完全地被匹配的特定部分。因此一些實施例加權此些點的成本的程度低於應更接近地匹配目標晶圓影像的點的成本,使得梯度會導致遮罩更新以將後者評估點較前者評估點推動更多。
最佳化器接著基於此損失函數修改主層的遮罩畫素影像。如前述,這涉及相對於損失函數取遮罩影像的各畫素(或輪廓)的梯度以試圖將損失函數往局部最小值推動(然而此過程可能涉及使損失函數短期更差以脫離次最佳的局部最小值以及尋找較佳的局部最小值)。遮罩影像修改的範例(SRAFs的增添、移除及移動)於以上參照圖14A至圖14B以及圖15A至圖15B被敘述。
以上敘述提供不同實施例使用以使用來自其他層的資訊計算損失函數以告知主層的遮罩布局的修改的數種不同方案。本發明所屬技術領域中具有通常知識者應理解其他實施例可使用其他不同的技術以計算考慮MLIs的損失函數項。
舉例來說,一些實施例針對模擬區域中的各主層部件形狀計算一或多個允差域(tolerance regions),允差域用以限制該主層形狀的邊界(藉由估量(assess)超出允差域的主層形狀的成本)。於一些實施例中,允差域特定地被使用以考慮一形狀的未對準。一些此種實施例不估量被包含於允差域內的主層形狀的成本,接著基於主層形狀延伸出允差域的程度估量額外成本。
一些實施例基於該其他層(與該主層形狀形成MLI的該其他層)中的形狀的位置以及形狀(以及該主層部件的形狀)針對一給定主層形狀定義一組多個允差域。於一些此種實施例中,第一允差域代表未對準的可接受範圍,第二允差域代表未對準的稍微可接受範圍,且第三允差域代表未對準的不可接受範圍。於此規劃中,若主層形狀位於第一允差域的邊界內的任意處,沒有成本被施加(然而主層形狀的位置依然基於單層成本被限制)。若主層形狀部分地位於第一允差域之外但位於第二允差域之內,第一級的成本被施加。若主層形狀有任何部分位於第二允差域之外(因此位於第三允差域之內),高許多的成本被施加,使得導致此種情境的遮罩影像修改有可能被拒絕。一些實施例將第三允差域作為限制而施加,使得任何導致主層形狀延伸入第三允差域的情境的遮罩影像修改直接被拒絕。
圖28概念性地繪示一些實施例的使用一層的模擬晶圓中的形狀的允差域以計算包含該層中的形狀的MLIs的成本的一程序2800。程序2800於一些實施例中被遮罩最佳化器進行(例如最佳化期間即時進行)。於其他實施例中,程序2800部分地於最佳化(即允差域的判斷)之前被進行並部分地於最佳化(即基於評估點的遮罩的調整)期間被進行。
如繪示,程序2800開始時選擇(於2805)當前層(即正被最佳化的層)中為設計布局中的多層部件的一部份的一形狀。若於最佳化器產生模擬晶圓影像之前被進行,此些形狀可指設計布局中的特定形狀。於其他實施例中,程序2800於最佳化期間被進行,且該等形狀是指模擬及/或目標晶圓影像中的預測製造形狀(其應對應設計布局形狀)。
程序2800接著針對所選形狀選擇(於2810)一或多個允差域以確保形狀與其他層上的形成多層部件的一或多個形狀重疊。於一些實施例中,允差域為晶圓影像(其中輪廓的外邊界能夠於重疊依然對於未對準及/或其他製程變異具有適應力的條件下移動)中的區域。允差域於一些實施例中被最佳化器自動地藉由判斷所選形狀可位於且依然完全地與其他層(其中所選形狀形成多層部件的)中的形狀重疊的位置產生。於其他實施例中,允差域可人工地被定義(例如被包含該最佳化器的遮罩生產工具的使用者)。
圖29概念性地繪示與一貫孔形狀2910重疊的一橢圓形狀2905的允差域的一範例。此圖的左側繪示橢圓形狀2905,其代表金屬層中的一板(例如形成一電容器的一對電容板的一半)(於形狀2905使用多個其他層以形成多層部件的情況下)。以形狀2905代表的電容板透過一貫孔(以形狀2910(即於一相鄰貫孔層中)代表)連接至以形狀2915(即於另一金屬層中)代表的一線。於此範例中,所考慮的重疊為金屬板與貫孔(貫孔層可被分離地最佳化以確保與導線以及金屬板二者的重疊)。如此,最佳化器定義允差域2900(以此圖的右側的灰色區域代表)。此允差域2900為橢圓形狀2905的輪廓裡應被包含的區域,使得橢圓形狀2905與貫孔形狀2910的整體重疊。允差域2900於此情況下於右下與實際形狀2905共享邊界,但顯著地於左上區域較形狀2905更大(因為若橢圓形狀2905的輪廓於此方向移動,則重疊的適應力會被維持(或潛在地被提升))。應理解形狀2905的輪廓亦可能被其他因素限制,例如確保與形成電容器的其他電容板的位置的充足重疊。
於一些實施例中,允差域使用主層及其他層形狀的畫素座標(即x-y座標)而被計算。對於一給定MLI(其中主層形狀需完全包含其他詞中的該形狀),一些實施例於x-y平面內實質上移動主層形狀以完全地圍繞該其他層中的該較小形狀而同時於一側(或於一點)與該較小形狀的邊界對準。主層形狀的外邊界橫跨此些移動的聯合可接著形成允差域。於圖29所示的範例中,若形狀2905橫跨x-y平面被移動而總是於一點與形狀2910的邊界相接,則允差域形狀2900被辨識。
其他實施例計算於各種不同的方向(例如四基本以及四基間方向或更大組的方向)橫跨主層形狀的一組距離。對於各特定方向,一線可以相反方向自該其他層中的被包圍形狀的中央被繪至該形狀的邊界,接著自該點測量的於該特定方向中的所計算距離被使用以辨識允差域的邊界。於圖29所示的範例中,舉例來說,於左右(東西)方向跨過橢圓形狀2905並穿過該形狀的中央的距離可被測量。允差域2900的右邊界接著被計算為自貫孔形狀2910的左邊緣的此所測量距離。
圖30概念性地繪示連結不同金屬層中的二導線的一貫孔形狀3005的允差域的另一範例。此圖的左側繪示貫孔形狀3005以及線段形狀3010、3015。以此些形狀代表的此二線段位於二不同的金屬層中且以該貫孔連接。如繪示,模擬貫孔形狀3005目前完全地位於第一線段3010(其於左右方向延伸)內但過於偏向右側而因此部分地位於線段3015(其於上下方向延伸)的邊界之外。於此範例中,貫孔形狀3005的所考慮的重疊為與該些線段的重疊。如此,此圖的右側以灰色繪示允差域3000為此二線段的交會。也就是說,貫孔形狀3005應為於此正方形(或近似正方形)區域3000內。貫孔形狀3005目前部分地位於此區域之外,因此成本會被施加於會造成試圖將輪廓移回左側的遮罩影像修改(較佳地不直接縮小貫孔形狀)的貫孔形狀。
於一些實施例中,當主層形狀應完全地被其他層中的一或多個形狀包圍(如圖30),允差域單純地為此些形狀的邊界。也就是說,主層形狀被限制以確保此形狀完全重疊於其他層中應將其封閉的形狀。
回到圖28,程序2800接著判斷(於2815)模擬晶圓影像是否包含額外的屬於MLI的形狀。應理解不包含任何多層連接的形狀依然被最佳化,但僅是為了匹配目標晶圓影像(即多層對準考量不需針對此種形狀被考慮)。此外,應理解程序2800為概念性程序,且最佳化器於一些實施例中實際上平行地同時針對多個形狀(而非針對一個形狀)判斷允差域。若尚有額外的為設計布局中的多層部件的部份的形狀,程序2800返回至2805以選擇另一此種形狀。
一旦允差域已被針對所有形狀被指定,程序2800使用允差域以計算(於2820)形狀的成本。此程序於一些實施例中涉及辨識屬於MLI的該層中各形狀的成本。明確來說,一些實施例確保形狀完全地位於其允差域之內。若形狀完全地位於其允差域之內,則成本為零。若形狀部分地或完全地位於其允差域之外,較高的成本被施加。
為了判斷形狀為於允差域之內或之外,一些實施例比較形狀的畫素值以及被指定給允差域的畫素值。於一些實施例中,允差域被視為一形狀,該範圍的內部具有1.0的值,邊界具有界於0與1之間的值,且邊界外具有0.0的值。形成主層形狀的輪廓的畫素位置(即具有0與1之間的畫素值的畫素)於允差域中被辨識,且理想上,所有此些畫素位置於允差域中具有非零的值。成本基於例如允差域之外的主層形狀輪廓被施加。一些實施例亦定義與第一允差域同心但位於第一允差域外的第二允差域,並基於以下條件施加不同量的成本:主層形狀是否位於第一允差域之外但位於第二允差域之內(較完全地位於允差域內更高的成本),或者主層形狀是否亦超出第二允差域(較形狀完全未於邊界區域內但超出第一允差域更高的成本)並因此位於第三允差域內(可被定義為第二允差域外的區域)。
此外,於一些實施例中,罩布局影像的修改至少部分地被允差域限制。舉例來說,可能導致形狀被移動或以其他方式修改而位於第一允差域之外的修改不被鼓勵,且可能導致形狀被移動或以其他方式修改而位於第二允差域之外的修改被禁止。於一些實施例中,這可藉由於相對於遮罩布局形狀所計算的梯度施加成本而被實現。
以上敘述提供各種不同的可用以將額外(例如相鄰)層併入模擬晶圓影像的迭代式遮罩最佳化的考慮的技術的範例。此些不同的技術使用不同的損失函數,此些損失函數實質上為考慮單層成本(即模擬晶圓影像目標晶圓影像之間的差異)的一項以及多層感知成本並用以生產使多層重疊區域對製程期間的製程變異有抵抗力的遮罩的第二項。
當針對一層最佳化一或多個遮罩影像時,一些實施例的最佳化器使用的損失函數考慮相鄰層的部件之間的未對準(以總可製造性得分明定)。於一些實施例中,此損失函數項(以及比較項)考慮可能於主層或相鄰層的製造期間發生的極端製程條件(例如由於晶圓製程期間將光罩過遮罩時所使用的焦深及/或曝光強度或遮罩製程期間使用的劑量)。
於其他實施例中,損失函數包含考慮可能於製造相鄰層時發生的極端製程條件的分離項。也就是說,第一項(例如總可製造性得分)考慮未對準導致的製程變異,而第二項(以下敘述)考慮製程期間的其他製程變異。未對準變異可導致所製造部件(或此些部件於模擬期間的預測製造形狀)於一層的平面中左移、右移、上移、下移或其組合。其他製程變異(例如焦深及曝光強度)可導致所製造部件(或此些部件於模擬期間的預測製造形狀)較最佳狀況更大或更小。如此,一些實施例針對各預測製造形狀考慮最小、標稱(平均)以及最大製程變異,並將此些可能性納入損失函數中的分離項的考慮。
藉此,一層的模擬晶圓影像可能包含多組預測形狀,或多個晶圓影像被模擬,其中晶圓影像中的各組預測形狀關聯於不同的一組製程條件。此些組製程條件於一些實施例中包含至少一組最小製程條件、一組最大製程條件以及一組標稱製程條件。此些不同組製程條件代表不同製程參數,且各組製程條件包含各製程參數的不同數值。
此組製程參數於一些實施例中包含一或多個有關晶圓製程期間所使用的焦深以及曝光強度的至少一者的製程參數。於此種實施例中,各遮罩影像組中的各遮罩影像被產生以代表可能於晶圓製程期間發生的不同製程參數。可併同地或可替代地,該組製程參數包含一或多個有關遮罩製程使用的劑量的製程參數。於此種實施例中,各遮罩影像組中的各遮罩影像被產生以代表可能於晶圓製程(例如遮罩產生程序)期間發生的不同製程參數。
為了計算考慮極端製程參數(即極端組的製程條件)的損失函數,一些實施例計算特別考慮相鄰層的極端製程參數的額外項(例如稱為極端製程變異得分)以將其包含於損失函數中。極端製程變異得分的計算於一些實施例中相似於上述的總可製造性得分的計算。舉例來說,一些實施例使用貫孔的最大輪廓以及金屬線段的最小輪廓(由於此些組的輪廓會基於不同製程條件可能發生的顯示線段於貫孔墊上的最小重疊)。其他實施例使用屬於一特定MLI的各部件的最小輪廓或於估量一特定MLI時使用最小、標稱以及最大輪廓的各種不同組合。
使用此些不同的輪廓,一些實施例計算適應力多邊形(如上述),其被指定適應力得分以聚集為極端製程變異得分
ßjPVS。此得分可接著被包含於以下損失函數中:
H =∫ ∫ |(𝜓)−𝜙|+𝑤
tms∗𝛴𝛼i𝐼𝑆𝐶+
𝑤 pvs∗𝛴ßjPVS (6)
本發明所屬技術領域中具有通常知識者應理解其他聚集方法於一些實施例中被使用以針對層的多層界面計算製程變異,且以上敘述係為示例性的。加權因子
ßj於一些實施例中被包含於極端製程變異得分中而以不同的程度加權不同MLI的個別適應力得分。權重𝑤
pvs於一些實施例中被應用於損失函數中的極端製程變異得分,權重𝑤
pvs可被遮罩布局設計師定義以明定此數值影響損失函數的所得數值的程度。
圖31概念性地繪示包含一金屬層的一交會段(以實線繪示)以及一鄰近貫孔層的一貫孔(以虛線繪示)的多層界面的一範例。此圖繪示設計布局3100中的此些部件、第一極端製程變異的第一晶圓模擬3105以及第二極端製程變異的第二晶圓模擬3110。設計布局3100顯示互連線段為於線段的中間具有轉角(jog)的直線線段。貫孔位置為適入此轉角的矩形。
第一晶圓模擬3105顯示生產較大部件形狀的第一極端製程變異的結果;於此情況下,貫孔與互連段之間的重疊面積是大的且不會造成製造問題。然而,第二晶圓模擬3110顯示生產較小部件形狀的第一極端製程變異的結果。於此後情況下,不僅預測部件形狀較小,且因為互連段的轉角,這導致顯著較少的重疊。如此,此多層界面無法理想地抵抗極端製程變異(至少於部件形狀尺寸的低端),且遮罩影像應被調整以進行補償。
於一些實施例中,一些實施例同時最佳化多層的遮罩影像(例如貫孔-金屬或金屬-貫孔-金屬層),而一次非最佳化設計布局的一層的遮罩,以一次針對多層生產多個佳化遮罩影像。明確來說,一些實施針對多層(例如多個相鄰層)基於該些層的遮罩影像模擬晶圓影像並使用該些模擬晶圓影像以更新該些層的遮罩影像。
圖32概念性地繪示一高階遮罩影像共最佳化程序的一範例,此程序使用對應多層的輸入以生產該多層的最佳化遮罩影像(或最佳化組的遮罩影像)。如繪示,此最佳化程序3200的輸入包含待最佳化的該多層(而非單一主層)的目標晶圓影像3205以及各該層的初始遮罩3210。於一些實施例中,進行共最佳化運算之前,各組遮罩影像使用傳統遮罩影像最佳化而以單層的方式個別地被最佳化(即不考慮多層互動)。於其他實施例中,個別層遮罩影像最佳化為相鄰層感知的,如上述。於初始最佳化後,額外迭代於一些實施例中被進行以進行共最佳化。第二輸入為製程資訊3215(例如製程模型、製程變異或條件等)。
參照圖17所述的僅最佳化單層的遮罩,一些實施例的最佳化過程3200可於各迭代修改多層的遮罩。於一些實施例中,遮罩被最佳化的層為相鄰層對(例如貫孔層與金屬層、接觸層與金屬層)、一組三個接續層(例如金屬層與二貫孔層、貫孔層與二金屬層、一側有貫孔層且另一側有接觸層的金屬層等)
由於各層的遮罩於各迭代可改變,最佳化程序3200於一些實施例中於各迭代期間針對各層進行晶圓模擬。模擬晶圓影像的預測製造形狀被與目標晶圓影像比較(其中各層獨立被考慮),且多個層的預測製造形狀之間的互動被考慮。一些實施例針對上述各重疊使用相同的適應力得分以評估模擬晶圓影像的重疊區域的成本,但於至少一些迭代的期間應用最佳化於多個層的遮罩影像。如繪示,迭代式最佳化程序3200的輸出為各層的一組最佳化遮罩3220並可選擇地包含各層一或多個晶圓空間影像3225。
實質上,此最佳化為同時多層遮罩影像的共最佳化。於一些實施例中,於各迭代,多層晶圓空間影像被處理以及聚集以於各層界面生產組合垂懸適應力部件,其接著被應用一權重並被包含於多層損失函數H
m以進行該層界面中的層的最佳化。多層損失函數H
m因此加總個別層損失函數(例如加總|𝑓(𝜓)−𝜙|項的多個情況,其中每層的此項的一個情況被最佳化)並接著加總加權的總可製造性得分:
Hm =𝛴∫ ∫ |(𝜓)−𝜙| + 𝑤
tms∗ 𝛴𝛼i𝐼𝑆𝐶 (7)
因此,所得層遮罩影像實質上以各位置(per-location)(或於一些實施例中以各晶圓形狀-邊緣)的基礎被共最佳化以確保設計布局的各特定形狀位置或邊緣是可製造的(即多個層上的晶圓形狀之間的互動(例如多層界面垂懸區域)於最佳化程序期間完全地被考慮)。
於一些實施例中,迭代式最佳化器3200進行相似於圖17所示的程序1700的程序,但有一些應說明的改變。明確來說,因為沒有任何層於一迭代至另一迭代必然不變,最佳化器於各迭代期間針對正被最佳化的各層模擬晶圓影像。此外,為了判斷如何修改各種影像所使用的損失函數包含各層的模擬晶圓影像與目標晶圓影像的比較的項(如方程式7所示)以及包含橫跨該些層的所有MLI的項。於一些實施例中,對於晶圓影像比較項|𝑓(𝜓)−𝜙|被包含於損失函數中的各遮罩影像(例如針對一特定層),最佳化器相對於該特定層的遮罩影像的各畫素計算該項的梯度。遮罩影像最佳化器亦相對於各MLI計算
𝑤 tms∗𝛴𝛼i𝐼𝑆𝐶項的梯度。
由於一層中的部件的明確位置於一些實施例中有關於其他層中的其他部件的位置,多個遮罩影像的同時修改可為有利的。於一些此種實施例中,遮罩影像被最佳化時會被使用以產生該些的一或多個遮罩,其中各遮罩被用於其對應層的製造。
如前討論,一些實施例進行晶圓模擬以自遮罩畫素影像產生模擬晶圓影像,接著使用模擬晶圓影像以修改遮罩畫素影像(或對應遮罩畫素影像的遮罩影像)。圖33概念性地繪示一些實施例的進行晶圓模擬的一程序3300。程序3300於一些實施例中係被使用輸入遮罩影像進行晶圓模擬以作為遮罩布局的最佳畫的程序的部分的晶圓模擬器(例如遮罩生產或其他EDA工具的部分)進行。於其他實施例中,然而,其他演算程序可進行程序3300。
程序3300開始時接收(於3305)一組遮罩畫素影像。於一些實施例中,該組遮罩畫素影像對應設計布局的一或多層。設計布局於一些實施例中為一IC的最終版本設計布局(即實體設計與布局驗證於此時已被完成)。遮罩畫素影像於一些實施例中係基於為產生用於製造根據設計布局的IC的遮罩布局的嘗試的遮罩影像(例如輪廓遮罩影像)。
一些實施例的晶圓模擬器自點陣化一組遮罩影像已產生該組遮罩畫素影像的點陣化器接收該組一或多個遮罩畫素影像。於其他實施例中,晶圓模擬器從自該組遮罩影像點陣化該組遮罩畫素影像的機器訓練(MT)網路(例如神經網路)接收遮罩畫素影像。於其他實施例中,晶圓模擬器本身進行遮罩影像的點陣化以生產該組遮罩畫素影像。
接著,程序3300進行一組運算3310-3325,其可整體被稱為前項運算子3307。如上述,此前項運算子3307為自遮罩影像計算模擬晶圓影像的模擬程序。首先,於3310,程序3300結合該組遮罩畫素影像以及光源模型、遮罩偏差及3D效果模型。於3315,程序3300模擬曝光以產生一組空間強度影像。於3320,程序3300進行模擬光阻顯影運算,且於3325,程序3300進行模擬蝕刻運算以生產一組晶圓影像。此些晶圓影像提供晶圓使用關聯於該組遮罩畫素影像的遮罩而實際上被實體製造時的外觀的模擬。
最後,程序3300提供(於3330)該組晶圓影像為該組遮罩畫素影像的輸出。自前項運算子3307輸出該組晶圓影像時,晶圓模擬器輸出該組晶圓影像為其輸出。程序3300接著結束。該組晶圓影像可被使用以修改對應該組晶圓影像的遮罩影像,舉例來說,這是藉由計算明定該組晶圓影像與一組目標晶圓影像之間的差異的損失函數(目標晶圓影像的產生是藉由例如對設計布局的互連層使用低通濾波器、高斯卷積及/或角落圓化演算法)於一些實施例中,晶圓模擬器產生該組晶圓影像之後一組晶圓輪廓自該組晶圓影像被產生。於一些此種實施例中,該組晶圓輪廓被使用以修改遮罩影像,舉例來說,此修改是藉由計算表示該組晶圓輪廓以及一組標晶圓輪廓之間的差異的損失函數。
上述程序3300被使用遮罩影像以產生模擬晶圓影像的晶圓模擬器進行。一些實施例使用MT網路(例如神經網路)以生產後續被用以修改一或多個遮罩影像的模擬晶圓影像,而非使用晶圓模擬器。因為各種不同製程條件(包含未對準以及不同的製程極端值)的多個晶圓空間影像(例如模擬晶圓影像)針對正被最佳化的各層以及相鄰層被產生,一些實施例使用MT網路以提升晶圓模擬的速度與效率(並因此提升最佳化程序的速度與效率)。
圖34概念性地繪示一些實施例的一高階遮罩影像最佳化程序的一範例,此程序使用對應多層的輸入並同時利用深度學習(例如MT網路)以生產單一層的最佳化遮罩影像(或一組遮罩影像)。相似於最佳化程序1600,迭代式最佳化程序3400接收單一層(待最佳化的主層)的目標晶圓影像3405、該主層的初始遮罩3410、一或多個相鄰層的遮罩3412(於一些實施例中已被最佳化)以及製程資訊3415(例如製程模型、製程變異或條件等)為輸入。最佳化程序3400的輸出與程序1600的輸出相同:主層的最佳化組的遮罩影像3420以及最佳化遮罩布局的所產生的一或多個晶圓空間影像3425
迭代式最佳化程序3400使用MT網路(例如經訓練的神經網路)產生此些模擬晶圓影像,而非進行專門一組的運算(例如圖33所示)以判斷輸入層目標的晶圓空間影像。此種MT網路(或其他深度學習模型)可快速地根據被接受以做為輸入的遮罩影像推測各層的晶圓影像。於一些實施例中,美國專利申請號16/949,270(現已以美國專利公開號2022/0128899公開)中所述的實現方式與方案被使用以自布局設計判斷晶圓空間影像。
因為MT網路(或多個MT網路以針對不同的製程變異產生不同的晶圓模擬)僅用於最佳化期間的推測(即訓練已於先前完成),此種實施例的最佳化程序可快速地運作。如以上討論,相鄰層的模擬(無論是以MT網路或傳統晶圓模擬進行)僅需被進行一次(即做為前期運算)而非於每最佳化迭代被進行。使用MT網路判斷相鄰層的晶圓模擬一次後,一些實施例使用微影模擬以於各迭代自當前遮罩影像計算主層晶圓模擬。其他實施例針對各模擬晶圓影像(即橫跨最佳化程序的各迭代)使用MT網路。美國專利公開號2022/0128899中所述的實現方式與方案係基於卷積神經網路,尤其是具有基於U-net的架構的卷積神經網路。於一些實施例中,其他的高效能且基於電腦視覺的神經網路亦被使用而不偏離此技術的精神。
一些實施例針對相似於圖32的多層共最佳化程序使用MT網路。於此情況下,給定當前迭代的該各層組的遮罩影像,遮罩晶圓數位孿生(digital twin)(經訓練的MT網路)被使用以快速的推測對應正被共最佳化的各層的模擬晶圓空間影像。
於一些實施例中,進行共最佳化運算之前,各組遮罩影像個別地使用傳統遮罩影像最佳化以單層的方式被最佳化(即不考慮多層互動)。於其他實施例中,個別層遮罩影像最佳化為相鄰層感知的,如上述。初始最佳化之後,額外迭代於一些實施例中被進行以進行共最佳化。於一些此種實施例中,給定各迭代的遮罩影像,遮罩晶圓數位孿生MT網路被使用以針對各層生產晶圓空間影像。於一些實施例中,此些晶圓影像接著被處理以及聚集以產生可製造性損失項或被包含於共最佳化迴圈迭代內的多層損失函數H
m中的項。於一些實施例中,一或多個額外迭代可選擇地使用完整微影模擬運算(例如圖33所示)而被使用,而非遮罩晶圓數位孿生MT網路。
由於此些程序,遮罩影像的多層被最佳化以得到最佳化的可製造性,同時考慮各層上晶圓形狀(例如基於z軸分析、聯合分析或簡化聯合分析的垂懸)之間的所有互動。此外,數位孿生推測運算的速度大幅地改良總產率並確保可追蹤性。
圖35概念性地繪示使用一神經網路3500以自一組遮罩畫素影像3520生產晶圓影像3510的一輸出。此圖繪示使用以字輸入資料(遮罩畫素影像)3520推測晶圓影像3510。當神經網路於現代GPU架構上被執行,推測時間,儘管對於相對大的設計,可被減少至互動時段(interactive time frames)(即數秒內)。於一些實施例中,設計布局的一特定層的各組一或多個遮罩畫素影像3520被提供為神經網路3500的輸入,神經網路3500輸出該層的一或多個晶圓影像3510(例如對於不同組製程條件的多個不同的晶圓影像)。應理解,雖然一些實施例使用神經網路,其他實施例使用其他機器學習程序以制定一旦IC被製造會得到的最終形狀的預測。
其他實施例使用N個神經網路,而非一個神經網路,其中各神經網路針對一層的一或多個遮罩畫素影像生產N個不同預測輸出晶圓影像中的一者。舉例來說,若自一組遮罩畫素影像產生多個模擬晶圓影像(例如對於不同組的製程條件),一單一輸出網路的多個不同的副本可被使用。舉例來說,針對各可能組的製程條件以及未對準,一網路可產生針對最小製程條件組以及第一未對準的模擬晶圓影像,第二網路可產生針對最大製程條件組以及第一未對準的模擬晶圓影像,第三網路可產生針對標稱製程條件組以及第二未對準的模擬晶圓影像等。此些多個網路可平行地被訓練,使得網路具有相同的網路架構但具有不同的訓練權重值。圖36概念性地繪示多個網路3600,給定一組一或多個被接收而做為輸入的遮罩畫素影像3620,各網路3600被訓練以針對一層產生不同的晶圓影像。
雖然圖35及圖36繪示使用一或多個神經網路以自遮罩畫素影像生產晶圓影像,其他實施例使用其他演算程序以產生晶圓影像。其他實施例使用機器訓練網路以生產第一組的晶圓影像而同時使用其他演算程序以生產第二組的晶圓影像。任意合適的機器訓練網路(例如神經網路)以及其他演算程序的組合可被使用以進行橫跨本說明書敘述的運算。
此外,一些實施例使用機器訓練網路(例如神經網路)以點陣化遮罩影像為遮罩畫素影像。相似於神經網路3500或神經網路3600的機器訓練網路可被用於點陣化。神經網路模型的範例被敘述於美國專利申請號16/949,270以及17/992,870中(現已以美國專利公開號2022/0128899以及2023/0168660公開),其以參照的方式併入本案。
圖37繪示一種新穎的進行遮罩影像最佳化的方案3700,其利用晶圓模擬神經網路。於此方案中,於3715,影像點陣化於遮罩布局3710(或遮罩布局的一層)被進行以生產一或多個遮罩畫素影像(例如遮罩布局3710中的各遮罩影像的一遮罩畫素影像),其餘下被稱為2-D影像(例如多通道2-D影像)。點陣化程序為:取幾何/向量圖形格式(形狀)中的一影像並將該影像轉換為點陣影像(一系列的畫素、點或線,其當共同被呈現時產生使用形狀被表示的影像)。於一些實施例中,機器訓練網路進行影像點陣化3715。於其他實施例中,其他演算程序進行點陣化3715。此種多通道2-D影像的一範例為畫素劑量圖(如圖18的畫素劑量圖1810)。
於一些實施例中,影像點陣化程序3715針對完全填滿畫素(例如不覆蓋任何代表將自遮罩布局被生產於遮罩上的洞的形狀的畫素)生產白畫素,針對完全空白畫素(例如完全被代表將自遮罩布局被生產於遮罩上的洞的形狀覆蓋的畫素)生產黑畫素,以及針對部分填滿畫素生產灰畫素。於一些此種實施例中,完全填滿畫素以數值1.0代表,完全空白畫素以數值0.0代表,且部分填滿畫素以[0,1]的範圍中的數值代表,此範圍代表畫素被形狀填充的面積(例如被填充50%的畫素會具有0.5的數值)。點陣化遮罩布局3710的遮罩影像之前,一些實施例分解遮罩影像為數個成分(例如數個透明區域、數個SRAFs等),接著該些成分個別地被點陣化。
多通道2-D影像3720接著做為晶圓模擬神經網路3725(或一組多個神經網路)的主輸入,晶圓模擬神經網路3725於一些實施例中生產一或多個晶圓影像3730,神經網路3725生產晶圓畫素影像,晶圓畫素影像接著於後處理運算3735中被轉換為晶圓輪廓。於其他實施例中,神經網路3725直接生產晶圓輪廓。針對單一層所產生的不同晶圓影像3730對應不同組的製程條件及/或未對準;此外,一些實施例針對設計布局的多個不同層產生晶圓影像3730(基於對應遮罩層的不同組遮罩影像)。機器訓練網路3725於一些實施例中被稱為使用遮罩畫素影像進行晶圓模擬的微影模擬程序的「數位孿生」。
於一些實施例中,以經訓練的神經網路3725產生的晶圓影像3730被分析以產生損失函數3740的數值。為此目的,晶圓影像3730被供應至晶圓影像分析運算3735,其生產損失函數3740為輸出。如繪示,此損失函數3740(例如上述方程式6)包含考慮正被最佳化的遮罩布局3710的各組遮罩影像的項。於此範例中,損失函數3740為個別損失函數的總和,其中各個個別損失函數被包含以最佳化遮罩布局3710的不同層的遮罩影像。當僅最佳化遮罩布局3710的一層時,損失函數3740會使用方程式5。當亦將極端製程條件做為分離的損失函數項而納入考慮時,損失函數3740會包含極端製程變異得分的額外項(如方程式7)。
產生損失函數3740之後,一些實施例於3745進行遮罩布局修改以使用損失函數3740修改遮罩布局3710。為了進行此些修改,一些實施例根據損失函數的項計算一組梯度計算,其指示如何修改遮罩布局3710的一或多個遮罩影像。遮罩布局3710接著可基於此些計算梯度被修改。此修改的結果為一更新遮罩布局3750。於一些實施例中,遮罩布局最佳化的多個迭代被進行。於一些此種實施例中,遮罩布局於3750被更新後,更新遮罩布局再次被點陣化(於3715)以產生新的一組遮罩畫素影像,其被使用以再次更新遮罩布局。
於一些實施例中,其他實施例修改遮罩畫素影像3720,而非修改遮罩布局3710(於3745)。於此種實施例中,遮罩畫素影像迭代地被更新,且一旦最佳化已結束,輪廓提取運算被進行以自最佳化遮罩畫素影像產生最佳化遮罩布局。舉例來說,於一些實施例中,遮罩布局3710被點陣化為畫素劑量圖(各遮罩影像一個畫素劑量圖),該組畫素劑量圖於3745被修改,且一旦最佳化完成,最佳化畫素劑量圖被轉換回輪廓域中以得到最佳化遮罩布局。
為了訓練神經網路3725,一些實施例使用已知的輸入集合(例如已知的遮罩布局)以及已知的輸出集合(例如對應的晶圓影像)。為了生產此些已知輸入/輸出集合,一些實施例使用演算法晶圓模擬方案,例如圖33的微影模擬程序3300。於訓練期間,已知輸入集合的群組被點陣化,透過神經網路3725傳遞,並被後處理以生產輸出集合的群組。所生產的輸出集合的集合與已知輸入集合的各群組的已知輸出集合之間的差異為的誤差值,此誤差值透過神經網路3725反傳播(backpropagated)以訓練其可訓練參數(例如其權重值、偏差值等)。一些實施例於各程序技術進行一次訓練,並接著進行圖37的運算以於IC設計期間進行遮罩布局最佳化一次或多於一次。
圖38概念性地繪示一些實施例的產生訓練資料以訓練一或多個MT網路(例如一或多個神經網路)以基於一IC設計或一IC設計的一部份的一遮罩布局的遮罩畫素影像產生晶圓影像的一程序3800。此程序3800於一些實施例中被進行以產生訓練資料以於訓練一或多個MT網路(例如圖35至圖37所示的網路)的可配置參數時使用,使得此些MT網路可被使用以最佳化針對一IC的設計布局生產的遮罩布局。
程序3800開始時首先選擇(於3805)遮罩畫素影像的一取樣集合的一部份以做為取樣輸入,其中程序需針對取樣輸入產生一或多個預測輸出晶圓影像。於一些實施例中,程序3800使用多個不同的取樣遮罩布局,其中取樣輸入遮罩畫素影像自取樣遮罩布局被擷取。所擷取的輸入遮罩畫素影像集合對應先前定義的實體設計,實體設計可或可不已被用以於基材(例如矽晶圓)上製造IC。於一些實施例中,程序3800自一或多個遮罩布局選擇遮罩影像的取樣集合的一部份,並接著點陣化遮罩影像為遮罩畫素影像。
接著,程序3800結合(3810)所選的遮罩畫素影像的樣本集合以及光源模型、遮罩偏差以及3D效果模型,並模擬(於3815)曝光以產生一組空間強度影像。程序3800接著模擬(於3820)光阻顯影以及蝕刻以生產一組已知輸出晶圓影像。此些已知輸出晶圓影像指示晶圓使用關聯於該組遮罩畫素影像的遮罩而被製造時的外觀。
於3825,程序3800判斷是否已產生足夠數量的輸入遮罩畫素影像以及輸出晶圓影像。若否,程序返回至3805以自一或多個先前定義的遮罩布局選擇遮罩畫素影像的另一輸入集合,並接著重複運算3810-3820生產此輸入遮罩畫素影像集合的晶圓影像的模擬集合。如上述,所選擇的輸入遮罩畫素影像及其對應的所產生的輸出晶圓影像代表用以於一些實施例中訓練MT神經網路的已知輸入以及已知輸出。
藉由自數個經計算的遮罩影像(自數個計算所得)計算數個晶圓模擬圖案以計算待製造於基材的圖案可能非常耗時。因此,一些實施例使用圖38的程序3800已產生數組已知輸入/輸出,並接著使用此些已知輸入/輸出(於3830)以訓練MT網路(例如神經網路),使得此MT網路可後續被使用以自於遮罩最佳化程序期間被檢查的輸入遮罩畫素影像快速地生產預測晶圓影像。
上述的程序3800使用取樣遮罩畫素影像做為MT網路的訓練資料的輸入。於其他實施例中,取樣遮罩影像(即尚未被點陣化為遮罩畫素影像的遮罩影像)被做為訓練資料的輸入。於此種實施例中,遮罩影像會做為MT網路的輸入以生產預測晶圓影像。
圖39概念性地繪示一些實施例的訓練具有數個處理節點的一MT網路的可配置參數的一程序3900,該MT網路於被生產以用於一IC的一設計布局的一遮罩布局的最佳化期間被使用。程序3900於一些實施例中被進行以訓練MT網路,使得網路可於遮罩影像的最佳化期間用以自對應設計布局的一或多層的遮罩影像生產晶圓影像。晶圓影像代表會針對該層使用基於遮罩影像製造的遮罩而製造的部件。一旦被最佳化,遮罩影像被使用以製造用於製造具有設計布局的各層的IC的遮罩。
程序3900開始時接收(於3905)複數組已知輸入遮罩影像以及已知關聯模擬晶圓影像。一些實施例的程序3900自一或多個設計布局的一或多個遮罩布局接收複數組已知輸入遮罩影像以訓練MT網路。舉例來說,該些組已知輸入遮罩影像於一些實施例中包含不同IC層種類(例如二金屬層之間的貫孔層、金屬層以及裝置層之間的接觸層等)的不同的已知輸入遮罩影像。於訓練MT網路時使用不同層種類的遮罩影像確保了MT網路將能夠針對不同種類的層產生晶圓影像。
為了產生已知關聯模擬晶圓影像,一些實施例進行程序3900之前(1)點陣化該些組已知輸入遮罩影像為複數組已知輸入遮罩畫素影像以及(2)進行晶圓模擬運算以自該些組已知輸入遮罩畫素影像產生已知關聯模擬晶圓影像(例如上述程序3800)。
接著程序3900點陣化(於3910)該些組已知輸入遮罩影像為複數組已知輸入遮罩畫素影像。一些實施例使用另一預訓練的MT網路,此網路點陣化影像為畫素影像。於其他實施例中,此程序的進行係藉由使用演算程序。其他實施例不點陣化已知輸入遮罩影像為已知輸入遮罩畫素影像,而是將遮罩影像做為MT網路的輸入。
程序3900接著供應(於3915)已知輸入遮罩畫素影像給MT網路。此些輸入遮罩畫素影像被傳播過MT網路以生產輸出晶圓影像。針對各輸入遮罩畫素影像,輸出晶圓影像(或影像組)被與該輸入遮罩畫素影像的已知模擬晶圓影像比較以計算誤差值。一些實施例基於輸出晶圓影像與已知關聯模擬晶圓影像之間的差異計算該誤差值。計算誤差後,程序3900使用(於3920)針對所有已知輸入遮罩影像計算的誤差值以計算損失(誤差)函數的值。
接著,程序3900使用(於3925)損失函數的值以調整MT網路的處理節點的可配置參數。一旦損失函數值被計算,一些實施例透過MT網路的處理節點反傳播該值以相對於各參數決定損失函數的梯度,接著使用此些梯度以調整處理節點的可配置參數(例如權重值)。
最後,程序3900判斷(於3930)是否需要MT網路處理節點的額外訓練。於一些實施例中,已知輸入遮罩影像的多個迭代(例如多批(batches))透過網路被傳播以迭代地調整可配置參數,直到完成訓練的一組要件被達到。此組要件可明定最小誤差閾值、迭代的數量等。
若程序3900判斷額外訓練是需要的,程序3900返回至3915以供應另一批的已知輸入遮罩畫素影像給MT網路並繼續調整可配置參數。若結束迭代的該組要件未被滿足,程序3900繼續重複步驟3915-3925。一旦程序3900判斷額外訓練不被需要,程序3900結束。
一些實施例藉由一次考慮多層而進行遮罩布局最佳化以更有效率地且更準確地最佳化遮罩布局。於此種實施例中,因為遮罩布局最佳化已考慮相鄰層對於該層的影響,針對遮罩布局及/或設計布局定義的DFM規則不需要如同傳統一般地考慮此些效果。如此,此些最佳化的方法允許更寬容的DFM規則。
上述實施例敘述使用遮罩布局的多層以最佳化該些遮罩布局的一或多者。遮罩布局最佳化(以及更籠統地針對遮罩生產來說)係設計並製造IC的總體製程中的一個步驟。圖40概念性地繪示設計以及製造IC的此種程序的一範例。此圖的程序4000使用上述的遮罩最佳化技術以確保自此程序生產的遮罩(即用於製造IC的晶圓的遮罩)準確以及層之間的重疊對於製程變異有適應力。
程序4000開始時(於4005)定義明定IC設計的編碼並對此編碼進行功能性驗證以及測試。於一些實施例中,此過程使用通用硬體描述語言(hardware description languages(HDL))之一以明定該編碼。HDL編碼於一些實施例中描述IC的所想要的結構、行為以及定時(timing)。為了對IC的該編碼進行功能性驗證及測試,一些實施例於編碼中明定一或多個模組及/或電路元件並檢查所明定的模組及/或電路元件的功能性準確度。
接著,程序4000進行(於4010)合成運算,將HDL描述轉換為通常包含數位電路元件(例如邏輯閘、正反器以及其他較大數位元件(例如加法器、乘法器等))的電路表示。合成運算通常以一合成工具進行。
於4015,程序4000對以合成運算產生的電路表示進行驗證及測試。於一些實施例中,驗證及測試檢查電路表示以判斷此表示是否符合所想要的定時限制以及滿足HDL編碼的任何其他限制。當驗證及測試失敗(例如若電路表示的一部份無法滿足一限制),程序4000返回至步驟4010(以虛線箭頭表示)以再次進行合成以修改電路表示,進而解決此失敗。
當4015的驗證及測試通過,程序4000進行一組實體設計運算4018,包含運算4020-4035,程序4000於運算4020-4035期間能夠重複多次,如以下進一步敘述。於4020,程序4000進行定義電路方塊(例如各種大的電路方塊)的一些或全部的大致位置的平面布置運算(floorplanning operation)。舉例來說 於一些實施例中,平面布置將設計布局分割為一或多個不同用途(例如ALU、記憶體、解碼等)的區塊並基於該些方塊的用途指定電路方塊的一些或全部至該些區塊。
於4025,程序4000進行放置運算(placement operation),放置運算基於平面布置資料並定義各電路方塊的設計布局中的明確位置以及朝向。放置運算於一些實施例中為嘗試基於一或多個最佳化要件(例如壅塞或連接關聯於電路方塊的網(nets)所需的互連(例如金屬導線)的估計長度)找到各電路方塊的最佳放置的自動程序。網於一些實施例中包含一或多個電路方塊的一組二或更多需電性連接(例如透過一組導線、接點及/或貫孔)的接腳(pins)。進行放置運算之後,若程序4000判斷平面布置應被修正(revise),程序4000可能返回至平面布置運算以改良放置運算的結果。
一旦放置運算令人滿足地完成,程序進行(於4030)一繞線運算(routing operation)以定義連接各網(即連接需被互連的各組接腳)所需的繞線。各經定義的繞線包含跨足一或多個互連層(亦稱繞線層)的一或多個互連段(亦稱線段)以及連接不同繞線層上的接腳及/或線段的一或多個貫孔及/或接點。
為了定義繞線,一些實施例將繞線運算分割為總體(global)繞線運算以及細節(detailed)繞線運算。對於各網,總體繞線定義了較大致上定義該網的繞線(例如定義設計布局中繞線跨足的大致區域)的總體繞線。舉例來說,於一些實施例中,總體繞線將IC分割為個別總體繞線區,稱為Gcells。接著,總體繞線(Groute)藉由表列各網的Groute應通過總體繞線區(Gcells)而針對該網被產生。
細節繞線定義各網的實際繞線(例如連接形成該網的該組接腳的繞線)。如以上提及,各經定義的繞線包含跨足一或多個互連層的一或多個互連段以及連接不同互連層上的接腳及/或線段的一或多個貫孔及/或接點。進行其細節繞線運算時,一些實施例的細節繞線器使用總體繞線器的Groute資料(例如藉由使其針對該網的細節繞線搜尋往總體繞線器所定義的Groute跨足的Groute區域偏差)。
細節繞線運算期間或之後,程序4000進行設計規則檢查(design rule check(DRC))運算以確保所定義的繞線不違反設計規則。針對一繞線進行的設計規則檢查的一範例用於確保繞線不較繞線索跨足的各層的可接受最小間隔需求更靠近另一繞線或該層上的設計布局中的另一部件。違反最小間隔限制的繞線可能導致不當的電容值,並於某些情況下導致IC上的電性短路。
程序4000於一些實施例中可多次重複總體以及細節繞線以針對一些網辨識較佳的Groutes以改良此些網或其他網的細節繞線。此外,程序4000於一些實施例中可自此些繞線運算的任一者返回至EDA流程中較早的運算(例如放置運算)以改良此較早運算的結果,進而改良較晚的繞線運算所定義的繞線。
繞線之後,程序4000進行(於4035)壓縮運算(compaction operation)。於一些實施例中,壓縮運算於一或多個方向壓縮設計布局以縮小會基於設計布局製造的IC晶粒的尺寸(例如以縮小IC晶粒的二維面積)。縮小IC的尺寸於一些實施例中改良了IC的表現。緊密的設計布局亦降低使用設計布局製造IC的成本,這是藉由於一給定晶圓尺寸允許更多IC被生產。
壓縮運算之後,程序4000進行布局驗證運算(於4040)(layout verification operation)以確保經壓縮的設計布局(例如此設計中經壓縮的繞線)以確保布局滿足一或多個驗證要件。此驗證運算包含確保經壓縮的設計布局不違反設計規則的DRC運算。針對一繞線進行的DRC的一範例用以確保繞線不較繞線索跨足的各層的可接受最小間隔需求更靠近另一繞線或該層上的設計布局中的另一部件。DRC的其他範例包含進行設計布局中的物件的形狀(例如繞線、接腳、接點、貫孔或其他部件)的最小面積、最小寬度以及最大曲率。
布局驗證於一些實施例中包含其他運算,例如擷取(extraction)。擷取於一些實施例中計算施加於設計布局中的物件(例如線段)的寄生值(例如寄生電容值或寄生電感值)。於一些實施例中,擷取針對設計布局中一或多個導電部件(例如針對設計布局中一繞線的各線段、或針對設計布局中各繞線的整體)計算電容係數,並使用電容係數計算對導電部件的寄生影響(例如電容值、電阻值或電感值)。
於4035的壓縮運算或後續的驗證運算4040後,程序4000於一些實施例中可返回至EDA流程中一較早的運算(例如至放置運算、至總體繞線運算或至細節繞線運算)以改良此較早運算的結果,進而改良較晚壓縮運算所定義的經壓縮設計。舉例來說,當設計未於4040被驗證(例如或設計的問題於驗證期間被偵測),程序4000返回至較早的實體設計運算4020-4035以再次針對設計布局的一部分或整體進行此實體設計運算以及任何後續的實體設計運算。於一些實施例中,壓縮運算之後存在且通過後續驗證運算4040的此布局上的設計布局為實體設計程序的最終結果,且此設計布局被稱為實體設計布局(physical design layout),並做為形成程序4000的製造子程序的後續程序4045-4055的輸入。
於一些實施例中,實體設計子程序包含不顯示於圖40中的其他運算。此些其他運算為了簡潔性而不被顯示。此些運算的範例包含劃分(partitioning)、電力規劃(power planning)以及時脈樹合成(clock stree synthesis(CTS))。於一些實施例中,劃分將設計布局分割為相似尺寸的子集合並確保子區段之間最小數量的連接。電力規劃定義包含用於自電源供應電路輸送電力至IC設計布局所定義的電路的互連的電路輸送網路(power delivery network(PDN))。CTS於一些實施例中定義用於輸送一或多個時脈訊號至IC設計布局所定義的電路的時脈輸送網路。CTS於一些實施例中亦沿著時脈輸送網路上的時脈訊號路徑插入緩衝器及/或反向器以平衡負載並降低或消除任何時脈偏斜或延遲。
製造子程序包含遮罩生產運算(於4045)。一旦實體設計驗證運算(於4040)被進行,遮罩生產運算於一些實施例中被進行,且實體設計布局被驗證以通過一或多個驗證要件。於一些實施例中,遮罩生產包含遮罩布局產生、遮罩模擬以及晶圓模擬。遮罩布局產生使用習知的技術(例如OPC(光學接近修正(optical proximity correction))及/或ILT(反向微影技術(inverse lithography technology))運算)以定義遮罩布局。
遮罩布局產生的期間或之後,程序4000進行MRC(Manufacturing Rule Check)運算以確保遮罩布局中所定義的形狀不違反MRC規則。MRC規則的範例包含遮罩布局中的形狀的最小間隔、最小寬度、最大曲率以及最小面積。
遮罩模擬運算模擬使用所產生的遮罩布局的遮罩生產。遮罩模擬於一些實施例中包含例如遮罩資料準備(mask data preparation(MDP))以及遮罩製程校正(Mask Process Correction(MPC))的運算。MDP於一些實施例中為遮罩寫機(mask writer)準備遮罩布局。此運算於一些實施例中包含將資料「斷裂(fracturing)」為梯形、矩形或三角形。MPC於一些實施例中幾何上修改形狀及/或指定劑量至形狀以使遮罩上的所得形狀更接近所想要的形狀。MDP可將所產生的遮罩布局或MPC的結果做為輸入。MPC可作為斷裂或其他MDP運算的一部份而被進行。其他的校正亦可作為斷裂或其他MDP運算的一部份而被進行。此外,於一些實施例中,遮罩模擬運算使用帶電粒子束模擬而計算數個可能的遮罩影像。
晶圓模擬運算於一些實施例中計算會使用會基於遮罩布局被產生的遮罩而被生產於所製造IC上的可能圖案。於一些實施例中,晶圓模擬運算包含使用所計算的遮罩影像的微影模擬。遮罩產生、遮罩模擬以及晶圓模擬運算的額外敘述被提供於美國專利公告號8,719,739,標題為「使用帶電粒子束微影術之用於形成圖案之方法及系統(Method and System for Forming Patterns Using Charged Particle Beam Lithography)」,其以參照方式併入本案。
晶圓模擬針對一給定遮罩布局被進行後,所生產的晶圓圖案被檢視以判斷遮罩布局是否應被修正及/或判斷一或多個實體設計運算是否應被重複以修正實體設計布局。於一些實施例中,晶圓圖案檢視涉及比較所生產的模擬晶圓圖案與一理想目標圖案(例如以確保預測晶圓影像於目標晶圓影像的最小偏差之內)。於一些實施例中,上述的多層感知遮罩布局最佳化技術亦為晶圓圖案檢視的一部份。
可併同地或可替代地,此檢視涉及對所生產的晶圓模擬器預測會出現在IC晶粒上的晶圓圖案進行DRC檢查。於一些實施例中,程序4000可迭代地重複遮罩生產運算4045的子運算(例如遮罩布局產生、遮罩模擬以及晶圓模擬)以改良總體所生產的遮罩的品質或可返回至較早的實體設計運算4018之一,如前述。
一旦遮罩布局被產生以及驗證,程序4000基於遮罩布局產生針對IC的所有層明定的遮罩。遮罩產生於一些實施例中將遮罩布局的各遮罩影像(於一些實施例中亦稱遮罩層)轉變為一或多個微影遮罩。一旦遮罩被產生,程序4000進行(於4050)晶圓製造,晶圓製造使用所產生的遮罩以於IC晶圓(例如矽晶圓)上製造多個IC晶粒。基材以及各繞線層的遮罩被使用以產生各IC晶粒的基材以及各繞線層上的裝置以及繞線。各IC晶粒通常被測試。於IC晶粒的測試期間,若判斷IC因其設計或遮罩具有缺陷,序4000必須返回至較早的運算以改良其設計布局、其遮罩布局或其遮罩生產運算。最後,程序4000進行(於4055)包裝(packaging),包裝將各IC晶粒放置於一晶片包裝中。包裝於一些實施例中包含將晶圓切割為多個IC晶粒並將各晶粒放置於一基材上,基材接著被封裝(encapsulated)以形成晶片包裝。進行包裝後程序4000結束。
雖然數個實施例於以上參照進行遮罩布局最佳化的方式被敘述以針對用以設計及/或製造IC的IC設計最佳化遮罩布局,但本發明所屬技術領域中具有通常知識者會理解其他實施例被使用以針對遮罩布局進行遮罩布局最佳化以製造矽中介層(例如矽中介層上的繞線圖案)。
其他實施例被使用以於其他類型的基材上設計並製造其他圖案。舉例來說,一些實施例使用上述的遮罩最佳化程序以生產最佳化遮罩布局以設計如平面顯示器(如螢幕、電視、眼鏡等)或曲面顯示器(如用於虛擬實境或擴增實境頭戴裝置的顯示器)的顯示器。此種設計布局定義顯示器基材上的可控制畫素圖案。其他實施例使用上述多層感知遮罩最佳化程序以生產遮罩布局以於其他基材上製造其他元素的其他圖案。
許多上述的特徵以及應用以被明定為被記錄於一電腦可讀儲存媒體(亦稱為電腦可讀媒體)上的一組指令的軟體程序的形式被實現。當此些指令被一或多個處理單元(例如一或多個處理器、處理核心或其他處理單元)執行時,其致使處理單元進行指令中指示的動作。電腦可讀媒體的範例包含但不限於CD-ROM、快閃磁碟、RAM晶片、硬碟、EPROM等。電腦可讀媒體不包含無線地或透過有線連接移動的載波以及電子訊號。
於此說明書中,「軟體」一詞包含駐留在唯讀記憶體中的韌體或儲存於磁性儲存器中的應用程式,其可被讀入記憶體以用於處理器的處理。此外,於一些實施例中,多個軟體發明可被實現為較大程式的子部分而依然為獨特的軟體發明。於一些實施例中,多個軟體發明亦可被實現為分離的程式。最後,共同實現此處敘述的軟體發明的任何組合或分離程式落在本發明的範圍內。於一些實施例中,當軟體程式被安裝以於一或多個電子系統上運作時定義執行並進行此些軟體程式的運作的一或多個特定機器實施。
圖41概念性地繪示一電腦系統4100,本發明的一些實施例以此電腦系統4100實現。電腦系統4100可被使用以實現任意上述電腦以及伺服器。如此,其可被使用以執行任意上述程序。此電腦系統包含各種類型的非暫態機器可讀媒體以及各種其他類型的機器可讀媒體的介面。電腦系統4100包含匯流排4105、處理單元4110、系統記憶體4125、唯讀記憶體4130、永久儲存裝置4135、輸入裝置4140以及輸出裝置4145。
匯流排4105集體地代表所有系統、周邊設備以及晶片組匯流排,此些匯流排通訊地連接電腦系統4100的數個內部裝置。舉例來說,匯流排4105通訊地將處理單元4110連接至唯讀記憶體4130、系統記憶體4125以及永久儲存裝置4135。
自此些各種記憶單元,處理單元4110擷取待執行指令以及待處理資料以執行本發明一些實施例的程序。處理單元於不同實施例中可為單一處理器或多核心處理器。唯讀記憶體4130儲存處理單元4110以及電腦系統的其他模組需要的靜態資料以及指令。永久儲存裝置4135另一方面為讀寫記憶裝置。此裝置為儘管於電腦系統4100關閉時亦儲存指令以及資料的非揮發記憶單元。本發明的一些實施例使用大量儲存裝置(例如磁碟或光碟及其對應的磁碟機或光碟機)做為永久儲存裝置4135。
其他實施例使用可移除儲存裝置(例如快閃磁碟等)做為永久儲存裝置。相似於永久儲存裝置4135,系統記憶體4125為讀寫記憶裝置。然而,不同於儲存裝置4135,系統記憶體為揮發性讀寫記憶體,例如隨機存取記憶體。系統記憶體儲存處理器於運作時間所需的指令以及資料的一些。於一些實施例中,本發明的程序被儲存於系統記憶體4125、永久儲存裝置4135及/或唯讀記憶體4130中。自此些各種記憶單元,處理單元4110擷取待執行指令以及待處理資料以執行本發明一些實施例的程序。
匯流排4105亦連接至輸入以及輸出裝置4140、4145。輸入裝置允許使用者溝通資訊以及選擇對電腦系統的命令。輸入裝置4140包含文數鍵盤(alphanumeric keyboard)以及指向裝置(亦稱為「游標控制裝置」)。輸出裝置4145顯示電腦系統產生的影像。輸出裝置包含印表機以及顯示裝置,例如陰極射線管(cathode ray tubes(CRT))或液晶顯示器(liquid crystal displays(LCD))。一些實施例包含例如觸控螢幕的同時做為輸入及輸出裝置的裝置。
最後,如圖41所示,匯流排4105亦透過網路配接器(未繪示)將電腦系統4100耦接至網路4165。以此方式,電腦可為電腦網路(例如區域網路(「LAN」)、廣域網路(「WAN」)或內部網路(Intranet),或多個網路中的一者,如網際網路)的一部份。電腦系統4100的任意或所有部件可與本發明聯合使用。
一些實施例包含電子部件,例如微處理器、將電腦程式指令儲存於機器可讀或電腦可讀媒體中的儲存器以及記憶體(或稱為電腦可讀儲存媒體、機器可讀媒體或機器可讀儲存媒體)。此種電腦可讀媒體的一些範例包含RAM、ROM、唯讀光碟片(CD-ROM)、可燒錄光碟(CD-R)、可重寫光碟(CD-RW)、唯獨數位通用光碟(例如DVD-ROM、雙層DVD-ROM)、各種可燒錄/可重寫DVD(例如DVD-RAM、DVD-RW、DVD+RW等)、快閃記憶體(例如SD卡、迷你SD卡、微SD卡等)、磁式及/或固態硬碟、唯獨以及可燒錄藍光光碟、超密度光碟以及任何其他光學或磁式媒體。電腦可讀媒體可儲存可被至少一處理單元執行並包含的用於進行各種運算的複數組指令的電腦程式。電腦程式或電腦編碼的範例包含機器碼(例如以編譯器生產)以及檔案(包含以電腦、電子部件或微處理器使用解譯器執行的較高階編碼)。
雖然以上討論主要有關執行軟體的微處理器或多核心處理器,一些實施例以一或多個積體電路(例如特定應用積體電路(ASICs)或現場可程式化邏輯閘陣列(FPGAs))進行。於一些實施例中,此種積體電路執行被儲存於電路本身的指令。
於本說明書中使用的情況下,「電腦」、「伺服器」、「處理器」以及「記憶體」用語皆指電子或其他科技裝置。此些用語排除人或人群。針對本說明書的目的,顯示(display或displaying)用詞意指於電子裝置上顯示。於本說明書中使用的情況下,「電腦可讀媒體(medium或media)」以及「機器可讀媒體」完全限於以可被電腦讀取的形式儲存資訊的有形、實體物體。此些用語排除任何無線訊號、有線下載訊號以及其他周邊或暫態訊號。
雖然本發明已參照數個特定細節被敘述,本發明所屬技術領域中具有通常知識者會理解本發明可被以其他形式實施而不偏離本發明的精神。藉此,本發明所屬技術領域中具有通常知識者會理解本發明不限於前述說明用細節,而係以所附請求項定義。
305:設計布局形狀
310:目標晶圓影像形狀
315:遮罩布局形狀
320:模擬晶圓形狀
410、430:金屬層
412、432:金屬線段
420:貫孔層
422:貫孔洞
424、424A、424B:貫孔墊
1100、1200、1600、1700、2000、2300、2500、2800、3200、3300、3400、3800、3900、4000:程序
1105、1605、3205、3405:目標晶圓影像
1110、1610、3210、3410:初始遮罩
1115、1615、3215、3415:製程資訊
1120、1620、3220、3420:遮罩
1125、1625、3225、3425:晶圓空間影像
1205、1410、1500:遮罩影像
1210、1212、1215、1220、1225、1230、1235、1240、1245、1250、1705、1710、1715、1720、1730、1735、1740、1745、1750、1755、2005、2010、2015、2020、2025、2305、2310、2315、2320、2505、2510、2515、2520、2525、2805、2810、2815、2820、3305、3307、3310、3315、3320、3325、3330、3715、3745、3805、3810、3815、3820、3825、3830、3905、3910、3915、3920、3925、3930、4005、4010、4015、4020、4025、4030、4035、4040、4045、4050、4055:步驟
1300、3100:設計布局
1301-1306:互連段(設計形狀)
1411-1419、1902、1903、1905、1910、1930、2105、2110、2115、2205、2210、2605、2610、2705、2710、2905、2910、2915、3005、3010、3015:形狀
1420-1427、1520-1526: SRAF
1510-1512:IC部件
1612、3412:層遮罩
1805:彎曲邊緣
1810:畫素劑量圖
1900:最佳化器
1925:晶圓模擬器
2100:多層界面
2405、2410、2415、2420:交會
2900、3000:允差域
3105、3110:晶圓模擬
3500、3600、3725:神經網路
3520、3620:遮罩畫素影像
3510、3730:晶圓影像
3700:方案
3710:遮罩布局
3720:多通道2-D影像
3735:晶圓影像分析運算
3740:損失函數
4100:電腦系統
4105:匯流排
4110:處理單元
4125:系統記憶體
4130:唯讀記憶體
4135:永久儲存裝置
4140:輸入裝置
4145:輸出裝置
4165:網路
本發明的新穎特徵於所附申請專利範圍中被敘述。然而,為了說明的目的,本發明的數個實施例於以下圖式中被敘述。
[圖1]繪示於一最佳化的開始的遮罩影像、其模擬晶圓輪廓及其目標、成本函數以及成本梯度的一範例。
[圖2]繪示於一最佳化的結束的遮罩影像、其模擬晶圓輪廓及其目標、成本函數以及成本梯度。
[圖3]概念性地繪示本申請案中敘述的不同種類的形狀。
[圖4]概念性地繪示包含三個相鄰層的IC的一範例部分。
[圖5]繪示具有貫孔洞垂懸DRC違規的設計的一範例。
[圖6]繪示一貫孔洞垂懸設計的一範例,顯示標稱、內以及外輪廓。
[圖7]繪示一貫孔洞垂懸設計的一範例,僅顯示內輪廓。
[圖8]繪示內貫孔洞輪廓與內金屬輪廓之間的交會或重疊的一範例。
[圖9]繪示一範例雙重未對準情況的內貫孔洞輪廓及內金屬輪廓的一範例。
[圖10]繪示另一範例未對準情況的內貫孔洞輪廓及內金屬輪廓的一範例。
[圖11]概念性地繪示一高階遮罩影像最佳化程序的一範例,此程序具有對應一單層的輸入以生產該單層的最佳化遮罩影像。
[圖12]概念性地繪示一迭代式遮罩影像最佳化程序的一範例。
[圖13]繪示一IC的一金屬層的一範例設計布局。
[圖14A]至[圖14B]分別繪示遮罩影像最佳化的至少一迭代之前及之後的一金屬層的一遮罩影像。
[圖15A]至[圖15B]分別繪示最佳化的至少一迭代之前及之後的一貫孔層的一範例遮罩影像。
[圖16]概念性地繪示一高階遮罩影像最佳化程序的一範例,此程序使用對應多層的輸入以生產一單層的最佳化遮罩影像。
[圖17]概念性地繪示一些實施例的進行晶圓模擬以最佳化一IC設計布局的一單層的一遮罩布局的一程序。
[圖18]繪示透過點陣化被轉換至畫素劑量圖的一彎曲邊緣的一範例。
[圖19]概念性地繪示一最佳化器修改一圓形金屬板形狀的輪廓。
[圖20]概念性地繪示一些實施例的比較一層的模擬影像與一層的目標影像並同時考慮重疊的一程序。
[圖21]概念性地繪示相鄰層的形狀之間的一多層界面,其具有沿著模擬晶圓影像中的主層形狀的輪廓被辨識的一組評估點。
[圖22]概念性地繪示評估點的選擇的另一範例,其針對與一線段形狀形成一多層界面的一貫孔形狀。
[圖23]概念性地繪示一些實施例的基於MLI的部件的交會而指定成本給模擬晶圓影像中的MLI的一程序。
[圖24]繪示多層上的部件之間的多個不同的交會對於未對準的適應力以及易受影響性的一範例。
[圖25]概念性地繪示一些實施例的使用多個形狀的每一者的多個評估點以比較主層的模擬影像以及其他的影像的一程序。
[圖26]概念性地繪示一貫孔形狀以及一線段形狀,其中貫孔稍微接近線段的端部,且貫孔形狀有評估點。
[圖27]概念性地繪示部分位於另一層的線段形狀之外的一模擬貫孔形狀。
[圖28]概念性地繪示一些實施例的使用一層的模擬晶圓中的形狀的允差域以計算包含該層中的形狀的MLIs的成本的一程序。
[圖29]概念性地繪示與一貫孔形狀重疊的一橢圓形狀的允差域的一範例。
[圖30]概念性地繪示連結不同金屬層中的二導線的一貫孔形狀的允差域的一範例。
[圖31]概念性地繪示包含一金屬層的一交會段以及一鄰近貫孔層的一貫孔的多層界面的一範例。
[圖32]概念性地繪示一高階遮罩影像共最佳化程序的一範例,此程序使用對應多層的輸入以生產該多層的最佳化遮罩影像。
[圖33]概念性地繪示一些實施例的進行晶圓模擬的一程序。
[圖34]概念性地繪示一些實施例的一高階遮罩影像最佳化程序的一範例,此程序使用對應多層的輸入並同時利用深度學習以生產一單層的最佳化遮罩影像。
[圖35]概念性地繪示使用一神經網路以自一組遮罩畫素影像生產晶圓影像的一輸出。
[圖36]概念性地繪示多個網路,各網路被訓練以對應不同的被接收而做為輸入的遮罩畫素影像而產生不同的晶圓影像。
[圖37]繪示一種新穎的進行遮罩影像最佳化的方案,其利用晶圓模擬神經網路。
[圖38]概念性地繪示一些實施例的產生訓練資料以訓練一或多個MT網路以基於一IC設計或一IC設計的一部份的一遮罩布局的遮罩畫素影像產生晶圓影像的一程序。
[圖39]概念性地繪示一些實施例的訓練具有數個處理節點的一MT網路的可配置參數的一程序,該MT網路具有於一遮罩布局的最佳化期間被使用的數個處理節點,該遮罩布局被生產以用於一IC的一設計布局。
[圖40]概念性地繪示一些實施例的總體EDA流程的一程序。
[圖41]概念性地繪示一電腦系統,本發明的一些實施例以此電腦系統實現。
1100:程序
1105:目標晶圓影像
1110:初始遮罩
1115:製程資訊
1120:遮罩
1125:晶圓空間影像
Claims (20)
- 一種用於最佳化一遮罩布局的方法,該遮罩布局用於生產複數遮罩,該些遮罩用於製造一積體電路(IC),該IC包含多層的部件,該方法包含: 接收一遮罩布局,該遮罩布局包含一組遮罩影像,該組遮罩影像對應該IC的一第一層的部件,該第一層的部件至少鄰近一第二層的部件; 產生一第一晶圓影像,該第一晶圓影像包含被預測為待製造以用於該第一層的複數IC部件的複數代表圖像,此預測係基於所接收的對應該第一層的該組遮罩影像;以及 基於該第一晶圓影像中的至少一被預測的IC部件與該第二層的一第二晶圓影像中的至少一被預測的IC部件之間的一位置關係,修改該第一層的該組遮罩影像中的至少一遮罩影像。
- 如請求項1所述的方法,其中當該組遮罩影像被最佳化時,該組遮罩影像被使用以製造一組遮罩,該組遮罩用於製造該IC的該第一層。
- 如請求項1所述的方法,更包含,迭代地: 產生一經更新的晶圓影像,該經更新的晶圓影像包含被預測為待製造以用於該第一層的該些IC部件的複數代表圖像,此預測係基於對應該第一層的經修改的該組遮罩影像;以及 基於該經更新的晶圓影像中的至少一被預測的IC部件與該第二晶圓影像中的至少一被預測的IC部件之間的一位置關係,修改該組遮罩影像中的至少一遮罩影像。
- 如請求項3所述的方法,更包含基於對應該第二層的一組遮罩影像產生該第二層的該第二晶圓影像,其中於各迭代中該第二晶圓影像被產生一次並被使用以修改該至少一遮罩影像。
- 如請求項1所述的方法,其中修改該至少一遮罩影像的步驟包含: 辨識一目標函數,該目標函數考慮(i)該第一晶圓影像與該第一層的一目標晶圓影像之間的一差值以及(ii)該第一晶圓影像中的複數被預測的IC部件與該第二晶圓影像中的複數被預測的IC部件之間的互動;以及 基於該目標函數的一計算值修改該至少一遮罩影像。
- 如請求項1所述的方法,其中: 該第一層係一金屬層,且該第二層係一貫孔層;以及 該第一晶圓影像中的該被預測的IC部件係一互連線段的一代表圖像,且該第二晶圓影像中的該被預測的IC部件係連接於該互連線段的一貫孔的一代表圖像。
- 如請求項1所述的方法,其中: 該第一層係一貫孔層,且該第二層係一金屬層;以及 該第一晶圓影像中的該被預測的IC部件係一貫孔的一代表圖像,且該第二晶圓影像中的該被預測的IC部件係連接於該貫孔的一互連線段的一代表圖像。
- 如請求項1所述的方法,其中產生該第一晶圓影像的步驟包含模擬一組微影製程,該組微影製程用以使用基於該組遮罩影像的一組遮罩製造該IC的該第一層。
- 如請求項1所述的方法,其中產生該第一晶圓影像的步驟包含提供該組遮罩影像以做為輸出該第一晶圓影像的一機械可讀網路的輸入。
- 如請求項1所述的方法,其中產生該第一晶圓影像的步驟包含: 點陣化該組遮罩影像為一組遮罩畫素影像;以及 自該組遮罩畫素影像產生該第一晶圓影像為一畫素影像。
- 如請求項1所述的方法,其中修改該至少一遮罩影像的步驟包含修改用以生產該IC部件的該些遮罩影像之一中的一遮罩形狀以修改被生產的該IC部件的一形狀。
- 一種機器可讀媒體,儲存一程式,該程式被至少一處理單元執行時最佳化一遮罩布局,該遮罩布局用於生產複數遮罩,該些遮罩用於製造一積體電路(IC),該IC包含多層的部件,該程式包含複數組指令以: 接收一遮罩布局,該遮罩布局包含一組遮罩影像,該組遮罩影像對應該IC的一第一層的部件,該第一層的部件至少鄰近一第二層的部件; 產生一第一晶圓影像,該第一晶圓影像包含被預測為待製造以該第一層的複數IC部件的複數代表圖像,此預測係基於所接收的對應該第一層的該組遮罩影像;以及 基於該第一晶圓影像中的至少一被預測的IC部件與該第二層的一第二晶圓影像中的至少一被預測的IC部件之間的一位置關係,修改該第一層的該組遮罩影像中的至少一遮罩影像。
- 如請求項12所述的機器可讀媒體,其中當該組遮罩影像被最佳化時,該組遮罩影像被使用以製造一組遮罩,該組遮罩用於製造該IC的該第一層。
- 如請求項12所述的機器可讀媒體,其中該程式更包含複數組指令以: 迭代地: 產生一經更新的晶圓影像,該經更新的晶圓影像包含被預測為待製造以用於該第一層的該些IC部件的複數代表圖像,此預測係基於對應該第一層的經修改的該組遮罩影像;以及 基於該經更新的晶圓影像中的至少一被預測的IC部件與該第二晶圓影像中的至少一被預測的IC部件之間的一位置關係,修改該組遮罩影像中的至少一遮罩影像。
- 如請求項14所述的機器可讀媒體,其中該程式更包含一組指令以基於對應該第二層的一組遮罩影像產生該第二層的該第二晶圓影像,其中於各迭代中該第二晶圓影像被產生一次並被使用以修改該至少一遮罩影像。
- 如請求項12所述的機器可讀媒體,其中修改該至少一遮罩影像的該組指令包含複數組指令以: 辨識一目標函數,該目標函數考慮(i)該第一晶圓影像與該第一層的一目標晶圓影像之間的一差值以及(ii)該第一晶圓影像中的複數被預測的IC部件與該第二晶圓影像中的複數被預測的IC部件之間的互動;以及 基於該目標函數的一計算值修改該至少一遮罩影像。
- 如請求項12所述的機器可讀媒體,其中產生該第一晶圓影像的該組指令包含一組指令以模擬一組微影製程,該組微影製程用以使用基於該組遮罩影像的一組遮罩製造該IC的該第一層。
- 如請求項12所述的機器可讀媒體,其中產生該第一晶圓影像的該組指令包含一組指令以包含提供該組遮罩影像以做為輸出該第一晶圓影像的一機械可讀網路的輸入。
- 如請求項12所述的機器可讀媒體,其中產生該第一晶圓影像的該組指令包含複數組指令以: 點陣化該組遮罩影像為一組遮罩畫素影像;以及 自該組遮罩畫素影像產生該第一晶圓影像為一畫素影像。
- 如請求項12所述的機器可讀媒體,其中修改該至少一遮罩影像的該組指令包含一組指令以修改用以生產該IC部件的該些遮罩影像之一中的一遮罩形狀以修改被生產的該IC部件的一形狀。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US202363534137P | 2023-08-23 | 2023-08-23 | |
| US63/534,137 | 2023-08-23 | ||
| US202363608141P | 2023-12-08 | 2023-12-08 | |
| US63/608,141 | 2023-12-08 | ||
| US202463679793P | 2024-08-06 | 2024-08-06 | |
| US63/679,793 | 2024-08-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW202524566A true TW202524566A (zh) | 2025-06-16 |
Family
ID=94689466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW113131894A TW202524566A (zh) | 2023-08-23 | 2024-08-23 | 基於多層晶圓影像分析的遮罩影像最佳化 |
Country Status (3)
| Country | Link |
|---|---|
| US (7) | US20250068056A1 (zh) |
| TW (1) | TW202524566A (zh) |
| WO (1) | WO2025043234A2 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20250068056A1 (en) * | 2023-08-23 | 2025-02-27 | D2S, Inc. | Mask optimization for layer accounting for overlap with other layers |
Family Cites Families (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5801954A (en) * | 1996-04-24 | 1998-09-01 | Micron Technology, Inc. | Process for designing and checking a mask layout |
| DE10119145C1 (de) * | 2001-04-19 | 2002-11-21 | Infineon Technologies Ag | Verfahren zum Feststellen und Beheben von Phasenkonflikten auf alternierenden Phasenmasken und Maskendesign zur Verwendung bei einem solchen Verfahren |
| US7376260B2 (en) * | 2002-05-22 | 2008-05-20 | Lsi Logic Corporation | Method for post-OPC multi layer overlay quality inspection |
| US7149340B2 (en) * | 2002-09-20 | 2006-12-12 | Lsi Logic Corporation | Mask defect analysis for both horizontal and vertical processing effects |
| US6996797B1 (en) * | 2004-11-18 | 2006-02-07 | International Business Machines Corporation | Method for verification of resolution enhancement techniques and optical proximity correction in lithography |
| US20110004856A1 (en) * | 2005-02-28 | 2011-01-06 | Yuri Granik | Inverse Mask Design and Correction for Electronic Design |
| US7488933B2 (en) * | 2005-08-05 | 2009-02-10 | Brion Technologies, Inc. | Method for lithography model calibration |
| US7381646B2 (en) * | 2005-08-15 | 2008-06-03 | Chartered Semiconductor Manufacturing, Ltd. | Method for using a Cu BEOL process to fabricate an integrated circuit (IC) originally having an al design |
| WO2007033362A2 (en) * | 2005-09-13 | 2007-03-22 | Luminescent Technologies, Inc. | Systems, masks, and methods for photolithography |
| US8041103B2 (en) * | 2005-11-18 | 2011-10-18 | Kla-Tencor Technologies Corp. | Methods and systems for determining a position of inspection data in design data space |
| US7478360B2 (en) * | 2005-12-06 | 2009-01-13 | Synopsys, Inc. | Approximating wafer intensity change to provide fast mask defect scoring |
| US7503028B2 (en) * | 2006-01-10 | 2009-03-10 | International Business Machines Corporation | Multilayer OPC for design aware manufacturing |
| US7493590B1 (en) * | 2006-07-11 | 2009-02-17 | Kla-Tencor Technologies Corporation | Process window optical proximity correction |
| US7562337B2 (en) * | 2006-12-11 | 2009-07-14 | International Business Machines Corporation | OPC verification using auto-windowed regions |
| JP4922094B2 (ja) * | 2007-07-26 | 2012-04-25 | 株式会社東芝 | パターンデータ作成方法 |
| US7703069B1 (en) * | 2007-08-14 | 2010-04-20 | Brion Technologies, Inc. | Three-dimensional mask model for photolithography simulation |
| US8135182B2 (en) * | 2008-04-22 | 2012-03-13 | Eastman Kodak Company | Method for creating photo cutouts and collages |
| US8572517B2 (en) * | 2008-06-10 | 2013-10-29 | Cadence Design Systems, Inc. | System and method for modifying a data set of a photomask |
| US7901850B2 (en) * | 2008-09-01 | 2011-03-08 | D2S, Inc. | Method and system for design of a reticle to be manufactured using variable shaped beam lithography |
| US8196068B2 (en) * | 2009-04-30 | 2012-06-05 | Synopsys, Inc. | Modeling critical-dimension (CD) scanning-electron-microscopy (CD-SEM) CD extraction |
| US8271910B2 (en) * | 2010-03-29 | 2012-09-18 | International Business Machines Corporation | EMF correction model calibration using asymmetry factor data obtained from aerial images or a patterned layer |
| US8510683B2 (en) * | 2011-12-07 | 2013-08-13 | Synopsys, Inc. | Spatial map of mask-pattern defects |
| US8940555B2 (en) * | 2012-09-06 | 2015-01-27 | Globalfoundries Inc. | Method and system for determining overlap process windows in semiconductors by inspection techniques |
| WO2014133867A1 (en) * | 2013-02-27 | 2014-09-04 | The Regents Of The University Of California | Ic layout adjustment method and tool for improving dielectric reliability at interconnects |
| TWI621957B (zh) * | 2013-03-14 | 2018-04-21 | 新納普系統股份有限公司 | 使用點擊最佳化的次解析度輔助特徵實現方式 |
| CN104714362A (zh) * | 2013-12-17 | 2015-06-17 | 中芯国际集成电路制造(北京)有限公司 | 一种光学临近修正的方法 |
| CN106575630B (zh) * | 2014-07-13 | 2021-05-25 | 科磊股份有限公司 | 使用叠加及成品率关键图案的度量 |
| US9378323B1 (en) * | 2014-12-08 | 2016-06-28 | GlobalFoundries, Inc. | Methods for retargeting vias and for fabricating semiconductor devices with retargeted vias |
| WO2016162157A1 (en) * | 2015-04-07 | 2016-10-13 | Asml Netherlands B.V. | Patterning devices for use within a lithographic apparatus, methods of making and using such patterning devices |
| WO2016192964A1 (en) * | 2015-05-29 | 2016-12-08 | Asml Netherlands B.V. | Simulation of lithography using multiple-sampling of angular distribution of source radiation |
| US9817927B2 (en) * | 2015-08-31 | 2017-11-14 | Globalfoundries Inc. | Hard mask etch and dielectric etch aware overlap for via and metal layers |
| US10262099B2 (en) * | 2017-02-28 | 2019-04-16 | Globalfoundries Inc. | Methodology for model-based self-aligned via awareness in optical proximity correction |
| US10534257B2 (en) * | 2017-05-01 | 2020-01-14 | Lam Research Corporation | Layout pattern proximity correction through edge placement error prediction |
| KR102473979B1 (ko) * | 2017-09-27 | 2022-12-06 | 에이에스엠엘 네델란즈 비.브이. | 디바이스 제조 공정의 제어 파라미터들을 결정하는 방법 |
| US10495967B2 (en) * | 2017-09-28 | 2019-12-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of mask simulation model for OPC and mask making |
| US11301610B2 (en) * | 2017-12-22 | 2022-04-12 | D2S, Inc. | Methods for modeling of a design in reticle enhancement technology |
| KR102459381B1 (ko) * | 2018-02-23 | 2022-10-26 | 에이에스엠엘 네델란즈 비.브이. | 컴퓨테이션 리소그래피를 위한 머신 러닝 모델을 트레이닝시키기 위한 방법 |
| WO2019190566A1 (en) * | 2018-03-30 | 2019-10-03 | Intel Corporation | Multilayer optical proximity correction (opc) model for opc correction |
| US10866508B2 (en) * | 2018-05-18 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company Ltd. | Method for manufacturing photomask and semiconductor manufacturing method thereof |
| US11080458B2 (en) * | 2018-09-28 | 2021-08-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Lithography simulation method |
| US11644746B1 (en) * | 2020-01-29 | 2023-05-09 | Synopsys, Inc. | Inverse etch model for mask synthesis |
| US12372864B2 (en) * | 2020-10-22 | 2025-07-29 | D2S, Inc. | Methods and systems to determine shapes for semiconductor or flat panel display fabrication |
| JP7557134B2 (ja) * | 2020-10-29 | 2024-09-27 | 富士通株式会社 | 機械学習プログラム、機械学習方法および情報処理装置 |
| US20230168590A1 (en) * | 2021-12-01 | 2023-06-01 | Samsung Electronics Co., Ltd. | Methods for optical proximity correction and methods of manufacturing semiconductor devices having the same |
| EP4221180B1 (en) * | 2022-01-27 | 2025-07-16 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | A method for determining a tonal vector for generating a control signal for a printing device, a computer program product and a printing system |
| CN119487444A (zh) * | 2022-07-28 | 2025-02-18 | Asml荷兰有限公司 | 训练机器学习模型以生成mrc和工艺感知掩模版 |
| US20240220702A1 (en) * | 2022-12-28 | 2024-07-04 | Intel Corporation | Via adjustment in integrated circuits based on machine learning |
| US20240334611A1 (en) * | 2023-03-29 | 2024-10-03 | Intel Corporation | Enhanced rule-based shifting of integrated circuit vias layouts to match metals during optical proximity corrections |
| US20250005255A1 (en) * | 2023-06-28 | 2025-01-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit design system, method and computer program product |
| US20250068056A1 (en) * | 2023-08-23 | 2025-02-27 | D2S, Inc. | Mask optimization for layer accounting for overlap with other layers |
-
2024
- 2024-08-23 US US18/814,428 patent/US20250068056A1/en active Pending
- 2024-08-23 US US18/814,436 patent/US20250068058A1/en active Pending
- 2024-08-23 TW TW113131894A patent/TW202524566A/zh unknown
- 2024-08-23 WO PCT/US2024/043770 patent/WO2025043234A2/en active Pending
- 2024-08-23 US US18/814,439 patent/US20250068057A1/en active Pending
- 2024-08-23 US US18/814,430 patent/US20250102899A1/en active Pending
- 2024-08-23 US US18/814,432 patent/US20250068053A1/en active Pending
- 2024-08-23 US US18/814,426 patent/US20250068051A1/en active Pending
- 2024-08-23 US US18/814,429 patent/US20250068052A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20250068053A1 (en) | 2025-02-27 |
| US20250068058A1 (en) | 2025-02-27 |
| WO2025043234A2 (en) | 2025-02-27 |
| WO2025043234A3 (en) | 2025-05-22 |
| US20250102899A1 (en) | 2025-03-27 |
| US20250068052A1 (en) | 2025-02-27 |
| WO2025043234A9 (en) | 2025-04-17 |
| US20250068051A1 (en) | 2025-02-27 |
| US20250068056A1 (en) | 2025-02-27 |
| US20250068057A1 (en) | 2025-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108490735B (zh) | 全芯片掩模图案生成的方法、装置及计算机可读介质 | |
| US20230351089A1 (en) | Using a machine trained network during routing to account for opc cost | |
| WO2005109256A2 (en) | Methos and apparatus for designing integrated circuit layouts | |
| CN114444434A (zh) | 预测难以修复的设计规则检查违规的方法与系统 | |
| US12321682B2 (en) | Post-routing congestion optimization | |
| US20230359804A1 (en) | Training machine-trained network to perform drc check | |
| US20230267265A1 (en) | Using machine-trained network to perform drc check | |
| US7082588B2 (en) | Method and apparatus for designing integrated circuit layouts | |
| US20250068056A1 (en) | Mask optimization for layer accounting for overlap with other layers | |
| US7254798B2 (en) | Method and apparatus for designing integrated circuit layouts | |
| US12481213B2 (en) | Mask corner rounding effects in three-dimensional mask simulations using feature images | |
| US20250068809A1 (en) | Generation of 3-d shapes for eda operations | |
| US20250356098A1 (en) | Tiling of layout for parasitics extraction | |
| US20250190673A1 (en) | Correcting rule violations in a layout | |
| WO2023141080A1 (en) | Using machine-trained network to perform drc check |