[go: up one dir, main page]

TW202505048A - 基板處理方法、基板處理裝置及硬遮罩 - Google Patents

基板處理方法、基板處理裝置及硬遮罩 Download PDF

Info

Publication number
TW202505048A
TW202505048A TW113123112A TW113123112A TW202505048A TW 202505048 A TW202505048 A TW 202505048A TW 113123112 A TW113123112 A TW 113123112A TW 113123112 A TW113123112 A TW 113123112A TW 202505048 A TW202505048 A TW 202505048A
Authority
TW
Taiwan
Prior art keywords
hard mask
silicon
concentration
target
nitrogen
Prior art date
Application number
TW113123112A
Other languages
English (en)
Inventor
清野拓哉
北田亨
石橋翔太
熊倉翔
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202505048A publication Critical patent/TW202505048A/zh

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • H10P50/242

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明提供一種可獲得穩定之蝕刻形狀之基板處理方法、基板處理裝置及硬遮罩。 本發明係一種基板處理方法,其包括以下步驟:準備具有含矽膜之基板;以及藉由濺鍍,於上述含矽膜上形成包含鎢、矽及氮之非晶形膜即硬遮罩。

Description

基板處理方法、基板處理裝置及硬遮罩
本發明係關於一種基板處理方法、基板處理裝置及硬遮罩。
於半導體裝置等電子裝置之製造中,有時對含矽膜進行電漿蝕刻以於含矽膜上形成孔或槽等開口。為了形成此種開口,於含矽膜上設置遮罩。作為遮罩,已知有抗蝕遮罩。
近年來,電子裝置內之元件具有三維構造。隨之,於含矽膜上形成相當深之開口。然而,於含矽膜之電漿蝕刻過程中會大量消耗抗蝕遮罩。因此,業界使用硬遮罩。作為硬遮罩,使用如專利文獻1~4中所記載般包含矽化鎢(WSi)或氮化鈦(TiN)之硬遮罩。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2007-294836號公報 [專利文獻2]日本專利特開2003-243526號公報 [專利文獻3]日本專利特開2005-150403號公報 [專利文獻4]美國專利申請公開第2019/0019675號說明書
[發明所欲解決之問題]
於一態樣中,本發明提供一種可獲得穩定之蝕刻形狀之基板處理方法、基板處理裝置及硬遮罩。 [解決問題之技術手段]
為了解決上述課題,根據一態樣,提供一種基板處理方法,其包括以下步驟:準備具有含矽膜之基板;以及藉由濺鍍,於上述含矽膜上形成包含鎢、矽及氮之非晶形膜即硬遮罩。 [發明之效果]
根據一態樣,可提供一種可獲得穩定之蝕刻形狀之基板處理方法、基板處理裝置及硬遮罩。
以下,參照圖式對本發明之實施方式進行說明。於各圖式中,有時對相同構成部分標註相同符號,並省略重複之說明。
<基板處理方法> 於一實施方式之基板處理方法中,使用圖1及圖2進行說明。圖1係對一實施方式之基板處理方法進行說明之流程圖。圖2係各步驟中之晶圓之剖面模式圖之一例。
於步驟S101中,實施晶圓200之準備。圖2(a)係步驟S101中所準備之晶圓200之剖面模式圖之一例。
所準備之晶圓200具有基部101。基部101例如為Si基板。於基部101之上形成有基底膜102。基底膜102係藉由使用後述硬遮罩103實施電漿蝕刻處理(參照後述步驟S105)來形成開口之圖案的蝕刻對象膜(被蝕刻膜)。基底膜102例如為含矽膜。又,作為基底膜102之含矽膜可為具有單晶矽膜、多晶矽膜、氧化矽膜、氮化矽膜中之任一膜之單層膜。又,作為基底膜102之含矽膜亦可為具有單晶矽膜、多晶矽膜、氧化矽膜、氮化矽膜中之任兩種以上膜之多層膜。
於步驟S102中,對晶圓200實施硬遮罩103之成膜。圖2(b)係步驟S102之處理後之晶圓201之剖面模式圖之一例。
硬遮罩103係包含鎢(W)、矽(Si)及氮(N)之非晶形膜(WSiN膜)。又,亦可使硬遮罩103含有硼(B)。
硬遮罩103中之各元素之濃度之比例如為鎢60[at.%]、矽25[at.%]、氮15[at.%]。再者,[at.%]為原子濃度。再者,硬遮罩103中之各元素之濃度之比並不限於此。
較佳為如下: 鎢:50[at.%]~60[at.%]之範圍, 矽:20[at.%]~30[at.%]之範圍, 氮:15[at.%]~25[at.%]之範圍, 硼:0[at.%]~15[at.%]之範圍, 其中,鎢、矽、氮及硼之合計為100at%。
再者,於後文中使用圖3對成膜硬遮罩103之基板處理裝置1之一例進行敍述。
於步驟S103中,實施硬遮罩103之圖案化。圖2(c)係步驟S103之處理後之晶圓202之剖面模式圖之一例。
此處,於硬遮罩103之上成膜氧化矽膜104。氧化矽膜104可藉由化學氣相沉積法或原子層沉積法成膜。於氧化矽膜104之上成膜非晶形碳膜105。非晶形碳膜105可利用旋塗式碳(SOC,Spin-On-Carbon)成膜。氧化矽膜104及非晶形碳膜105係於蝕刻硬遮罩103(參照後述步驟S104)時用作遮罩之膜。
又,於氧化矽膜104之上形成具有開口111之圖案之抗蝕膜106。即,於氧化矽膜104之上成膜抗蝕膜106,並藉由曝光處理、顯影處理而形成具有開口111之圖案之抗蝕膜106。
再者,作為蝕刻硬遮罩103時之遮罩,雖對使用氧化矽膜104、非晶形碳膜105及抗蝕膜106者進行了說明,但並不限於此。
於步驟S104中,實施硬遮罩103之蝕刻。圖2(d)係步驟S104之處理後之晶圓203之剖面模式圖之一例。
此處,將具有開口111之圖案之抗蝕膜106作為遮罩,蝕刻氧化矽膜104及非晶形碳膜105,於氧化矽膜104及非晶形碳膜105上形成開口之圖案。氧化矽膜104及非晶形碳膜105之蝕刻可使用各向異性蝕刻,該各向異性蝕刻中使用包含鹵素原子之氣體之電漿。
並且,將具有開口之圖案之氧化矽膜104及非晶形碳膜105作為遮罩,蝕刻硬遮罩103,於硬遮罩103上形成開口112之圖案。此處,於蝕刻硬遮罩103時,交替地重複進行蝕刻硬遮罩103之步驟、及使硬遮罩103之凹部(開口112)之側壁氧化之步驟。蝕刻硬遮罩103之步驟可使用各向異性蝕刻,該各向異性蝕刻中使用包含鹵素原子之氣體之電漿。使硬遮罩103之凹部之側壁氧化之步驟可使用包含氧之電漿。
於步驟S105中,實施晶圓203之蝕刻。圖2(e)係步驟S105之處理後之晶圓204之剖面模式圖之一例。
此處,將具有開口112之圖案之硬遮罩103作為遮罩,蝕刻基底膜102,於基底膜102上形成開口113之圖案。再者,步驟S105中所實施之基底膜102(含矽膜)之蝕刻例如可使用各向異性蝕刻,該各向異性蝕刻中使用氟碳系氣體之電漿或氫氟碳系氣體之電漿。
於步驟S106中,實施硬遮罩103之去除。圖2(f)係步驟S106之處理後之晶圓205之剖面模式圖之一例。
如圖2(f)所示,去除硬遮罩103。如上所述,根據圖1所示之基板處理方法,於晶圓200之基底膜102上形成開口113之圖案。
<基板處理裝置> 繼而,使用圖3對成膜硬遮罩103之基板處理裝置1進行說明。圖3係一實施方式之基板處理裝置1之剖面模式圖之一例。
基板處理裝置1具備:處理腔室10;氣體供給部20a、20b;濺鍍粒子釋出部30a、30b;基板支持部40;排氣裝置60;及控制部70。基板處理裝置1例如為PVD(Physical Vapor Deposition,物理氣相沉積)裝置,其於處理腔室10內,使自濺鍍粒子釋出部30a、30b釋出之濺鍍粒子(成膜原子)及處理氣體沉積於基板支持部40所載置之半導體晶圓等晶圓W之表面而成膜。
處理腔室10具有上部開口之腔室本體10a、及以蓋住腔室本體10a之上部開口之方式設置之蓋體10b。蓋體10b之側面形成為傾斜面。處理腔室10之內部成為進行成膜處理之處理空間S。
於處理腔室10之底部形成有排氣口11。排氣口11與排氣裝置60連接。排氣裝置60包含壓力控制閥及真空泵。處理空間S係藉由排氣裝置60來進行真空排氣直至達到特定真空度。
處理腔室10中插入有用以向處理空間S內導入氣體之氣體導入埠12a、12b。氣體導入埠12a與氣體供給部20a連接。氣體導入埠12b與氣體供給部20b連接。氣體供給部20a自氣體導入埠12a向處理空間S內供給濺鍍氣體。此處,濺鍍氣體例如為惰性氣體。於以下說明中,以濺鍍氣體為氬氣(Ar)之情形為例進行說明。又,氣體供給部20b自氣體導入埠12b向處理空間S內供給處理氣體,該處理氣體包含含有欲成膜之膜之構成元素之材料。此處,處理氣體為含有氮(N)之氣體。於以下說明中,以處理氣體為氮氣(N 2)之情形為例進行說明。
於處理腔室10之側壁形成有用以搬入搬出晶圓W之搬入搬出口13。搬入搬出口13係藉由閘閥14進行開啟及關閉。處理腔室10與搬送腔室(未圖示)相鄰地設置,藉由打開閘閥14,從而處理腔室10與搬送腔室(未圖示)連通。搬送腔室(未圖示)內保持為特定真空度,其中設置有用以將晶圓W相對於處理腔室10搬入搬出之搬送裝置(未圖示)。
濺鍍粒子釋出部30a具有:靶(第1靶)31a、靶座32a、絕緣構件33a、電源34a、磁體35a、及磁性掃描機構36a。又,濺鍍粒子釋出部30b具有:靶(第2靶)31b、靶座32b、絕緣構件33b、電源34b、磁體35b、及磁性掃描機構36b。
靶31a、31b包含含有欲成膜之膜之構成元素之材料。靶31a包含第1材料。靶31b包含第2材料。此處,靶31a例如為含有鎢(W)之靶。又,靶31b例如為含有鎢(W)及矽(Si)之靶。於使欲成膜之膜中含有硼(B)之情形時,靶31a及靶31b中之一者或兩者使用含有硼(B)之靶。
靶座32a、32b包含具有導電性之材料,且經由絕緣構件33a、33b安裝於處理腔室10之蓋體10b之傾斜面之彼此不同之位置。靶座32a、32b以靶31a、31b相對於由基板支持部40支持之晶圓W位於斜上方之方式保持靶31a、31b。
電源34a、34b分別與靶座32a、32b電性連接。電源34a、34b於靶31a、31b為導電材料之情形時,可為直流電源,於靶31a、31b為介電材料之情形時,可為高頻電源。於電源34a、34b為高頻電源之情形時,經由匹配器與靶座32a、32b連接。藉由向靶座32a、32b施加電壓,使濺鍍氣體於靶31a、31b之周圍解離。並且,經解離之濺鍍氣體中之離子與靶31a、31b碰撞,從而自靶31a、31b釋出作為其構成材料之粒子之濺鍍粒子。
磁體35a、35b配置於靶座32a、32b之背面側,構成為能夠藉由磁性掃描機構36a、36b進行往返運動(擺動)。磁性掃描機構36a、36b例如具有導件37a、37b、及驅動部38a、38b。磁體35a、35b藉由導件37a、37b引導而能夠進行往返運動。驅動部38a、38b使磁體35a、35b沿著導件37a、37b往返運動。
經解離之濺鍍氣體中之離子被磁體35a、35b之磁場拉回,而與靶31a、31b碰撞。藉由磁性掃描機構36a、36b使磁體35a、35b往返運動,從而改變離子與靶31a、31b碰撞之位置、換言之為釋出濺鍍粒子之位置。
又,於處理腔室10內之與靶31a、31b相對向之位置設置有水平地載置晶圓W之基板支持部40之載置部41。載置部41經由軸構件42與配置於處理腔室10之下方側之驅動機構43連接。驅動機構43具有使載置部41旋轉之功能。
軸構件42貫通腔室本體10a之底部,與驅動機構43連接。於軸構件42貫通腔室本體10a之底部之位置設置有將處理腔室10內保持氣密之密封部44。
又,於載置部41內設置有加熱機構(未圖示),構成為於濺鍍時能夠加熱晶圓W。
控制部70包含電腦,控制基板處理裝置1之各構成部,例如電源34a、34b、驅動部38a、38b、驅動機構43、排氣裝置60等。控制部70具有:主控制部,其包含對該等實際進行控制之CPU(Central Processing Unit,中央處理單元);輸入裝置;輸出裝置;顯示裝置;及記憶裝置。記憶裝置中記憶有由基板處理裝置1執行之各種處理之參數,又,設置有儲存有用以控制由基板處理裝置1執行之處理之程式、即處理方案的記憶媒體。控制部70之主控制部調出記憶媒體中所記憶之特定處理方案,並基於該處理方案使基板處理裝置1執行特定處理。
繼而,對基板處理裝置1中之成膜處理之一例進行說明。此處,使用形成WSiN膜作為硬遮罩103之例。於使膜中含有硼(B)之情形時,靶31a及靶31b中之一者或兩者使用含有硼(B)之靶。
首先,將晶圓W搬入至處理腔室10內。具體而言,控制部70打開閘閥14。設置於搬送腔室(未圖示)內之搬送裝置(未圖示)將晶圓W搬送至處理腔室10內,並將晶圓W載置於載置部41。當搬送裝置自搬入搬出口13退避時,控制部70關閉閘閥14。
繼而,對晶圓W實施成膜處理。控制部70控制基板處理裝置1,於晶圓W上成膜硬遮罩103(WSiN膜)。此處,一面使載置部41旋轉,一面自氣體導入埠12a供給Ar氣體作為濺鍍氣體,並自氣體導入埠12b供給N 2氣體作為含氮氣體,使濺鍍粒子自靶31a、31b釋出,從而於晶圓W上成膜硬遮罩103(WSiN膜)。
最後,將晶圓W自處理腔室10搬出。具體而言,控制部70打開閘閥14。設置於搬送腔室(未圖示)內之搬送裝置(未圖示)將晶圓W自處理腔室10內之載置部41搬出。當搬送裝置自搬入搬出口13退避時,控制部70關閉閘閥14。
如上所述,根據基板處理裝置1,利用自靶31a釋出之第1材料(W)之濺鍍粒子、自靶31b釋出之第2材料(WSi)之濺鍍粒子、及供給至處理腔室10內之含氮(N)氣體,於晶圓W上形成包含鎢(W)、矽(Si)及氮(N)之非晶形膜(WSiN膜)。
又,控制部70藉由控制自電源34a施加至靶座32a之電壓,來控制自靶31a釋出之第1材料之濃度。又,控制部70藉由控制自電源34b施加至靶座32b之電壓,來控制自靶31b釋出之第2材料之濃度。又,控制部70控制自氣體供給部20b供給至處理腔室10內之含氮氣體之流量。換言之,控制供給至處理腔室10內之含氮氣體與濺鍍氣體之流量比。由此,藉由控制施加至靶31a(第1靶)之電壓、施加至靶31b(第2靶)之電壓、及供給至處理腔室10之含氮氣體之流量(或供給至處理腔室10內之含氮氣體與濺鍍氣體之流量比)中的至少任一者,可調整形成於晶圓W上之硬遮罩103中之鎢(W)、矽(Si)及氮(N)之濃度之比。
再者,第1材料及第2材料之組合並不限於此。靶31a為含有鎢(W)之靶,靶31b可為含有矽(Si)之靶。又,靶31a為含有鎢及矽(WSi)之靶,靶31b可為含有矽(Si)之靶。又,靶31a及靶31b均可為含有鎢及矽(WSi)之靶,靶31a及靶31b亦可為鎢(W)與矽(Si)之濃度之比不同之靶。即便於此種組合中,亦能夠調整形成於晶圓W上之硬遮罩103中之鎢(W)、矽(Si)及氮(N)之濃度之比。
又,靶31a及靶31b均可為含有鎢及矽(WSi)之靶,亦可為鎢(W)與矽(Si)之濃度之比相同之靶。於該組合中,於成膜處理中,可使用至少任一種靶31a、31b。即便於此構成中,控制部70亦能夠藉由控制施加至靶座32a及/或靶座32b之電壓、含氮氣體之流量(或含氮氣體與濺鍍氣體之流量比)中的至少任一者,來調整形成於晶圓W上之硬遮罩103中之鎢(W)、矽(Si)及氮(N)之濃度之比。此處,雖使用形成WSiN膜作為硬遮罩103之例,但於使硬遮罩103中含有硼(B)之情形時,靶31a及靶31b中之一者或兩者使用含有硼(B)之靶。藉由含有硼(B),可進一步抑制氧化。
此處,藉由化學氣相沉積法所形成之鎢矽合金膜具有金屬晶體之晶界。因此,藉由化學氣相沉積法所形成之鎢矽合金膜於晶界中對電漿蝕刻之耐性較低,於存在晶界之部分被蝕刻得較快。
相對於此,根據藉由圖3所示之基板處理裝置1而形成之硬遮罩103,可形成實質上不具有晶界之非晶形膜。由此,硬遮罩103對電漿蝕刻具有較高之耐性。即,於晶圓W之蝕刻(S105)中,可增大硬遮罩103與基底膜102之選擇比。換言之,可使硬遮罩103之膜厚變薄。又,藉由使硬遮罩103之膜厚變薄,可減少因抑制離子之垂直入射而導致之扭曲(Twisting)之發生。
<硬遮罩之蝕刻> 繼而,一面與參考例對比,一面對步驟S104中蝕刻硬遮罩103而形成之開口112之形狀進行說明。
此處,電子裝置中之元件多具有包含鎢之電極、及含有矽之膜。因此,矽化鎢係作為構成電漿蝕刻用之硬遮罩之材料而言較理想者。然而,包含矽化鎢之硬遮罩局部地被蝕刻得較快。
又,若為了維持硬遮罩直至電漿蝕刻結束時而增加硬遮罩之厚度,則有因硬遮罩之膜應力而使被加工物產生翹曲之虞。
因此,需要對電漿蝕刻具有較高之耐性之硬遮罩。由於具有較高之耐性之硬遮罩之蝕刻加工較困難,故多使用重複進行側壁氧化及蝕刻之方法,於側壁氧化較強之情形時,存在導致形狀劣化之課題。
首先,使用圖4及圖5對蝕刻參考例之硬遮罩103C而形成之開口112之形狀進行說明。圖4係表示參考例之硬遮罩103C之加工之一例之剖面模式圖的一例。
此處,參考例之硬遮罩103C係包含鎢(W)及矽(Si)之非晶形膜(WSi膜)。此處,使用圖3所示之基板處理裝置1,不供給含氮氣體,成膜鎢(W)為60[at.%]、矽(Si)為40[at.%]之濃度之比之硬遮罩103C。
於將形成有開口之氧化矽膜104作為遮罩來蝕刻硬遮罩103C時,交替地重複進行蝕刻硬遮罩103C之步驟、及使硬遮罩103C之凹部之側壁氧化之步驟。
如圖4(a)所示,於蝕刻硬遮罩103C之步驟中,將具有開口之非晶形碳膜105及氧化矽膜104作為遮罩來蝕刻硬遮罩103C。
又,如圖4(b)所示,於使硬遮罩103C之凹部之側壁氧化之步驟中,藉由蝕刻而形成之硬遮罩103C之凹部之側壁及底壁由包含氧(O)之電漿氧化,從而形成氧化層123。
如此,於硬遮罩103C之電漿蝕刻中,藉由重複進行圖4(a)所示之硬遮罩103C之蝕刻、及圖4(b)所示之氧化層123之形成來進行硬遮罩103C之蝕刻。
圖4(c)表示進行蝕刻直至貫通硬遮罩103C之狀態。如圖4(c)所示,形成於開口之側壁之氧化層123之膜厚不均勻。
圖4(d)表示對硬遮罩103C進行DHF(dilute hydrogen fluoride,稀釋氫氟酸)洗淨後之狀態。藉由進行DHF(稀釋HF)洗淨來去除氧化層123。由此,如圖4(d)所示,硬遮罩103C之開口之形狀變差。例如,局部CD均勻性(LCDU:Local Critical Dimension Uniformity)變差。
圖5係參考例之硬遮罩103C之A-A剖視圖之一例。此處,於圖4(c)中,表示自上方觀察之A-A剖視圖。對硬遮罩103C之剖面部分及氧化層123之剖面部分分別附上影線進行圖示。符號102a表示與基底膜102之交界面處之硬遮罩103C之開口之邊緣。
如圖5所示,於硬遮罩103C之電漿蝕刻中,開口之邊緣102a之圓度亦變差。又,氧化層123之厚度亦不均勻。
首先,使用圖6及圖7對蝕刻本實施方式之硬遮罩103而形成之開口112之形狀進行說明。圖6係表示本實施方式之硬遮罩103之加工之一例之剖面模式圖的一例。
此處,本實施方式之硬遮罩103係包含鎢(W)、矽(Si)及氮(N)之非晶形膜(WSiN膜)。此處,使用圖3所示之基板處理裝置1,成膜鎢(W)為60[at.%]、矽(Si)為25[at.%]、及氮(N)為15[at.%]之濃度之比之硬遮罩103。
於將形成有開口之氧化矽膜104作為遮罩來蝕刻硬遮罩103時,交替地重複進行蝕刻硬遮罩103之步驟、及使硬遮罩103之凹部之側壁氧化之步驟。
如圖5(a)所示,於蝕刻硬遮罩103之步驟中,將具有開口之非晶形碳膜105及氧化矽膜104作為遮罩來蝕刻硬遮罩103。
又,如圖5(b)所示,於使硬遮罩103之凹部之側壁氧化之步驟中,藉由蝕刻而形成之硬遮罩103之凹部之側壁及底壁由包含氧(O)之電漿氧化,從而形成氧化層123。
如此,於硬遮罩103之電漿蝕刻中,藉由重複進行圖5(a)所示之硬遮罩103之蝕刻、及圖5(b)所示之氧化層123之形成來進行硬遮罩103之蝕刻。
圖5(c)表示進行蝕刻直至貫通硬遮罩103之狀態。如圖5(c)所示,形成於開口之側壁之氧化層123之膜厚之不均勻得到抑制。
圖5(d)表示對硬遮罩103進行DHF洗淨後之狀態。藉由進行DHF(稀釋HF)洗淨來去除氧化層123。由此,如圖5(d)所示,硬遮罩103C之開口之形狀相較於參考例提昇。例如,局部CD均勻性(LCDU:Local Critical Dimension Uniformity)得到改善。
圖7係本實施方式之硬遮罩103之B-B剖視圖之一例。此處,於圖6(c)中,表示自上方觀察之B-B剖視圖。對硬遮罩103之剖面部分及氧化層123之剖面部分分別附上影線進行圖示。符號102a表示與基底膜102之交界面處之硬遮罩103之開口之邊緣。
如圖7所示,於硬遮罩103之電漿蝕刻中,開口之邊緣102a之真圓度得到改善。又,氧化層123之厚度之不均勻亦得到抑制。
再者,包含含有鎢(W)、矽(Si)及氮(N)之非晶形膜(WSiN膜)之硬遮罩103雖以整體上具有均勻之構成比者進行了說明,但並不限於此。硬遮罩103亦可為矽(Si)之原子濃度於深度方向上進行了濃度調變之膜。
圖8係本實施方式之硬遮罩103之另一例。
如圖8(a)所示,硬遮罩103具有第1WSiN膜103A及第2WSiN膜103B。第2WSiN膜103B相較於第1WSiN膜103A,矽(Si)之原子濃度變高。
此處,於將形成有開口之氧化矽膜104作為遮罩來蝕刻硬遮罩103時,交替地重複進行蝕刻硬遮罩103之步驟、及使硬遮罩103之凹部之側壁氧化之步驟。因此,硬遮罩103之上方相較於下方,有因反覆暴露於蝕刻氣體,而在形成於硬遮罩103之開口之上方側發生彎曲(bowing)之虞。尤其是深寬比越高,則發生彎曲之虞越顯著。
相對於此,如圖8(b)所示,相較於第1WSiN膜103A,提高上方之第2WSiN膜103B之矽(Si)之原子濃度。於蝕刻步驟中,因於側壁大量存在相對於氧化鎢揮發性相對較低之氧化矽之含量,故能夠抑制在形成於硬遮罩103之開口之上方側發生彎曲。
再者,第1WSiN膜103A及第2WSiN膜103B於基板處理裝置1之處理腔室10內能夠連續成膜。於成膜第1WSiN膜103A後,藉由變更施加至靶之電壓或供給至處理腔室10內之含氮氣體之流量,可形成矽之原子濃度高於第1WSiN膜103A之第2WSiN膜103B。藉由於同一腔室內連續成膜第1WSiN膜103A及第2WSiN膜103B,可獲得較高之產能。
再者,雖以硬遮罩103包含第1WSiN膜103A及第2WSiN膜103B這2層之情形為例進行了說明,但並不限於此。亦可將硬遮罩103形成為3層以上或不分層,且上方之矽之原子濃度高於下方之矽之原子濃度。即便於此情形時,於基板處理裝置1之處理腔室10內,亦能夠藉由變更施加至靶之電壓或供給至處理腔室10內之含氮氣體之流量來連續成膜。
以上,對基板處理方法進行了說明,但本發明並不限定於上述實施方式等,可於申請專利範圍所記載之本發明之主旨之範圍內,進行各種變化、改良。
1:基板處理裝置 10:處理腔室 10a:腔室本體 10b:蓋體 11:排氣口 12a,12b:氣體導入埠 13:搬入搬出口 14:閘閥 20a,20b:氣體供給部 30a,30b:濺鍍粒子放出部 31a,31b:靶 32a,32b:靶座 33a,33b:絕緣構件 34a,34b:電源 35a,35b:磁體 36a,36b:磁性掃描機構 37a,37b:導件 38a,38b:驅動部 40:基板支持部 41:載置部 42:軸構件 43:驅動機構 44:密封部 60:排氣裝置 70:控制部 101:基部 102:基底膜 102a:開口之邊緣 103:硬遮罩 103A:第1WSiN膜 103B:第2WSiN膜 103C:硬遮罩 104:氧化矽膜 105:非晶形碳膜 106:抗蝕膜 111:開口 112:開口 113:開口 123:氧化層 200:晶圓 201:晶圓 202:晶圓 203:晶圓 204:晶圓 205:晶圓 S:處理空間 W:晶圓
圖1係對一實施方式之基板處理方法進行說明之流程圖。 圖2之(a)~(f)係各步驟中之晶圓之剖面模式圖之一例。 圖3係一實施方式之基板處理裝置之剖面模式圖之一例。 圖4之(a)~(d)係表示參考例之硬遮罩之加工之一例之剖面模式圖的一例。 圖5係參考例之硬遮罩之A-A剖視圖之一例。 圖6之(a)~(d)係表示本實施方式之硬遮罩之加工之一例之剖面模式圖的一例。 圖7係本實施方式之硬遮罩之B-B剖視圖之一例。 圖8之(a)、(b)係實施方式之硬遮罩之另一例。

Claims (16)

  1. 一種基板處理方法,其包括以下步驟: 準備具有含矽膜之基板;以及 藉由濺鍍,於上述含矽膜上形成包含鎢、矽及氮之非晶形膜即硬遮罩。
  2. 如請求項1之基板處理方法,其中上述硬遮罩係對含有上述鎢及上述矽之靶進行濺鍍而形成。
  3. 如請求項2之基板處理方法,其藉由控制施加至上述靶之電壓、及供給至處理腔室之含氮氣體之流量中的至少任一者,來調整上述硬遮罩中之上述鎢之濃度、上述矽之濃度、及上述氮之濃度的比。
  4. 如請求項3之基板處理方法,其中上述靶包含: 第1靶,其含有上述鎢;及 第2靶,其含有上述鎢及上述矽。
  5. 如請求項4之基板處理方法,其藉由控制施加至上述第1靶之電壓、施加至上述第2靶之電壓、及供給至上述處理腔室之含氮氣體之流量中的至少任一者,來調整上述硬遮罩中之上述鎢之濃度、上述矽之濃度、及上述氮之濃度的比。
  6. 如請求項4之基板處理方法,其藉由控制施加至上述第1靶之電壓、施加至上述第2靶之電壓、及供給至上述處理腔室之濺鍍氣體與含氮氣體之流量比中的至少任一者,來調整上述硬遮罩中之上述鎢之濃度、上述矽之濃度、及上述氮之濃度的比。
  7. 如請求項1至6中任一項之基板處理方法,其中上述硬遮罩進而包含硼。
  8. 如請求項7之基板處理方法,其中上述硬遮罩中之上述鎢之濃度、上述矽之濃度、上述氮之濃度、及上述硼之濃度的比為50[at.%]~60[at.%]之範圍、20[at.%]~30[at.%]之範圍、15[at.%]~25[at.%]之範圍、及0[at.%]~15[at.%]之範圍,其中,上述鎢、上述矽、上述氮及上述硼之合計為100at%。
  9. 如請求項1之基板處理方法,其中上述硬遮罩之上述矽之原子濃度於深度方向上進行濃度調變。
  10. 如請求項9之基板處理方法,其中上述硬遮罩之上方之上述矽之原子濃度高於下方之上述矽之原子濃度。
  11. 一種基板處理裝置,其具備: 處理腔室; 基板支持部,其支持基板; 第1靶,其至少包含鎢; 第2靶,其至少包含矽; 第1電源,其向上述第1靶施加電壓; 第2電源,其向上述第2靶施加電壓; 第1氣體供給部,其供給濺鍍氣體; 第2氣體供給部,其供給含氮氣體;及 控制部;且 上述控制部以能夠執行以下步驟之方式構成: 將具有氧化矽膜之基板載置於上述基板支持部以進行準備;以及 藉由濺鍍,於上述含矽膜上形成包含鎢、矽及氮之非晶形膜即硬遮罩。
  12. 如請求項11之基板處理裝置,其中上述控制部藉由控制施加至上述第1靶之電壓、施加至上述第2靶之電壓、及供給至上述處理腔室之濺鍍氣體與含氮氣體之流量比中的至少任一者,來調整上述硬遮罩中之上述鎢之濃度、上述矽之濃度、及上述氮之濃度的比。
  13. 如請求項11或12之基板處理裝置,其中上述硬遮罩進而包含硼。
  14. 一種硬遮罩,其係形成於氧化矽膜上之電漿蝕刻用硬遮罩,且 係包含鎢、矽及氮之非晶形膜。
  15. 如請求項14之硬遮罩,其中上述硬遮罩進而包含硼。
  16. 如請求項15之硬遮罩,其中上述鎢之濃度、上述矽之濃度、上述氮之濃度之比、及上述硼之濃度為50[at.%]~60[at.%]之範圍、20[at.%]~30[at.%]之範圍、15[at.%]~25[at.%]之範圍、及0[at.%]~15[at.%]之範圍,其中,上述鎢、上述矽、上述氮及上述硼之合計為100at%。
TW113123112A 2023-07-05 2024-06-21 基板處理方法、基板處理裝置及硬遮罩 TW202505048A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2023110833 2023-07-05
JP2023-110833 2023-07-05

Publications (1)

Publication Number Publication Date
TW202505048A true TW202505048A (zh) 2025-02-01

Family

ID=94171457

Family Applications (1)

Application Number Title Priority Date Filing Date
TW113123112A TW202505048A (zh) 2023-07-05 2024-06-21 基板處理方法、基板處理裝置及硬遮罩

Country Status (3)

Country Link
CN (1) CN121400120A (zh)
TW (1) TW202505048A (zh)
WO (1) WO2025009469A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06310420A (ja) * 1993-04-26 1994-11-04 Nippon Telegr & Teleph Corp <Ntt> パターン形成方法
CN109891558A (zh) * 2016-11-07 2019-06-14 东京毅力科创株式会社 硬掩模及制造硬掩模的方法
JP7310146B2 (ja) * 2019-01-16 2023-07-19 東京エレクトロン株式会社 ハードマスク付き半導体デバイスの製造用の基板及び半導体デバイスの製造方法
JP2023084589A (ja) * 2021-12-07 2023-06-19 東京エレクトロン株式会社 スパッタ装置及び制御方法

Also Published As

Publication number Publication date
CN121400120A (zh) 2026-01-23
WO2025009469A1 (ja) 2025-01-09

Similar Documents

Publication Publication Date Title
CN108573866B (zh) 氧化膜去除方法和装置以及接触部形成方法和系统
CN102224573B (zh) 用于沟槽与介层洞轮廓修饰的方法与设备
US11637025B2 (en) Apparatus for selectively etching first region made of silicon nitride against second region made of silicon oxide
JP5419354B2 (ja) 低温ポリシリコンtftのための多層高品質ゲート誘電体
CN110622283B (zh) 减少或消除钨膜中缺陷的方法
JP4633729B2 (ja) 半導体装置の製造方法およびプラズマ酸化処理方法
US20220068661A1 (en) Selective anisotropic metal etch
CN108231579B (zh) 相对于氧化硅区域有选择地蚀刻氮化硅区域的方法
US7915179B2 (en) Insulating film forming method and substrate processing method
KR101882531B1 (ko) 기판 처리 방법 및 기판 처리 장치
JP6592400B2 (ja) エッチング方法
KR20180103022A (ko) 산화막 제거 방법 및 제거 장치, 그리고 컨택트 형성 방법 및 컨택트 형성 시스템
US20190081238A1 (en) Method of manufacturing semiconductor device
CN116635981A (zh) 基板处理方法和基板处理装置
JP2022079865A (ja) 基板処理方法および基板処理システム
US20070072438A1 (en) Method of forming an oxide layer
TWI402912B (zh) Manufacturing method of insulating film and manufacturing method of semiconductor device
CN114823329A (zh) 基板处理方法和基板处理装置
US20250174465A1 (en) Hard mask, substrate processing method, and removal method for hard mask
KR101941766B1 (ko) 기판 처리 방법 및 기억 매체
TWI509094B (zh) 包括嵌入金屬膜的步驟之電子元件製造方法
TW202505048A (zh) 基板處理方法、基板處理裝置及硬遮罩
US12322602B2 (en) Recessed metal etching methods
JP5004432B2 (ja) 金属シリサイド膜を形成する方法、前処理方法、成膜システム、制御プログラムおよびコンピュータ記憶媒体
US20230131213A1 (en) Film forming method and film forming system