TW202441976A - 光檢測裝置及電子機器 - Google Patents

Abstract

本發明之課題在於能夠實現高解析化，且提高攝像圖像之畫質。 本發明之光檢測裝備包含：複數個像素，其等分別蓄積與入射光之光量相應之電荷；複數個第1像素電路，其等具有於同一時序下保持與蓄積於複數個像素之電荷相應之電壓信號之複數個電容元件；複數個第2像素電路，其等由複數個第1像素電路中每2個以上之第1像素電路共有，依序讀出保持於2個以上之第1像素電路中之2個以上之電容元件之電荷且產生像素信號；邏輯電路，其進行由複數個第2像素電路產生之複數個像素信號之信號處理；第1基板，其供配置複數個像素；第2基板，其積層於第1基板，供配置複數個第1像素電路及複數個第2像素電路；及第3基板，其積層於第2基板，供配置邏輯電路。

Description

光檢測裝置及電子機器

本揭示係關於一種光檢測裝置及電子機器。

以像素列單位錯開時間開始曝光之滾動快門方式之攝像裝置有攝像圖像中所含之移動體圖像失真而被拍攝之問題。為此，業界曾提案於所有像素同時開始曝光全域快門方式之攝像裝置(參照專利文獻1)。 [先前技術文獻] [專利文獻]

[專利文獻1]國際公開第2021/215105號說明書

[發明所欲解決之問題]

全域快門方式必須將保持各像素之光電轉換元件之蓄積電荷之電荷保持部設置於各像素，因像素尺寸變大，而成為高解析度化之障礙。又，必須要有如當於電荷保持部保持光電轉換元件之蓄積電荷時不會受到雜訊之影響之適當配置。

為此，於本揭示中提供一種能夠實現高解析化，且能夠提高攝像圖像之畫質之光檢測裝置及電子機器。 [解決問題之技術手段]

為了解決上述之問題，根據本揭示，本揭示之光檢測裝置包含：複數個像素，其等分別蓄積與入射光之光量相應之電荷； 複數個第1像素電路，其等具有在同一時序下保持與蓄積於前述複數個像素之電荷相應之電壓信號之複數個電容元件； 複數個第2像素電路，其等由前述複數個第1像素電路中每2個以上之前述第1像素電路共有，依序讀出保持於前述2個以上之第1像素電路中之2個以上之前述電容元件之電荷且產生像素信號； 邏輯電路，其進行由前述複數個第2像素電路產生之複數個前述像素信號之信號處理； 第1基板，其供配置前述複數個像素； 第2基板，其積層於前述第1基板，供配置前述複數個第1像素電路及前述複數個第2像素電路；及 第3基板，其積層於前述第2基板，供配置前述邏輯電路。

可行的是，前述第1基板中之連接於前述複數個像素之第1配線層、與前述第2基板中之連接於前述複數個第1像素電路及前述複數個第2像素電路之第2配線層對向地配置；且 前述第2基板中之前述第2配線層、與前述第3基板中之連接於前述邏輯電路之第3配線層隔著前述第2基板而配置。

可行的是，前述第1基板具有接合於前述第1配線層之複數個第1金屬墊；且 前述第2基板具有接合於前述複數個第1金屬墊、且接合於前述第2配線層之複數個第2金屬墊。

可行的是，前述第2基板具有： 半導體層，其與前述第3基板對向地配置； 複數個第1通孔，其等配置為自前述複數個第2像素電路貫通前述半導體層；及 複數個第3金屬墊，其等分別接合於前述複數個第1通孔之端部；且 前述第3基板具有接合於前述複數個第3金屬墊之複數個第4金屬墊。

可行的是，前述複數個第1通孔連接於將由前述複數個第2像素電路產生之前述複數個像素信號傳送至前述邏輯電路之複數條信號線。

可行的是，前述複數個第1通孔遍及前述第2基板之全域配置。

可行的是，前述第2基板具有傳送由前述複數個第2像素電路產生之前述複數個像素信號之複數條信號線；且 前述複數條信號線配置於前述第2基板之第1方向，分別沿與前述第1方向交叉之第2方向延伸； 前述邏輯電路具有類比-數位轉換器，該類比-數位轉換器配置於前述第3基板之前述第2方向之中央部，將前述像素信號進行類比-數位轉換； 前述複數個第1通孔之至少一部分與前述第3基板中之前述類比-數位轉換器之配置區域相配地配置於前述第2基板之前述第2方向之中央部，且連接於前述複數條信號線。

可行的是，前述複數個第1通孔遍及前述第2基板之全域配置；且 配置於前述第2基板之前述第2方向之中央部以外之部位之第1通孔係不傳送信號之虛設通孔。

可行的是，前述複數個第1通孔就每前述2個以上之像素各配置1個；且 前述第3金屬墊及前述第4金屬墊就每前述2個以上之像素設置。

可行的是，前述第2基板具有第1周邊電路，該第1周邊電路配置於在俯視前述第1基板及前述第2基板時不重疊於前述複數個像素之區域。

可行的是，前述第1基板具有第2周邊電路，該第2周邊電路配置於未配置前述複數個像素之區域。

可行的是，前述複數個像素各者具有： 光電轉換元件，其蓄積與入射光之光量相應之電荷； 第1電晶體，其切換是否將前述光電轉換元件之蓄積電荷傳送至第1浮動擴散區域； 第2電晶體，其切換是否將前述第1浮動擴散區域之電荷初始化；及 第1源極隨耦器電路，其產生與前述第1浮動擴散區域之電荷相應之電壓信號；且 前述複數個第1像素電路各者具有： 第1電容元件，其保持在將對應之前述像素之前述第1浮動擴散區域之電荷初始化之狀態下自前述第1源極隨耦器電路輸出之電壓信號； 第2電容元件，其保持在將前述光電轉換元件之蓄積電荷傳送至對應之前述像素之前述第1浮動擴散區域之狀態下自前述第1源極隨耦器電路輸出之電壓信號； 第3電晶體，其切換是否將保持於前述第1電容元件之電荷傳送至由前述2個以上之第1像素電路共有之第2浮動擴散區域；及 第4電晶體，其切換是否將保持於前述第2電容元件之電荷傳送至前述第2浮動擴散區域； 前述複數個第2像素電路各者具有： 第5電晶體，其切換是否將前述第2浮動擴散區域之電荷初始化；及 第2源極隨耦器電路，其產生與前述第2浮動擴散區域之電荷相應之像素信號。

可行的是，前述複數個像素各者具有： 第3電容元件，其蓄積前述光電轉換元件之蓄積電荷之一部分；及 第6電晶體，其切換是否將前述光電轉換元件之蓄積電荷之一部分蓄積於前述第3電容元件。

可行的是，前述複數個像素各者具有第7電晶體，該第7電晶體切換是否排出前述光電轉換元件之蓄積電荷。

可行的是，包含：第4電容元件，其保持經由前述第7電晶體排出之前述光電轉換元件之蓄積電荷；及 第8電晶體，其切換是否將保持於前述第4電容元件之電荷傳送至前述第1浮動擴散區域。

可行的是，前述第4電容元件配置於前述第1基板。

可行的是，前述複數個第1像素電路各者包含： 第9電晶體及第10電晶體，其等疊接連接於前述第1源極隨耦器電路之輸出節點與基準電壓節點之間；且 前述第9電晶體及前述第10電晶體於互不相同之時序下導通，將前述第1電容元件及前述第2電容元件預充電。

可行的是，包含：複數個第1保持電路，其等分別具有前述第1電容元件及前述第3電晶體，且經並聯連接；及 複數個第2保持電路，其等分別具有前述第2電容元件及前述第4電晶體，且經並聯連接。

可行的是，包含基板接點，該基板接點對前述第1基板、前述第2基板或前述第3基板之至少一者供給基準電位。

根據本揭示，提供一種電子機器，其包含： 光檢測裝置，其產生與入射光之光量相應之圖像；及 處理部，其處理前述圖像；且 前述光檢測裝置包含： 複數個像素，其等分別蓄積與入射光之光量相應之電荷； 複數個第1像素電路，其等具有在同一時序下保持與蓄積於前述複數個像素之電荷相應之電壓信號之複數個電容元件； 複數個第2像素電路，其等由前述複數個第1像素電路中每2個以上之前述第1像素電路共有，依序讀出保持於前述2個以上之第1像素電路中之2個以上之前述電容元件之電荷且產生像素信號； 邏輯電路，其進行由前述複數個第2像素電路產生之複數個前述像素信號之信號處理； 第1基板，其供配置前述複數個像素； 第2基板，其積層於前述第1基板，供配置前述複數個第1像素電路及前述複數個第2像素電路；及 第3基板，其積層於前述第2基板，供配置前述邏輯電路。

以下，參照圖式，針對光檢測裝置及電子機器之實施形態進行說明。以下，以光檢測裝置及電子機器之主要之構成部分為中心進行說明，但於光檢測裝置及電子機器中可能存在未圖示或未說明之構成部分及功能。以下之說明非為排除未圖示或未說明之構成部分及功能者。

圖1係本揭示之第1實施形態之電子機器1之方塊圖。該電子機器1具備產生與入射光之亮度相應之圖像之功能。圖1之電子機器1具備攝像透鏡2、光檢測裝置3、圖像處理部4、記錄部5及控制部6。電子機器1例如能夠應用於監視相機或搭載於產業用機器人之相機、或一般用途用之相機等，但電子機器1之具體的用途及構成為任意。

攝像透鏡2將入射光集光並導引至光檢測裝置3。光檢測裝置3拍攝入射光。光檢測裝置3具備將可見光或紅外光等規定之波長範圍之光進行光電轉換而產生攝像圖像之功能。由光檢測裝置3產生之攝像圖像被給送至圖像處理部4與記錄部5。

圖像處理部4對於攝像圖像，執行色或亮度調整、圖像壓縮、圖像辨識、追蹤、或分析等規定之圖像處理。由圖像處理部4予以圖像處理之圖像被輸出至例如記錄部5。

記錄部5記錄自光檢測裝置3或圖像處理部4輸出之圖像。記錄部5可配置於經由網路連接伺服器等。於本實施形態之電子機器1中，可省略圖1之圖像處理部4與記錄部5之至少一者。

控制部6控制光檢測裝置3之動作。又，雖未於圖1中明確記載，但控制部6可控制圖像處理部4及記錄部5。

圖2係顯示一實施形態之光檢測裝置3之概略構成之方塊圖。一實施形態之光檢測裝置3如圖2所示般具備像素陣列部11、垂直驅動部12、行信號處理部13、及時序控制部14。

像素陣列部11具備於第1方向(例如列方向)X及第2方向(例如垂直方向)Y排列之複數個像素15。雖於圖2中省略，但於各像素15連接有像素電路。像素15及像素電路之詳細之構成於後文敘述。

垂直驅動部12依序選擇並驅動像素陣列部11之排列於第1方向X之複數個像素群(例如像素列)各者。更具體而言，於垂直驅動部12連接有複數條列選擇線L1。複數條列選擇線L1各者被用於驅動對應之像素列。

於像素陣列部11之排列於第2方向Y之複數個像素群(例如像素行)各者連接有垂直信號線VSL。各垂直信號線VSL傳送由連接於各像素15之像素電路產生之像素信號。該等複數條垂直信號線VSL連接於行信號處理部13。

行信號處理部13將傳送至各垂直信號線VSL之像素信號進行類比-數位轉換而產生數位像素信號。行信號處理部13係由未圖示之水平驅動部控制，依次輸出數位像素信號。

時序控制部14控制垂直驅動部12及行信號處理部13之時序。

如後述般，一實施形態之光檢測裝置3積層3個半導體基板(稱為第1基板、第2基板、及第3基板)而構成。像素陣列部11之各像素15及像素電路分開配置於第1基板與第2基板。於本說明書中，將像素15及像素電路中配置於第1基板者稱為像素15，將配置於第2基板者稱為像素電路，像素15與像素電路之邊界並非明確地決定，於本說明書中，有時亦將像素15與像素電路總稱為像素15。

圖3係像素陣列部11內之像素15及像素電路之電路圖。於本實施形態中，採用由複數個像素15共有連接於像素15之像素電路之一部分之像素共有方式。於本說明書中，將像素電路中就每一像素15設置之電路部分稱為第1像素電路16，將由複數個像素15共有之電路部分稱為第2像素電路17。

如圖3所示，像素15具有：光電轉換元件21、傳送電晶體22、第1重置電晶體23、構成第1源極隨耦器電路(SF1)24之第1放大電晶體25、及第1選擇電晶體26。圖3顯示以NMOS(N-channel Metal Oxide Semiconductor，N-通道金屬氧化物半導體)電晶體構成像素15及像素電路內之所有電晶體之例，但可以PMOS(P-channel MOS，P-通道MOS)電晶體構成至少一部分之電晶體。

光電轉換元件21係例如光電二極體。光電轉換元件21蓄積與入射光之光量相應之電荷。

光電轉換元件21就所有像素15於同一時序下開始曝光。傳送電晶體22就所有像素15於同一時序下將光電轉換元件21之蓄積電荷傳送至第1浮動擴散區域FD1。第1浮動擴散區域FD1設定為排出電荷之重置狀態，或設定為經傳送光電轉換元件21之蓄積電荷亦即信號電荷之狀態。傳送電晶體22於TRG信號為高位準時導通。如上述般，於TRG信號就所有像素15於同一時序下轉變為高位準。

第1重置電晶體23於光電轉換元件21開始光電轉換動作(以下有時亦稱為曝光動作)之前，排出光電轉換元件21之蓄積電荷與第1浮動擴散區域FD1之電荷。第1重置電晶體23於RST信號為高位準時導通。

於圖3中，在第1重置電晶體23與第1浮動擴散區域FD1之間配置有轉換效率切換電晶體27與電荷保持部28，但可省略轉換效率切換電晶體27與電荷保持部28。電荷保持部28連接於轉換效率切換電晶體27之汲極與基準電壓節點(例如接地電壓節點)之間。藉由將光電轉換元件21之蓄積電荷之一部分經由轉換效率切換電晶體27保持於電荷保持部28，可保持更多蓄積電荷，可擴大高動態範圍。轉換效率切換電晶體27於FDG信號為高位準時導通，使光電轉換元件21之蓄積電荷保持於電荷保持部28。

構成第1源極隨耦器電路24之第1放大電晶體25產生與第1浮動擴散區域FD1之蓄積電荷相應之電壓信號。當第1選擇電晶體26導通時，上述之電壓信號被給送至第1像素電路16。

第1放大電晶體25之汲極可連接於電源電壓節點，亦可如圖3所示般連接於電壓切換器29。電壓切換器29將第1放大電晶體25之汲極切換連接於第1基準電壓節點或第2基準電壓節點之任一者。電壓切換器29當將藉由光電轉換產生之與蓄積電荷或重置電荷相應之電壓信號保持於後述之第1電容元件或第2電容元件時，選擇第1基準電壓節點，當自第2像素電路17將像素信號讀出至垂直信號線VSL時，選擇第2基準電壓節點。第1基準電壓節點具有較第2基準電壓節點高之電壓位準。

第1選擇電晶體26於SW信號為高位準時導通。當第1選擇電晶體26導通時，將第1浮動擴散區域FD1之電壓信號供給至第1像素電路16。於本說明書中，將第1選擇電晶體之源極稱為像素15之輸出節點n1。

像素15可具備排出電晶體30。排出電晶體30於OFG信號為高位準時導通，排出自光電轉換元件21溢出之電荷。

如圖3所示，第1像素電路16具有第1電容元件31、第2電容元件32、第1取樣電晶體33、及第2取樣電晶體34。

第1電容元件31與第1取樣電晶體33串聯連接於像素15之輸出節點n1與第2浮動擴散區域FD2之間。第2電容元件32與第2取樣電晶體34串聯連接於像素15之輸出節點n1與第2浮動擴散區域FD2之間。

第1電容元件31於第1取樣電晶體33導通時，保持第1浮動擴散區域FD1為重置狀態之電壓信號。第1取樣電晶體33於SR信號為高位準時導通。第2電容元件32於第2取樣電晶體34為導通時，保持將信號電荷蓄積於第1浮動擴散區域FD1之狀態之電壓信號。第2取樣電晶體34於SD信號為高位準時導通。

第1電容元件31與第2電容元件32係由例如MIM(Metal Insulator Metal，金屬-絕緣體-金屬)構造形成。例如，藉由在半導體層之一部分形成凹凸，沿著凹凸面積層金屬層、絕緣層、及金屬層，可以半導體製程形成MIM構造之第1電容元件31與第2電容元件32。藉由增加凹凸之數目，可增加金屬層之表面積，可增大電容。

第1像素電路16具有連接於像素15之輸出節點n1與基準電壓節點(例如接地電壓節點)之間之電流源。該電流源例如能夠由經疊接連接之2個電晶體35、36構成。於該等電晶體之一閘極輸入控制信號PC，於另一閘極輸入控制信號VB。於控制信號PC為高位準時，電晶體35導通，於控制信號VB為高位準時，電晶體36導通。該等電晶體35、36被用於將第1電容元件31與第2電容元件32預充電。藉由將第1電容元件31與第2電容元件32預充電，可削減雜訊。

如上述般，於本實施形態中，由複數個像素15及複數個第1像素電路16共有像素電路之一部分之第2像素電路17。第2像素電路17具有第2重置電晶體41、構成第2源極隨耦器電路42之第2放大電晶體43、第2選擇電晶體44、及電流源45。

第2重置電晶體41配置於基準電壓節點VREG與第2浮動擴散區域FD2之間。第2重置電晶體41於RB信號為高位準時導通，將第2浮動擴散區域FD2之電荷初始化。

構成第2源極隨耦器電路42之第2放大電晶體43之閘極連接於第2浮動擴散區域FD2，汲極連接於基準電壓節點VDD，源極連接於第2選擇電晶體44之汲極。第2源極隨耦器電路42產生與第2浮動擴散區域FD2之電壓位準相應之像素信號，且供給至第2選擇電晶體44。

第2選擇電晶體44於SEL信號為高位準時導通，將由第2源極隨耦器電路42產生之像素信號輸出至垂直信號線VSL。SEL信號係由連接於圖1之垂直驅動部12之列選擇線供給。

圖4係顯示由4個像素15及4個第1像素電路16共有1個第2像素電路17之例之電路圖。圖4顯示由在第1方向X(列方向)之2個像素15、在第2方向Y(垂直方向)之2個像素15之總計4個像素15共有第2像素電路17之例。

如圖4所示，4個第1像素電路16之輸出節點n2連接於一個第2浮動擴散區域FD2。因此，第2像素電路17內之第2重置電晶體41、第2源極隨耦器電路42、及第2選擇電晶體44由4個像素15及4個第1像素電路16共有。

將圖4所示之4個像素15、4個第1像素電路16、及1個第2像素電路17於本說明書中稱為單位像素群區域。單位像素群區域分開配置於第1基板與第2基板。於圖4之例中，構成像素15之光電轉換元件21、傳送電晶體22、第1重置電晶體23、第1源極隨耦器電路24、第1選擇電晶體26、轉換效率切換電晶體27、及排出電晶體30配置於第1基板。又，構成第1像素電路16之第1電容元件31、第1取樣電晶體33、第2電容元件32、第2取樣電晶體34、及構成電流源之電晶體群35、36、以及構成第2像素電路17之第2重置電晶體41、第2源極隨耦器電路42、及第2選擇電晶體44配置於第2基板。

共有第2像素電路17之單位為任意，可採取各種變化例。圖5係顯示在第1方向X(水平方向)由1個像素15、在第2方向Y(垂直方向)由2個像素15之總計2個像素15共有第2像素電路17之例之電路圖。於圖5之例中，連接在第2方向Y相鄰地配置之2個第1像素電路16之諸個輸出節點n2，且連接於一個第2浮動擴散區域FD2。於圖5之例中，2個像素15、2個第1像素電路16、及1個第2像素電路17為單位像素群區域。

圖6係顯示一實施形態之光檢測裝置3之剖面構造之剖視圖。如上述般，一實施形態之光檢測裝置3係積層有3個半導體基板(第1～第3基板)51～53之積層構造。第1基板51配置於光入射面側，第2基板52配置於第1基板51，第3基板53配置於第2基板52。第1基板51與第2基板52以諸個金屬墊接合，進行信號之收發。更詳細而言，將設置於第1基板51之複數個第1金屬墊63、與設置於第2基板52之複數個第2金屬墊68接合，經由該等金屬墊收發各信號。

於第2基板52之與第3基板53對向之側配置半導體層(第2半導體層)64，設置貫通該半導體層64之通孔70。該通孔因貫通半導體層(具體而言矽層)，而被稱為TSV(Through Silicon Via，穿矽導通體)70。將該TSV 70之配置於第3基板53側之端部之複數個第3金屬墊71與第3基板53之複數個第4金屬墊75接合，第2基板52與第3基板53經由該等金屬墊71、75進行信號之收發。

於第1基板51配置複數個像素15。於第2基板52配置複數個第1像素電路16與複數個第2像素電路17。於第3基板53配置邏輯電路54。圖2所示之像素陣列部11以外之包含垂直驅動部12、行信號處理部13、及時序控制部14之周邊電路55(參照圖7)如後述般配置於例如第1基板51或第2基板52之至少一者之空的區域。周邊電路55之至少一部分可配置於第3基板53。

於第1基板51配置第1半導體層56、第1配線層57、彩色濾光器58、及晶載透鏡59等。

於第1半導體層56，就每一像素15配置光電轉換元件21。光電轉換元件21例如於p型之井區域之內部配置n型之半導體區域而形成。於像素15之邊界區域配置吸收來自相鄰像素15之光之遮光壁60。於遮光壁60之表面配置用於防止暗電流之產生之固定電荷膜61。

第1半導體層56之第1主面S1為光入射面。第1主面S1具有用於防止反射之凹凸構造62。於第1主面S1配置彩色濾光器58，於其上配置晶載透鏡59。此外，彩色濾光器58與晶載透鏡59非為必須之構成構件，可省略。

於第1半導體層56之第2主面S2，配置傳送電晶體22等之一部分之像素電晶體，於其上(於圖6中在其下)配置第1配線層57。第1配線層57係具有由第1絕緣層50分別分離之複數個配線層與通孔之積層構造。於第1配線層57之第2基板52側之端面配置複數個第1金屬墊63。

於第2基板52配置第2半導體層64、第2配線層65、及第3配線層66等。於第2半導體層64之第1主面S3側配置第2配線層65，於第2半導體層64之第2主面S4配置第3配線層66。第2半導體層64之第1主面S3為第1基板51側，第2主面S4為第3基板53側。

第2配線層65係具有由第2絕緣層67分別分離之複數個配線層與通孔之積層構造。於第2配線層65之第1基板51側之端面配置複數個第2金屬墊68。複數個第2金屬墊68各者與對應之第1金屬墊63接合，於第1基板51與第2基板52進行信號之收發。第1金屬墊63與第2金屬墊68係就每一像素15各設置1個，收發圖3之像素15之輸出節點n1之電壓信號。

於第2半導體層64，配置圖3之第1像素電路16與第2像素電路17內之各電晶體。於該等電晶體連接有自第2配線層65延伸之通孔。

又，配置貫通第2半導體層64與第3配線層66且延伸至第3基板53側之TSV 70。TSV 70連接於圖3之垂直信號線VSL。垂直信號線VSL例如形成於第2基板52之第2配線層65。於TSV 70之第3基板53側之端部配置複數個第3金屬墊71。

於第3基板53配置第3半導體層72及第4配線層73等。於第3基板53之第1主面S5配置第4配線層73，於第3基板53之第2主面S6配置第3半導體層72。

第4配線層73係具有由第3絕緣層74分別分離之複數個配線層與通孔之積層構造。於第4配線層73之第2基板52側之端面配置複數個第4金屬墊75。複數個第4金屬墊75各者與對應之第3金屬墊71接合，於第2基板52與第3基板53進行信號之收發。第3金屬墊71與第4金屬墊75設置垂直信號線VSL之數目份額。

如此，第1基板51與第2基板52之第1配線層57與第2配線層65面對面(F對F)地配置，且藉由第1金屬墊63與第2金屬墊68而接合。又，第2基板52與第3基板53之第2配線層65與第4配線層73面對背(F對B)地配置，且藉由第3金屬墊71與第4金屬墊75而接合。

如圖6所示，像素15之正下方之剖面構造、與像素15之正下方以外之區域之剖面構造不同。於像素15之正下方以外之區域，自第2基板52以至第3基板53，配置直徑較像素區域之TSV 70大之TSV 76。該TSV 76例如係用於取得基板接點者，施加規定之基準電壓(例如，電源電壓或接地電壓)。

雖於圖6中省略，但設置對第1基板51、第2基板52、或第3基板53之至少一者供給基準電位之基準接點。該基準接點亦被稱為井接點。

此外，於圖6中，在第1基板51與第2基板52，雖未圖示像素15之周邊電路之剖面構造，但周邊電路如後述般例如配置於TSV 76之正上方之第1基板51或第2基板52。

像素15之周邊電路包含圖2之垂直驅動部12及行信號處理部13等，具有複數個電晶體。周邊電路之各電晶體配置於第1基板51、第2基板52、或第3基板53之至少一者之空的區域。

圖7係顯示像素15之周邊電路55之剖面構造之第1例之剖視圖。於第1例中，像素15之周邊電路55配置於第2基板52。該情形下，由於可於第1基板51配置周邊電路55，故相應地，例如可增加像素數，可實現高解析度化。或，可增加形成於第1基板51之第1電容元件31與第2電容元件32之電容，謀求感度提高。

圖8係顯示像素15之周邊電路55之剖面構造之第2例之剖視圖。於第2例中，像素15之周邊電路55分開配置於第1基板51與第2基板52。藉由將周邊電路55分散配置於第1～第3基板51～53，可將各基板之元件密度均一化，容易抑制串擾等之雜訊。於圖8中，未圖示將第1基板51之周邊電路55與第2基板52之周邊電路55之接合構造，但可以上述之諸個金屬墊接合，亦可以通孔接合。

圖9係由4個像素15及4個第1像素電路16共有1個第2像素電路17之情形之第1基板51之2×2像素份額之俯視佈局圖。於圖9中，將第1基板51及第2基板52上之2×2像素份額之區域稱為單位像素群區域。於第1基板51及第2基板52在二維方向配置複數個單位像素群區域。共有1個第2像素電路17之4個像素15及4個第1像素電路16可為例如拜耳排列之單位像素群。該情形下，單位像素群可由紅(R)、綠(G)、藍(B)、綠(G)之4個像素15構成，亦可由紅(R)、綠(G)、藍(B)、白(W)之4個像素15構成。

於圖9之第1基板51之例中，具備在第1方向X及第2方向Y各包含2個像素之單位像素群區域。於第1基板51，如圖9所示，將包含4個像素15之單位像素群區域於二維方向配置複數個。於各單位像素群區域中配置傳送電晶體22、第1重置電晶體23、第1源極隨耦器電路24、第1選擇電晶體26、排出電晶體30、及轉換效率切換電晶體27。於該等電晶體之下方，在各像素區域之大致全域配置光電轉換元件21。更詳細而言，如圖9所示，於單位像素群區域，傳送電晶體22之閘極TRG、第1重置電晶體23之閘極RST、第1源極隨耦器電路24之閘極SF1、第1選擇電晶體26之閘極SW、轉換效率切換電晶體27之閘極FDG、及排出電晶體30之閘極OFG分別隔著擴散層37而配置。各像素區域之中空部分係絕緣層38。

圖10係積層於圖8之第1基板51之第2基板52之2×2像素份額之單位像素群區域之俯視佈局圖。於第2基板52，在二維方向配置複數個單位像素群區域。於各單位像素群區域配置4個第1像素電路16與1個第2像素電路17。又，於各單位像素群區域配置1個TSV 70。

於圖10之例中，在4像素份額之區域內，沿著第1方向X配置：構成電流源之2個電晶體群35、36排列之第1列；將第1取樣電晶體33及第2取樣電晶體34設為一組之二組排列之第2列；TSV 70、第2選擇電晶體44、第2源極隨耦器電路42、第2重置電晶體41、及井接點區域排列之第3列；將第1取樣電晶體33及第2取樣電晶體34設為一組之二組排列之第4列；及構成電流源之2個電晶體群35、36排列之第5列。各列均為各電晶體之閘極與擴散區域沿著第1方向X配置。

例如，於第1列與第5列中，構成電流源之2個電晶體群35、36之閘極VB、PC、PC、VB於各閘極之間隔著擴散層37依序沿著第1方向X配置。於第2列與第4列中，第1及第2取樣電晶體33、34之閘極SR、SD、SR、SD於各閘極之間隔著擴散層37依序沿著第1方向X配置。於第3列中，TSV 70、第2選擇電晶體44之閘極SEL、第2源極隨耦器電路42之閘極SF2、第2重置電晶體41之閘極RB、井接點區域WC於各閘極之間隔著擴散層37依序沿著第1方向X配置。

如此，於第2基板52，構成4個第1像素電路16與1個第2像素電路17之各電晶體等高對稱性地配置。

尤其，於圖10之例中，各電晶體之通道之延伸之方向(以下簡稱為通道方向)均為第1方向，於各電晶體之通道之第2方向Y之兩側配置擴散層37。藉此，於第1方向X相鄰之諸個電晶體隔開彼此之擴散層37而配置，可避免通道因相鄰之電晶體之影響而被調變之虞。

又，連接於垂直信號線VSL之TSV 70與第2選擇電晶體44、第2源極隨耦器電路42、第2重置電晶體41、及井接點區域WC一起配置於沿第1方向X延伸之一軸上(第3列)。藉此，TSV 70隔開於第1方向X相鄰之第2選擇電晶體44之擴散層37而配置，可避免第2選擇電晶體44之通道因TSV 70之電位變化而被調變。

此外，圖10之佈局圖僅為一例，可採取各種變化例。例如，TSV 70可與第1取樣電晶體33及第2取樣電晶體34配置於一軸上(第2列或第4列)。或，TSV 70可與構成電流源之電晶體群35、36配置於一軸上(第1列或第5列)。

又，可將圖10之各電晶體中至少一部分之電晶體點對稱或線對稱地配置。例如，可於單位像素群區域之中央部配置第2源極隨耦器電路42之閘極SF2，對於該閘極SF2，點對稱或線對稱地配置4像素份額之第1取樣電晶體33之閘極SR、及4像素份額之第2取樣電晶體34之閘極SD。藉此，可將第2源極隨耦器電路42之閘極對4像素份額之第1取樣電晶體33之通道與4像素份額之第2取樣電晶體34之通道造成之串擾之影響均一化，謀求畫質提高。

如上述般，第1基板51與第2基板52藉由第1金屬墊63與第2金屬墊68之接合(CCC：Copper-Copper Connection，銅-銅連接)進行信號之收發，第2基板52與第3基板53藉由配置於自第2基板52延伸至第3基板53側之TSV 70之端部之第3金屬墊71與第3基板53之第4金屬墊75之接合進行信號之收發。該等金屬墊之配置部位及尺寸為任意。

圖11係顯示第2基板52中之第1金屬墊63與第2金屬墊68之接合部位(圖11之CCC)及TSV 70之配置部位之一例之俯視佈局圖。第1金屬墊63與第2金屬墊68之接合部位係就每一像素15設置，而相對地，TSV 70係就由複數個(例如4個)像素15構成之單位像素群區域之每一者設置1個。因而，考量如例如圖11所示，將第1金屬墊63與第2金屬墊68之接合部位配置於各像素區域之中央部，將TSV 70配置於單位像素群區域之第1方向X之邊界邊之中央部。圖11係第1金屬墊63、第2金屬墊68、及TSV 70之配置部位及尺寸之一例，可採取各種變化例。

如上述般，由於自第2基板52延伸至第3基板53之TSV 70連接於垂直信號線VSL，故設置垂直信號線VSL之數目。作為該等TSV 70之配置部位，考量若干個例。

圖12係顯示TSV 70之配置部位之第1例之示意性俯視佈局圖。於第1例中，複數個TSV 70均等地分散配置於像素陣列部11之全域。

圖13係顯示TSV 70之配置部位之第2例之示意性俯視佈局圖。如上述般，於第3基板53配置邏輯電路54。邏輯電路54包含圖1之行信號處理部13。行信號處理部13具有就每一垂直信號線VSL設置之複數個類比-數位轉換器。該等類比-數位轉換器例如於第3基板53之第2方向Y之中央部沿著第1方向X配置。因而，於圖13之第2例中，與類比-數位轉換器之配置部位相配地，複數個TSV 70於像素陣列部11之第2方向Y之中央部沿著第1方向X配置。

圖14係顯示TSV 70之配置部位之第3例之示意性俯視佈局圖。於第3例中，雖然於像素陣列部11之全域均等地配置TSV 70，但僅針對在第2方向Y之中央部沿著第1方向X配置之複數個TSV 70，連接自第3配線層66之通孔。藉此，配置於第2方向Y之中央部以外之複數個TSV 70為並非出於傳送像素信號之目的而使用之虛設TSV 78，於電性上與圖13同樣，經由於第2方向Y之中央部沿著第1方向X配置之複數個TSV 70傳送像素信號。

如圖14般，設置虛設TSV 78之理由係因為藉由在像素陣列部11之全域均等地設置複數個TSV 70，可抑制TSV 70對周圍之電晶體之特性造成之變動。

圖3之第1像素電路16具有2個電容元件31、32，但可設置3個以上之電容元件。例如，藉由將與信號電荷相應之電壓信號記憶於複數個電容元件，將與重置位準相應之電壓信號記憶於複數個電容元件，可保持更廣泛之範圍之電壓位準之電壓信號，可擴大高動態範圍。

又，可當經由排出電晶體30排出光電轉換元件21之蓄積電荷時，追加新的保持排出之電荷之電荷保持部，將該電荷保持部之保持電荷傳送至第1浮動擴散區域FD1且作為信號電荷之一部分而利用。

圖15係顯示圖3之像素15及第1像素電路16之一變化例之電路圖。圖15所示之像素15除圖3之像素15之構成外，亦具有電荷保持部81、及新的轉換效率切換電晶體82。電荷保持部81配置於排出電晶體30之汲極與基準電壓節點AMD之間。新的轉換效率切換電晶體82配置於排出電晶體30之汲極與轉換效率電晶體之汲極之間。轉換效率切換電晶體82於FCG信號為高位準時導通，將電荷保持部81之保持電荷經由轉換效率切換電晶體27傳送至第1浮動擴散區域SF1。

電荷保持部81例如亦被稱為LOFIC(Lateral Overflow Integration Capacitor，橫向溢出積體電容)。電荷保持部81例如係MOS(Metal Oxide Semiconductor，金屬氧化物半導體)電容元件、或上述之MIM構造之電容元件。

圖15所示之第1像素電路16具有第1～第6電容元件C1～C6、第1～第6取樣電晶體Q1～Q6、及取樣與保持用之電晶體80。其中，第1電容元件C1及第2電容元件C2、與第1取樣電晶體Q1及第2取樣電晶體Q2被用於保持第1臨限值以上之電壓信號HCG。第3電容元件C3及第4電容元件C4、與第3取樣電晶體Q3及第4取樣電晶體Q4被用於保持未達第1臨限值且第2臨限值以上之電壓信號MCG。第5電容元件C5及第6電容元件C6、與第5取樣電晶體Q5及第6取樣電晶體Q6被用於保持未達第2臨限值之電壓信號LCG。

此外，電容元件與取樣電晶體之數目為任意，不限定於圖3及圖15所示者。

圖16係與圖15對應之第1基板51之俯視佈局圖。圖15所示之電荷保持部81配置於例如與光電轉換元件21於深度方向重疊之位置，可不減小光電轉換元件21之面積而配置電荷保持部81。於圖16中，將電荷保持部81之配置區域記述為Cap。

圖17係與圖15對應之第2基板52之俯視佈局圖。於第2基板52中配置：構成電流源之電晶體之閘極VB沿著第1方向X配置之第1列；第2像素電路17內之第2源極隨耦器電路42之閘極SF2與第2選擇電晶體44之閘極SEL沿著第2方向Y配置之第2列；及配置於第1列與第2列之間之第1行至第5行。

於第1行中，構成電流源之電晶體之閘極PC與第3放大電晶體之閘極SHT沿著第2方向Y配置。於第2行中，第5及第6取樣電晶體Q5、Q6之閘極SRL、SDL沿著第2方向Y配置。於第3行中，第3及第4取樣電晶體之閘極SRM、SDM沿著第2方向Y配置。於第4行中，第1及第2取樣電晶體之閘極SRH、SDH沿著第2方向Y配置。於第5行中，井接點區域WC與第2重置電晶體41之閘極RB沿著第2方向Y配置。

像素15及像素電路之具體的電路構成不限於圖3或圖15所示之電路構成，能夠應用各種電路構成。

圖18係第1變化例之像素15、第1像素電路16、及第2像素電路17之電路圖。圖18之第1像素電路16之電路構成與圖3及圖15不同。此外，於圖18中省略像素15內之排出電晶體30與轉換效率切換電晶體27，但可設置該等電晶體，像素15之構成與圖3實質上相同。

圖18中之第1像素電路16除具有第1電容元件31及第2電容元件32、第1取樣電晶體33及第2取樣電晶體34、及構成電流源之電晶體群35、36外，亦具有取樣與保持用之電晶體83。

取樣與保持用之電晶體83連接於像素15之輸出節點n1與第1像素電路16之輸出節點n2之間。第1電容元件31及第1取樣電晶體33串聯連接於基準電壓節點(例如電源電壓節點)與第1像素電路16之輸出節點n2之間。第2電容元件32及第2取樣電晶體34串聯連接於基準電壓節點與第1像素電路16之輸出節點n2之間。

圖19係第2變化例之像素15、第1像素電路16、及第2像素電路17之電路圖。圖19具有與圖3實質上相同之電路構成之像素15、及與圖3不同之電路構成之第1像素電路16。

圖19之第1像素電路16具有第1輸出節點SF21及第2輸出節點SF22，於各者個別地連接有第2像素電路17。可個別地追加一個未圖示之電晶體，且將第2像素電路17僅設為一個，於追加之電晶體選擇第1輸出節點SF21或第2輸出節點SF22而連接於第2像素電路17。一第2像素電路17具有第2源極隨耦器電路42R及第2選擇電晶體44R，另一第2像素電路17具有第2源極隨耦器電路42D及第2選擇電晶體44D。

圖19之第1像素電路16連接於像素15之輸出節點n1，具有構成電流源之電晶體、第1取樣電晶體33及第1電容元件31、及第2取樣電晶體34及第2電容元件32。第1電容元件31連接於基準電壓節點與第1輸出節點SF21之間。第1取樣電晶體33連接於第1輸出節點SF21與像素15之輸出節點n1之間。第2電容元件32連接於基準電壓節點與第2輸出節點SF22之間。第2取樣電晶體34連接於第2輸出節點SF22與像素15之輸出節點n1之間。

圖20係第3變化例之像素15、第1像素電路16、及第2像素電路17之電路圖。圖20具有與圖3實質上相同之電路構成之像素15、及與圖3不同之電路構成之第1像素電路16。

圖20之第1像素電路16具有第1及第2取樣電晶體33、34、第1電容元件31及第2電容元件32、及構成電流源之電晶體群35、36。

第1取樣電晶體33與第2電容元件32串聯連接於像素15之輸出節點n1與第1像素電路16之輸出節點n2之間。第1電容元件31連接於基準電壓節點(例如電源電壓節點)與第1像素電路16之輸出節點n2之間。第2取樣電晶體34連接於基準電壓節點與第1像素電路16之輸出節點之間。

圖21係第4變化例之像素15、第1像素電路16、及第2像素電路17之電路圖。圖21具有與圖3實質上相同之電路構成之像素15、及與圖3不同之電路構成之第1像素電路16及第2像素電路17。

圖21之第1像素電路16具有：電晶體35，其構成連接於像素15之輸出節點n1與基準電壓節點(例如接地節點)之間之電流源；第1取樣電晶體33及第2取樣電晶體34，其等疊接連接於像素15之輸出節點n1與第1像素電路16之輸出節點n2之間；第1電容元件31，其連接於第1取樣電晶體33及第2取樣電晶體34之連接節點與基準電壓節點(例如接地節點)之間；及第2電容元件32，其連接於第1像素電路16之輸出節點n2與基準電壓節點(例如接地節點)之間。

圖21之第2像素電路17具有疊接連接於基準電壓節點(例如電源電壓節點)與垂直信號線VSL之間之第2源極隨耦器電路42(第2放大電晶體43)及第2選擇電晶體44。圖22之第2像素電路17不具有圖3之第2重置電晶體34，但可追加第2重置電晶體34。

圖22係第5變化例之像素15、第1像素電路16、及第2像素電路17之電路圖。圖21具有與圖3實質上相同之電路構成之像素15、及與圖3不同之電路構成之第1像素電路16。

圖22之第1像素電路16具有：電晶體35，其構成連接於像素15之輸出節點n1與基準電壓節點(例如接地節點)之間之電流源；第1電容元件31，其連接於像素15之輸出節點n1與第1像素電路16之輸出節點n2之間；及第2電容元件32，其連接於第1像素電路16之輸出節點n2與基準電壓節點(例如接地節點)之間。

上述之圖3與第1～第5變化例之第1像素電路16具備連接於像素15之輸出節點n1與基準電壓節點(例如接地節點)之間之電流源，但電流源可由電晶體群35、36構成，亦可由單體之電晶體35構成。又，是否於像素15內設置轉換效率切換電晶體27與排出電晶體30為任意。

如此，於本實施形態中，由於將對經光電轉換之電荷在轉換成電壓信號後加以保持之全域快門方式之光檢測裝置3設為第1～第3基板51～53之積層構造，故可使像素15及像素電路之面積具有餘裕，可增加像素數，謀求高解析度化，且可確保保持電壓信號之充分之電容之第1電容元件31及第2電容元件32，可擴大高動態範圍。

又，第1基板51與第2基板52藉由諸個金屬墊之接合進行信號傳送，第2基板52之第3基板53藉由配置於貫通第2基板52上之半導體層之TSV 70之端部之諸個金屬墊之接合進行信號傳送，故而可於各基板間高效率地進行信號傳送，可將積層晶片小型化。

＜對於移動體之應用例＞ 本揭示之技術(本技術)可應用於各種產品。例如，本揭示之技術可實現為搭載於汽車、電動汽車、油電混合汽車、二輪車、自行車、個人移動性裝置、飛機、無人機、船舶、機器人等任一種類之移動體之裝置。

圖23係顯示作為可應用本揭示之技術之移動體控制系統之一例之車輛控制系統之概略性構成例之方塊圖。

車輛控制系統12000具備經由通信網路12001連接之複數個電子控制單元。於圖23所示之例中，車輛控制系統12000具備：驅動系統控制單元12010、車體系統控制單元12020、車外資訊檢測單元12030、車內資訊檢測單元12040、及整合控制單元12050。又，作為整合控制單元12050之功能構成，圖示微電腦12051、聲音圖像輸出部12052、及車載網路I/F(Interface，介面)12053。

驅動系統控制單元12010依照各種程式控制與車輛之驅動系統相關聯之裝置之動作。例如，驅動系統控制單元12010作為內燃機或驅動用馬達等用於產生車輛之驅動力之驅動力產生裝置、用於將驅動力傳遞至車輪之驅動力傳遞機構、調節車輛之舵角之轉向機構、及產生車輛之制動力之制動裝置等的控制裝置發揮功能。

車體系統控制單元12020依照各種程式控制裝備於車體之各種裝置之動作。例如，車體系統控制單元12020作為無鑰匙門禁系統、智慧型鑰匙系統、電動車窗裝置、或頭燈、尾燈、煞車燈、方向指示燈或霧燈等各種燈之控制裝置發揮功能。該情形下，可對車體系統控制單元12020輸入自代替鑰匙之可攜式機發出之電波或各種開關之信號。車體系統控制單元12020受理該等電波或信號之輸入，控制車輛之門鎖裝置、電動車窗裝置、燈等。

車外資訊檢測單元12030檢測搭載車輛控制系統12000之車輛外部之資訊。例如，於車外資訊檢測單元12030連接有攝像部12031。車外資訊檢測單元12030使攝像部12031拍攝車外之圖像，且接收拍攝到之圖像。車外資訊檢測單元12030可基於接收到之圖像，進行人、車、障礙物、標識或路面上之文字等之物體檢測處理或距離檢測處理。

攝像部12031係接收光且輸出與該光之受光量相應之電信號之光感測器。攝像部12031可將電信號作為圖像而輸出，亦可作為測距之資訊而輸出。又，攝像部12031所接收之光可為可見光，亦可為紅外線等非可見光。

車內資訊檢測單元12040檢測車內之資訊。於車內資訊檢測單元12040例如連接有檢測駕駛者之狀態之駕駛者狀態檢測部12041。駕駛者狀態檢測部12041包含例如拍攝駕駛者之相機，車內資訊檢測單元12040基於自駕駛者狀態檢測部12041輸入之檢測資訊，可算出駕駛者之疲勞度或注意力集中度，亦可判別駕駛者是否打瞌睡。

微電腦12051可基於由車外資訊檢測單元12030或車內資訊檢測單元12040取得之車內外之資訊，運算驅動力產生裝置、轉向機構或制動裝置之控制目標值，且對驅動系統控制單元12010輸出控制指令。例如，微電腦12051可進行以實現包含車輛之避免碰撞或緩和衝擊、基於車距之追隨行駛、車速維持行駛、車輛之碰撞警告、或車輛之車道偏離警告等的ADAS(Advanced Driver Assistance System，先進駕駛輔助系統)之功能為目的之協調控制。

又，微電腦12051藉由基於由車外資訊檢測單元12030或車內資訊檢測單元12040取得之車輛之周圍之資訊而控制驅動力產生裝置、轉向機構或制動裝置等，而可進行以不依賴駕駛者之操作而自律行駛之自動駕駛等為目的之協調控制。

又，微電腦12051可基於由車外資訊檢測單元12030取得之車外之資訊，對車體系統控制單元12030輸出控制指令。例如，微電腦12051可進行根據由車外資訊檢測單元12030檢測出之前方車或對向車之位置而控制頭燈，而將遠光燈切換為近光燈等之以謀求防眩為目的之協調控制。

聲音圖像輸出部12052朝可針對車輛之乘客或車外以視覺或聽覺方式通知資訊之輸出裝置，發送聲音及圖像中至少一者之輸出信號。於圖23之例中，作為輸出裝置，例示有音訊揚聲器12061、顯示部12062及儀表板12063。顯示部12062例如可包含車載顯示器及抬頭顯示器之至少一者。

圖24係顯示攝像部12031之設置位置之例之圖。

於圖24中，作為攝像部12031，具有攝像部12101、12102、12103、12104、12105。

攝像部12101、12102、12103、12104、12105例如設置於車輛12100之前保險桿、後照鏡、後保險桿、尾門及車廂內之擋風玻璃之上部等位置。前保險桿所具備之攝像部12101及車廂內之擋風玻璃之上部所具備之攝像部12105主要取得車輛12100前方之圖像。後照鏡所具備之攝像部12102、12103主要取得車輛12100側方之圖像。後保險桿或尾門所具備之攝像部12104主要取得車輛12100後方之圖像。車廂內之擋風玻璃之上部所具備之攝像部12105主要用於前方車輛或行人、障礙物、號誌機、交通標誌或車道線等之檢測。

此外，於圖24中，顯示攝像部12101至12104之攝像範圍之一例。攝像範圍12111表示設置於前保險桿之攝像部12101之攝像範圍，攝像範圍12112、12113表示分別設置於後照鏡之攝像部12102、12103之攝像範圍，攝像範圍12114表示設置於後保險桿或尾門之攝像部12104之攝像範圍。例如，藉由重疊由攝像部12101至12104拍攝之圖像資料，可獲得自上方觀察車輛12100之俯瞰圖像。

攝像部12101至12104之至少1者可具有取得距離資訊之功能。例如，攝像部12101至12104之至少1者可為由複數個攝像元件構成之立體攝影機，亦可為具有相位差檢測用之像素之攝像元件。

例如，微電腦12051藉由基於自攝像部12101至12104獲得之距離資訊，求得與攝像範圍12111至12114內之各立體物相隔之距離、及該距離之時間性變化(對於車輛12100之相對速度)，而可尤其將位於車輛12100之行進路上最近之立體物、且為在與車輛12100大致相同之方向以特定之速度(例如0 km/h以上)行駛之立體物擷取作為前方車。進而，微電腦12051可設定針對前方車於近前應預先確保之車距，進行自動煞車控制(亦包含停止追隨控制)、自動加速控制(亦包含追隨起步控制)等。如此般可進行以不依賴駕駛者之操作而自律行駛之自動駕駛等為目的之協調控制。

例如，微電腦12051可基於自攝像部12101至12104取得之距離資訊，將與立體物相關之立體物資料分類為二輪車、普通車輛、大型車輛、行人、電線桿等其他立體物而加以擷取，用於自動躲避障礙物。例如，微電腦12051可將車輛12100周邊之障礙物辨識為車輛12100之駕駛員可視認之障礙物及難以視認之障礙物。且，微電腦12051判斷表示與各障礙物碰撞之危險度之碰撞風險，當遇到碰撞風險為設定值以上而有可能發生碰撞之狀況時，藉由經由音訊揚聲器12061或顯示部12062對駕駛員輸出警報，或經由驅動系統控制單元12010進行強制減速或迴避操舵，而可進行用於避免碰撞之駕駛支援。

攝像部12101至12104之至少1個可為檢測紅外線之紅外線相機。例如，微電腦12051可藉由判定在攝像部12101至12104之攝像圖像中是否存在有行人而辨識行人。如此之行人之辨識藉由例如擷取作為紅外線相機之攝像部12101至12104之攝像圖像之特徵點之程序、及針對表示物體之輪廓之一系列特徵點進行圖案匹配處理而判別是否為行人之步序而進行。當微電腦12051判定為在攝像部12101至12104之攝像圖像中存在有行人，且辨識為行人時，聲音圖像輸出部12052以對該被辨識出之行人重疊顯示用於強調之方形輪廓線之方式控制顯示部12062。又，聲音圖像輸出部12052亦可控制顯示部12062而將顯示行人之圖標等顯示於所期望之位置。

以上，針對可應用本揭示之技術之車輛控制系統之一例進行了說明。本揭示之技術可應用於以上所說明之構成中之例如攝像部12031等。具體而言，本實施形態之光檢測裝置3可應用於攝像部12031。」等)。由於藉由對攝像部12031應用本揭示之技術，可獲得更易於觀察之攝影圖像，故能夠減輕駕駛員之疲勞。

＜對於內視鏡手術系統之應用例＞ 本揭示之技術(本技術)可應用於各種產品。例如，本揭示之技術可應用於內視鏡手術系統。

圖25係顯示可應用本揭示之技術(本技術)之內視鏡手術系統之概略性構成之一例之圖。

於圖25中，圖示施術者(醫師)11131使用內視鏡手術系統11000，對病床11133上之患者11132進行手術之狀況。如圖示般，內視鏡手術系統11000包含：內視鏡11100、氣腹管11111或能量處置具11112等其他手術器具11110、支持內視鏡11100之支持臂裝置11120、及搭載有用於內視鏡下手術之各種裝置之手推車11200。

內視鏡11100包含：鏡筒11101，其自前端起特定長度之區域插入患者11132之體腔內；及相機頭11102，其連接於鏡筒11101之基端。於圖示之例中，圖示構成為具有硬性鏡筒11101之所謂硬性鏡之內視鏡11100，但內視鏡11100亦可構成為具有軟性鏡筒之所謂軟性鏡。

於鏡筒11101之前端設置有嵌入有物鏡之開口部。於內視鏡11100連接有光源裝置11203，由該光源裝置11203產生之光由在鏡筒11101之內部延伸設置之光導件導光至該鏡筒之前端，並經由物鏡向患者11132之體腔內之觀察對象照射。此外，內視鏡11100可為直視鏡，亦可為斜視鏡或側視鏡。

於相機頭11102之內部設置有光學系統及攝像元件，來自觀察對象之反射光(觀察光)由該光學系統集光於該攝像元件。藉由該攝像元件對觀察光進行光電轉換，而產生與觀察光對應之電信號、即與觀察像對應之圖像信號。該圖像信號作為RAW資料被發送至相機控制單元(CCU：Camera Control Unit)11201。

CCU 11201包含CPU(Central Processing Unit，中央處理器)或GPU(Graphics Processing Unit，圖形處理器)等，統括地控制內視鏡11100及顯示裝置11202之動作。進而，CCU 11201自相機頭11102接收圖像信號，對該圖像信號實以例如顯影處理(解馬賽克處理)等用於顯示基於該圖像信號之圖像之各種圖像處理。

顯示裝置11202藉由來自CCU 11201之控制而顯示基於由該CCU 11201實施圖像處理後之圖像信號的圖像。

光源裝置11203例如包含LED(light emitting diode，發光二極體)等光源，將拍攝手術部位等時之照射光供給至內視鏡11100。

輸入裝置11204係對於內視鏡手術系統11000之輸入介面。使用者可經由輸入裝置11204對於內視鏡手術系統11000進行各種資訊之輸入或指示輸入。例如，使用者輸入變更內視鏡11100之攝像條件(照射光之種類、倍率及焦距等)之意旨之指示等。

處置具控制裝置11205控制用於燒灼、切開組織或封堵血管等之能量處置具11112之驅動。氣腹裝置11206出於確保內視鏡11100之視野及確保施術者之作業空間之目的，為了使患者11132之體腔膨脹，而經由氣腹管11111將氣體送入該體腔內。記錄器11207係可記錄與手術相關之各種資訊之裝置。印表機11208係可將與手術相關之各種資訊以文字、圖像或圖表等各種形式予以印刷之裝置。

此外，對內視鏡11100供給拍攝手術部位時之照射光之光源裝置11203可包含例如LED、雷射光源或由其等之組合構成之白色光源。在由RGB雷射光源之組合構成白色光源時，由於可高精度地控制各色(各波長)之輸出強度及輸出時序，故在光源裝置11203中可進行攝像圖像之白平衡之調整。又，該情形下，藉由分時地對觀察對象照射來自RGB雷射光源各者之雷射光，與該照射時序同步地控制相機頭11102之攝像元件之驅動，而亦可分時地拍攝與RGB各者對應之圖像。根據該方法，即便於該攝像元件未設置彩色濾光器，亦可獲得彩色圖像。

又，光源裝置11203可以每隔特定之時間變更所輸出之光之強度之方式控制該驅動。藉由與該光之強度之變更之時序同步地控制相機頭11102之攝像元件之驅動且分時地取得圖像，且將該圖像合成，而可產生無所謂欠曝及過曝之高動態範圍之圖像。

又，光源裝置11203可構成為可供給與特殊光觀察對應之特定之波長頻帶之光。於特殊光觀察中，例如，進行藉由利用生物體組織之光之吸收之波長依存性，照射與通常之觀察時之照射光(亦即，白色光)相比更窄頻帶之光，而高對比度地拍攝黏膜表層之血管等特定之組織之所謂窄頻帶光觀察(Narrow Band Imaging，內鏡窄帶成像術)。或，於特殊光觀察中，可進行利用藉由照射激發光產生之螢光而獲得圖像之螢光觀察。於螢光觀察中，可進行對生物體組織照射激發光而觀察來自該生物體組織之螢光(自身螢光觀察)、或對生物體組織局部注射靛氰綠(ICG)等之試劑且對該生物體組織照射與該試劑之螢光波長對應之激發光而獲得螢光像等。光源裝置11203可構成為可供給與如此之特殊光觀察對應之窄頻光及/或激發光。

圖26係顯示圖25所示之相機頭11102及CCU 11201之功能構成之一例之方塊圖。

相機頭11102具有：透鏡單元11401、攝像部11402、驅動部11403、通訊部11404、及相機頭控制部11405。CCU 11201具有：通訊部11411、圖像處理部11412、及控制部11413。相機頭11102與CCU 11201藉由傳送纜線11400可相互通訊地連接。

透鏡單元11401係設置於與鏡筒11101之連接部之光學系統。自鏡筒11101之前端擷取入之觀察光被導光至相機頭11102，而入射至該透鏡單元11401。透鏡單元11401係將包含變焦透鏡及對焦透鏡之複數個透鏡組合而構成。

構成攝像部11402之攝像元件可為1個(所謂之單板式)，亦可為複數個(所謂之多板式)。若攝像部11402由多板式構成，則例如由各攝像元件產生與RGB各自對應之圖像信號，藉由將其等合成而可獲得彩色圖像。或，攝像部11402亦可構成為具有用於分別取得與3D(dimensional，維度)顯示對應之右眼用及左眼用之圖像信號的1對攝像元件。藉由進行3D顯示，施術者11131可更準確地掌握手術部位之生物體組織之深度。此外，若攝像部11402由多板式構成，則亦可與各攝像元件對應地，將透鏡單元11401設置複數個系統。

又，攝像部11402可未必設置於相機頭11102。例如，攝像部11402可於鏡筒11101之內部設置於物鏡之正後方。

驅動部11403由致動器構成，藉由來自相機頭控制部11405之控制，使透鏡單元11401之變焦透鏡及對焦透鏡沿光軸移動特定之距離。藉此，可適當調整由攝像部11402拍攝之攝像圖像之倍率及焦點。

通訊部11404由用於在與CCU 11201之間收發各種資訊之通訊裝置構成。通訊部11404將自攝像部11402獲得之圖像信號作為RAW資料經由傳送纜線11400發送至CCU 11201。

又，通訊部11404自CCU 11201接收用於控制相機頭11102之驅動之控制信號，並供給至相機頭控制部11405。於該控制信號中例如包含指定攝像圖像之訊框率之意旨之資訊、指定攝像時之曝光值之意旨之資訊、及/或指定攝像圖像之倍率及焦點之意旨之資訊等與攝像條件相關之資訊。

此外，上述之訊框率或曝光值、倍率、焦點等攝像條件可由使用者適宜地指定，亦可基於取得之圖像信號由CCU 11201之控制部11413自動設定。如為後者，需在內視鏡11100搭載所謂之AE(Auto Exposure，自動曝光)功能、AF(Auto Focus，自動對焦)功能及AWB(Auto White Balance，自動白平衡)功能。

相機頭控制部11405基於經由通訊部11404接收到之來自CCU 11201之控制信號而控制相機頭11102之驅動。

通訊部11411由用於在與相機頭11102之間收發各種資訊之通訊裝置構成。通訊部11411接收自相機頭11102經由傳送纜線11400發送之圖像信號。

又，通訊部11411對相機頭11102發送用於控制相機頭11102之驅動之控制信號。圖像信號或控制信號可藉由電氣通訊或光通訊等發送。

圖像處理部11412對自相機頭11102發送之作為RAW資料之圖像信號施以各種圖像處理。

控制部11413進行與內視鏡11100對手術部位等之攝像、及藉由手術部位等之攝像而獲得之攝像圖像之顯示相關之各種控制。例如，控制部11413產生用於控制相機頭11102之驅動之控制信號。

又，控制部11413基於由圖像處理部11412實施圖像處理後之圖像信號使顯現有手術部位等之攝像圖像顯示於顯示裝置11202。此時，控制部11413可利用各種圖像辨識技術辨識攝像圖像內之各種物體。例如，控制部11413藉由檢測攝像圖像中所含之物體之邊緣之形狀或顏色等，而可辨識鑷子等手術器具、特定之生物體部位、出血、能量處置具11112之使用時之霧氣等。控制部11413可在使顯示裝置11202顯示攝像圖像時，使用該辨識結果使各種手術支援資訊重疊顯示於該手術部位之圖像。藉由重疊顯示手術支援資訊，對施術者11131予以提示，而可減輕施術者11131之負擔，而施術者11131準確地進行手術。

連接相機頭11102及CCU 11201之傳送纜線11400可為與電信號之通訊對應之電信號纜線、與光通訊對應之光纖、或其等之複合纜線。

此處，於圖示之例中，可使用傳送纜線11400以有線進行通訊，但相機頭11102與CCU 11201之間之通訊亦可以無線進行。

以上，針對可應用本揭示之技術之內視鏡手術系統之一例進行了說明。本揭示之技術可應用於以上所說明之構成中例如內視鏡11100、相機頭11102(之攝像部11402)、CCU 11201(之圖像處理部11412)等)。具體而言，本實施形態之光檢測裝置3可應用於攝像部10402。藉由對攝像部10402應用本揭示之技術，可獲得更鮮明之手術部位圖像，故而手術者可更準確地確認手術部位。

此外，此處，作為一例，針對內視鏡手術系統進行了說明，但本揭示之技術此外可應用於例如顯微鏡手術系統等。

此外，本技術可採用如以下之構成。 (1)一種光檢測裝置，其包含： 複數個像素，其等分別蓄積與入射光之光量相應之電荷； 複數個第1像素電路，其等具有在同一時序下保持與蓄積於前述複數個像素之電荷相應之電壓信號之複數個電容元件； 複數個第2像素電路，其等由前述複數個第1像素電路中每2個以上之前述第1像素電路共有，依序讀出保持於前述2個以上之第1像素電路中之2個以上之前述電容元件之電荷且產生像素信號； 邏輯電路，其進行由前述複數個第2像素電路產生之複數個前述像素信號之信號處理； 第1基板，其供配置前述複數個像素； 第2基板，其積層於前述第1基板，供配置前述複數個第1像素電路及前述複數個第2像素電路；及 第3基板，其積層於前述第2基板，供配置前述邏輯電路。 (2)如(1)之光檢測裝置，其中前述第1基板中之連接於前述複數個像素之第1配線層、與前述第2基板中之連接於前述複數個第1像素電路及前述複數個第2像素電路之第2配線層對向地配置；且 前述第2基板中之前述第2配線層、與前述第3基板中之連接於前述邏輯電路之第3配線層隔著前述第2基板而配置。 (3)如(1)或(2)之光檢測裝置，其中前述第1基板具有接合於前述第1配線層之複數個第1金屬墊；且 前述第2基板具有接合於前述複數個第1金屬墊、且接合於前述第2配線層之複數個第2金屬墊。 (4)如(1)至(3)中任一項之光檢測裝置，其中前述第2基板具有： 半導體層，其與前述第3基板對向地配置； 複數個第1通孔，其等配置為自前述複數個第2像素電路貫通前述半導體層；及 複數個第3金屬墊，其等分別接合於前述複數個第1通孔之端部；且 前述第3基板具有接合於前述複數個第3金屬墊之複數個第4金屬墊。 (5)如(4)之光檢測裝置，其中前述複數個第1通孔連接於將由前述複數個第2像素電路產生之前述複數個像素信號傳送至前述邏輯電路之複數條信號線。 (6)如(4)或(5)之光檢測裝置，其中前述複數個第1通孔遍及前述第2基板之全域配置。 (7)如(4)或(5)之光檢測裝置，其中前述第2基板具有傳送由前述複數個第2像素電路產生之前述複數個像素信號之複數條信號線；且 前述複數條信號線配置於前述第2基板之第1方向，分別沿與前述第1方向交叉之第2方向延伸； 前述邏輯電路具有類比-數位轉換器，該類比-數位轉換器配置於前述第3基板之前述第2方向之中央部，將前述像素信號進行類比-數位轉換； 前述複數個第1通孔之至少一部分與前述第3基板中之前述類比-數位轉換器之配置區域相配地配置於前述第2基板之前述第2方向之中央部，且連接於前述複數條信號線。 (8)如(7)之光檢測裝置，其中前述複數個第1通孔遍及前述第2基板之全域配置；且 配置於前述第2基板之前述第2方向之中央部以外之部位之第1通孔係不傳送信號之虛設通孔。 (9)如(4)至(8)中任一項之光檢測裝置，其中前述複數個第1通孔就每前述2個以上之像素各配置1個；且 前述第3金屬墊及前述第4金屬墊就每前述2個以上之像素設置。 (10)如(1)至(9)中任一項之光檢測裝置，其中前述第2基板具有第1周邊電路，該第1周邊電路配置於在俯視前述第1基板及前述第2基板時不重疊於前述複數個像素之區域。 (11)如(1)至(10)中任一項之光檢測裝置，其中前述第1基板具有第2周邊電路，該第2周邊電路配置於未配置前述複數個像素之區域。 (12)如(1)至(11)中任一項之光檢測裝置，其中前述複數個像素各者具有： 光電轉換元件，其蓄積與入射光之光量相應之電荷； 第1電晶體，其切換是否將前述光電轉換元件之蓄積電荷傳送至第1浮動擴散區域； 第2電晶體，其切換是否將前述第1浮動擴散區域之電荷初始化；及 第1源極隨耦器電路，其產生與前述第1浮動擴散區域之電荷相應之電壓信號；且 前述複數個第1像素電路各者具有： 第1電容元件，其保持在將對應之前述像素之前述第1浮動擴散區域之電荷初始化之狀態下自前述第1源極隨耦器電路輸出之電壓信號； 第2電容元件，其保持在將前述光電轉換元件之蓄積電荷傳送至對應之前述像素之前述第1浮動擴散區域之狀態下自前述第1源極隨耦器電路輸出之電壓信號； 第3電晶體，其切換是否將保持於前述第1電容元件之電荷傳送至由前述2個以上之第1像素電路共有之第2浮動擴散區域；及 第4電晶體，其切換是否將保持於前述第2電容元件之電荷傳送至前述第2浮動擴散區域； 前述複數個第2像素電路各者具有： 第5電晶體，其切換是否將前述第2浮動擴散區域之電荷初始化；及 第2源極隨耦器電路，其產生與前述第2浮動擴散區域之電荷相應之像素信號。 (13)如(12)之光檢測裝置，其中前述複數個像素各者具有： 第3電容元件，其蓄積前述光電轉換元件之蓄積電荷之一部分；及 第6電晶體，其切換是否將前述光電轉換元件之蓄積電荷之一部分蓄積於前述第3電容元件。 (14)如(12)或(13)之光檢測裝置，其中前述複數個像素各者具有第7電晶體，該第7電晶體切換是否排出前述光電轉換元件之蓄積電荷。 (15)如(14)之光檢測裝置，其包含： 第4電容元件，其保持經由前述第7電晶體排出之前述光電轉換元件之蓄積電荷；及 第8電晶體，其切換是否將保持於前述第4電容元件之電荷傳送至前述第1浮動擴散區域。 (16)如(15)之光檢測裝置，其中前述第4電容元件配置於前述第1基板。 (17)如(12)至(16)中任一項之光檢測裝置，其中前述複數個第1像素電路各者包含： 第9電晶體及第10電晶體，其等疊接連接於前述第1源極隨耦器電路之輸出節點與基準電壓節點之間；且 前述第9電晶體及前述第10電晶體於互不相同之時序下導通，將前述第1電容元件及前述第2電容元件預充電。 (18)如(12)至(17)中任一項之光檢測裝置，其包含： 複數個第1保持電路，其等分別具有前述第1電容元件及前述第3電晶體，且經並聯連接；及 複數個第2保持電路，其等分別具有前述第2電容元件及前述第4電晶體，且經並聯連接。 (19)如(1)至(18)中任一項之光檢測裝置，其包含基板接點，該基板接點對前述第1基板、前述第2基板或前述第3基板之至少一者供給基準電位。 (20)一種電子機器，其包含： 光檢測裝置，其產生與入射光之光量相應之圖像；及 處理部，其處理前述圖像；且 前述光檢測裝置包含： 複數個像素，其等分別蓄積與入射光之光量相應之電荷； 複數個第1像素電路，其等具有在同一時序下保持與蓄積於前述複數個像素之電荷相應之電壓信號之複數個電容元件； 複數個第2像素電路，其等由前述複數個第1像素電路中每2個以上之前述第1像素電路共有，依序讀出保持於前述2個以上之第1像素電路中之2個以上之前述電容元件之電荷且產生像素信號； 邏輯電路，其進行由前述複數個第2像素電路產生之複數個前述像素信號之信號處理； 第1基板，其供配置前述複數個像素； 第2基板，其積層於前述第1基板，供配置前述複數個第1像素電路及前述複數個第2像素電路；及 第3基板，其積層於前述第2基板，供配置前述邏輯電路。

本揭示之態樣並非係限定於上述之各個實施形態者，亦包含熟悉此項技術者可想到之各種變化，本揭示之效果亦不限定於上述之內容。亦即，於不脫離根據由申請專利範圍規定之內容及其均等物導出之本揭示之概念性思想與旨趣之範圍內，能夠進行各種追加、變更及部分性削除。

1:電子機器 2:攝像透鏡 3:光檢測裝置 3:一實施形態之光檢測裝置 4:圖像處理部 5:記錄部 6:控制部 11:像素陣列部 12:垂直驅動部 13:及行信號處理部 13:行信號處理部 14:時序控制部 15:像素 16:第1像素電路 17:第2像素電路 21:光電轉換元件 22:傳送電晶體 23:第1重置電晶體 24:第1源極隨耦器電路(SF1) 25:第1放大電晶體 26:第1選擇電晶體 27:轉換效率切換電晶體 28:電荷保持部 29:電壓切換器 30:排出電晶體 31:第1電容元件/電容元件 32:第2電容元件/電容元件 33:第1取樣電晶體 34:第2取樣電晶體 35:電晶體群/電晶體 36:電晶體群/電晶體 37:擴散層 38:絕緣層 41:第2重置電晶體 42, 42D, 42R:第2源極隨耦器電路 43:第2放大電晶體 44, 44D, 44R:第2選擇電晶體 45:電流源 50:第1絕緣層 51:第1基板 52:第2基板 53:第3基板 54:邏輯電路 55:周邊電路 56:第1半導體層 57:第1配線層 58:彩色濾光器 59:晶載透鏡 60:遮光壁 61:固定電荷膜 62:凹凸構造 63:第1金屬墊 64:第2半導體層/半導體層 65:第2配線層 66:第3配線層 67:第2絕緣層 68:第2金屬墊 70:貫通之通孔/TSV 71:第3金屬墊/金屬墊 72:第3半導體層 73:第4配線層 73:第3絕緣層 75:第4金屬墊/金屬墊 76, 78:TSV 80, 83:取樣與保持用之電晶體 81:電荷保持部 82:轉換效率切換電晶體 11000:內視鏡手術系統 11100:內視鏡 11101:鏡筒 11102:相機頭 11110:手術器具 11111:氣腹管 11112:能量處置具 11120:支持臂裝置 11131:施術者(醫師) 11132:患者 11133:病床 11200:手推車 11201:相機控制單元/CCU 11202:顯示裝置 11203:光源裝置 11204:輸入裝置 11205:處置具控制裝置 11206:氣腹裝置 11207:記錄器 11208:印表機 11400:傳送纜線 11401:透鏡單元 11402, 12031, 12101~12105:攝像部 11403:驅動部 11404, 11411:通訊部 11405:相機頭控制部 11412:圖像處理部 11413:控制部 12000:車輛控制系統 12001:通訊網路 12010:驅動系統控制單元 12020:車體系統控制單元 12030:車外資訊檢測單元 12040:車內資訊檢測單元 12041:駕駛者狀態檢測部 12050:整合控制單元 12051:微電腦 12052:聲音圖像輸出部 12053:車載網路I/F 12061:音訊揚聲器 12062:顯示部 12063:儀表板 12100:車輛 12111, 12112, 12113, 12114:攝像範圍 AMD:基準電壓節點 C1:第1電容元件 C2:第2電容元件 C3:第3電容元件 C4:第4電容元件 C5:第5電容元件 C6:第6電容元件 Cap:電荷保持部之配置區域 CCC:銅-銅連接 FCG:信號 FD1:第1浮動擴散區域 FD2:第2浮動擴散區域 FDG, OFG, RB, SD, SEL, SR, SW, TRG, RST:信號/閘極 SDH, SDL, SDM, SHT, SRH, SRL, SRM:閘極 L1:列選擇線 n1, n2:輸出節點 PC:控制信號/閘極 Q1:第1取樣電晶體 Q2:第2取樣電晶體 Q3:第3取樣電晶體 Q4:第4取樣電晶體 Q5:第5取樣電晶體 Q6:第6取樣電晶體 S1, S3, S5:第1主面 S2, S4, S6:第2主面 SF1:第1浮動擴散區域/閘極 SF2:閘極 VB:控制信號/閘極 VDD:基準電壓節點 VREG:基準電壓節點 VSL:垂直信號線 WC:井接點區域 X:第1方向/列方向/水平方向 Y:第1方向/垂直方向

圖1係本揭示之第1實施形態之電子機器之方塊圖。 圖2係顯示一實施形態之光檢測裝置之概略構成之方塊圖。 圖3係像素陣列部內之像素及像素電路之電路圖。 圖4係顯示由4個像素及4個第1像素電路共有1個第2像素電路之例之電路圖。 圖5係顯示在第1方向由1個像素、在第2方向由2個像素之總計2個像素共有第2像素電路之例之電路圖。 圖6係顯示一實施形態之光檢測裝置之剖面構造之剖視圖。 圖7係顯示像素之周邊電路之剖面構造之第1例之剖視圖。 圖8係顯示像素之周邊電路之剖面構造之第2例之剖視圖。 圖9係由4個像素及4個第1像素電路共有1個第2像素電路之情形之第1基板之2×2像素份額之俯視佈局圖。 圖10係積層於圖8之第1基板之第2基板之2×2像素份額之單位像素群區域之俯視佈局圖。 圖11係顯示第2基板中之第1金屬墊與第2金屬墊之接合部位及TSV之配置部位之一例之俯視佈局圖。 圖12係顯示TSV之配置部位之第1例之示意性俯視佈局圖。 圖13係顯示TSV之配置部位之第2例之示意性俯視佈局圖。 圖14係顯示TSV之配置部位之第3例之示意性俯視佈局圖。 圖15係顯示圖3之像素及第1像素電路之一變化例之電路圖。 圖16係與圖15對應之第1基板之俯視佈局圖。 圖17係與圖15對應之第2基板之俯視佈局圖。 圖18係第1變化例之像素、第1像素電路、及第2像素電路之電路圖。 圖19係第2變化例之像素、第1像素電路、及第2像素電路之電路圖。 圖20係第3變化例之像素、第1像素電路、及第2像素電路之電路圖。 圖21係第4變化例之像素、第1像素電路、及第2像素電路之電路圖。 圖22係第5變化例之像素、第1像素電路、及第2像素電路之電路圖。 圖23係顯示車輛控制系統之概略性構成之一例之方塊圖。 圖24係顯示車外資訊檢測部及攝像部之設置位置之一例之說明圖。 圖25係顯示內視鏡手術系統之概略性構成之一例之圖。 圖26係顯示相機頭及CCU之功能構成之一例之方塊圖。

1:電子機器

2:攝像透鏡

3:光檢測裝置

4:圖像處理部

5:記錄部

6:控制部

Claims (20)

1. 一種光檢測裝置，其包含： 複數個像素，其等分別蓄積與入射光之光量相應之電荷； 複數個第1像素電路，其等具有在同一時序下保持與蓄積於前述複數個像素之電荷相應之電壓信號之複數個電容元件； 複數個第2像素電路，其等由前述複數個第1像素電路中每2個以上之前述第1像素電路共有，依序讀出保持於前述2個以上之第1像素電路中之2個以上之前述電容元件之電荷且產生像素信號； 邏輯電路，其進行由前述複數個第2像素電路產生之複數個前述像素信號之信號處理； 第1基板，其供配置前述複數個像素； 第2基板，其積層於前述第1基板，供配置前述複數個第1像素電路及前述複數個第2像素電路；及 第3基板，其積層於前述第2基板，供配置前述邏輯電路。
2. 如請求項1之光檢測裝置，其中前述第1基板中之連接於前述複數個像素之第1配線層、與前述第2基板中之連接於前述複數個第1像素電路及前述複數個第2像素電路之第2配線層對向地配置；且 前述第2基板中之前述第2配線層、與前述第3基板中之連接於前述邏輯電路之第3配線層隔著前述第2基板而配置。
3. 如請求項2之光檢測裝置，其中前述第1基板具有接合於前述第1配線層之複數個第1金屬墊；且 前述第2基板具有接合於前述複數個第1金屬墊、且接合於前述第2配線層之複數個第2金屬墊。
4. 如請求項1之光檢測裝置，其中前述第2基板具有： 半導體層，其與前述第3基板對向地配置； 複數個第1通孔，其等配置為自前述複數個第2像素電路貫通前述半導體層；及 複數個第3金屬墊，其等分別接合於前述複數個第1通孔之端部；且 前述第3基板具有接合於前述複數個第3金屬墊之複數個第4金屬墊。
5. 如請求項4之光檢測裝置，其中前述複數個第1通孔連接於將由前述複數個第2像素電路產生之前述複數個像素信號傳送至前述邏輯電路之複數條信號線。
6. 如請求項4之光檢測裝置，其中前述複數個第1通孔遍及前述第2基板之全域配置。
7. 如請求項4之光檢測裝置，其中前述第2基板具有傳送由前述複數個第2像素電路產生之前述複數個像素信號之複數條信號線；且 前述複數條信號線配置於前述第2基板之第1方向，分別沿與前述第1方向交叉之第2方向延伸； 前述邏輯電路具有類比-數位轉換器，該類比-數位轉換器配置於前述第3基板之前述第2方向之中央部，將前述像素信號進行類比-數位轉換； 前述複數個第1通孔之至少一部分與前述第3基板中之前述類比-數位轉換器之配置區域相配地配置於前述第2基板之前述第2方向之中央部，且連接於前述複數條信號線。
8. 如請求項7之光檢測裝置，其中前述複數個第1通孔遍及前述第2基板之全域配置；且 配置於前述第2基板之前述第2方向之中央部以外之部位之第1通孔係不傳送信號之虛設通孔。
9. 如請求項4之光檢測裝置，其中前述複數個第1通孔就每前述2個以上之像素各配置1個；且 前述第3金屬墊及前述第4金屬墊就每前述2個以上之像素設置。
10. 如請求項1之光檢測裝置，其中前述第2基板具有第1周邊電路，該第1周邊電路配置於在俯視前述第1基板及前述第2基板時不重疊於前述複數個像素之區域。
11. 如請求項1之光檢測裝置，其中前述第1基板具有第2周邊電路，該第2周邊電路配置於未配置前述複數個像素之區域。
12. 如請求項1之光檢測裝置，其中前述複數個像素各者具有： 光電轉換元件，其蓄積與入射光之光量相應之電荷； 第1電晶體，其切換是否將前述光電轉換元件之蓄積電荷傳送至第1浮動擴散區域； 第2電晶體，其切換是否將前述第1浮動擴散區域之電荷初始化；及 第1源極隨耦器電路，其產生與前述第1浮動擴散區域之電荷相應之電壓信號；且 前述複數個第1像素電路各者具有： 第1電容元件，其保持在將對應之前述像素之前述第1浮動擴散區域之電荷初始化之狀態下自前述第1源極隨耦器電路輸出之電壓信號； 第2電容元件，其保持在將前述光電轉換元件之蓄積電荷傳送至對應之前述像素之前述第1浮動擴散區域之狀態下自前述第1源極隨耦器電路輸出之電壓信號； 第3電晶體，其切換是否將保持於前述第1電容元件之電荷傳送至由前述2個以上之第1像素電路共有之第2浮動擴散區域；及 第4電晶體，其切換是否將保持於前述第2電容元件之電荷傳送至前述第2浮動擴散區域； 前述複數個第2像素電路各者具有： 第5電晶體，其切換是否將前述第2浮動擴散區域之電荷初始化；及 第2源極隨耦器電路，其產生與前述第2浮動擴散區域之電荷相應之像素信號。
13. 如請求項12之光檢測裝置，其中前述複數個像素各者具有： 第3電容元件，其蓄積前述光電轉換元件之蓄積電荷之一部分；及 第6電晶體，其切換是否將前述光電轉換元件之蓄積電荷之一部分蓄積於前述第3電容元件。
14. 如請求項12或13之光檢測裝置，其中前述複數個像素各者具有第7電晶體，該第7電晶體切換是否排出前述光電轉換元件之蓄積電荷。
15. 如請求項14之光檢測裝置，其包含： 第4電容元件，其保持經由前述第7電晶體排出之前述光電轉換元件之蓄積電荷；及 第8電晶體，其切換是否將保持於前述第4電容元件之電荷傳送至前述第1浮動擴散區域。
16. 如請求項15之光檢測裝置，其中前述第4電容元件配置於前述第1基板。
17. 如請求項12之光檢測裝置，其中前述複數個第1像素電路各者具有： 第9電晶體及第10電晶體，其等疊接連接於前述第1源極隨耦器電路之輸出節點與基準電壓節點之間；且 前述第9電晶體及前述第10電晶體於互不相同之時序下導通，將前述第1電容元件及前述第2電容元件預充電。
18. 如請求項12之光檢測裝置，其包含： 複數個第1保持電路，其等分別具有前述第1電容元件及前述第3電晶體，且經並聯連接；及 複數個第2保持電路，其等分別具有前述第2電容元件及前述第4電晶體，且經並聯連接。
19. 如請求項1之光檢測裝置，其包含基板接點，該基板接點對前述第1基板、前述第2基板或前述第3基板之至少一者供給基準電位。
20. 一種電子機器，其包含： 光檢測裝置，其產生與入射光之光量相應之圖像；及 處理部，其處理前述圖像；且 前述光檢測裝置包含： 複數個像素，其等分別蓄積與入射光之光量相應之電荷； 複數個第1像素電路，其等具有在同一時序下保持與蓄積於前述複數個像素之電荷相應之電壓信號之複數個電容元件； 複數個第2像素電路，其等由前述複數個第1像素電路中每2個以上之前述第1像素電路共有，依序讀出保持於前述2個以上之第1像素電路中之2個以上之前述電容元件之電荷且產生像素信號； 邏輯電路，其進行由前述複數個第2像素電路產生之複數個前述像素信號之信號處理； 第1基板，其供配置前述複數個像素； 第2基板，其積層於前述第1基板，供配置前述複數個第1像素電路及前述複數個第2像素電路；及 第3基板，其積層於前述第2基板，供配置前述邏輯電路。