[go: up one dir, main page]

TW202422700A - 利用材料改質及移除的基板處理 - Google Patents

利用材料改質及移除的基板處理 Download PDF

Info

Publication number
TW202422700A
TW202422700A TW112129515A TW112129515A TW202422700A TW 202422700 A TW202422700 A TW 202422700A TW 112129515 A TW112129515 A TW 112129515A TW 112129515 A TW112129515 A TW 112129515A TW 202422700 A TW202422700 A TW 202422700A
Authority
TW
Taiwan
Prior art keywords
layer
plasma
etching
modification
processing method
Prior art date
Application number
TW112129515A
Other languages
English (en)
Inventor
伊芙 奧圖四世
蘇巴迪普 卡爾
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202422700A publication Critical patent/TW202422700A/zh

Links

Images

Classifications

    • H10P50/283
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422Arrangement for selecting ions or species in the plasma
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/40FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6757Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H10P14/6532
    • H10P32/20

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Abstract

在電漿中執行蝕刻及表面改質,在其中已經去除了離子,俾使電漿之自由基形成基板之一層之已改質表面。使氣體化學品與已改質表面進行反應以形成反應後的已改質表面,並且去除反應後的已改質表面。

Description

利用材料改質及移除的基板處理
本發明係關於基板處理方法及基板處理設備。 [相關申請案之交互參照]
本申請案主張於2022年8月11日提出之美國非臨時專利申請案第17/886,289號之優先權,其完整內容係併入本文中之參考資料。
半導體材料之蝕刻可能特別具有挑戰性,因為需要相對於其它材料而選擇性地蝕刻某些材料,且在執行蝕刻時需要極高的精確度。例如,需要被蝕刻或修整之某些材料已經是非常薄的,例如5 nm或更小,並且必須在不要被蝕刻之其它材料存在之情況下進行蝕刻。現有的蝕刻方法亦可能是不想要的,因為它們可能導致對一或更多材料之損壞及∕或在蝕刻處理之後導致不想要的材料改質或不想要的殘留物。
本文中所揭示之範例可提供薄材料層之選擇性蝕刻,其中蝕刻對於其它材料是選擇性的,並且亦避免對被蝕刻之材料或其它材料之損壞。
在一範例中,最初使用電漿以用於蝕刻及改質步驟,在蝕刻及改質步驟中正在蝕刻的材料之一部分被去除,且在蝕刻之後之剩餘表面被改質以提供已改質材料或已改質表面。接著,執行後處理,其去除該已改質表面。蝕刻∕改質步驟及後處理可重複地執行,以達成期望的蝕刻量,或者可使用該等步驟之單一迭代。在一範例中,後處理包括,使已改質表面進行反應以形成反應後的已改質表面,接著提高溫度以去除該反應後的已改質表面。
根據本文中之實施方式並參考圖式,根據製程及設備所達成之範例及優點將變得顯而易見。應當理解,在實行本發明時,給定的製程或設備可利用本文中之範例之某些態樣,但不利用其它態樣。類似地,雖然本文中描述了優點,但在實行給定範例時,給定範例可達成不同的或額外的優點、或本文中所述之優點之子集。因此,本發明可利用本文中所揭示之範例之特徵之變化及∕或子集來實行。
圖1A-D,藉由範例而不應被解釋為限制之方式,繪示出可應用本方法及設備之元件之範例。
在圖1A-D之範例中,提供包括基底100之基板,例如半導體基板。以100表示之基底可包括,例如,半導體晶圓之基底,且額外層亦可存在於基底100上並且在本文中所討論之可應用本方法及設備之特徵部之下。
在所繪示的範例中,結構包括交替的層102、104。為了完整,提供了此範例之材料及架構之範例,然而,應當理解,本文中之方法可使用於其它材料或特徵部∕架構。例如,層102可包括Si、Ge或SiGe。層104可包括Si、Ge或SiGe,但將與層102不同。例如,層102可為不包含Ge、或包含低於層104之量之Ge之Si層。層104可包括Ge而沒有Si、或可包括Ge之量大於層102之SiGe,例如。
此外,層102、104之位置可與所繪示之位置相反。例如,雖然層102相對於層104為凹陷,但或者,層104可相對於層102為凹陷。此外,給定的基板可在基板之不同區域中具有不同的特徵部或元件。例如,基板可具有第一區域及第二區域,在第一區域中複數通道係由較高Ge含量之層(在凹陷用於間隔物且隨後被移除之該等通道之間、具有較低Ge含量或無Ge含量之層)所形成,在第二區域中該等通道係由較高Si含量(在凹陷用於間隔物且隨後被移除之該等通道之間、具有較高Ge含量之層)所形成。亦應理解,雖然提出了二交替層102、104,但亦可包括多於二不同材料層。在圖1A之範例中,層102之一者已經相對於層104被蝕刻,使得層102相對於層104為凹陷。舉例來說,層104可提供通道結構,且層102隨後可被去除以提供通道釋放(在通道之間之材料之去除)。
元件106表示閘極間隔物,並且可由,例如,SiN或低k(low-k)材料所形成。元件108可為遮罩,例如硬遮罩,並且可由,例如,SiO 2或SiN所形成。關於元件106及108之材料,雖然它們在可利用之材料族或材料組中可能具有重疊,但是在給定範例中之材料106、108將彼此不同。
內部間隔物係繪示在110。內部間隔物110之間隔物材料係形成為在特徵部或其它層上方之層,並且填充在層104之間之區域中之層102之凹陷部分103。例如,層之間隔物材料可包括SiN或低k介電材料。間隔物層之低k介電質將包括Si、N、C、O及∕或H其中一或多者。例如,但不應被解釋為限制,介電質可為SiCN。介電質亦可為摻雜的(例如,用硼),以提供SiBCN介電質。在較佳範例中,層110將不包括金屬,且用於改質及蝕刻之材料不將添加金屬至層100。此外,較佳地,直接在層110下方且與層110接觸之層(或在處理期間暴露之層,例如,關於圖5A-B所討論之層600)將具有與被蝕刻層之已改質表面110a相比之較低氧含量或較高碳含量其中至少一者。
內部間隔物110之間隔物材料將為與閘極間隔物106及遮罩108之材料不同的材料。在區域107中,提供虛擬閘極,例如由非晶矽(a-Si)所形成。區域107提供隨後沉積閘極金屬在其中之區域。類似地,在通道釋放(層102之去除)且在所繪示的範例中之這些區域中之閘極金屬沉積之後,可在被層102所佔據之區域中沉積閘極金屬。
間隔物層110通常將為非常薄或小,例如,在本文中所述之加工之前具有5 nm之厚度,且隨著加工而變得更小或更薄。
在圖1A-D之範例中,目的為去除間隔物材料之部分,以在層102之區域中留下如103(圖1D)所示之間隔物,該間隔物已經凹陷並且與層104相鄰或介於層104之間。較佳地,間隔物103之外表面103s不延伸超出層104之表面104s之外部尺寸。更佳地,如圖1D所示,外表面103s從相鄰層104之表面104s稍微凹陷是較佳的,使得間隔物103之外部尺寸係從層104之表面104s處之外部尺寸凹陷或更小。事實上,表面103s相對於表面104s之凹陷可能是後續處理及元件開發之要求。雖然在相對側(在圖1D中之左側及右側)顯示出凹陷,但亦應理解,在三維上考慮該元件,該元件可能具有額外的凹陷,例如,在四側上(在所示圖式之前及之後)。假定圖1A之內部間隔物層110之初始厚度已經是小的(例如5 nm或更小),蝕刻因此必須非常精確。此外,層110之蝕刻或去除相對於在層110下方之層應該是選擇性的,使得下方層不會被層110之部分去除以留下間隔物103而損壞。在層110之蝕刻以留下間隔物103之完成期間,可能暴露其它層之部分。
在加工基板以從圖1A進行到圖1D中,執行蝕刻及改質步驟,如圖1B所示。在蝕刻改質步驟中,在一步驟中使內部間隔物層110之間隔物材料進行蝕刻及改質,使得層110之一部分被去除,且材料110之剩餘表面或已改質表面110a被改質(與蝕刻∕改質步驟之前之材料相比)。因此,在蝕刻及改質步驟之後,材料110之一些已經被去除,且已改質表面110a餘留,其中已改質表面110a具有增加量之氧及增加量之氟(與在蝕刻及改質步驟之前之內部間隔物層110之材料相比)。
蝕刻及改質步驟可包括電漿製程,其中已經去除電漿之離子,使得蝕刻及改質係利用電漿之自由基來執行。電漿氣體將至少包括氟及氧,較佳亦包括氫,並且亦可包括載氣,通常為惰性氣體。用於形成電漿之氣體之範例包括NF 3、H 2、O 2、Ar、NO及N 2,且該等氣體將包括至少一含氟氣體及至少一含氧氣體。在較佳範例中,遠端電漿首先由電漿氣體形成,並且從電漿中去除離子,例如,當電漿從產生電漿之腔室(或腔室部分)移動至基板所在之腔室或腔室部分時。電漿蝕刻及改質可發生在,例如,-20℃ 至100℃、較佳為0℃ 至85℃、更佳為15℃ 至85℃ 之溫度下。較佳的溫度範圍亦可為從0°C至50°C,用於更多控制(較小的蝕刻步驟)。對於較具侵入性的蝕刻改質,蝕刻及改質可發生在50℃ 至100℃ 之範圍內之溫度下,較佳為從50℃ 至85℃。對於較不具侵入性的蝕刻及改質,較低的溫度為較佳,在0°C至50°C之範圍內。在為了更好的控制之較佳範例中,每一迭代(稍後所討論之蝕刻改質及隨後的後處理)之蝕刻改質之深度及隨後所去除之厚度為1 nm或更小。壓力可在從10毫托(mTorr)至1000 mTorr之範圍內,例如,較佳為25 mTorr至500 mTorr。在較具侵入性的蝕刻改質中,在較高的溫度及較高濃度之氧及∕或氟下執行,已改質表面之厚度將較大,且圖1D之最終結構可能利用一次蝕刻及改質步驟及一次後處理步驟(稍後討論)來執行。為了更好的控制,可在較低溫度下形成較薄的已改質表面,且在蝕刻改質步驟之後可進行後處理步驟,接著進行蝕刻改質步驟及後處理步驟之一或更多額外重複。較低的壓力可延長蝕刻改質之時間,以提供已改質表面之範圍或厚度之更好的控制。做為進一步的改質,在利用重複的循環之情況下,一或更多早期循環可利用較高的溫度(例如,50℃ 或更高,例如50℃ 至85℃),而一或更多其它循環可利用較低溫度下(例如,50℃ 或更低,例如0℃ 至50℃)之蝕刻改質。較佳地,在需要受控的去除之情況下,蝕刻改質及後處理(已改質表面之反應、接著進行熱處理)之每一迭代將去除小於1 nm之被蝕刻之目標材料。在蝕刻及改質步驟期間,層110之一部分被去除,且剩餘表面110a被改質而具有增加量之氧及氟。提供具有增加的氧及氟含量之改質表面110a而在改質期間不去除層110之材料亦在本文中之範例之範圍內。在大多數範例中,在蝕刻及改質製程或製程步驟中,層110之一部分亦將被去除。
在一範例中,在形成電漿時,含氟氣體之體積流率可為,例如,總氣體流量之5% 至25%,其中含氟氣體為NF 3,例如。氧可為,例如,總體積流量之20% 至55%,且氫可為,例如,小於25%,例如5% 至25%。在範例中之其餘氣體將為氮及氬。對於較具侵入性的蝕刻及改質步驟,NF 3之體積流率可為20% 至25%,氧之體積流率為45% 至55%。然而,如稍後所討論,如果在加工期間暴露出其它材料(除了被去除之材料之外),則可使用額外的修改,例如,在存在OPL(有機平坦化層)之情況下將氧維持在1% 至5%。
在蝕刻及改質步驟之後,執行後處理。在一範例中,後處理包括二步驟或子步驟,包括氣體化學品處理或反應,其中已改質表面110a與氣體化學品氣體(較佳地不處於電漿狀態)進行反應,使得由已改質表面110a而形成反應後的已改質表面110a。接著,基板遭受熱處理,在熱處理中增加基板之溫度以去除反應後的已改質表面。如圖1C中可見,在後處理之後,改質表面110a已經被去除,且如圖1C所示,層110之材料量減少(與圖1B及圖1A相比)。在所繪示的配置中,需要層110之額外去除(蝕刻及改質以及隨後的後處理之一或更多額外重複),以達成在圖1D中所示之最終期望結果。然而,如先前所述,蝕刻及改質步驟以及後處理每一者一次可用於達成圖1D之最終架構,特別是如果在較高的溫度下使用較具侵入性的蝕刻及改質步驟(及∕或較高的氟及∕或氧量)時。
已改質表面之反應係利用與在形成用於蝕刻改質之電漿時不同的氣體化學品,並且可利用包括HF及NH 3之氣體,並且亦可包括Ar及N 2。溫度可為,例如,15℃ 至120℃,然而,較低的溫度為較佳,因為與已改質表面進行反應之氣體在較低溫度下將更可能黏附或結合至已改質表面。例如,溫度可在15℃ 至85℃ 之範圍內,較佳為低於50℃,例如30℃ 至50℃。壓力可為10 mTorr至3000 mTorr,例如25-2000 mTorr。
在已改質表面進行反應以形成反應後的已改質表面之後,提高基板或基板環境之溫度以進行熱處理步驟(高於在反應期間之溫度),例如至70°C至300°C,較佳為100°C至250℃,例如150℃ 至250℃。當OPL存在時(例如,在圖5A-B中,稍後討論),較低的溫度為較佳,例如70°C至150°C。較佳地,熱處理係在惰性環境中,例如,包括N及Ar,且較佳地沒有鹵素、沒有氧或其它反應性氣體存在。因此,雖然在初始後處理中在已改質表面之反應期間引入了HF及NH 3,但在熱處理期間並未將它們引入至基板所處之環境中。壓力可為1000 mTorr至10,000 mTorr,較佳為1000 mTorr至5000 mTorr,例如1000 mTorr至3000 mTorr(例如,2000 mTorr),且通常是比改質及改質之反應更高的壓力。熱處理較佳為至少60秒,更佳為大於120秒。熱處理可在與已改質表面之反應之相同腔室中,或替代地,可將基板轉移至另一腔室進行熱處理。
參考圖2,繪示出可用於執行蝕刻改質之設備之範例。設備由控制器200所控制,控制器200係控制設備以執行本文中所揭示之製程,包括控制來自電源202之電力、來自氣體供應源GS 204之氣體供應、以及藉由可包括一或更多加熱器之溫度控制系統TC 206以控制溫度。加熱器可設置在第一腔室(或腔室部分)210中,且任選地亦可設置在加工基板之第二腔室(或腔室部分)212中。加熱器可包括與腔室壁214、216其中一或多者相聯、及∕或與電極218(與腔室或腔室部分210相聯)相聯之加熱器,及∕或加熱可與基板固持器或基板支撐件220(處理中的基板222係定位在其上)連接而提供。如果需要的話,基板支撐件220或其它構件亦可具有用於冷卻之構件,例如利用液體或氣體冷卻或熱交換裝置。電漿製程氣體係利用在224處所指示之真空泵VP而排空。進入系統之氣體流及藉由真空泵之氣體排空之組合亦可用於控制設備內之壓力。
控制器200可包括,例如,一或更多處理器或電腦,並且亦可包括記憶體以儲存,例如,處理命令、配方、配方資料、基板資料或其它控制資料。控制資訊亦可從與控制器200分離之另一裝置或記憶體而提供至控制器200。控制及配方資料較佳地儲存在非暫態電腦可讀媒體中。亦應理解,雖然一控制器被識別或表示為200,但該控制器可包括一或更多子控制器或分離的控制器,其獨立地或在來自控制器200之命令下操作以控制各種電力、氣體供應及溫度控制設備及功能以執行本文中所述之製程。
氣體供應204包括至少一含氧氣體及至少一含氟氣體之來源,較佳地亦包括氫。氣體供應204以指示的濃度量可控制地供應處理氣體。通常亦提供載氣,例如氬。舉例來說,氣體源204係提供選自於NF 3、H 2、O 2、Ar、NO或N 2之一或更多氣體之供應,所供應的氣體至少包括氟及氧。雖然本文中描述了較佳的氣體及材料,但應理解,其它組合亦為可能的。另外,當使用在本文中時,提及未使用或不存在之氣體或元素係意味著,該氣體或元素並非刻意地添加或引入,但痕量的材料可能存在,取決於所使用之材料之純度。
雖然在218處示意性地繪示出電極,但可利用其它類型之電漿生成,例如,具有一或複數射頻之一或複數電極裝置,或具有在腔室之頂部或外部之感應元件以提供感應功率或例如微波構件以利用微波能量而產生電漿。在一範例中,提供在300-1000瓦之範圍內之功率以產生電漿。來自氣體源204之氣體可穿過電極218(例如,在噴淋頭裝置中)及∕或穿過其它氣體入口而供應,且氣體可在腔室之上游或腔室210之內部進行混合。
因此,示意性地表示為P1之第一電漿係形成在腔室或腔室部分210中。此外,在所繪示的範例中,隔離器(例如,網或格柵)提供過濾器或被供電以過濾或去除離子(防止離子從其中穿過)之隔離器230,使得從腔室210行進至腔室(或腔室部分)212之電漿在沒有離子穿過隔離器或過濾器230之情況下通過。結果,示意性地表示為P2之第二電漿將不具有離子(或與電漿P1相比至少較少離子)。在較佳形式中,電漿P2將不具有離子,但將包括至少氧及氟之自由基,其將進行反應以蝕刻表面並且在蝕刻及改質中的基板之層上形成已改質表面。圖2之配置可被認為包括單獨的腔室,或被認為包括單獨的腔室部分之一腔室。另外,應當理解,電漿P1及P2係示意性地表示,因為它們彼此不同,因為第二電漿已經將離子去除了。然而,第一及第二電漿P1及P2可表現為從第一腔室部分連續延伸至第二腔室部分,而不是表現為單獨的不同電漿P1及P2;然而,基板所遭受之在第二腔室部分中之第二電漿將是不同的電漿或第二電漿,因為離子已經被去除。
壓力及溫度將被控制在如先前所討論之範圍內。
在使用自由基之蝕刻∕改質之後,執行後處理。雖然在一腔室中執行加工步驟是可能的,但在目前的較佳範例中,在蝕刻∕改質之後之處理係在圖3中所繪示之不同的腔室301中執行。腔室301由控制器300所控制,控制器300可包括配置以控制在腔室301中所執行之操作及製程之一或更多處理器或電腦。如關於控制器200所述,控制器300可儲存指令或製程命令(例如,利用包括非暫態電腦可讀媒體之記憶體)、或可從單獨的記憶體或控制器而接收指令或資料。如先前所討論,控制器300可為單一控制器或可包括分散式控制器或子控制器,以控制本文中所討論之各種構件及操作。
顯示於304之氣體供應GS2以指示的濃度從一或更多氣體源(其為氣體供應GS2之部分)可控制地供應製程氣體,並且可藉由如TC2 306所表示之各種溫度控制手段而控制溫度,可包括基板固持器320及∕或腔室壁之溫度控制及∕或輻射或其它形式的溫度控制。基板322係定位在基板固持器320上並且可,例如,利用靜電卡盤之靜電吸引來固持。在324處之真空泵VP2被提供以排出氣體。在目前的較佳範例中,來自氣體供應304之氣體不會被激發成電漿,而是以氣相提供,使得處理係藉由氣相化學品來執行。
氣相化學品將包括將與已改質表面進行反應以形成可在熱處理中去除之反應後的已改質表面之氣體。熱處理可在與氣相反應之相同腔室中,或者可在氣相(非電漿)反應之後在單獨的腔室中執行。已改質表面之氣相反應可,例如,使用包括HF、NH 3、N 2及Ar之氣體,並且可,例如,在從25 mTorr至2000 mTorr之範圍內之壓力、以及在15℃ 至200℃ 之範圍內(較佳為低於100℃,並且在本文中先前所討論之溫度範圍內)之溫度下執行。隨後的熱處理或昇華可在,例如,從1000 mTorr至2000 mTorr之範圍內之壓力以及70℃ 至200℃ 之溫度下執行,N 2及Ar係供應至腔室,且較佳地沒有蝕刻劑氣體(例如,在熱處理期間不引入鹵素氣體)。熱處理係在非電漿環境中,不引入在已改質表面之反應期間所引入之HF及NH 3
圖4係根據本文中所揭示之製程之範例之流程圖或演算法,可藉由先前所討論之控制器其中一或多者而利用或實行。如所指出,在步驟S10中,提供基板,基板可包括SiN層或低k介電質材料,例如用於層110。在步驟S12中,形成至少包括O及F之電漿,並且如S14所示,將離子從電漿中去除。在S16,利用電漿之自由基以執行蝕刻及改質,以提供SiN或低k材料之已改質表面。通常,此步驟將去除材料之一部分,且剩餘表面將被改質而包含增加量之氧及氟。然而,執行此步驟做為改質步驟而不必然去除材料將是可能的。使用去除了離子之電漿以執行步驟S16,使得電漿之自由基執行改質及蝕刻。
在步驟S18,接著利用氣相化學品(在非電漿中或沒有電漿)而處理已改質表面或使已改質表面反應,以形成反應後的已改質表面。這可為,例如,利用HF、NH 3、N 2及Ar之氣體化學品。接著,如S20所示,透過熱處理(例如,在Ar及N 2環境中,沒有電漿)以去除反應後的已改質表面。
圖5A及5B繪示出可利用本文中所揭示之製程之另一應用或範例。在某些製造處理或處理流程中,選擇性地覆蓋某些特徵部而處理其它特徵部是重要的。例如,如圖5A所示,總體表示為500之某些特徵部(例如,閘極架構特徵部或元件)被膜(例如,有機膜600,像是OPL)所覆蓋,而總體表示為700之其它特徵部不被有機膜600所覆蓋,使得特徵部700可與特徵部500分開地進一步加工。特徵部500將被襯墊502所覆蓋,且特徵部700亦將被襯墊702所覆蓋,以在膜600之沉積或其它加工期間保護特徵部。因此,基板可包括在第一區域中之第一組特徵部或元件、以及在第二區域中之不同的第二組特徵部或元件。在圖5A及5B之範例中,本製程可用於襯墊702之去除,以與特徵部500分開地加工特徵部或元件700。襯墊702可為,例如,SiN或低k材料(例如,包括Si、N、C、O或H其中一或多者,例如SiOCN),並且可根據本文中所揭示之製程而去除襯墊。在襯墊702之去除中,利用本文中所揭示之相同的一般加工,然而較佳地使用較低的氧含量用於蝕刻及改質步驟(先前所討論之步驟S12-S16),例如,具有在體積流率1-5% 之範圍內之氧,以避免對有機物或OPL 600造成損壞。用於蝕刻改質之含氟氣體可如根據本文中先前所揭示之5%-25% 之範圍所揭示,並且較佳地朝向這些範圍之較高部分(例如,15-25% 或20-25% NF 3)。另外,蝕刻及改質步驟較佳地在較低溫度下執行,例如低於100℃,較佳低於50℃,例如35℃ 至50℃。在蝕刻及改質之後,襯墊702在氣體化學品階段步驟(無電漿)中進行反應以形成反應後的已改質表面,隨後增加溫度以去除襯墊702以提供暴露的特徵部或元件,如圖5B所示,然後可與由有機膜或層600所覆蓋之特徵部或元件分開地加工。熱處理溫度可為,例如,在100℃ 至250℃ 之範圍內。較低的溫度可能是期望的,以避免有機材料或OPL之損壞或劣化(例如,70°C至150°C或100-150°C)。
圖6A及6B繪示出本製程之優點,在加工之後之材料之組成與在加工之前相比為實質上相同。換言之,在蝕刻改質及隨後的後處理之後,就組成百分比而言,材料性質為實質上相同。因此,材料可在一或更多迭代中去除,以留下期望量之材料或在期望位置之材料(例如,將餘留在凹陷中做為間隔物之材料),且儘管加工去除了材料,就所用材料之組成而言,剩餘的材料將保持其完整性。圖6A及6B亦證明了本加工之高度可控制性,因為可獲得顯著不同的改質量或改質厚度(如對於不同蝕刻改質之不同量之氧及氟所指示)。因為被改質的材料量將對應於在後處理(PST,包括氣相反應及熱處理)中被去除的材料量或被去除的厚度,通常在PST期間所有已改質表面或已改質材料被去除,所以就製程步驟之給定迭代中所去除之材料量或材料厚度而言,蝕刻改質之控制使得整體製程為高度可控制的。因此,可更容易達成極精細的蝕刻(例如,具有相對於相鄰層表面104s稍微凹陷之間隔物表面103s)。此外,儘管用於蝕刻改質之製程彼此有所差異,但對於各製程而言,在PST之後,被蝕刻的材料回復到與初始狀態非常相似。
圖6A繪示出對於第一介電質材料SiCN之有利結果,而圖6B顯示出對於另一低k材料之有利結果(具有類似的有利結果),其中圖6B對應於已摻雜硼以提供SiBCN之材料。對於每一者使用三不同的蝕刻改質步驟,用於蝕刻及表面改質步驟之不同侵入量。如先前所述,較具侵入性的蝕刻及改質(每一迭代可提供更厚的已改質表面,因此,一次迭代可去除更大量的材料(每一迭代包括蝕刻改質步驟及後處理步驟,在後處理步驟處已改質表面進行反應以形成反應後的已改質表面,接著利用熱處理加以去除)。與較不具侵入性的改質相比,較具侵入性的蝕刻改質將包括較高的溫度並且可包括O及∕或F之增加。在圖6A-B中,蝕刻改質2比蝕刻改質1更具侵入性,蝕刻改質3比蝕刻改質2更具侵入性。
在各圖中之左側長條圖繪示出初始的組成,其中區域1代表矽含量,區域2代表氧含量,區域3代表氮含量,區域4代表碳含量。區域5代表氟含量,區域6代表硼含量。在含量不存在或可忽略之長條圖中,不會以數字標識它們。剩餘材料之原子重量百分比被標識出,具有兩位小數之原子重量。該等圖亦繪示出,蝕刻及改質步驟基本上係局限於在後處理步驟期間被去除之已改質表面之區域,因此保持了材料之完整性。
如圖6A所示,在蝕刻改質以及後處理(PST)之後,Si、N及C之量與初始的組成相比之差異皆在小於5%之內。此外,對於硼摻雜的低k材料(圖6B),變化(對於Si、N及C)亦小於5%。就材料整體組成之原子百分比而言,在PST之後之Si、N及C之原子重量百分比與初始的材料相比之變化可實際上小於2%,事實上小於1% 之變化。然而,對於不同的蝕刻改質(在PST之前),O及F之量變化很大,證明了製程之可控制性。
蝕刻改質1係在20℃ 下進行,蝕刻改質2係在50℃ 下進行,蝕刻改質3係在70℃ 下進行。可看出,由於蝕刻改質,氟(區域5)及氧(區域2)含量係顯著增加,增加量係根據處理之侵入性而顯著變化,與蝕刻改質2相比更具侵入性的蝕刻改質3具有更顯著的增加,且蝕刻改質2與蝕刻改質1相比表現出更大的增加。然而,在蝕刻改質之後且在執行後處理之後,如分別由蝕刻改質1 PST、蝕刻改質 2 PST及蝕刻改質 3 PST所表示,儘管在蝕刻改質之後且在蝕刻改質PST之前存在差異,但在後處理之後,材料實質上回復到其初始組成。因此,圖6A及6B展示出改變由蝕刻改質步驟所產生之改質量或改質厚度之能力,因而提供了改變對於蝕刻改質及後處理PST之給定迭代所去除之材料量之能力。然而,材料之完整性基本上不受影響,因為在改質及後處理之後之材料組成彼此非常類似,並且與初始的組成亦非常類似。
所揭露的方法及設備可使用在各種應用中,包括但不限於nfet、pfet、奈米片、GAA、finfet、CFET、及其它元件或元件特徵。
應當理解,可納入與本文中之教示相符合之修改及變化。因此,應當理解,在本申請專利範圍之範圍內,可以其它方式或相對於本文中所揭示之範例進行變化以實踐本發明。
100:基底 102:層 103:間隔物 103s:外表面 104:層 104s:表面 106:閘極間隔物 107:區域 108:遮罩 110:內部間隔物 110a:已改質表面 200:控制器 202:電源 204:氣體供應源 206:溫度控制系統 210:第一腔室 212:第二腔室 214, 216:腔室壁 218:電極 220:基板支撐件 222:基板 224:真空泵 230:隔離器 300:控制器 301:腔室 304:氣體供應 306:溫度控制系統 320:基板保持器 322:基板 324:真空泵 500:特徵部 502:襯墊 600:有機膜 700:特徵部 702:襯墊 P1:第一電漿 P2:第二電漿 S10-S20:步驟
伴隨著圖式,將更好地理解根據本文中之製程及設備之範例,其中:
圖1A-1D繪示出蝕刻製程之範例;
圖2繪示出可用於本加工之設備之範例;
圖3繪示出可用於後處理加工之設備之範例;
圖4係製程或控制演算法之範例之流程圖;
圖5A及5B繪示出對基板之部分進行選定覆蓋之處理;及
圖6A及6B繪示出在加工之前、在部分加工之後、及在加工完成之後之被蝕刻之材料之組成。
100:基底
102:層
103:間隔物
104:層
106:閘極間隔物
107:區域
108:遮罩
110:內部間隔物
110a:已改質表面

Claims (20)

  1. 一種基板加工方法,包括: 提供一基板,該基板包括由一間隔物材料所形成之一間隔物層; 執行一蝕刻及表面改質步驟,在該蝕刻及表面改質步驟中蝕刻該間隔物材料之一表面以去除該間隔物材料之一部分,並且改質該間隔物材料之一剩餘表面以提供一已改質表面,與在該蝕刻及表面改質步驟之前之該間隔物材料相比,該已改質表面具有氧及氟之增加含量,該蝕刻及表面改質步驟係包括使該間隔物材料暴露於至少包括氟及氧之一電漿;及 在該蝕刻及表面改質步驟之後,執行不在電漿中之一氣體化學品蝕刻以去除該間隔物材料之該已改質表面。
  2. 如請求項1之基板加工方法,其中該蝕刻及表面改質步驟包括: 形成一第一電漿; 從該第一電漿去除離子以形成一第二電漿,該第二電漿不具有離子或與該第一電漿相比具有較少的離子;及 使該間隔物材料暴露於該第二電漿,俾使該第二電漿之自由基蝕刻該間隔物材料,並且改質該剩餘表面以提供該已改質表面。
  3. 如請求項2之基板加工方法,其中該氣體化學品蝕刻係包括:使該已改質表面與一氣體化學品在100℃ 或更低進行反應,以形成一反應後的已改質表面。
  4. 如請求項3之基板加工方法,其中該已改質表面之該反應係在從0℃ 至85℃ 之溫度下,以形成該反應後的已改質表面。
  5. 如請求項4之基板加工方法,更包括:在0℃ 至85℃ 下之該已改質表面之該反應之後,提高該基板之溫度至100℃ 至250℃之範圍以執行一熱處理,以去除該反應後的已改質表面。
  6. 如請求項5之基板加工方法,其中使用於該蝕刻及表面改質之氣體係不同於在該已改質表面之該反應期間所使用之氣體。
  7. 如請求項6之基板加工方法,其中該間隔物材料係包括S、N、C、O或H其中一或多者,該間隔物材料不包括金屬, 其中該第二電漿包括氧之自由基及氟之自由基。
  8. 如請求項7之基板加工方法,其中該基板包括複數層,在該蝕刻及表面改質步驟之前該複數層與該間隔物層相鄰並且被該間隔物層所覆蓋,該複數層其中每一者與該間隔物層之該已改質表面相比係具有較低氧含量或較高碳含量其中至少一者。
  9. 如請求項8之基板加工方法,其中該複數層包括交替的第一層及第二層之一堆疊,各第一層與各第二層相比係具有較高的Ge含量,各第二層與各第一層相比係具有較高的Si含量, 其中在該蝕刻及表面改質步驟之前,該第一層及該第二層其中一者係相對於該第一層及該第二層其中另一者為凹陷,俾使一凹陷部係提供在該第一層及該第二層其中該一者中, 其中在該蝕刻及表面改質步驟之前,該間隔物材料係填充該凹陷部並且覆蓋該第一層及該第二層兩者之側表面,及 在該蝕刻及表面改質、該已改質表面之該反應及該熱處理之一或更多迭代之後,該間隔物材料係餘留在該凹陷部中以形成一間隔物,該間隔物之外表面尺寸係從該第一層及該第二層其中該另一者之外表面尺寸而凹入,該第一層及該第二層其中該另一者之外表面係暴露的。
  10. 如請求項5之基板加工方法,其中: 該基板包括複數相鄰層,在該蝕刻及表面改質步驟之前該複數相鄰層與該間隔物層相鄰並且被該間隔物層所覆蓋,該複數相鄰層其中每一者與該已改質表面相比係具有較低氧含量或較高碳含量其中至少一者, 該複數相鄰層包括交替的第一層及第二層之一堆疊,各第一層與各第二層相比係具有較高的Ge含量,各第二層與各第一層相比係具有較高的Si含量, 在該蝕刻及表面改質步驟之前,該第一層及該第二層其中一者係相對於該第一層及該第二層其中另一者為凹陷,俾使一凹陷部係提供在該第一層及該第二層其中該一者中, 在該蝕刻及表面改質步驟之前,該間隔物材料係填充該凹陷部並且覆蓋該第一層及該第二層兩者之側表面,及 在該蝕刻及表面改質步驟、該已改質表面之該反應及該熱處理之一或更多迭代之後,該間隔物層之該材料係餘留在該凹陷部中以形成一間隔物,該間隔物之外表面尺寸係從該第一層及該第二層其中該另一者之外表面尺寸而凹入,該第一層及該第二層其中該另一者之外表面係暴露的。
  11. 如請求項5之基板加工方法,其中該第一電漿之該形成係利用5%至25% NF 3、25% 至55% 氧、25% 或更少的氫及剩餘的氬或氮氣體之體積流率, 該氣體化學品反應係利用HF及NH 3,及 該熱處理係在由氬及∕或氮所組成之環境中。
  12. 如請求項1之基板加工方法,其中該蝕刻及表面改質之執行係藉由:利用NF 3及氧而形成一電漿、從該電漿去除離子以及在去除離子之後使該間隔物材料暴露於該電漿, 該氣體化學品蝕刻係包括一第一步驟及一第二步驟,該第一步驟係使用HF及NH 3,該第二步驟係使用Ar及∕或N且不使用HF或NH 3,該第二步驟係在與該第一步驟相比之較高溫度下執行。
  13. 如請求項12之基板加工方法,其中該蝕刻及表面改質係在從15℃ 至85℃ 之範圍中之溫度下執行, 該第一步驟係在從0℃ 至50℃ 之範圍中之溫度下執行,及 該第二步驟係在從70℃ 至300℃ 之範圍中之溫度下執行。
  14. 一種基板加工方法,包括: 提供一基板,該基板具有在其上之一層,該層係由一材料所形成,該材料包括Si、N、C、O或H其中至少一者; 形成一第一電漿,該第一電漿至少包括氧及氟; 從該第一電漿去除離子以形成一第二電漿,該第二電漿包括氧之自由基及氟之自由基; 利用該第二電漿以改質該層之一表面以形成一已改質表面,與在該改質之前之該層之該材料相比,該已改質表面具有氟及氧之增加; 執行一氣體化學品蝕刻以去除該已改質表面,該氣體化學品蝕刻係在非電漿環境中執行,其中該氣體化學品蝕刻係包括: 使該已改質表面與一氣體化學品在低於100℃ 之溫度下進行反應,以形成一反應後的已改質表面;及 提高該基板之溫度至高於100℃ 以執行一熱處理,以去除該反應後的已改質表面。
  15. 如請求項14之基板加工方法,其中: 該基板係放置在一環境中,該環境之用於該改質之氣體組成係不同於在該反應中, 用於該反應之氣體組成係不同於該熱處理, 在該改質期間之溫度係在從0℃ 至85℃ 之範圍中, 在該反應期間之溫度係在從0℃ 至85℃ 之範圍中,及 在該熱處理期間之溫度係在從100℃ 至250℃ 之範圍中。
  16. 如請求項15之基板加工方法,其中該層不包括金屬,在該第一電漿之形成期間所引入之氣體不包括金屬,在該反應期間所引入之氣體不包括金屬,及 其中在該反應期間所引入之氣體係包括HF及NH 3
  17. 如請求項16之基板加工方法,其中: 該熱處理係執行60秒或更久,在該熱處理期間之壓力係維持在1000 mTorr至5000 mTorr之範圍中; 在形成該第一電漿中,氣體係以5% 至25% NF 3、25% 至55% 氧及25% 或更少的氫之體積流率而供應,壓力係10 mTorr至1000 mTorr,及 在60秒或更久之該熱處理期間,不供應HF及NH 3至該基板所放置之環境。
  18. 如請求項14之基板加工方法,其中該基板包括一第一區域及一第二區域,在該第一區域中提供被該層所覆蓋之一第一元件且該層在該改質之前係暴露的,及在該第二區域中提供一第二元件,該第二元件被該層所覆蓋且該層被一有機層所覆蓋, 其中在該改質之後且在執行包括該反應及該熱處理之該氣體化學品蝕刻之後,在該第一區域中之該層被去除,在該第二區域中之該層沒有被去除,在該第二區域中之該有機層係餘留而覆蓋在該第二區域中之該層, 在形成該第一電漿中,以總氣體流量之1% 至5% 之體積流率而供應一含氧氣體,以總氣體流量之5% 至25% 之體積流率而供應一含氟氣體,及 該熱處理係在從70℃ 至150℃ 之範圍中之溫度下執行。
  19. 如請求項14之基板加工方法,其中: 該基板包括一第一組之複數第一特徵部及一第二組之複數第二特徵部,該第二組之該複數第二特徵部被一有機層所覆蓋,該第一組之該複數第一特徵部沒有被該有機層所覆蓋, 該層係在該第一組之該複數第一特徵部上方所形成之一襯墊,並且被該改質及該氣體化學品蝕刻所去除,及 該方法更包括:在該襯墊之去除之後,去除該有機層。
  20. 如請求項14之基板加工方法,其中: 該基板包括複數相鄰層,在該改質步驟之前該複數相鄰層與該層相鄰並且被該層所覆蓋,該複數相鄰層其中每一者與該已改質表面相比係具有較低氧含量或較高碳含量其中至少一者, 該複數相鄰層包括交替的第一層及第二層之一堆疊,各第一層與各第二層相比係具有較高的Ge含量,各第二層與各第一層相比係具有較高的Si含量, 該第一層及該第二層其中一者係相對於該第一層及該第二層其中另一者為凹陷,俾使一凹陷部係提供在該第一層及該第二層其中該一者中, 在該改質之前,該層係填充該凹陷部並且覆蓋該第一層及該第二層兩者之側表面,及 在該熱處理之後,該層之該材料係餘留在該凹陷部中以形成一間隔物,該間隔物之外表面尺寸係從該第一層及該第二層其中該另一者之外表面尺寸而凹入,該第一層及該第二層其中該另一者之外表面係暴露的。
TW112129515A 2022-08-11 2023-08-07 利用材料改質及移除的基板處理 TW202422700A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/886,289 US12261054B2 (en) 2022-08-11 2022-08-11 Substrate processing with material modification and removal
US17/886,289 2022-08-11

Publications (1)

Publication Number Publication Date
TW202422700A true TW202422700A (zh) 2024-06-01

Family

ID=89846561

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112129515A TW202422700A (zh) 2022-08-11 2023-08-07 利用材料改質及移除的基板處理

Country Status (5)

Country Link
US (1) US12261054B2 (zh)
JP (1) JP2025528167A (zh)
KR (1) KR20250049303A (zh)
TW (1) TW202422700A (zh)
WO (1) WO2024035502A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12272558B2 (en) * 2022-05-09 2025-04-08 Tokyo Electron Limited Selective and isotropic etch of silicon over silicon-germanium alloys and dielectrics; via new chemistry and surface modification

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06236864A (ja) 1969-04-23 1994-08-23 Hitachi Ltd エッチング処理方法及びエッチングの後処理方法並びにエッチング設備
JP3027951B2 (ja) 1997-03-12 2000-04-04 日本電気株式会社 半導体装置の製造方法
US5888309A (en) * 1997-12-29 1999-03-30 Taiwan Semiconductor Manufacturing Company, Ltd. Lateral etch inhibited multiple for forming a via through a microelectronics layer susceptible to etching within a fluorine containing plasma followed by an oxygen containing plasma
JP3252780B2 (ja) 1998-01-16 2002-02-04 日本電気株式会社 シリコン層のエッチング方法
JP2001176855A (ja) 1999-12-16 2001-06-29 Tokyo Electron Ltd 基板処理方法および基板処理装置
JP4833512B2 (ja) 2003-06-24 2011-12-07 東京エレクトロン株式会社 被処理体処理装置、被処理体処理方法及び被処理体搬送方法
US20050106888A1 (en) 2003-11-14 2005-05-19 Taiwan Semiconductor Manufacturing Co. Method of in-situ damage removal - post O2 dry process
US7759249B2 (en) 2006-03-28 2010-07-20 Tokyo Electron Limited Method of removing residue from a substrate
KR100954116B1 (ko) 2006-11-06 2010-04-23 주식회사 하이닉스반도체 반도체 소자의 리세스패턴 형성방법
JP5229711B2 (ja) 2006-12-25 2013-07-03 国立大学法人名古屋大学 パターン形成方法、および半導体装置の製造方法
US8802572B2 (en) 2012-07-10 2014-08-12 Applied Materials, Inc. Method of patterning a low-k dielectric film
TWI608532B (zh) 2015-06-26 2017-12-11 東京威力科創股份有限公司 氣相蝕刻系統及方法
US9972504B2 (en) 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US9793135B1 (en) 2016-07-14 2017-10-17 ASM IP Holding B.V Method of cyclic dry etching using etchant film
JP7008474B2 (ja) 2016-11-30 2022-01-25 東京エレクトロン株式会社 プラズマエッチング方法
US10658192B2 (en) 2017-09-13 2020-05-19 Tokyo Electron Limited Selective oxide etching method for self-aligned multiple patterning
US10490406B2 (en) 2018-04-10 2019-11-26 Appled Materials, Inc. Systems and methods for material breakthrough
US10720334B2 (en) 2018-07-20 2020-07-21 Asm Ip Holding B.V. Selective cyclic dry etching process of dielectric materials using plasma modification
KR102614944B1 (ko) * 2018-09-26 2023-12-19 도쿄엘렉트론가부시키가이샤 에칭 방법, 에칭 잔사의 제거 방법, 및 기억 매체
JP7349861B2 (ja) 2019-09-24 2023-09-25 東京エレクトロン株式会社 エッチング方法、ダメージ層の除去方法、および記憶媒体
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Asm Ip私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11424120B2 (en) 2021-01-22 2022-08-23 Tokyo Electron Limited Plasma etching techniques
US12237390B2 (en) * 2021-12-28 2025-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance contact feature

Also Published As

Publication number Publication date
US20240055270A1 (en) 2024-02-15
US12261054B2 (en) 2025-03-25
KR20250049303A (ko) 2025-04-11
JP2025528167A (ja) 2025-08-26
WO2024035502A1 (en) 2024-02-15

Similar Documents

Publication Publication Date Title
US9202745B2 (en) Directional SiO2 etch using low-temperature etchant deposition and plasma post-treatment
JP7336365B2 (ja) 膜をエッチングする方法及びプラズマ処理装置
WO2021187163A1 (ja) 基板処理方法及び基板処理装置
KR102562226B1 (ko) 원자 층 제어를 사용한 막의 등방성 에칭
JP2016528734A (ja) エピタキシャル成長に先立って基板表面を予洗浄するための方法及び装置
KR20140004579A (ko) 높은 선택도에 의한 폴리실리콘 및 자연 산화물의 제거
TW201810414A (zh) 氧化膜去除方法、去除裝置、接點形成方法、接點形成系統及記憶媒體
JP7513775B2 (ja) 基板処理システム
JP2017147417A (ja) 基板処理方法
JP2025529475A (ja) 選択的等方性エッチングを実現するための表面改質
TW202422700A (zh) 利用材料改質及移除的基板處理
TWI778048B (zh) 形成半導體結構的方法
US12261053B2 (en) Substrate processing with selective etching
TW202514790A (zh) 有提升的表面純度之含矽及鍺材料之選擇性蝕刻
US20240120193A1 (en) Carbon replenishment of silicon-containing material
TWI794882B (zh) 電漿沉積的膜中之氫管控
JP4862425B2 (ja) 基板処理方法および基板処理装置
TWI798215B (zh) 選擇性側壁間隔物
US20240128088A1 (en) Selective gas phase etch of silicon germanium alloys
KR102599015B1 (ko) 기판 처리 방법
TW202533289A (zh) 用於減少厚度損失的含矽材料之碳補充
JP2025534555A (ja) 水の結晶化を使用してケイ素酸化物に対してケイ素窒化物を選択的にエッチングする方法
KR20230054721A (ko) 게르마늄에 대한 확산 배리어들