[go: up one dir, main page]

TW202428091A - 配線基板及配線基板之製造方法 - Google Patents

配線基板及配線基板之製造方法 Download PDF

Info

Publication number
TW202428091A
TW202428091A TW112143657A TW112143657A TW202428091A TW 202428091 A TW202428091 A TW 202428091A TW 112143657 A TW112143657 A TW 112143657A TW 112143657 A TW112143657 A TW 112143657A TW 202428091 A TW202428091 A TW 202428091A
Authority
TW
Taiwan
Prior art keywords
layer
holes
glass substrate
conductive layer
corrosion prevention
Prior art date
Application number
TW112143657A
Other languages
English (en)
Inventor
梅村優樹
Original Assignee
日商凸版控股股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商凸版控股股份有限公司 filed Critical 日商凸版控股股份有限公司
Publication of TW202428091A publication Critical patent/TW202428091A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/07—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process being removed electrolytically
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H10W70/60—
    • H10W70/692—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09527—Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)

Abstract

本發明係提供一種可靠性優異的配線基板及配線基板之製造方法。實施形態之配線基板(1)包含玻璃基板(10)、第2導體層(70)、與層間絕緣膜(80)。玻璃基板(10)具有第1面(S1)與作為其背面之第2面(S2)，且設有各自從第1面(S1)延伸至第2面(S2)之1個以上的貫通孔(12)。第2導體層(70)係設在1個以上的貫通孔(12)之側壁、與第2面(S2)。層間絕緣膜(80)係設在1個以上的貫通孔(12)各自的內側。在1個以上的貫通孔(12)之側壁所設置的第2導體層(70)的表面粗糙度係大於在第2面(S2)所設置的第2導體層(70)的表面粗糙度。

Description

配線基板及配線基板之製造方法
本發明之實施形態係關於配線基板及配線基板之製造方法。
近年來，隨著電子機器的高功能化及小型化進展，正使用著更高頻率的訊號，以電子機器所搭載的中介層(インターポーザ)為代表之多層配線基板也被要求對應高頻。
尤其是最近的多層配線基板，其中採用玻璃基板，在玻璃基板形成貫通孔，並設置貫通電極。而且，採用在玻璃基板的兩面依序積層有導體層、絕緣樹脂層、導體層之多層配線基板。
多層配線基板所使用的貫通電極中，包含：由不填充貫通孔內部的導電體所形成的保形型電極(保形導通孔(コンフォーマルビア))、與填充貫通孔內部的填充型電極(填充導通孔(フィルドビア))。在保形型的情況下，由於不存在填充貫通電極內部的電極，因此可降低製造成本，或可減少由貫通電極引起的應力。另一方面，會與設有貫通孔的部分重疊而無法配置配線部，因此在高積體化方面會伴隨設計的困難。
專利文獻1揭示了一種技術，其係在保形型的貫通電極中，也以填塞貫通孔的基板表面側的方式設置導電體。揭示了藉此在基板的至少一面側有效率地配置配線部而使高積體化成為容易的技術。
又，多層配線基板會根據用途而需要在小型化、高功能化的同時薄型化(低背化)，但在玻璃基板的厚度成為100μm左右時，於多層配線基板的製造步驟中容易在玻璃芯基板發生破裂等的缺陷。
為此，為了防止這樣的破裂，專利文獻2中提案了一種步驟，其係隔著剝離層使支撐體接著在玻璃基板，並在配線形成後將支撐體剝離除去。
具體而言，提案了一種配線基板之製造方法，其具有以下步驟：在玻璃基板的第1面上進行第1配線的形成之步驟；以支撐體支持形成有該第1配線之玻璃基板的第1配線側之步驟；對於上述玻璃基板，以從與上述第1面呈相反側之面照射的雷射，形成貫通孔形成之起點的雷射改質部之步驟；從與上述玻璃基板的第1面呈相反側之面朝向第1面，使用氟化氫蝕刻液實施蝕刻，邊進行玻璃基板的薄板化邊形成貫通孔之貫通孔形成步驟；在上述貫通孔形成步驟後，於上述貫通孔的內部形成貫通電極，同時在與上述玻璃基板的上述第1面呈相反側之面形成第2配線，並隔著貫通電極將上述第1配線與上述第2配線連接之步驟；與在形成上述第2配線後，從上述玻璃基板取下上述支撐體之步驟。 [先前技術文獻] [專利文獻]
[專利文獻1]國際公開第2017/209296號[專利文獻2]國際公開第2019/235617號
[發明欲解決之課題]
然而，如專利文獻1、專利文獻2所記載的在封閉之貫通孔的內部形成貫通電極，同時在與上述玻璃基板的上述第1面呈相反側之面形成第2配線之後，形成絕緣樹脂層的結構及製造方法中，難以確保貫通孔內部電極表面與絕緣樹脂的密接性，會有損及可靠性的情況。
本發明係有鑑於上述問題而完成者，目的係提供一種可靠性優異之配線基板及配線基板之製造方法。
根據本發明的一態樣，能提供一種配線基板，其具備：玻璃基板，其係具有第1面與作為其背面之第2面，且設有各自從前述第1面延伸至前述第2面之1個以上的貫通孔；導體層，其係設在前述1個以上的貫通孔之側壁與前述第2面；與絕緣體，其係設在前述1個以上的貫通孔各自的內側，在前述1個以上的貫通孔之側壁所設置的前述導體層的表面粗糙度係大於在前述第2面所設置的前述導體層的表面粗糙度。
根據本發明的另一態樣，能提供上述態樣的配線基板，其中在前述1個以上的貫通孔之側壁所設置的前述導體層的算術表面粗糙度Ra為150nm以上1000nm以下。
根據本發明的又另一態樣，能提供上述態樣的配線基板，其中在前述第2面所設置的前述導體層的算術表面粗糙度Ra為100nm以下。
根據本發明的又另一態樣，能提供上述態樣中任一者的配線基板，其進一步具備：具有不連續部之腐蝕防止膜，其係設於在前述1個以上的貫通孔之側壁所設置的前述導體層與前述絕緣體之間。
根據本發明的又另一態樣，能提供上述態樣中任一者的配線基板，其中在前述1個以上的貫通孔之側壁所設置的前述導體層的表面粗糙度係從前述第2面側向前述第1面側增大。
根據本發明的又另一態樣，能提供上述態樣中任一者的配線基板，其中在前述1個以上的貫通孔之側壁所設置的前述導體層的表面粗糙度係從前述第1面側向前述第2面側增大。
根據本發明的又另一態樣，能提供一種配線基板之製造方法，其具備：在具有第1面與作為其背面之第2面的玻璃基板的前述第1面上形成第1導體層；向前述玻璃基板照射雷射光而在前述玻璃基板形成1個以上的改質部；對形成有前述第1導體層之前述玻璃基板的前述第2面進行蝕刻而在前述1個以上的改質部的位置各自形成1個以上的貫通孔；與在前述玻璃基板的前述第2面及前述1個以上的貫通孔之內壁形成第2導體層，在前述1個以上的貫通孔之內壁所設置的前述第2導體層的表面粗糙度係大於在前述第2面所設置的第2導體層的表面粗糙度。
根據本發明的又另一態樣，能提供上述態樣的配線基板之製造方法，其中形成前述第2導體層包含：在前述玻璃基板的前述第2面及前述1個以上的貫通孔之內壁設置種子層；藉由電解銅鍍敷而在前述種子層上形成第2導電層；與藉由蝕刻而除去前述種子層中不要的部分，前述電解銅鍍敷時的液流量係前述1個以上的貫通孔內比在前述第2面還要小。
根據本發明的又另一態樣，能提供上述態樣中任一者的配線基板之製造方法，其中形成前述第2導體層包含：在前述玻璃基板的前述第2面及前述1個以上的貫通孔之內壁設置種子層；藉由電解銅鍍敷而在前述種子層上形成第2導電層；在前述第2導電層之中前述1個以上的貫通孔之內壁所設置的部分上形成具有不連續部之腐蝕防止膜；與以未形成有前述腐蝕防止膜之部分的膜厚變成相對於形成有前述腐蝕防止膜的部分還要薄的方式蝕刻前述第2導電層。
根據本發明的又另一態樣，能提供上述態樣的配線基板之製造方法，其中形成前述具有不連續部之腐蝕防止膜包含：在前述玻璃基板的前述第2面設置前述1個以上的貫通孔之位置經開口的遮罩；在前述1個以上的貫通孔之內壁設置前述具有不連續部之腐蝕防止膜；與去除前述遮罩。
根據本發明的又另一態樣，能提供上述態樣中任一者的配線基板之製造方法，其中形成前述具有不連續部之腐蝕防止膜包含：在前述玻璃基板的前述第2面及前述1個以上的貫通孔之內壁設置呈連續膜的腐蝕防止膜；與藉由乾蝕刻而從前述玻璃基板的前述第2面去除前述腐蝕防止膜，同時在前述1個以上的貫通孔之內壁形成前述具有不連續部之腐蝕防止膜。
根據本發明，能提供一種可靠性優異之配線基板及配線基板之製造方法。
[用以實施發明的形態]
以下，邊參照圖式邊說明本發明的實施形態。以下所說明的實施形態係將上述態樣之任一者更具體化者。以下所記載的事項可單獨或組合複數個併入上述各個態樣。
又，以下所示之實施形態係例示將本發明的技術思想具體化用的構成者，本發明的技術思想不因下述構成構件的材質、形狀、及結構等而受到限定。本發明的技術思想可在申請專利範圍中記載之請求項所規定的技術範圍內，增加各種變更。
此外，對於具有相同或類似之功能的要素，在以下參照的圖式中賦予相同的參照符號，並省略重複的說明。又，圖式僅為示意，某方向的尺寸與另一方向的尺寸間之關係、及某構件的尺寸與其他構件的尺寸間之關係等係可能與實際有所不同。
＜1＞第1實施形態針對第1實施形態之配線基板進行說明。
＜1.1＞配線基板的構成圖1係第1實施形態之配線基板的剖面圖。圖2係將圖1所示之配線基板的一部分放大表示的剖面圖。
圖1所示之配線基板1為玻璃芯配線基板。根據一例，配線基板1係作為中介層使用的配線基板，即玻璃中介層。
配線基板1包含玻璃基板10、第1導體層20、層間絕緣膜40、導體層50、絕緣層60、第2導體層70、層間絕緣膜80、導體層90、與絕緣層100。
玻璃基板10例如為無鹼玻璃。玻璃基板10具有第1面S1、與作為其背面之第2面S2。第1面S1與第2面S2係對於彼此呈平行。玻璃基板10的厚度例如在25μm以上150μm以下的範圍內。
玻璃基板10中設有各自從第1面S1延伸至第2面S2之1個以上的貫通孔，此處係設有複數個貫通孔。各個貫通孔係從第2面S2向第1面S1逐漸變細。
第1導體層20係設在第1面S1上的導體圖案。此導體圖案包含陸地(ランド)部與配線部。第1導體層20為第1配線層。
第1導體層20具有多層結構。具體而言，第1導體層20包含與第1面S1相向的第1銅層24、與介於第1銅層24與玻璃基板10之間而存在的耐氟酸金屬層21。如圖2所示，第1導體層20進一步包含介於耐氟酸金屬層21與第1銅層24之間而存在的密接層22、與介於密接層22與第1銅層24之間而存在的種子層23。
第1導體層20覆蓋貫通孔的第1面S1側的開口。
耐氟酸金屬層21係以對於氫氟酸造成的蝕刻的耐性比玻璃基板10優異的金屬材料構成。耐氟酸金屬層21係例如以從由鉻、鎳及鎳鉻合金組成之群組所得之材料構成。耐氟酸金屬層21的厚度例如在10nm以上1000nm以下的範圍內。
密接層22及種子層23係依序積層在耐氟酸金屬層21上。在密接層22及種子層23中，各自可使用後述的密接層72及種子層73所例示的材料。密接層22及種子層23係在藉由電解鍍敷而形成第1銅層24的情況下設置。密接層22可以省略。又，在利用無電解鍍敷、濺鍍等其他方法而形成第1銅層24的情況下，可省略密接層22及種子層23兩者。第1銅層24的厚度例如在2μm以上20μm以下的範圍內。
層間絕緣膜40被覆第1面S1，同時嵌入第1導體層20。層間絕緣膜40中，在第1導體層20所包含的陸地部的位置設有貫通孔。根據一例，層間絕緣膜40為絕緣樹脂層。就絕緣樹脂層而言，主要使用於熱硬化性樹脂中填充有填料的液狀樹脂或薄膜狀樹脂。就熱硬化性樹脂而言，較佳包含環氧系樹脂、聚醯亞胺系樹脂、聚醯胺系樹脂中之至少1種材料。就填料而言，較佳包含二氧化矽、氧化鈦、胺基甲酸酯等材料。
導體層50係設在層間絕緣膜40上的導體圖案。此導體圖案包含：設在層間絕緣膜40主面的焊墊(パッド)部、與被覆設在層間絕緣膜40的貫通孔之側壁的導通孔部。焊墊部為外部連接端子。各個導通孔部係將第1導體層20所包含的陸地部連接至焊墊部。
導體層50包含種子層53與銅層54。種子層53及銅層54係依序積層在層間絕緣膜40上。導體層50可在層間絕緣膜40與種子層53之間進一步包含密接層。導體層50所包含的密接層及種子層53中，各自可使用後述的密接層72及種子層73所例示的材料。種子層53可以省略。
絕緣層60至少部分地被覆層間絕緣膜40，同時嵌入導體層50。絕緣層60中，於導體層50所包含的焊墊部的位置設有貫通孔。絕緣層60例如以阻焊劑構成。
第2導體層70係導體圖案，其包含：被覆玻璃基板10的第2面S2的部分、被覆設在玻璃基板10的貫通孔之側壁的部分、與和第1導體層20中覆蓋設在玻璃基板10的貫通孔之部分接觸的部分。此導體圖案包含陸地部、配線部與導通孔部。第2導體層70中被覆第2面S2的部分為第2配線層，且包含陸地部與配線部。導通孔部包含：第2導體層70中被覆設在玻璃基板10的貫通孔之側壁的部分、與和第1導體層20中覆蓋設在玻璃基板10的貫通孔之部分接觸的部分。
第2導體層70具有多層結構。具體而言，如圖2所示，第2導體層70包含密接層72、種子層73與第2銅層74。密接層72、種子層73及第2銅層74係依序積層在玻璃基板10上。
密接層72被覆：設在玻璃基板10的貫通孔之側壁、第1導體層20中覆蓋設在玻璃基板10的貫通孔之部分、及第2面S2中包圍貫通孔的第2面S2側之開口的區域。密接層72對這些面保形。
密接層72提高種子層73對玻璃基板10的密接性。密接層72較佳為以選自由鈦、鉻及鎳組成之群組的1種以上材料或其氧化物構成，更佳為以鈦或鈦氧化物構成。
種子層73設在密接層72上。種子層73對密接層72保形。種子層73在電解鍍敷中發揮作為供電層的作用。種子層73例如可適當選自由Cu、Ni、Al、Ti、Cr、Mo、W、Ta、Au、Ir、Ru、Pd、Pt、AlSi、AlSiCu、AlCu、NiFe、ITO、IZO、AZO、ZnO、PZT、TiN、及Cu 3N 4組成之群組。
第2銅層74設在種子層73上。第2銅層74對種子層73保形。第2銅層74的厚度例如在2μm以上20μm以下的範圍內。
第2銅層74於設在貫通孔內的部分、與設在第2面S2上的部分，表面粗糙度不同。具體而言，第2銅層74於設在貫通孔內之部分的算術表面粗糙度Ra在150nm以上1000nm以下的範圍內，更具體而言在150nm以上400nm以下的範圍內。又，第2銅層74設在貫通孔側壁的部分的算術表面粗糙度Ra係在上述的範圍內從貫通孔的第2面S2側向第1面S1側增大。第2銅層74設在第2面S2上的部分的算術表面粗糙度Ra為100nm以下。此外，「算術表面粗糙度Ra」係JIS B0601：2001中規定的表面性狀參數。
層間絕緣膜80被覆第2面S2，同時嵌入第2導體層70。層間絕緣膜80中，在第2導體層70所包含的陸地部的位置設有貫通孔。根據一例，層間絕緣膜80為絕緣樹脂層。層間絕緣膜80所包含的絕緣性樹脂層中，可使用前述層間絕緣膜40所包含的絕緣樹脂層所例示的材料。
導體層90係設在層間絕緣膜80上的導體圖案。此導體圖案包含：設在層間絕緣膜80主面的焊墊部、與被覆設在層間絕緣膜80的貫通孔之側壁的導通孔部。焊墊部為外部連接端子。各個導通孔部係將第2導體層70所包含的陸地部連接至焊墊部。
導體層90包含種子層93與銅層94。種子層93及銅層94係依序積層在層間絕緣膜80上。導體層90可在層間絕緣膜80與種子層93之間進一步包含密接層。導體層90所包含的密接層及種子層93中，各自可使用密接層72及種子層73所例示的材料。種子層93可以省略。
絕緣層100至少部分地被覆層間絕緣膜80，同時嵌入導體層90。絕緣層100中，於導體層90所包含的焊墊部的位置設有貫通孔。絕緣層100例如以阻焊劑構成。
＜1.2＞配線基板之製造方法上述的配線基板1例如可藉由以下的方法來製造。
圖3至圖11係表示圖1所示之配線基板之製造方法的剖面圖。
＜1.2.1＞第1步驟首先，如圖3所示，隔著接著層142將支撐體141貼合至玻璃基板10的第2面S2。為了將支撐體141貼合至玻璃基板10，例如可使用層壓機、真空加壓壓製機、減壓貼合機等。
接著層142係用於對玻璃基板10暫時固定支撐體141的接著層。接著層142中能使用樹脂、或形成在支撐體141的官能基。就樹脂而言，可列舉藉由吸收UV光等的光來進行放熱、昇華、或變質而成為可剝離的樹脂；藉由以熱來發泡而成為可剝離的樹脂等。根據一例，接著層142為形成在第2面S2上的官能基。就作為接著層142使用的官能基而言，例如可列舉羥基(hydroxyl基)。
此外，圖3至圖7中，為了方便說明，接著層142係圖示成具有厚度的層狀。然而，在使用形成在第2面S2上的官能基作為接著層142的情況下，接著層142的厚度與玻璃基板10及支撐體141相比小到可以忽視不計。因此，接著層142亦可表示為玻璃基板10與支撐體141之間的界面。在此情況下，支撐體141亦可表示為與玻璃基板10直接貼合。
支撐體141為第1支撐體，且為薄板狀的載體。從接著性的觀點來看，支撐體141期望是以與玻璃基板10相同的材料構成。即，較佳為在玻璃基板10為無鹼玻璃的情況下，支撐體141亦為無鹼玻璃。支撐體141的厚度可根據玻璃基板10的厚度而適當設定。鑑於玻璃基板10的運送性，支撐體141的厚度較佳在300μm以上1500μm以下的範圍內。
根據一例，作為包含經貼合的玻璃基板10、接著層142、及支撐體141的積層結構體，使用日本電氣硝子公司製Glass On Glass(GOG)。在此情況下，支撐體141為玻璃，而接著層142包含羥基(hydroxyl基)及複數個的官能基。
＜1.2.2＞第2步驟接著，對玻璃基板10照射雷射光，在玻璃基板10形成1個以上的改質部11。雷射光的照射方向可以是從第1面S1面向第2面S2的方向，或是從第2面S2面向第1面S1的方向。改質部11係例如利用雷射照射來加熱而藉此使其與雷射光未照射部之間於結晶性等上產生差異的部分。改質部11係形成在與玻璃基板10中預定形成的貫通孔對應的位置。改質部11係例如在與第1面S1及第2面S2交叉的方向上延伸。如圖4所示，在從第1面S1面向第2面S2照射雷射光的情況下，改質部11可形成至到達接著層142及支撐體141。
此處使用的雷射光的波長為535nm以下。雷射光的較佳波長為355nm以上535nm以下。若雷射光的波長小於355nm，則難以得到充分的雷射輸出，有穩定的雷射改質變難之虞。另一方面，若雷射光的波長大於535nm，則照射點變大，小範圍的雷射改質變難。又，由於熱的影響，會產生微裂紋，玻璃基板10變得容易破裂。
在使用脈衝雷射的情況下，雷射脈衝幅度期望是在皮秒至飛秒的範圍內。若雷射脈衝幅度為奈秒以上，每1脈衝能量的量的控制變得困難，會產生微裂紋，玻璃基板10變得容易破裂。
雷射脈衝的能量係根據玻璃的組成、要產生怎樣的雷射改質來選擇較佳的值，較佳為在5μJ以上150μJ以下的範圍內。藉由增加雷射脈衝的能量，能夠與其成比例地增大改質部11的長度。
＜1.2.3＞第3步驟接著，如圖5所示，以覆蓋改質部11的方式在第1面S1上形成第1導體層20。
例如，首先在第1面S1上依序形成耐氟酸金屬層21及種子層23。此處，耐氟酸金屬層21及種子層23各自形成為連續膜。耐氟酸金屬層21例如藉由濺鍍而形成。種子層23例如藉由濺鍍或無電解鍍敷而形成。在形成種子層23之前，可以在耐氟酸金屬層21上形成如圖2所示的密接層22。密接層22例如藉由濺鍍或無電解鍍敷而形成為連續膜。若形成密接層22，則耐氟酸金屬層21與種子層23之間的密接性提高。
接著，在種子層23上形成由絕緣體構成並在與第1銅層24對應的位置有開口的遮罩圖案。例如在種子層23上設置光阻層，對該光阻層進行圖案曝光及顯影而藉此形成遮罩圖案。根據一例，將昭和電工材料公司製的乾光阻RD1225層壓至種子層23，對該乾光阻依序進行圖案曝光及顯影，而藉此得到由樹脂構成的遮罩圖案。
接著，使用種子層23作為供電層而進行電解銅鍍敷。藉此，在遮罩圖案的開口部的位置使銅堆積至種子層23上，得到圖5所示的第1銅層24。
然後，去除遮罩圖案。例如，將乾膜光阻溶解剝離。接著，對包含第1銅層24與玻璃基板10的複合體之第1銅層24側的整個表面進行蝕刻，直至種子層23的露出部被去除。又，在種子層23與耐氟酸金屬層21之間存在有密接層22的情況下，對該複合體之第1銅層24側的整個表面進行進一步蝕刻，直至密接層22中藉由去除種子層23的露出部而露出的部分也被去除。而且，對包含第1銅層24與玻璃基板10的複合體之第1銅層24側的整個表面進行蝕刻，直至耐氟酸金屬層21的露出部被去除。
如以上進行，得到圖5所示的第1導體層20。此外，如上所述，第1導體層20包含陸地部與配線部。
然後，在玻璃基板10的設有第1導體層20的面，設置層間絕緣膜40。在液狀樹脂的情況下，層間絕緣膜40係藉由旋轉塗布法而形成。在薄膜狀樹脂的情況下，層間絕緣膜40係藉由使用真空層壓機在真空下加熱及加壓而形成。根據一例，將Ajinomoto Fine-Techno公司製的絕緣樹脂薄膜ABF-GXT31(32.5μm厚)作為層間絕緣膜40層壓至上述的面，對其進行預硬化。
＜1.2.4＞第4步驟接著，如圖6所示，由支撐體143支撐包含玻璃基板10與層間絕緣膜40的複合體。此處，以使上述複合體的層間絕緣膜40與支撐體143相向的方式，隔著接著層144貼合上述複合體與支撐體143。
接著層144中能使用樹脂、或形成在支撐體143的官能基。就樹脂而言，可列舉藉由吸收UV光等的光來進行放熱、昇華、或變質而成為可剝離的樹脂；藉由以熱來發泡而成為可剝離的樹脂等。接著層144較佳為以與接著層142不同的材料構成。根據一例，作為接著層144，可使用日東電工公司製的Liver Alpha(註冊商標)。
支撐體143為第2支撐體，且為薄板狀的載體。支撐體143期望是以與玻璃基板10相同的材料構成。即，較佳為在玻璃基板10為無鹼玻璃的情況下，支撐體143亦為無鹼玻璃。支撐體143的厚度可根據玻璃基板10的厚度而適當設定。鑑於玻璃基板10的運送性，支撐體143的厚度較佳在300μm以上1500μm以下的範圍內。
＜1.2.5＞第5步驟接著，如圖7所示，使接著層142及支撐體141從玻璃基板10分離。在從玻璃基板10分離接著層142及支撐體141時，根據接著層142所使用的材料，從UV光的照射、加熱處理、物理剝離等選擇適當的剝離方式。在接著層142及支撐體141的剝離處理後，於玻璃基板10產生接著層142的殘渣的情況下，可進行電漿洗淨、超音波洗淨、水洗淨、及使用醇的溶劑洗淨等。
＜1.2.6＞第6步驟接著，以包含氟化氫的蝕刻液，蝕刻經剝離了接著層142及支撐體141之玻璃基板10的第2面S2。藉此，如圖8所示，使第2面S2退縮，同時在改質部11的位置各自形成貫通孔12。玻璃基板10中，改質部11與其他部分相比蝕刻速率快。因此，藉由該蝕刻處理，可同時達成玻璃基板10的薄板化與貫通孔12的形成。
該蝕刻處理的蝕刻量係根據玻璃基板10的厚度而適當設定。例如，在蝕刻處理前的玻璃基板10的厚度為200μm的情況下，玻璃基板10的蝕刻量較佳為在50μm以上175μm以下的範圍內。藉此，蝕刻處理後的玻璃基板10的厚度能設在25μm以上150μm以下的範圍內。
此外，在該蝕刻處理中，耐氟酸金屬層21發揮作為蝕刻停止膜的作用。又，由上述的蝕刻所得之貫通孔12在圖8中具有圓錐台形狀，其係第2面S2側的直徑(或剖面積)大於第1面S1側的直徑(或剖面積)。
包含氟化氫的蝕刻液例如為氟化氫水溶液。蝕刻液可進一步包含選自由硝酸、鹽酸及硫酸組成之群組的1種以上無機酸。
蝕刻液的氟化氫濃度例如在1.0質量%以上6.0質量%以下的範圍內，較佳為在2.0質量%以上5.0質量%以下的範圍內。無機酸濃度例如在1.0質量%以上20.0質量%以下的範圍內，較佳為3.0質量%以上16.0質量%以下的範圍內。最好是使用將各成分的濃度設定在上述範圍內的蝕刻液，以1.0μm/min以下的蝕刻速率進行蝕刻處理。蝕刻處理時的蝕刻液的溫度最好是設在10℃以上40℃以下的範圍內。
＜1.2.7＞第7步驟然後，形成圖2所示的密接層72。此處，密接層72係形成為被覆了貫通孔12之側壁及第2面S2的連續膜。密接層72例如藉由濺鍍或無電解鍍敷而形成為連續膜。
接著，在密接層72上形成圖9所示的種子層73。種子層73例如藉由濺鍍或無電解鍍敷而形成為連續膜。
接著，如圖9所示，在種子層73上形成第2銅層74。
例如，首先，在種子層73上形成由絕緣體構成並在與第2銅層74對應的位置有開口的遮罩圖案。例如在種子層73上設置光阻層，對該光阻層進行圖案曝光及顯影而藉此形成遮罩圖案。根據一例，將昭和電工材料公司製的乾光阻RD1225層壓至種子層73，對該乾光阻依序進行圖案曝光及顯影，而藉此得到由樹脂構成的遮罩圖案。
接著，使用種子層73作為供電層而進行電解銅鍍敷。藉此，在遮罩圖案的開口部的位置使銅堆積至種子層73上，得到圖9所示的第2銅層74。
此電解銅鍍敷例如使用不溶性陽極電極，以噴流攪拌方式的電解鍍敷裝置，在電流密度1.0ASD～2.0ASD、噴流量10L/(min・m 2)～30L/(min・m 2)的條件下，使用硫酸銅電解Cu鍍敷液而實行。硫酸銅電解Cu鍍敷液包含80g/L～200g/L的CuSO 4・5H 2O、20g/L～200g/L的H 2SO 4、3mg/L～6mg/L作為添加劑的促進劑、0.1mg/L～5mg/L的抑制劑、5ppm～30ppm的HCl、及0.5mg/L～2mg/L的調平劑。又，噴出鍍敷液的噴嘴至玻璃基板10的距離為50mm～150mm。在這樣的條件下進行電解銅鍍敷，藉此使貫通孔12內部與第2面S2在鍍敷液的循環速度上產生差異，而成為鍍敷的結晶性、粗糙度在貫通孔12內部與第2面S2不同的完成度。具體而言，在貫通孔12之側壁所設置的第2銅層74的算術表面粗糙度Ra大於在第2面S2所設置的第2銅層74的算術表面粗糙度Ra。又，第2銅層74在貫通孔之側壁所設置的部分的算術表面粗糙度Ra係從貫通孔的第2面S2側向第1面S1側增大。
然後，去除遮罩圖案。例如，將乾膜光阻溶解剝離。接著，對包含第2銅層74與玻璃基板10的複合體之第2銅層74側的整個表面進行蝕刻，去除種子層73的露出部。接著，對上述複合體之第2銅層74側的整個表面進行進一步蝕刻，直至密接層72中藉由去除種子層73的露出部而露出的部分被除去。
如以上進行，得到圖9所示的第2導體層70。此外，如上所述，第2導體層70包含陸地部與配線部。又，在貫通孔12之側壁所設置的第2銅層74的算術表面粗糙度Ra為150nm以上1000nm以下。而且，在第2面S2中設置的第2銅層74的算術表面粗糙度Ra為100nm以下。
＜1.2.8＞第8步驟接著，如圖10所示，在包含第2導體層70及玻璃基板10的複合體之第2導體層70側的面，設置層間絕緣膜80。在液狀樹脂的情況下，層間絕緣膜80係藉由旋轉塗布法而形成。在薄膜狀樹脂的情況下，層間絕緣膜80係藉由使用真空層壓機在真空下加熱及加壓而形成。根據一例，將Ajinomoto Fine-Techno公司製的絕緣樹脂薄膜ABF-GXT31(32.5μm厚)作為層間絕緣膜80層壓至上述的面，對其進行預硬化。
＜1.2.9＞第9步驟接著，如圖11所示，使接著層144及支撐體143從玻璃基板10分離。在從玻璃基板10分離接著層144及支撐體143時，根據接著層144所使用的材料，從UV光的照射、加熱處理、物理剝離等選擇適當的剝離方式。在接著層144及支撐體143的剝離處理後，於玻璃基板10產生接著層144的殘渣的情況下，可進行電漿洗淨、超音波洗淨、水洗淨、及使用醇的溶劑洗淨等。
＜1.2.10＞第10步驟接著，藉由雷射加工在層間絕緣膜40形成盲孔(ブラインドビア)。然後，實施除渣(デスミア)處理，去除由雷射加工所產生的殘渣。此外，盲孔的形成中所使用的雷射，可與改質部11的形成中所使用的雷射不同。例如，在盲孔的形成中，較佳使用二氧化碳雷射、UV-YAG雷射等的脈衝雷射。在使用脈衝雷射的情況下，雷射脈衝寬度較佳為在微秒的範圍內。
接著，藉由濺鍍或無電解鍍敷而形成種子層53。此處，種子層53係以將層間絕緣膜40的上表面、設在其中的貫通孔之側壁、及第1導體層20中露出在此等貫通孔的位置的部分被覆的方式來形成。
接著，在種子層53上形成由絕緣體構成並在與銅層54對應的位置有開口的遮罩圖案。例如在種子層53上設置光阻層，對該光阻層進行圖案曝光及顯影而藉此形成遮罩圖案。根據一例，將昭和電工材料公司製的乾膜光阻RD1225層壓至種子層53，對該乾膜光阻依序進行圖案曝光及顯影，而藉此得到由樹脂構成的遮罩圖案。
接著，使用種子層53作為供電層而進行電解銅鍍敷。藉此，在遮罩圖案的開口部的位置使銅堆積至種子層53上，得到圖1所示的銅層54。
然後，去除遮罩圖案。例如，將乾膜光阻溶解剝離。接著，對包含銅層54與玻璃基板10的複合體之銅層54側的整個表面進行蝕刻，直至種子層53的露出部被去除。如以上進行，得到導體層50。
接著，在層間絕緣膜40上設置圖1所示的絕緣層60。例如，在層間絕緣膜40上設置阻焊劑，使用微影法等將其圖案化。
對於相反側的面亦實施同樣的處理，得到導體層90及絕緣層100。
如以上進行，得到圖1所示之配線基板1。
＜1.3＞第1實施形態的效果為了確保銅層與樹脂的密接性，較佳為銅層的表面粗糙度大。然而，若銅層的表面粗糙度變大，則可能會對高頻訊號的傳輸造成影響。
根據第1實施形態，在將鍍敷液的噴流量抑制在10L/(min・m 2)～30L/(min・m 2)的電解銅鍍敷中，設置有第2銅層74。藉此，第2銅層74中設在貫通孔12內之部分的表面粗糙度，變得大於第2銅層74中設在第2面S2之部分的表面粗糙度。因此，能在貫通孔12內確保第2銅層74與層間絕緣膜80的密接性。又，由於表面粗糙度大的部分只限於貫通孔12的內部，因此與將包含設在第2面S2之部分在內的第2銅層74整體的表面粗糙度增大的情況相比，可抑制對高頻訊號的傳輸造成的影響。因此，若根據上述的製造方法，則能夠在抑制對高頻訊號的傳輸造成的影響的同時，還達成高可靠性。
又，根據第1實施形態，從未使第2銅層74的表面粗糙度在第2面S2上與貫通孔12內部不同的情況改變電解銅鍍敷的條件，藉此可在貫通孔12之側壁與第2面S2各自設置表面粗糙度不同的第2銅層74。也就是說，對於未使第2銅層74的表面粗糙度在第2面S2上與貫通孔12內部不同的情況，可達成高可靠性而不需要追加的步驟。
＜2＞第2實施形態本發明的第2實施形態相對於第1實施形態，係在使用腐蝕防止膜、確保設在貫通孔之側壁的銅層與樹脂的密接性之點上不同。關於第2實施形態，說明與第1實施形態不同之點。
＜2.1＞配線基板的構成圖12係將第2實施形態之配線基板的一部分放大表示的剖面圖。
配線基板1進一步包含腐蝕防止膜110。
第2銅層74於設在玻璃基板10中所設置的貫通孔中側壁的部分、與設在第2面S2上的部分及設在玻璃基板10中所設置的貫通孔中第1面S1側的部分，表面粗糙度不同。具體而言，第2銅層74在貫通孔之側壁所設置的部分的算術表面粗糙度Ra在150nm以上1000nm以下，更具體而言在300nm以上1000nm以下的範圍內。又，第2銅層74在貫通孔之側壁所設置的部分的算術表面粗糙度Ra係在上述的範圍內從貫通孔的第1面S1側向第2面S2側增大。第2銅層74設在第2面S2上的部分及設在玻璃基板10中所設置的貫通孔中第1面S1側的部分的算術表面粗糙度Ra為100nm以下。
第2銅層74在貫通孔之側壁具有複數個凸部。複數個凸部散布在側壁整體。複數個凸部中之第2銅層74的膜厚係大於貫通孔之側壁上的凸部以外的部分中之第2銅層74的膜厚。第2銅層74的凸部未設在第1面S1側的面。
腐蝕防止膜110係設在貫通孔的內部及第2銅層74上。腐蝕防止膜110中覆蓋貫通孔之第1面S1側的面的部分係設為連續膜。腐蝕防止膜110中設在貫通孔側壁上的部分係散布在第2銅層74的凸部上。換言之，在貫通孔之側壁，腐蝕防止膜110開口於第2銅層74之凸部以外的部分。即，腐蝕防止膜110在貫通孔之側壁部分具有不連續部。腐蝕防止膜110包含例如SiN、SiO等的無機材料。
層間絕緣膜80被覆第2面S2，同時嵌入第2導體層70及腐蝕防止膜110。層間絕緣膜80中，在第2導體層70所包含的陸地部的位置設有貫通孔。根據一例，層間絕緣膜80為絕緣樹脂層。層間絕緣膜80所包含的絕緣性樹脂層中，可使用前述層間絕緣膜40所包含的絕緣樹脂層所例示的材料。
其他構成係與第1實施形態相同。
＜2.2＞配線基板之製造方法圖13係表示第2實施形態之配線基板之製造方法中的一步驟的剖面圖。圖14係表示第2實施形態之配線基板之製造方法中的另一步驟的剖面圖。
第2實施形態的製造方法，如以下說明，除了實施第11步驟、第12步驟、及第13步驟來取代第7步驟以外，與參照圖1至圖11說明的製造方法相同。
＜2.2.1＞第1至第6步驟首先，依序實施第1至第6步驟。藉此，得到圖8所示的結構。
＜2.2.2＞第11步驟然後，形成圖2所示的密接層72。此處，密接層72係形成為被覆了貫通孔12之側壁及第2面S2的連續膜。密接層72例如藉由濺鍍或無電解鍍敷而形成為連續膜。
接著，在密接層72上形成圖9所示的種子層73。種子層73例如藉由濺鍍或無電解鍍敷而形成為連續膜。
接著，如圖9所示，在種子層73上形成第2銅層74。
例如，首先，在種子層73上形成由絕緣體構成並在與第2銅層74對應的位置有開口的遮罩圖案。例如在種子層73上設置光阻層，對該光阻層進行圖案曝光及顯影而藉此形成遮罩圖案。根據一例，將昭和電工材料公司製的乾光阻RD1225層壓至種子層73，對該乾光阻依序進行圖案曝光及顯影，而藉此得到由樹脂所構成的遮罩圖案。
接著，使用種子層73作為供電層而進行電解銅鍍敷。藉此，在遮罩圖案的開口部的位置使銅堆積至種子層73上，得到圖9所示的第2銅層74。
該電解銅鍍敷不必控制設在貫通孔側壁的第2銅層74的表面粗糙度，只要從設在第2面S2的第2銅層74的算術表面粗糙度Ra會成為100nm以下的方法中選擇生產性優異的方法即可。
然後，去除遮罩圖案。例如，將乾膜光阻溶解剝離。
＜2.2.3＞第12步驟接著，如圖13所示，在貫通孔內形成腐蝕防止膜110。
例如，首先，在第2面S2上形成在與貫通孔對應的位置有開口的遮罩圖案。例如在第2面S2上設置光阻層，對該光阻層進行圖案曝光及顯影而藉此形成遮罩圖案。
接著，形成如圖13所示的腐蝕防止膜110。腐蝕防止膜110係例如藉由電漿CVD或濺鍍而形成為10nm～50nm左右。以包含不連續部的方式形成腐蝕防止膜110。更詳而言之，在貫通孔之側壁，腐蝕防止膜110係成膜的部分與未成膜的部分混在一起的狀態。
然後，去除遮罩圖案。
如以上進行，得到圖13所示的腐蝕防止膜110。如此，藉由將無機材料以乾式製程進行非常薄的成膜，可形成腐蝕防止膜110，其係具有至少1個以上開口部之無機膜。
＜2.2.4＞第13步驟接著，對包含第2銅層74、腐蝕防止膜110與玻璃基板10的複合體之第2銅層74側的整個表面進行蝕刻，去除種子層73的露出部。接著，對上述複合體之第2銅層74側的整個表面進行進一步蝕刻，直至密接層72中藉由去除種子層73的露出部而露出的部分被除去。
在種子層73使用Cu的情況下，第2銅層74也藉由該蝕刻同時被蝕刻。此時，抑制了第2銅層74之被腐蝕防止膜110覆蓋的部分的蝕刻。藉此，第2銅層74之被腐蝕防止膜110覆蓋的部分，相對於第2銅層74之未被腐蝕防止膜110覆蓋的部分而言，成為膜厚大的凸部。因此，設在貫通孔12之側壁的第2銅層74的表面會變粗。如以上進行，得到圖14所示的第2銅層74。設在貫通孔12之側壁的第2銅層74的算術表面粗糙度Ra為150nm以上1000nm以下。
此外，在種子層73未使用Cu的情況下，可在去除種子層73之前或之後實施利用Cu蝕刻液的處理。藉由使用硫酸過氧化氫系的蝕刻液作為Cu蝕刻液，可以選擇性地蝕刻貫通孔12之側壁上的第2銅層74中未被腐蝕防止膜110覆蓋的部分。
＜2.2.5＞第8至第10步驟再者，對於包含第2導體層70及玻璃基板10的複合體，依序實施第8至第10步驟。藉此，得到圖12所示之配線基板1。
＜2.3＞第2實施形態的效果根據第2實施形態，腐蝕防止膜110係利用乾式製程，以成為10～50nm左右的非常薄的厚度的方式形成在第2銅層74上，藉此腐蝕防止膜110係以散布而不連續的方式成膜在貫通孔12之側壁上。而且，藉由之後的蝕刻處理，貫通孔12之側壁上的第2銅層74中未被腐蝕防止膜110覆蓋的部分可被選擇性地蝕刻。藉此，第2銅層74中設在貫通孔12側壁之部分的表面粗糙度，變得大於第2銅層74中設在第2面S2之部分的表面粗糙度。因此，能在貫通孔12之側壁確保第2銅層74與層間絕緣膜80的密接性。又，由於表面粗糙度大的部分只限於貫通孔12之側壁，因此與將包含設在第2面S2之部分在內的第2銅層74整體的表面粗糙度增大的情況相比，可抑制對高頻訊號的傳輸造成的影響。因此，若根據上述的製造方法，則能夠在抑制對高頻訊號的傳輸造成的影響的同時，還達成高可靠性。
又，根據第2實施形態，根據有無蝕刻來增加第2銅層74的表面粗糙度。因此，可將算術表面粗糙度Ra在150nm以上1000nm以下的範圍內增大至接近1000nm的值，能提供可靠性更優異的配線基板。
＜2.4＞變形例上述的第2實施形態之配線基板可為各種的變形。
＜2.4.1＞腐蝕防止膜之形成方法例如，可藉由以下的第14步驟取代第12步驟來形成腐蝕防止膜110。
＜2.2.6＞第14步驟接著，如圖13所示，在貫通孔內形成腐蝕防止膜110。
例如，首先，在第2面S2上及貫通孔內形成腐蝕防止膜110。腐蝕防止膜110係例如藉由電漿CVD或濺鍍而形成為100nm～1000nm左右。
接著，對第2面S2整體進行乾蝕刻，去除形成在第2面S2上的腐蝕防止膜110。在直進性較高的乾蝕刻中，形成在貫通孔的側壁之腐蝕防止膜110的蝕刻係難以進行。因此，可先充分地去除第2面S2上的腐蝕防止膜110，再使具有多數個開口部的無機膜，即腐蝕防止膜110，殘留在貫通孔之側壁。
如以上進行，得到圖13所示的腐蝕防止膜110。
＜2.4.2＞腐蝕防止膜的去除例如，腐蝕防止膜110可以在第13步驟完成後去除。圖15係將第2實施形態的變形例之配線基板的一部分放大表示的剖面圖。如此，即使在去除了腐蝕防止膜的情況，亦能提供可靠性優異的配線基板。[實施例]
以下，記載與本發明相關進行的試驗。
(例1)製造了參照圖1及圖2所說明的配線基板1。關於該配線基板1，以配線基板1上的微帶線測定30GHz中的傳輸損耗S21。又，在-55℃～125℃的範圍進行重複施加熱負荷的溫度循環試驗，針對貫通電極的菊鍊(デイジーチェーン)確認有無斷線。
(例2)製造了參照圖12所說明的配線基板1。針對該配線基板1，亦藉由與例1同樣的方法測定傳輸損耗S21，確認溫度循環試驗中有無斷線。
(比較例1)將在貫通孔之側壁所設置的第2銅層74的算術表面粗糙度Ra、與在第2面S2所設置的第2銅層74的算術表面粗糙度Ra均設為100nm以下，除此之外，與在例1中所製造者同樣地製造了配線基板。針對該配線基板，亦藉由與例1同樣的方法測定傳輸損耗S21，確認溫度循環試驗中有無斷線。
(比較例2)將在貫通孔之側壁所設置的第2銅層74的算術表面粗糙度Ra、與在第2面S2所設置的第2銅層74的算術表面粗糙度Ra均設為150nm以上1000nm以下，除此之外，與在例1中所製造者同樣地製造了配線基板。針對該配線基板，亦藉由與例1同樣的方法測定傳輸損耗S21，確認溫度循環試驗中有無斷線。(結果)將結果示於以下的表1中。
[表1]
貫通孔的Ra 第2面的Ra 腐蝕防止膜 傳輸損耗S21 溫度循環試驗
1000循環 1500循環 2000循環
例1 167nm 87nm 無 0.81 ○ ○ ×
例2 823nm 76nm 有 0.82 ○ ○ ○
比較例1 76nm 77nm 無 0.82 ○ × ×
比較例2 412nm 412nm 無 1.21 ○ ○ ○
表1中，「○」表示菊鍊未斷線，「×」表示菊鍊斷線了。
如表1所示，與比較例2相比，例1及例2能夠抑制傳輸損耗S21。又，與比較例1相比，例1及例2能夠抑制可靠性的降低。
1:配線基板 10:玻璃基板 11:改質部 12:貫通孔 20:第1導體層 21:耐氟酸金屬層 22:密接層 23:種子層 24:第1銅層 40:層間絕緣膜 50:導體層 53:種子層 54:銅層 60:絕緣層 70:第2導體層 72:密接層 73:種子層 74:第2銅層 80:層間絕緣膜 90:導體層 93:種子層 94:銅層 100:絕緣層 110:腐蝕防止膜 141:支撐體 142:接著層 143:支撐體 144:接著層 S1:第1面 S2:第2面
圖1係第1實施形態之配線基板的剖面圖。圖2係將圖1所示之配線基板的一部分放大表示的剖面圖。圖3係表示圖1所示之配線基板之製造方法中的一步驟的剖面圖。圖4係表示圖1所示之配線基板之製造方法中的另一步驟的剖面圖。圖5係表示圖1所示之配線基板之製造方法中的又另一步驟的剖面圖。圖6係表示圖1所示之配線基板之製造方法中的又另一步驟的剖面圖。圖7係表示圖1所示之配線基板之製造方法中的又另一步驟的剖面圖。圖8係表示圖1所示之配線基板之製造方法中的又另一步驟的剖面圖。圖9係表示圖1所示之配線基板之製造方法中的又另一步驟的剖面圖。圖10係表示圖1所示之配線基板之製造方法中的又另一步驟的剖面圖。圖11係表示圖1所示之配線基板之製造方法中的又另一步驟的剖面圖。圖12係將第2實施形態之配線基板的一部分放大表示的剖面圖。圖13係表示第2實施形態之配線基板之製造方法中的一步驟的剖面圖。圖14係表示第2實施形態之配線基板之製造方法中的另一步驟的剖面圖。圖15係將第2實施形態的變形例之配線基板的一部分放大表示的剖面圖。
1:配線基板
10:玻璃基板
20:第1導體層
21:耐氟酸金屬層
23:種子層
24:第1銅層
40:層間絕緣膜
50:導體層
53:種子層
54:銅層
60:絕緣層
70:第2導體層
73:種子層
74:第2銅層
80:層間絕緣膜
90:導體層
93:種子層
94:銅層
100:絕緣層
S1:第1面
S2:第2面

Claims (11)

  1. 一種配線基板，其具備：玻璃基板，其係具有第1面與作為其背面之第2面，且設有各自從該第1面延伸至該第2面之1個以上的貫通孔；導體層，其係設在該1個以上的貫通孔之側壁與該第2面；與絕緣體，其係設在該1個以上的貫通孔各自的內側，在該1個以上的貫通孔之側壁所設置的該導體層的表面粗糙度係大於在該第2面所設置的該導體層的表面粗糙度。
  2. 如請求項1之配線基板，其中在該1個以上的貫通孔之側壁所設置的該導體層的算術表面粗糙度Ra為150nm以上1000nm以下。
  3. 如請求項2之配線基板，其中在該第2面所設置的該導體層的算術表面粗糙度Ra為100nm以下。
  4. 如請求項1至3中任一項之配線基板，其進一步具備：具有不連續部之腐蝕防止膜，其係設於在該1個以上的貫通孔之側壁所設置的該導體層與該絕緣體之間。
  5. 如請求項1至3中任一項之配線基板，其中在該1個以上的貫通孔之側壁所設置的該導體層的表面粗糙度係從該第2面側向該第1面側增大。
  6. 如請求項4之配線基板，其中在該1個以上的貫通孔之側壁所設置的該導體層的表面粗糙度係從該第1面側向該第2面側增大。
  7. 一種配線基板之製造方法，其具備：向具有第1面與作為其背面之第2面的玻璃基板照射雷射光而在該玻璃基板形成1個以上的改質部；在該玻璃基板的該第1面上形成第1導體層；對形成有該第1導體層之該玻璃基板的該第2面進行蝕刻而在該1個以上的改質部的位置各自形成1個以上的貫通孔；與在該玻璃基板的該第2面及該1個以上的貫通孔之內壁形成第2導體層，在該1個以上的貫通孔之內壁所設置的該第2導體層的表面粗糙度係大於在該第2面所設置的第2導體層的表面粗糙度。
  8. 如請求項7之配線基板之製造方法，其中形成該第2導體層包含：在該玻璃基板的該第2面及該1個以上的貫通孔的內壁設置種子層；藉由電解銅鍍敷而在該種子層上形成第2導電層；與藉由蝕刻而去除該種子層中不要的部分，該電解銅鍍敷時的液流量係該1個以上的貫通孔內比該第2面還要小。
  9. 如請求項7之配線基板之製造方法，其中形成該第2導體層包含：在該玻璃基板的該第2面及該1個以上的貫通孔的內壁設置種子層；藉由電解銅鍍敷而在該種子層上形成第2導電層；在該第2導電層之中該1個以上的貫通孔之內壁所設置的部分上形成具有不連續部之腐蝕防止膜；與以未形成有該腐蝕防止膜之部分的膜厚變成相對於形成有該腐蝕防止膜的部分還要薄的方式蝕刻該第2導電層。
  10. 如請求項9之配線基板之製造方法，其中形成該具有不連續部之腐蝕防止膜包含：在該玻璃基板的該第2面設置該1個以上的貫通孔之位置經開口的遮罩；在該1個以上的貫通孔之內壁設置該具有不連續部之腐蝕防止膜；與去除該遮罩。
  11. 如請求項9之配線基板之製造方法，其中形成該具有不連續部之腐蝕防止膜包含：在該玻璃基板的該第2面及該1個以上的貫通孔之內壁設置呈連續膜的腐蝕防止膜；與藉由乾蝕刻而從該玻璃基板的該第2面去除該腐蝕防止膜，同時在該1個以上的貫通孔之內壁形成該具有不連續部之腐蝕防止膜。
TW112143657A 2022-11-14 2023-11-13 配線基板及配線基板之製造方法 TW202428091A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022181881A JP2024071115A (ja) 2022-11-14 2022-11-14 配線基板及び配線基板の製造方法
JP2022-181881 2022-11-14

Publications (1)

Publication Number Publication Date
TW202428091A true TW202428091A (zh) 2024-07-01

Family

ID=91084451

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112143657A TW202428091A (zh) 2022-11-14 2023-11-13 配線基板及配線基板之製造方法

Country Status (5)

Country Link
US (1) US20250261302A1 (zh)
JP (1) JP2024071115A (zh)
KR (1) KR20250109693A (zh)
TW (1) TW202428091A (zh)
WO (1) WO2024106066A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN119676988A (zh) * 2024-12-16 2025-03-21 苏州森丸电子技术有限公司 一种提高玻璃通孔可靠性的压环结构及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101471323B (zh) * 2002-08-09 2011-08-03 揖斐电株式会社 多层印刷线路板
JP2005019576A (ja) * 2003-06-25 2005-01-20 Hitachi Metals Ltd スルーホール導体を持った配線基板
KR100675012B1 (ko) * 2006-02-06 2007-01-29 삼성전자주식회사 강화된 구리 도금막을 포함하는 ｐｃｂ 및 그 제조 방법
JP2008109111A (ja) * 2006-09-27 2008-05-08 Mec Kk 対樹脂接着層及びこれを用いた積層体の製造方法
TWI826965B (zh) 2016-06-03 2023-12-21 日商大日本印刷股份有限公司 貫通電極基板及其製造方法、以及安裝基板
JP2019036607A (ja) * 2017-08-10 2019-03-07 リード・エレクトロニクス株式会社 回路付きガラス基板含有多層配線板及びその製造方法
EP3806141A4 (en) 2018-06-08 2021-08-04 Toppan Printing Co., Ltd. METHOD OF MANUFACTURING GLASS DEVICE AND GLASS DEVICE
JP7067666B1 (ja) * 2021-11-30 2022-05-16 凸版印刷株式会社 多層配線基板の製造方法

Also Published As

Publication number Publication date
WO2024106066A1 (ja) 2024-05-23
US20250261302A1 (en) 2025-08-14
JP2024071115A (ja) 2024-05-24
KR20250109693A (ko) 2025-07-17

Similar Documents

Publication Publication Date Title
JP7647801B2 (ja) ガラスデバイス中間体
JP3587884B2 (ja) 多層回路基板の製造方法
JP5602584B2 (ja) 配線基板及びその製造方法
JP6840935B2 (ja) 配線回路基板の製造方法
JP7083600B2 (ja) キャパシタ内蔵ガラス回路基板及びその製造方法
JP4133560B2 (ja) プリント配線基板の製造方法およびプリント配線基板
US20240312797A1 (en) Methods of producing multilayer wiring boards, and multilayer wiring boards
US9232644B2 (en) Wiring substrate
US20240349427A1 (en) Multilayer wiring substrate and method of manufacturing the multilayer wiring substrate
TW202428091A (zh) 配線基板及配線基板之製造方法
CN113994770A (zh) 多层配线基板及其制造方法
US20240431027A1 (en) Glass substrate, through-electrode, multilayer wiring substrate, and glass substrate manufacturing method
JP7740427B2 (ja) 配線基板および配線基板の製造方法
TW202423199A (zh) 玻璃核心積層構造體及玻璃核心積層構造體的製造方法
TW202431908A (zh) 配線基板
WO2022203037A1 (ja) 配線基板の製造方法及び配線基板
JP2022151789A (ja) 配線基板の製造方法及び配線基板
JP2022151790A (ja) 配線基板の製造方法及び配線基板
JP2021190473A (ja) 基板ユニット、基板ユニットの製造方法及び半導体装置の製造方法
JP7512644B2 (ja) 配線基板及び配線基板の製造方法
TW202448236A (zh) 配線基板及其製造方法
JP2023009747A (ja) 多層配線基板及び多層配線基板の製造方法
TW202535118A (zh) 多層配線基板、多層配線基板的製造方法及多層配線母材基板
JP2024062685A (ja) 配線基板の製造方法
JP2024062689A (ja) 配線基板の製造方法