[go: up one dir, main page]

TW202427929A - 包括用於降低放電保護設備上的過壓應力的電路的升壓器 - Google Patents

包括用於降低放電保護設備上的過壓應力的電路的升壓器 Download PDF

Info

Publication number
TW202427929A
TW202427929A TW112144370A TW112144370A TW202427929A TW 202427929 A TW202427929 A TW 202427929A TW 112144370 A TW112144370 A TW 112144370A TW 112144370 A TW112144370 A TW 112144370A TW 202427929 A TW202427929 A TW 202427929A
Authority
TW
Taiwan
Prior art keywords
fet
voltage
gate
boost
circuit
Prior art date
Application number
TW112144370A
Other languages
English (en)
Inventor
鍾小鵬
迪尼什 賈甘納特 阿拉迪
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW202427929A publication Critical patent/TW202427929A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc-Dc Converters (AREA)

Abstract

一種裝置，其包括：升壓電壓產生器，其被配置為在輸出端處產生升壓電壓；第一場效應電晶體（FET），其包括耦接至所述升壓電壓產生器的所述輸出端的汲極/源極端子；放電電路，其耦接至所述第一FET的源極/汲極端子，其中，所述放電電路被配置為響應於生效放電信號，經由所述第一FET對所述升壓電壓產生器的所述輸出端進行放電；以及閘極電壓升壓電路，其被配置為產生用於所述第一FET的閘極的閘極電壓，其中，所述閘極電壓升壓電路被配置為響應於生效放電信號來升壓閘極電壓。另一種實施方式可以包括電流注入電路，所述電流注入電路被配置為代替所述閘極電壓升壓電路或者除了所述閘極電壓升壓電路之外，還產生電流並將所述電流注入到所述放電電路中。

Description

包括用於降低放電保護設備上的過壓應力的電路的升壓器
本專利申請主張享有於2022年12月13日遞交的未決美國非臨時申請NO.18/080,607的優先權，上述申請已經轉讓給本發明的受讓人，在此透過引用方式將其內容明確併入本文，就好像在下文完全闡述並用於所有適用目的。
概括地說，本公開內容的方面涉及包括升壓器的積體電路（IC），具體地說，本公開內容的方面涉及包括用於減少放電保護設備上的過壓應力的電路的升壓器。
積體電路（IC）可以包括升壓器以產生高於輸入電壓（例如升壓器使用的電壓軌Vdd上的電源電壓）的升壓電壓。例如，如果電源電壓為0.9伏（V），升壓器可以產生0.9V到1.8V之間的升壓電壓。為了出於處理速度和IC佔用空間考慮使場效應電晶體（FET）等設備保持較小，通常，設備被實現為具有比電源電壓Vdd高出一定的容許裕度的最大電壓額定（例如，1.2V，其中0.9V是Vdd，0.3V是容許裕度）。兩倍於電源電壓Vdd的升壓電壓可以高於此類設備的電壓額定。因此，保護此類設備免受升壓電壓造成的過壓應力是很有意義的。
下文給出了對一個或多個實施方式的簡化的概括以提供對這些實施方式的基本理解。本概括不是對所有預期實施方式的詳盡概述，並且既不旨在識別所有實施方式的關鍵或重要元素也不旨在描述任何或全部實施方式的範圍。其唯一目的是用簡化的形式呈現一個或多個實施方式的一些構思，作為稍後給出的更詳細說明的前序。
本公開內容的一個方面關於一種裝置。所述裝置包括：升壓電壓產生器，其被配置為在輸出端處產生升壓電壓；第一場效應電晶體（FET），其包括耦接至所述升壓電壓產生器的所述輸出端的汲極/源極端子；放電電路，其耦接至所述第一FET的源極/汲極端子，其中，所述放電電路被配置為響應於放電信號變為生效，經由所述第一FET對所述升壓電壓產生器的所述輸出端進行放電；以及閘極電壓升壓電路，其被配置為產生用於所述第一FET的閘極的閘極電壓，其中，所述閘極電壓升壓電路被配置為響應於生效放電信號來升壓閘極電壓。
本公開內容的另一方面關於一種用於降低升壓電壓產生器的輸出端處的升壓電壓的方法。所述方法包括：響應於放電信號變為生效，經由第一場效應電晶體（FET）對所述升壓電壓產生器的所述輸出端進行放電；以及響應於生效放電信號來升壓施加到所述第一FET的閘極的閘極電壓。
本公開內容的另一方面關於一種裝置，所述裝置包括：升壓電壓產生器，其被配置為在輸出端處產生升壓電壓；第一場效應電晶體（FET），其包括耦接至所述升壓電壓產生器的所述輸出端的汲極/源極端子；放電電路，其耦接至所述第一FET的源極/汲極端子，其中，所述放電電路被配置為響應於放電信號變為生效，經由所述第一FET對所述升壓電壓產生器的所述輸出端進行放電；以及電流注入電路，其被配置為產生電流並將所述電流注入到所述放電電路中。
本公開內容的另一方面關於一種用於降低升壓電壓產生器的輸出端處的升壓電壓的方法。所述方法包括：響應於施加到第二場效應電晶體（FET）的閘極的生效放電信號，經由第一FET和所述第二FET對所述升壓電壓產生器的所述輸出端進行放電；產生注入電流；以及將所述注入電流與所述第一FET的汲極至源極電流組合以形成通過所述第二FET的放電電流。
本公開內容的另一方面關於一種無線通信設備。所述無線通信設備包括：至少一個天線；收發機，其耦接至所述至少一個天線，其中，所述收發機包括：升壓器，其包括：升壓電壓產生器，其被配置為在輸出端處產生升壓電壓，第一場效應電晶體（FET），其包括耦接至所述升壓電壓產生器的所述輸出端的汲極/源極端子，放電電路，其耦接至所述第一FET的源極/汲極端子，其中，所述放電電路被配置為響應於放電信號變為生效，經由所述第一FET對所述升壓電壓產生器的所述輸出端進行放電；以及閘極電壓升壓電路，其被配置為產生用於所述第一FET的閘極的閘極電壓，其中，所述閘極電壓升壓電路被配置為響應於生效放電信號產生處於升壓的位準的所述閘極電壓；以及類比數位轉換器（ADC），其被配置為使用所述升壓電壓；以及積體電路（IC），其包括耦接至所述收發機的一個或多個信號處理核心。
本公開內容的另一方面關於一種無線通信設備。所述無線通信設備包括：至少一個天線；收發機，其耦接至所述至少一個天線，其中所述收發機包括：升壓器，其包括：升壓電壓產生器，其被配置為在輸出端處產生升壓電壓，第一場效應電晶體（FET），其包括耦接至所述升壓電壓產生器的所述輸出端的汲極/源極端子，放電電路，其耦接至所述第一FET的源極/汲極端子，其中，所述放電電路被配置為響應於放電信號變為生效，經由所述第一FET對所述升壓電壓產生器的所述輸出端進行放電；以及電流注入電路，其被配置為產生電流並將所述電流注入到所述放電電路中，以及類比數位轉換器（ADC），其被配置為使用升壓電壓；以及積體電路（IC），其包括耦接至所述收發機的一個或多個信號處理核心。
為了實現上述和相關目的，一個或多個實現方式包括以下在申請專利範圍中充分描述和特別指出的特徵。以下描述和圖式詳細闡述了一個或多個實現方式的某些說明性的方面。然而，這些方面僅指示可以採用各種實現方式的原理的各種方式中的一些方式，並且描述實現方式旨在包括所有這些方面及其等效物。
在下面結合圖式給出的具體實施方式旨在作為各種配置的描述，而不是表示實現本文所述構思的唯一配置。為了提供對各種構思的徹底理解詳細描述包括了具體的細節。然而，對於本領域技術人員來說顯而易見的是：可以在不使用這些具體細節的情況下實施這些構思。在某些情況下，以方塊圖的形式示出的習知的結構和組件是為了避免模糊這些概念。
圖1示出了根據本公開內容的一個方面的示例升壓器100的示意圖。在該示例中，升壓器100可以被實現為開關電容器自舉升壓器。如本文進一步討論的，開關電容器自舉升壓器產生作為電源電壓Vdd和輸入電壓Vin之和的升壓電壓，其中Vin可以例如在0V和Vdd之間變化。升壓器100還可以在積體電路（IC）中實現。
升壓器100可以被配置為基於輸入電壓Vin產生升壓電壓Vbst，其中升壓電壓Vbst基本上等於上電源電壓軌Vdd和輸入電壓Vin之和。升壓電壓Vbst被施加到場效應電晶體（FET）的閘極以導通FET，從而將輸入電壓Vin傳遞到負載。升壓器100包括放電電路，用於將FET的閘極電壓重置或降低至零（0）伏（V）或某個其他電壓位準，以準備用於導通FET的後續循環。
具體地，升壓器100包括升壓電壓產生器或充電電路110、放電電路120、FET M11（其可以被實現為n通道金屬氧化物半導體FET（NMOS FET））以及以電容負載C L表示的負載。
升壓電壓產生器110包括一組開關設備SW11、SW12、SW13和SW14以及升壓電容器Cb。開關設備SW11耦接在上電壓軌Vdd和節點n1之間。升壓電容器Cb耦接在節點n1和節點n2之間。開關設備SW12耦接在節點n2和下電壓軌（例如，地）之間。開關設備SW13耦接在節點n2和被配置為接收輸入電壓Vin的輸入端之間。開關設備SW14耦接在節點n1和FET M11的閘極之間。
放電電路120包括耦接在FET M11的閘極和下電壓軌之間的開關設備SW15。FET M11包括耦接至Vin輸入端的汲極和耦接至產生輸出電壓Vout的輸出端的源極。負載C L耦接在輸出端和下電壓軌之間。
升壓器100可以根據兩個階段來操作。這兩個階段可以循環或重複。在第一階段，升壓電容器Cb被充電以具有電容器Cb兩端的電勢Vdd，同時FET M11的閘極耦接至下電壓軌；而在第二階段，在FET M11的閘極處產生升壓電壓Vbst以導通FET M11，並使輸入電壓Vin通過以在負載C L兩端形成輸出電壓Vout。
更具體地，在第一階段中，開關設備SW11、SW12和SW15閉合，並且開關設備SW13和SW14斷開。閉合開關設備SW11將上電壓軌Vdd耦接至升壓電容器Cb的第一端子（在節點n1處），並且閉合開關設備SW12將升壓電容器Cb的第二端子（在節點n2處）耦接至下電壓軌。假設上電壓軌處的電壓也可被稱為Vdd，並且下電壓軌處的電壓或電勢為零（0）V或地，升壓電容器Cb被充電至基本上為Vdd的電勢。閉合的開關設備SW15將M11的閘極耦接至地以對來自先前循環的任何殘餘升壓電壓Vbst進行放電，並且在第一階段期間關斷FET M11。在第一階段期間，斷開的開關設備SW13和SW14分別將FET M11的Vin輸入端和閘極與升壓電壓產生器110隔離。
在第二階段期間，開關設備SW11、SW12和SW15斷開，並且開關設備SW13和SW14閉合。閉合開關設備SW13將輸入電壓Vin施加到升壓電容器Cb的第二端子（在節點n2處），並且閉合開關設備SW14將升壓電容器Cb的第一端子耦接至FET M11的閘極。在該配置中，在FET M11的閘極處產生的升壓電壓Vbst基本上等於Vdd+Vin。斷開的開關設備SW11和SW12分別將升壓電容器Cb與上電壓軌和下電壓軌隔離，並且斷開的開關設備SW15將FET M11的閘極與下電壓軌隔離。FET M11的閘極處的升壓電壓Vbst以基本為Vdd的閘極至源極電壓（Vgs）導通FET M11。導通的FET M11將輸入電壓Vin傳送到輸出端，以在負載C L兩端形成輸出電壓Vout（基本上等於輸入電壓Vin）。
如上所述，升壓器100可以在IC中實現。在這樣的實施方式中，開關設備SW11至SW15可以被實現為FET。通常，此類FET SW11至SW15被設計為在Vdd的任意兩個端子之間的最大電壓下可靠地工作。例如，FET SW11至SW15中的每一個可以具有比Vdd高某個容許裕度的可靠性極限。例如，如果Vdd是0.9V，則這種FET SW11至SW15的可靠性極限可以是1.2V。然而，輸入電壓Vin可以高達Vdd。並且，如所討論的，升壓電壓Vbst可以高達Vdd+Vin或2Vdd。如圖所示，升壓電壓Vbst在放電電路120的FET SW15兩端。因此，當輸入電壓Vin相當高（例如，Vin＞0.4Vdd）時，FET SW15可能遭受過壓應力（例如，高於其可靠性極限的電壓）。
圖2示出了根據本公開內容的另一方面的另一示例升壓器200的示意圖。在該示例中，升壓器200可以被實現為電荷泵升壓器。如本文進一步討論的，電荷泵升壓器產生基本上兩倍於電源電壓Vdd的升壓電壓Vbst（例如，輸入電壓是升壓器200的電源電壓Vdd）。升壓電壓Vbst被施加在負載兩端。升壓器200還包括放電電路，用於重置或降低負載兩端的電壓，為用於產生升壓電壓Vbst並將其施加在負載兩端的後續循環做準備。類似地，升壓器200可以在積體電路（IC）中實現。
具體地，升壓器200包括升壓電壓產生器或充電電路210、放電電路220以及以電容負載C L表示的負載。升壓電壓產生器210包括一組開關設備SW21、SW22、SW23和SW24以及升壓電容器Cb。開關設備SW21耦接在上電壓軌Vdd和節點n1之間。升壓電容器Cb耦接在節點n1和節點n2之間。開關設備SW22耦接在上電壓軌Vdd和節點n2之間。開關設備SW23耦接在節點n2和下電壓軌（例如，地）之間。開關設備SW24耦接在節點n1和負載C L之間。放電電路220包括耦接在負載C L兩端或與負載C L並聯耦接的開關設備SW25。
升壓器200可以根據兩個階段來操作。這兩個階段可以循環或重複。在第一階段，升壓電容Cb被充電至具有跨電容器Cb兩端的電勢Vdd，同時放電電路220將負載C L短路；以及在第二階段，在負載C L兩端產生升壓電壓Vbst。
更具體地，在第一階段中，開關設備SW21、SW23和SW25閉合，而開關設備SW22和SW24斷開。閉合開關設備SW21將上電壓軌Vdd耦接至升壓電容器Cb的第一端子（在節點n1處），並且閉合開關設備SW23將升壓電容器Cb的第二端子（在節點n2處）耦接至下電壓軌。假設上電壓軌處的電壓也可被稱為Vdd，並且下電壓軌處的電壓或電勢為零（0）V或地，升壓電容器Cb被充電至基本上為Vdd的電勢。閉合開關設備SW25使負載C L短路以降低來自前一循環的任何殘餘升壓電壓Vbst至地。
在第二階段期間，開關設備SW21、SW23和SW25斷開，並且開關設備SW22和SW24閉合。閉合開關設備SW22將Vdd施加到升壓電容器Cb的第二端子（在節點n2處），並且閉合開關設備SW24將升壓電容器Cb的第一端子耦接至負載C L。在該配置中，負載C L兩端產生的升壓電壓C L基本上等於2Vdd。斷開的開關設備SW21和SW23分別將升壓電容器Cb與上電壓軌和下電壓軌隔離，並且斷開的開關設備SW25消除負載C L兩端的短路。
如上文所討論的，升壓器200還可以在IC中實現，其中開關設備SW21至SW25被實現為FET。類似地，這樣的FET SW21至SW25可以被設計成以Vdd的任意兩個端子兩端的最大電壓可靠地操作，其中可靠性極限比Vdd高某個容許裕度。然而，如所討論的，升壓電壓Vbst可以基本上等於2Vdd。如圖所示，升壓電壓Vbst在放電電路220的FET SW25兩端。相應地，由於升壓電壓Vbst基本上等於2Vdd，FET SW25可能遭受過壓應力（例如，高於其可靠性極限的電壓）。
圖3示出了根據本公開內容的另一方面的另一示例升壓器300的示意圖/方塊圖。升壓器300包括升壓電壓產生器310和放電電路320。升壓電壓產生器310被配置為基於輸入電壓Vin產生並輸出升壓電壓Vbst，其中升壓電壓Vbst可以高達2Vdd。例如，如果升壓電壓產生器310按照自舉開關升壓電壓產生器110來實現，則升壓電壓Vbst可以基本上等於Vdd+Vin，其中Vin可以與Vdd一樣高。如果升壓電壓產生器310按照電荷泵升壓電壓產生器210來實現，則升壓電壓Vbst可以基本上等於2Vdd。應當理解的是，升壓電壓產生器310可以被實現為其他類型的升壓電壓產生器。
放電電路320包括FET M31（例如，NMOS FET），其包括：汲極，該汲極耦接至升壓電壓產生器310的輸出端以從其接收升壓電壓Vbst；耦接至下電壓軌（例如地）的源極；以及閘極，其被配置為接收生效放電信號Vdsch以在第二操作階段期間導通FET M31。如參考升壓器100和200所討論的，FET M31可能由於升壓電壓Vbst而受到過壓應力。
圖4示出了根據本公開內容的另一方面的另一示例升壓器400的示意圖/方塊圖。升壓器400類似於先前討論的升壓器300，但包括過壓保護設備以防止放電電路的過壓應力。
具體地，升壓器400包括升壓電壓產生器410、過壓保護場效應電晶體（FET） M41以及放電電路420。升壓電壓產生器410被配置為基於輸入電壓Vin產生並輸出升壓電壓Vbst，其中升壓電壓Vbst可以高達2Vdd。過壓保護FET M41 （例如，NMOS FET）包括耦接至升壓電壓產生器410的輸出端（在該處產生升壓電壓Vbst）的汲極、耦接至放電電路420的源極、以及被配置為接收處於高電壓軌Vdd的電源電壓的閘極。
放電電路420包括FET M42（例如，NMOS FET），其包括：耦接至過壓保護FET M41的源極的汲極、耦接至下電壓軌（例如，地）的源極、以及被配置為接收放電信號Vdsch的閘極。在第一操作階段期間，放電信號Vdsch生效以導通FET M42，從而透過經由過壓保護FET M41將升壓電壓產生器410的輸出端放電至地來降低升壓電壓Vbst。FET M42被導通導致過壓保護FET M41同樣導通，因為其閘極至源極電壓Vgs基本上為Vdd，其可以高於其閾值電壓Vth。在第二操作階段期間，放電信號Vdsch被解除生效以關斷FET M42，同時升壓電壓產生器410輸出升壓電壓Vbst用於其預期用途（例如，用於導通FET或將升壓電壓Vbst提供給負載）。
如由粗閘極線所表示的，與放電電路420的FET M42的閘極氧化物相比，可以用更厚的閘極氧化物來實現過壓保護FET M41。較厚的閘極氧化物FET M41允許其兩端的電壓高達2Vdd（例如，其汲極至源極電壓Vds可以高達2Vdd），而不會受到過壓應力的影響（例如，由於氧化層較厚，其可靠性極限可以高於2Vdd）。因此，放電電路420的FET M42不會受到過壓應力的影響，因為升壓電壓Vbst大部分在過壓保護FET M41兩端。
這種方法的一個缺點是過壓保護FET M41採用比FET M42的閘極氧化物更厚的閘極氧化物來實現。由於過壓保護FET M41與FET M42不同，因此應實施額外的製程步驟（例如，不同的遮罩組）以形成更厚的閘極氧化物FET M41。這使IC的製造變得複雜。此外，在某些技術節點中，這種較厚閘極氧化物FET M41的形成可能不可用或不可行。因此，需要以與放電電路420的FET M42相同的方式（例如，相同的閘極氧化物厚度）來實現過壓保護FET。
圖5示出了根據本公開內容的另一方面的另一示例升壓器500的示意圖/方塊圖。如本文更詳細討論的，升壓器500包括閘極電壓升壓電路，其被配置為響應於生效放電信號Vdsch產生用於過壓保護場效應電晶體（FET）的經升壓閘極電壓。經升壓閘極電壓確保過壓保護場效應電晶體（FET）任意兩個端子之間的電壓不會對FET造成過壓應力。這樣做時，過壓保護FET不需要用較厚的氧化物來實現，並且可以根據積體電路（IC）中的其他FET（例如放電電路的FET）用較薄的氧化物來實現。
具體地，升壓器500包括升壓電壓產生器510、過壓保護FET M51、放電電路520、閘極電壓升壓電路530。升壓電壓產生器510被配置為基於輸入電壓Vin產生升壓電壓Vbst，其中，升壓電壓Vbst可以高達2Vdd。過壓保護FET M51（例如，NMOS FET）包括耦接至升壓電壓產生器510的輸出端（在該處產生升壓電壓Vbst）的汲極、耦接至放電電路520的源極、以及被配置為接收閘極電壓Vg的閘極。
放電電路520包括FET M52（例如，NMOS FET），其包括耦接至過壓保護FET M51的源極的汲極、耦接至下電壓軌（例如，地）的源極、以及被配置為接收放電信號Vdsch的閘極。閘極電壓升壓電路530包括被配置為接收放電信號Vdsch的輸入端，並且被配置為響應於放電信號Vdsch變為生效，產生用於過壓保護FET M51的升壓閘極電壓Vg。當放電信號Vdsch未生效時，閘極電壓升壓電路530可以被配置為產生處於非升壓電壓位準（例如，Vdd）的閘極電壓Vg。
在第一操作階段期間，放電信號Vdsch生效以導通FET M52，以經由過壓保護FET M51將升壓電壓產生器510的輸出端放電至地，使得經升壓電壓Vbst降低至例如0V。而且，響應於生效放電信號Vdsch，閘極電壓升壓電路530升壓針對過壓保護FET M51的閘極電壓Vg，使得其端子中的任意兩個端子兩端的電壓處於或低於閾值（例如，處於或低於Vdd）。
例如，閘極電壓升壓電路530可以將閘極電壓Vg從Vdd升壓到2Vdd。在初始放電階段（過壓應力發生的時間），放電電流可以被認為是相對恆定的。無論放電電流是否恆定，在給定的放電電流下，當閘極電壓Vg升壓時，過壓保護FET M51的源極電壓Vs也呈現類似的電壓增加t。如果升壓電壓Vbst（也是過壓保護FET M51的汲極電壓Vd）為2Vdd，則任意兩個端子之間的電壓差不大於Vdd。例如，如果Vd為2Vdd，Vg為2Vdd，以及Vs為Vdd，則：過壓保護FET M51的閘極到汲極電壓Vgd基本為0V（例如，Vg-Vd＝2Vdd-2Vdd＝0V）；過壓保護FET M51的閘極至源極電壓Vgs基本為Vdd（例如，Vg-Vs＝2Vdd-Vdd＝Vdd）；並且過壓保護FET M51的汲極至源極電壓Vds基本為Vdd（例如，Vd-Vs=2Vdd-Vdd=Vdd）。在這種情況下，過壓保護FET M51不會受到過壓應力的影響。
在第二操作階段期間，放電信號Vdsch未生效（被解除生效）以關斷FET M52，使得由升壓電壓產生器510產生的升壓電壓Vbst可以根據其預期目的來使用（例如，向負載C L提供升壓電壓Vbst或導通FET（例如，FET M11））。響應於被解除生效的放電信號Vdsch，閘極電壓升壓電路530將閘極電壓Vg降低至其非升壓位準（例如，處於Vdd）。
圖6A示出了根據本公開內容的另一方面的另一示例升壓器600的示意圖/方塊圖。升壓器600可以是升壓器500的示例更詳細實施方式。具體地，升壓器600包括升壓電壓產生器610、過壓保護場效應電晶體（FET）M61、放電電路620、閘極電壓升壓電路630。
升壓電壓產生器610被配置為基於輸入電壓Vin產生升壓電壓Vbst，其中，升壓電壓Vbst可以高達2Vdd。過壓保護FET M61 （例如，NMOS FET）包括耦接至升壓電壓產生器610的輸出端（在該處產生升壓電壓Vbst）的汲極、耦接至放電電路620的源極、以及被配置為接收閘極電壓Vg的閘極。放電電路620包括與FET M62（例如，NMOS FET）串聯耦接在上電壓軌Vdd和下電壓軌（例如，地）之間的FET M63（例如，p通道金屬氧化物半導體FET（PMOS FET））。也就是說，FET M63包括耦接至上電壓軌Vdd的源極、被配置為接收放電信號Vdsch的閘極、以及耦接至FET M62的汲極和過壓保護FET M61的源極的汲極。FET M62包括耦接至下電壓軌的源極以及被配置為接收放電信號Vdsch的閘極。
閘極電壓升壓電路630包括耦接在FET M63的閘極和過壓保護FET M61的閘極之間的電容器C0。另外，閘極電壓升壓電路630包括耦接在上電壓軌Vdd和過壓保護FET M61的閘極之間的電阻器R0。此外，閘極電壓升壓電路630包括耦接在上電壓軌Vdd與過壓保護FET M61的閘極之間的FET M64（例如，PMOS FET）。也就是說，FET M64包括耦接至上電壓軌Vdd的源極、耦接至升壓電壓產生器610的輸出端的閘極、以及耦接至過壓保護FET M61的閘極的汲極。
圖6B示出了描繪根據本公開內容的另一方面的過壓保護FET M61的閘極電壓Vg與放電信號Vdsch之間的示例時序關係的圖。x軸或水平軸表示時間。y軸或垂直軸的上部和下部表示閘極電壓Vg和放電信號Vdsch。放電信號Vdsch可以在非生效狀態（例如，在0V）和生效狀態（例如，在Vdd）之間切換。閘極電壓Vg可以在非升壓位準（例如，在Vdd）和經升壓位準（例如，＞Vdd）之間變化。閘極升壓電路630的操作如下：
時間間隔t1至t2為放電階段，並且時間間隔t2-t3為非放電階段，其中升壓電壓Vbst用於其預期目的（例如，向負載C L提供升壓電壓Vbst或導通FET（例如，FET M11））。如圖所示，在時間t1之前，放電信號未生效（例如，處於0V），並且作為響應，閘極電壓升壓電路630產生處於其非升壓位準（例如，Vdd）的閘極電壓Vg。具體地，閘極升壓電路630的電阻器R0將Vdd電勢從上電壓軌Vdd傳送到過壓保護FET M61的閘極。處於0V的放電信號Vdsch關斷FET M62並導通FET M63，以將Vdd施加到過壓保護FET M61的源極以關斷M61（由於在M61的閘極至源極電壓（Vgs）基本為0V（例如，Vg=Vdd，Vs=Vdd àVgs=Vdd-Vdd=0V））。因此，使M63能夠將M61的源極電壓Vs充電至Vdd可以關斷M61，並且還可以避免該階段（例如，在t1/放電之前）的過壓應力。
在時間t1放電階段開始時，放電信號Vdsch變為生效（例如，透過從0V轉變到Vdd）。處於Vdd的放電信號Vdsch關斷FET M63並導通FET M62以實現對升壓電壓Vbst的放電。作為響應，閘極電壓升壓電路630將閘極電壓Vg升壓到其未升壓電壓位準之上。具體地，閘極電壓升壓電路630的電容器C0將放電信號Vdsch的上升邊緣耦接至過壓保護FET M61的閘極，以在閘極電壓Vg中形成脈衝，從而實現其升壓。閘極電壓Vg脈衝的峰值和寬度由FET M64基於升壓電壓Vbst控制，該升壓電壓Vbst用作壓控電阻器。
例如，如果升壓電壓Vbst相對較大（例如～2Vdd），則施加到FET M64的閘極的升壓電壓Vbst導致FET M64表現出相對高的電阻。這樣，過壓保護FET M61的閘極與上電壓軌Vdd良好隔離，從而允許閘極電壓Vg實現相對高的峰值（例如，～2Vdd）。此外，FET M64的高電阻使得閘極電壓Vg脈衝的時間常數相對較大，以實現相對較大的寬度。較大的脈衝寬度保證了過壓保護FET M61在放電階段不會受到過壓應力的影響。
另一方面，如果升壓電壓Vbst相對較小（例如，0.5Vdd），則施加到FET M64的閘極的升壓電壓Vbst導致FET M64表現出相對低的電阻。這樣，過壓保護FET M61的閘極更容易受到上電壓軌Vdd的影響，從而抑制閘極電壓Vg實現相對高的峰值（例如，～1.5Vdd）。此外，FET M64的低電阻使得閘極電壓Vg脈衝的時間常數相對較小，以實現相對較小的寬度，從而加速升壓電壓Vbst的放電。到時間t2處的放電階段結束時，閘極電壓Vg已返回到其非升壓位準（例如，處於Vdd），並且當放電信號Vdsch在時間間隔t2至t3期間變為並保持被解除生效時，閘極電壓Vg在非放電階段期間保持在該位準。
圖7示出了根據本公開內容的另一方面的另一示例升壓器700的示意圖/方塊圖。如本文更詳細討論的，升壓器700包括電流注入電路，該電流注入電路被配置為向放電電路供應電流以卸載或減少過壓保護場效應電晶體（FET）的汲極至源極電流I ds。電流注入電路基於過壓保護FET的汲極至源極電壓（Vds）提供電流。因此，如果Vds相對較高（例如，接近過壓應力條件），則電流注入電路向放電電路提供相對較高的電流，以從過壓保護FET卸載更多的汲極至源極電流I ds，降低其汲極至源極電壓（Vds），並保持過壓保護FET免受過壓應力的影響。
具體地，升壓器700包括升壓電壓產生器710、過壓保護FET M71、放電電路720、以及電流注入電路740。升壓電壓產生器710被配置為基於輸入電壓Vin產生升壓電壓Vbst，其中，升壓電壓Vbst可以高達2Vdd。過壓保護FET M71 （例如，NMOS FET）包括耦接至升壓電壓產生器710的輸出端（在該處產生升壓電壓Vbst）的汲極、耦接至放電電路720的源極、以及被配置為接收閘極電壓Vg（例如，在~Vdd處）的閘極。
放電電路720包括FET M72（例如，NMOS FET），其包括耦接至過壓保護FET M71的源極的汲極、耦接至下電壓軌（例如，地）的源極、以及被配置為接收放電信號Vdsch的閘極。電流注入電路740包括被配置為接收過壓保護FET M71的汲極電壓Vd和源極電壓Vs的輸入端、以及用於基於過壓保護FET M71的汲極至源極電壓Vds，向放電電路720提供注入電流I inj的輸出端。如本文進一步更詳細的實施方式中所討論的，輸入端之一還用作電流注入電路740的輸出端。
在第一操作階段期間，放電信號Vdsch生效以導通FET M72，以將升壓電壓產生器710的輸出端經由過壓保護FET M71放電至地，以便將升壓電壓Vbst降低至例如0V。FET M72導通，從而導致過壓保護FET M71的源極電壓Vs向接地方向減少。如果升壓電壓Vbst相對較高（例如，～2Vdd），則過壓保護FET M71的汲極至源極電壓Vds隨著其源極電壓Vs由於放電電路720而降低而向2Vdd增加。電流注入電路740感測過壓保護FET M71的汲極至源極電壓Vds的增加，並且將基於Vds的注入電流I inj提供給放電電路720。
如果通過放電電路720的放電電流I dsch基本恆定，則過壓保護FET M71的汲極至源極電流I ds被注入電流I inj卸載或減少（例如，I ds+I inj=I dschà I ds= I dsch-I inj）。I ds的該減少降低了過壓保護FET M71的汲極至源極電壓Vds。或者換個說法，注入電流I inj增加源極電壓Vs以降低過壓保護FET M71的汲極至源極電壓Vds，並防止對FET M71產生過壓應力。如果升壓電壓Vbst相對較小，這轉化為針對過壓保護FET M71的相對較小的汲極至源極電壓Vds，則電流注入電路740基於Vds產生相對小的注入電流I inj，因為需要較小的注入電流I inj來維持過壓保護FET M71免受過壓應力條件的影響。
在第二操作階段期間，放電信號Vdsch被解除生效以關斷FET M72，使得由升壓電壓產生器710產生的升壓電壓Vbst可以根據其預期目的來使用（例如，向負載C L提供升壓電壓Vbst或導通FET（例如，FET M11））。因此，當放電路徑被切斷時，過壓保護FET M71的I ds和注入電流I inj基本上為零（0）安培（A）。M71的源極電壓Vs被充電至Vbst-Vth或Vdd（以較小者為準），這防止FET M71遭受過壓應力的影響。
圖8示出了根據本公開內容的另一方面的另一示例升壓器800的示意圖/方塊圖。升壓器800可以是升壓器700的示例更詳細實施方式。具體地，升壓器800包括升壓電壓產生器810、過壓保護場效應電晶體（FET） M81、放電電路820以及電流注入電路840。
升壓電壓產生器810被配置為基於輸入電壓Vin產生升壓電壓Vbst，其中，升壓電壓Vbst可以高達2Vdd。過壓保護FET M81 （例如，NMOS FET）包括耦接至升壓電壓產生器810的輸出端（在該處產生升壓電壓Vbst）的汲極、耦接至放電電路820的源極、以及被配置為接收閘極電壓Vg（例如，在~Vdd處）的閘極。放電電路820包括FET M82（例如，NMOS FET），其包括耦接至過壓保護FET M81的源極的汲極、耦接至下電壓軌（例如，地）的源極、以及被配置為接收放電信號Vdsch的閘極。
電流注入電路840包括FET M85（例如，NMOS FET），其包括耦接至上電壓軌Vdd的汲極、耦接至過壓保護FET M81的汲極的閘極、以及耦接至過壓保護FET M81的源極的源極。FET M85被配置為基於過壓保護FET M81的汲極至源極電壓Vds產生注入電流I inj（例如，其汲極至源極電流）。
在第一操作階段期間，放電信號Vdsch生效以導通FET M82，以將升壓電壓產生器810的輸出端經由過壓保護FET M81放電至地，以便將升壓電壓Vbst降低至例如0V。FET M82導通，從而導致過壓保護FET M81的源極電壓Vs向接地方向減少。如果升壓電壓Vbst相對較高（例如，～2Vdd），則過壓保護FET M81的汲極至源極電壓Vds隨著其源極電壓Vs由於放電電路820而降低而向2Vdd增加。FET M85的閘極至源極電壓Vgs與過壓保護FET M81的汲極至源極電壓Vds基本相同，感測過壓保護FET M81的Vds的增加，並將基於Vds的注入電流I inj提供給放電電路820。
在初始放電階段（過壓應力發生的時間），放電電流I dsch可以被認為是相對恆定的。如果通過放電電路820的放電電流I dsch基本恆定，則過壓保護FET M81的汲極至源極電流I ds被注入電流I inj卸載或減少（例如，I ds+I inj= I dschà I ds= I dsch-I inj）。I ds的該減少降低了過壓保護FET M81的Vds。或者換個說法，注入電流I inj增加源極電壓Vs以降低過壓保護FET M81的汲極至源極電壓Vds，以防止對FET M81產生過壓應力。如果升壓電壓Vbst相對較小，這轉化為針對過壓保護FET M81的相對較小的汲極至源極電壓Vds，則FET M85基於Vds產生相對小的注入電流I inj，因為需要較小的注入電流I inj來維持過壓保護FET M81免受過壓應力條件的影響。
在第二操作階段期間，放電信號Vdsch被解除生效以關斷FET M82，使得由升壓電壓產生器810產生的升壓電壓Vbst可以根據其預期目的來使用（例如，向負載C L提供升壓電壓Vbst或導通FET（例如，FET M11））。因此，當放電路徑被切斷時，過壓保護FET M81的I ds和注入電流I inj基本上為0A。M81的源極電壓Vs被充電至Vbst-Vth或Vdd（以較小者為準），這可防止FET M81遭受過壓應力。
圖9示出了根據本公開內容的另一方面的另一示例升壓器900的示意圖/方塊圖。升壓器900組合升壓器500的閘極升壓電路530和升壓器700的電流注入電路740，以防止過壓保護場效應電晶體（FET）上的過壓應力。
具體地，升壓器900包括升壓電壓產生器910、過壓保護FET M91、放電電路920和閘極電壓升壓電路930。升壓電壓產生器910被配置為基於輸入電壓Vin產生升壓電壓Vbst，其中，升壓電壓Vbst可以高達2Vdd。過壓保護FET M91 （例如，NMOS FET）包括耦接至升壓電壓產生器910的輸出端（在該處產生升壓電壓Vbst）的汲極、耦接至放電電路920的源極、以及被配置為接收閘極電壓Vg的閘極。放電電路920包括FET M92（例如，NMOS FET），其包括耦接至過壓保護FET M91的源極的汲極、耦接至下電壓軌（例如，地）的源極、以及被配置為接收放電信號Vdsch的閘極。
閘極電壓升壓電路930包括被配置為接收放電信號Vdsch的輸入端，並且被配置為響應於放電信號Vdsch變為生效，產生用於過壓保護FET M91的升壓閘極電壓Vg。當放電信號Vdsch未生效時，閘極電壓升壓電路930可以被配置為產生處於非升壓電壓位準（例如，Vdd）的閘極電壓Vg。已經參考升壓器500的閘極電壓升壓電路530討論了閘極電壓升壓電路930的詳細操作。
電流注入電路940包括被配置為接收過壓保護FET M91的汲極電壓Vd和源極電壓Vs的輸入端、以及用於基於過壓保護FET M91的汲極至源極電壓Vds，向放電電路920提供注入電流I inj的輸出端。已參考升壓器700的電流注入電路740討論了電流注入電路940的詳細操作。
圖10示出了根據本公開內容的另一方面的另一示例升壓器1000的示意圖/方塊圖。升壓器1000可以是升壓器900的示例更詳細實施方式。具體地，升壓器1000包括升壓電壓產生器1010、過壓保護場效應電晶體（FET） M101、放電電路1020、閘極電壓升壓電路1030和電流注入電路1040。
升壓電壓產生器1010被配置為基於輸入電壓Vin產生升壓電壓Vbst，其中，升壓電壓Vbst可以高達2Vdd。過壓保護FET M101 （例如，NMOS FET）包括耦接至升壓電壓產生器1010的輸出端（在該處產生升壓電壓Vbst）的汲極、耦接至放電電路1020的源極、以及被配置為接收閘極電壓Vg的閘極。放電電路1020包括與FET M102（例如，NMOS FET）串聯耦接在上電壓軌Vdd和下電壓軌（例如，地）之間的FET M103（例如，PMOS FET）。也就是說，FET M103包括耦接至上電壓軌Vdd的源極、被配置為接收放電信號Vdsch的閘極、以及耦接至FET M102的汲極和過壓保護FET M101的源極的汲極。FET M102包括耦接至下電壓軌的源極以及被配置為接收放電信號Vdsch的閘極。
閘極電壓升壓電路1030包括耦接在FET M103的閘極和過壓保護FET M101的閘極之間的電容器C0。另外，閘極電壓升壓電路1030包括耦接在上電壓軌Vdd和過壓保護FET M101的閘極之間的電阻器R0。此外，閘極電壓升壓電路1030包括耦接在上電壓軌Vdd與過壓保護FET M101的閘極之間的FET M104（例如，PMOS FET）。也就是說，FET M104包括耦接至上電壓軌Vdd的源極、耦接至升壓電壓產生器1010的輸出端的閘極、以及耦接至過壓保護FET M101的閘極的汲極。先前已經參考升壓器600的閘極電壓升壓電路630討論了閘極電壓升壓電路1030的詳細操作。
電流注入電路1040包括FET M105（例如，NMOS FET），其包括耦接至上電壓軌Vdd的汲極、耦接至過壓保護FET M101的汲極的閘極、以及耦接至過壓保護FET M101的源極的源極。FET M105被配置為基於過壓保護FET M101的汲極至源極電壓Vds產生注入電流I inj（例如，其汲極至源極電流）。先前已參考升壓器800的電流注入電路840討論了電流注入電路1040的詳細操作。
圖11示出了根據本公開內容的另一方面的另一示例升壓器1100的示意圖/方塊圖。升壓器1100可以類似於升壓器1000，具有升壓電壓產生器的示例詳細實施方式。具體地，升壓器1100包括升壓電壓產生器1110、過壓保護場效應電晶體（FET） M111、放電電路1120、閘極電壓升壓電路1130和電流注入電路1140。
升壓電壓產生器1110被配置為基於輸入電壓Vin產生升壓電壓Vbst。過壓保護FET M111 （例如，NMOS FET）包括耦接至升壓電壓產生器1110的升壓電壓輸出端（在該處產生升壓電壓Vbst）的汲極、耦接至放電電路1120的源極、以及被配置為接收閘極電壓Vg的閘極。放電電路1120包括與FET M112（例如，NMOS FET）串聯耦接在上電壓軌Vdd和下電壓軌（例如，地）之間的FET M113（例如，PMOS FET）。也就是說，FET M113包括耦接至上電壓軌Vdd的源極、被配置為接收互補時鐘信號 的閘極、以及耦接至FET M112的汲極和過壓保護FET M111的源極的汲極。FET M112包括耦接至下電壓軌的源極和被配置為接收互補時鐘信號 的閘極，該互補時鐘信號用作放電信號Vdsch，如先前所討論的。
閘極電壓升壓電路1130包括耦接在FET M113的閘極和過壓保護FET M111的閘極之間的電容器C0。另外，閘極電壓升壓電路1130包括耦接在上電壓軌Vdd和過壓保護FET M111的閘極之間的電阻器R0。此外，閘極電壓升壓電路1130包括耦接在上電壓軌Vdd與過壓保護FET M111的閘極之間的FET M114（例如，PMOS FET）。也就是說，FET M114包括耦接至上電壓軌Vdd的源極、耦接至升壓電壓產生器1110的升壓電壓輸出端的閘極、以及耦接至過壓保護FET M111的閘極的汲極。先前已經參考升壓器600的閘極電壓升壓電路630討論了閘極電壓升壓電路1130的詳細操作。
電流注入電路1140包括FET M115（例如，NMOS FET），其包括耦接至上電壓軌Vdd的汲極、耦接至過壓保護FET M111的汲極的閘極、以及耦接至過壓保護FET M111的源極的源極。FET M115被配置為基於過壓保護FET M111的汲極至源極電壓Vds產生注入電流I inj（例如，FET M115的汲極至源極電流）。先前已參考升壓器800的電流注入電路840討論了電流注入電路1140的詳細操作。
升壓電壓產生器1110包括串聯耦接在上電壓軌Vdd與節點n2之間的第一FET M210（例如，PMOS FET）和第二FET M211（例如，NMOS FET）。也就是說，第一FET M210包括耦接至上電壓軌Vdd的源極、被配置為接收非互補時鐘信號CLK的閘極、以及耦接至第二FET M211的汲極的汲極。第二FET M211包括耦接至第一FET M210的閘極的閘極，並且還被配置為接收非互補時鐘信號CLK。第二FET M211包括耦接至節點n2的源極。
升壓電壓產生器1110還包括串聯耦接在上電壓軌Vdd和下電壓軌之間的第三FET M212（例如，PMOS FET）、升壓電容器Cb和第四FET M213（例如，NMOS FET）。也就是說，第三FET M212包括耦接至上電壓軌Vdd的汲極/源極、耦接至升壓電壓產生器1110的升壓電壓輸出端的閘極、以及耦接至節點n1的源極/汲極。升壓電容器Cb耦接在節點n1和n2之間。並且，第三FET M213包括耦接至節點n2的汲極、被配置為接收互補時鐘信號 的閘極、以及耦接至下電壓軌的源極。
關於用語“汲極/源極”和“源極/汲極”，FET M212可以是具有閘極和兩個端子的對稱設備。PMOS FET M212的具有較高電壓的端子通常被稱為源極，而具有較低電壓的端子被稱為汲極。然而，對於PMOS FET M212，在一種配置中，電壓Vdd高於節點n1處的電壓。因此，在這種配置中，PMOS FET M212的源極耦接至Vdd並且PMOS FET M212的汲極耦接至節點n1。在另一配置中，節點n1處的電壓高於Vdd。因此，在這種配置中，PMOS FET M212的源極耦接至節點n1並且PMOS FET M212的汲極耦接至Vdd。相同的解釋適用於“汲極/源極”並且“源極/汲極”適用於本文進一步描述的FET M222。
另外，升壓電壓產生器1110包括耦接在節點nl和升壓電壓產生器1110的升壓電壓輸出端之間的第五FET M214 （例如，PMOS FET）。也就是說，第五FET M214包括耦接至節點nl的源極、耦接至第一FET M210和第二FET M211的汲極的閘極、以及耦接至升壓電壓產生器1110的輸出端的汲極。升壓電壓產生器1110還包括第六FET M215 （例如，NMOS FET），其包括耦接至第五FET M214的閘極的汲極、耦接至升壓電壓產生器1110的輸出端的閘極、以及耦接至節點n2的源極。
此外，升壓電壓產生器1110包括串聯耦接在節點n2和取樣電壓（Vsmpl）輸出端之間的第七FET M216（例如，NMOS FET）和第八FET（例如，NMOS FET）。也就是說，第七FET M216包括耦接至節點n2的汲極、耦接至升壓電壓產生器1110的升壓電壓輸出端的閘極、以及耦接至第八FET M217的源極的源極，其中FET M216和FET M217的源極用作針對輸入電壓Vin的輸入端。第八FET M217包括耦接至升壓電壓產生器1110的升壓電壓輸出端的閘極、以及用作取樣電壓（Vsmpl）輸出端的汲極。
在操作中，當非互補時鐘信號CLK和互補時鐘信號 分別為低（例如，0V）和高（例如，Vdd）時，放電電路1120對升壓電壓產生器1110的輸出端進行放電，而閘極升壓電路1130和電流注入電路1140保護過壓保護FET M111，如先前所討論的。對於升壓電壓產生器1110，降低升壓電壓Vbst的放電電路1120使FET M212導通以將Vdd施加到升壓電容器Cb的第一端子（在節點n1處）。高互補時鐘信號 導通FET M213以將地電勢施加到升壓電容器Cb的第二端子（在節點n2處）。並且，低非互補時鐘信號CLK導通FET M210以將Vdd施加到FET M214的閘極以將其關斷，從而將升壓電容器Cb與升壓電壓產生器1110的輸出端隔離。因此，在此階段期間，升壓電容器Cb被充電至Vdd電勢，並且升壓電壓產生器1110的輸出端被放電至地。升壓電壓產生器1110的升壓電壓輸出端的接地還關斷FET M215、M216和M217。
當非互補時鐘信號CLK和互補時鐘信號 分別為高和低時，高非互補時鐘信號CLK導通FET M211，並將M214的閘極耦接至升壓電容器Cb的第二端子（在節點n2處）。這具有接通FET M214的效果。升壓電容器Cb的第一端子（節點n1處）處的Vdd被路由至FET M215、M216和M217的閘極以導通這些FET。低互補時鐘信號 關斷FET M213以將升壓電容器Cb的第二端子（在節點n2處）與地隔離。低互補時鐘信號 還停用放電電路1120、閘極電壓升壓電路1130和電流注入電路1140。當FET M216被導通時，它將輸入電壓Vin路由至升壓電容器Cb的第二端子（節點n2處），從而使升壓電壓Vbst成為Vdd和輸入電壓Vin之和（例如，每次自舉開關操作）。FET M217的導通導致輸入電壓Vin被取樣並產生取樣電壓（Vsmpl）輸出。
圖12示出了根據本公開內容的另一方面的另一示例升壓器1200的示意圖/方塊圖。升壓器1200可以類似於升壓器1000，具有升壓電壓產生器的另一示例詳細實施方式。具體地，升壓器1200包括升壓電壓產生器1210、過壓保護場效應電晶體（FET） M121、放電電路1220、閘極電壓升壓電路1230和電流注入電路1240。
升壓電壓產生器1210被配置為基於輸入電壓Vin（例如，根據電荷泵操作，其中Vin是Vdd）產生升壓電壓Vbst。過壓保護FET M121 （例如，NMOS FET）包括耦接至升壓電壓產生器1210的輸出端（在該處產生升壓電壓Vbst）的汲極、耦接至放電電路1220的源極、以及被配置為接收閘極電壓Vg的閘極。放電電路1220包括與FET M122（例如，NMOS FET）串聯耦接在上電壓軌Vdd和下電壓軌（例如，地）之間的FET M123（例如，PMOS FET）。也就是說，FET M123包括耦接至上電壓軌Vdd的源極、被配置為接收互補時鐘信號 的閘極、以及耦接至FET M122的汲極和過壓保護FET M121的源極的汲極。FET M122包括耦接至下電壓軌的源極和被配置為接收互補時鐘信號 的閘極，該互補時鐘信號用作放電信號Vdsch，如先前所討論的。
閘極電壓升壓電路1230包括耦接在FET M123的閘極和過壓保護FET M121的閘極之間的電容器C0。另外，閘極電壓升壓電路1230包括耦接在上電壓軌Vdd和過壓保護FET M121的閘極之間的電阻器R0。此外，閘極電壓升壓電路1230包括耦接在上電壓軌Vdd與過壓保護FET M121的閘極之間的FET M124（例如，PMOS FET）。也就是說，FET M124包括耦接至上電壓軌Vdd的源極、耦接至升壓電壓產生器1210的輸出端的閘極、以及耦接至過壓保護FET M121的閘極的汲極。先前已經參考升壓器600的閘極電壓升壓電路630討論了閘極電壓升壓電路1230的詳細操作。
電流注入電路1240包括FET M125（例如，NMOS FET），其包括耦接至上電壓軌Vdd的汲極、耦接至過壓保護FET M121的汲極的閘極、以及耦接至過壓保護FET M121的源極的源極。FET M125被配置為基於過壓保護FET M121的汲極至源極電壓Vds產生注入電流I inj（例如，其汲極至源極電流）。先前已參考升壓器800的電流注入電路840討論了電流注入電路1240的詳細操作。
升壓電壓產生器1210包括串聯耦接在上電壓軌Vdd和互補時鐘信號 的輸入端之間的第一FET M220（例如，NMOS FET）和第一電容器C1。升壓電壓產生器1210還包括串聯耦接在上電壓軌Vdd和反相器1232的輸出端之間的第二FET M221（例如，NMOS FET）和第二電容器C2。反相器1232包括被配置為接收互補時鐘信號 的輸入端；並且從而輸出非互補時鐘信號CLK。
更具體地，第一FET M220包括耦接至上電壓軌Vdd的源極、耦接至第二電容器C2的第一端子的閘極、以及耦接至第一電容器C1的第一端子的汲極。類似地，第二FET M221包括耦接至上電壓軌Vdd的源極、耦接至第一電容器C1的第一端子的閘極、以及耦接至第二電容器C2的第一端子的汲極。如上所述，第一電容器C1包括耦接至互補時鐘信號 的輸入端的第二端子，並且第二電容器C2包括耦接至反相器1232的輸出端的第二端子。
升壓電壓產生器1210還包括第三FET M222（例如，PMOS FET），其包括耦接至第二電容器C2的第一端子的源極/汲極、耦接至上電壓軌Vdd的閘極、以及耦接至第三電容器C3的第一端子（在升壓電壓產生器1210的輸出端處）的汲極/源極。第三電容器C3包括耦接至下電壓軌的第二端子。
在操作中，當非互補時鐘信號CLK和互補時鐘信號 分別為低（例如，0V）和高（例如，Vdd）時，放電電路1220對升壓電壓產生器1210的輸出端進行放電，而閘極升壓電路1230和電流注入電路1240保護過壓保護FET M121，如先前所討論的。高互補時鐘信號 經由第一電容器C1施加到FET M221的閘極，並且導通FET M221以使Vdd施加到第二電容器C2的第一端子。此外，由反相器1232產生的低非互補時鐘信號CLK將地電勢（0V）施加到第二電容器C2的第二端子。這使第二電容器C2被充電至大致Vdd電勢。在此階段，FET M222的源極至閘極電壓Vsg基本為0V；並且從而關斷。
當非互補時鐘信號CLK和互補時鐘信號 分別為高和低時，低互補時鐘信號 關斷FET M221，並且由反相器1232產生的高非互補時鐘信號CLK被施加到第二電容器C2的第二端子。這使第二電容器C2的第一端子處的電壓基本上變為2Vdd。當FET M222的源極到閘極電壓Vsg現在基本為Vdd時，FET M222導通，並在第三電容器C3兩端（在升壓電壓產生器1210的輸出端處）產生升壓電壓Vbst。此外，低互補時鐘信號 還停用放電電路1220、閘極電壓升壓電路1230和電流注入電路1240。
圖13示出了根據本公開內容的另一方面的降低升壓電壓產生器的輸出端處的升壓電壓的示例方法1300的流程圖。方法1300包括響應於放電信號變為生效，經由第一場效應電晶體（FET）對升壓電壓產生器的輸出端進行放電（方塊1310）。用於響應於放電信號變為生效，經由第一場效應電晶體（FET）對升壓電壓產生器的輸出端進行放電的構件的示例包括本文描述的任何放電電路。
方法1300還包括響應於生效放電信號來升壓施加到第一FET的閘極的閘極電壓（方塊1320）。用於響應於生效放電信號來升壓施加到第一FET的閘極的閘極電壓的構件的示例包括本文描述的任何閘極升壓電路。
圖14示出了根據本公開內容的另一方面的降低升壓電壓產生器的輸出端處的升壓電壓的另一示例方法1400的流程圖。方法1400包括：響應於施加到第二場效應電晶體（FET）的閘極的生效放電信號，經由第一FET和第二FET對升壓電壓產生器的輸出端進行放電（方塊1410）。用於響應於生效放電信號，經由第一場效應電晶體（FET）和第二FET對升壓電壓產生器的輸出端進行放電的構件的示例包括本文描述的任何放電電路。
方法1400還包括產生注入電流（方塊1420）。用於產生注入電流的構件的示例包括本文描述的任何電流注入電路。此外，方法1400包括：將注入電流與第一FET的汲極至源極電流組合以形成通過第二FET的放電電流（方塊1430）。用於將注入電流與第一FET的汲極至源極電流組合以形成通過第二FET的放電電流的構件的示例包括電流注入電路與本文描述的相應過壓保護FET的任何耦接。
圖15示出了根據本公開內容的另一方面的示例無線通信設備1500的方塊圖。無線通信設備1500可以是智慧型電話、桌上型計算機、膝上型計算機、平板設備、物聯網（IoT）、穿戴式無線設備（例如，無線手錶）以及其他類型的無線設備。
具體而言，無線通信設備1500包括積體電路（IC）1510，其可以被實現為單晶片系統（SOC）。IC 1510包括一個或多個信號處理核心1520，其被配置為產生發送（Tx）基頻（BB）信號並處理接收（Rx）基頻（BB）信號。
無線通信設備1500還可以包括收發機1550和至少一個天線1560（例如，天線陣列）。收發機1550耦接至一個或多個信號處理核心1520以從其接收Tx BB信號並向其提供Rx BB信號。收發機1550被配置為將Tx BB信號轉換為發送（Tx）射頻（RF）信號，並將接收（Rx）RF信號轉換為Rx BB信號。更具體地，收發機1550包括：數位類比轉換器（DAC）1552，其被配置為將Tx BB信號轉換為類比信號；類比數位轉換器（ADC） 1556，其被配置為使用本文所述的升壓器1554產生的升壓電壓將RX BB信號轉換為數位信號；以及前端1558，其被配置為將Tx BB信號升頻為Tx RF信號，並將Rx RF信號降頻為Rx BB信號。
收發機1550耦接到至少一個天線1560以向其提供用於電磁輻射到無線媒體中以進行無線傳輸的Tx RF信號，並接收由至少一個天線1560從無線媒體電磁拾取的Rx RF信號。
以下提供了本公開內容各方面的概述：
方面1：一種裝置，包括：升壓電壓產生器，其被配置為在輸出端處產生升壓電壓；第一場效應電晶體（FET），其包括耦接至所述升壓電壓產生器的所述輸出端的汲極/源極端子；放電電路，其耦接至所述第一FET的源極/汲極端子，其中，所述放電電路被配置為響應於放電信號變為生效，經由所述第一FET對所述升壓電壓產生器的所述輸出端進行放電；以及閘極電壓升壓電路，其被配置為產生用於所述第一FET的閘極的閘極電壓，其中，所述閘極電壓升壓電路被配置為響應於生效放電信號來升壓所述閘極電壓。
方面2：根據方面1所述的裝置，其中，所述閘極電壓升壓電路包括電容器，所述電容器包括耦接至所述第一FET的所述閘極的第一端子以及被配置為接收所述放電信號的第二端子。
方面3：根據方面1或2所述的裝置，其中，所述放電電路包括第二FET，所述第二FET包括耦接至所述第一FET的所述源極/汲極端子的汲極/源極端子、耦接至下電壓軌的源極/汲極端子、以及被配置為接收所述放電信號的閘極。
方面4：根據方面3所述的裝置，其中，所述放電電路還包括第三FET，所述第三FET包括耦接至上電壓軌的源極/汲極端子、被配置為接收所述放電信號的閘極、以及耦接至所述第二FET的所述汲極/源極端子的汲極/源極端子。
方面5：根據方面1-4中任一項所述的裝置，其中，所述閘極電壓升壓電路還包括耦接在上電壓軌與所述第一FET的所述閘極之間的電阻器。
方面6：根據方面1-5中任一項所述的裝置，其中，所述閘極電壓升壓電路還包括第四FET，所述第四FET包括耦接至所述上電壓軌的源極/汲極端子、耦接至所述升壓電壓產生器的所述輸出端的閘極、以及耦接至所述第一FET的所述閘極的汲極/源極端子。
方面7：根據方面1-6中任一項所述的裝置，其中，所述閘極電壓升壓電路還被配置為：當所述放電信號被解除生效時，產生處於非升壓位準的所述閘極電壓。
方面8：根據方面1-7中任一項所述的裝置，其中，所述閘極電壓升壓電路包括耦接在上電壓軌與所述第一FET的閘極之間的電阻器，其中，所述非升壓位準實質上處於所述上電壓軌處的電壓。
方面9：根據方面1-8中任一項所述的裝置，其中，所述閘極電壓升壓電路被配置為基於所述升壓電壓來控制經升壓閘極電壓的峰值。
方面10：根據方面1-9中任一項所述的裝置，其中，所述經升壓閘極電壓包括脈衝，並且其中，所述閘極電壓升壓電路被配置為基於所述升壓電壓來控制所述脈衝的寬度。
方面11：根據方面1-10中任一項所述的裝置，其中，所述閘極電壓升壓電路包括：電容器，其包括被配置為接收所述放電信號的第一端子、以及耦接至所述第一FET的所述閘極的第二端子；以及第二FET，其包括耦接至上電壓軌的源極/汲極端子、耦接至所述升壓電壓產生器的所述輸出端的閘極、以及耦接至所述第一FET的所述閘極的汲極/源極端子。
方面12：根據方面1-11中任一項所述的裝置，還包括電流注入電路，所述電流注入電路被配置為基於所述第一FET的汲極至源極電壓，將電流注入到所述放電電路中。
方面13：根據方面1-12中任一項所述的裝置，其中，所述電流注入電路包括第二FET，所述第二FET包括耦接至上電壓軌的汲極/源極端子、耦接至所述第一FET的所述汲極/源極端子的閘極、以及耦接至所述第一FET的所述源極/汲極端子的源極/汲極端子。
方面14：根據方面1-13中任一項所述的裝置，其中，所述升壓電壓產生器包括自舉開關升壓器。
方面15：根據方面1-13中任一項所述的裝置，其中所述升壓電壓產生器包括電荷泵升壓器。
方面16：一種用於降低升壓電壓產生器的輸出端處的升壓電壓的方法，包括：響應於放電信號變為生效，經由第一場效應電晶體（FET）對所述升壓電壓產生器的所述輸出端進行放電；以及響應於生效放電信號來升壓施加到所述第一FET的閘極的閘極電壓。
方面17：根據方面16所述的方法，其中，升壓所述閘極電壓包括透過電容器將所述生效放電信號路由至所述第一FET的所述閘極。
方面18：根據方面16或17所述的方法，其中，電阻器耦接在上電壓軌和所述第一FET的所述閘極之間，並且其中，經升壓閘極電壓高於所述上電壓軌處的電壓。
方面19：根據方面16-18中任一項所述的方法，還包括控制經升壓閘極電壓的峰值。
方面20：根據方面16-19中任一項所述的方法，其中，所述經升壓閘極電壓包括脈衝，並且還包括控制所述脈衝的寬度。
方面21：根據方面16-20中任一項所述的方法，還包括：響應於所述生效放電信號，經由第二FET對所述升壓電壓產生器的所述輸出端進行放電；產生注入電流；以及將所述注入電流與所述第一FET的汲極至源極電流組合以形成通過所述第二FET的放電電流。
方面22：根據方面21所述的方法，其中，產生所述注入電流包括基於所述第一FET的汲極至源極電壓產生所述注入電流。
方面23：一種裝置，包括：升壓電壓產生器，其被配置為在輸出端處產生升壓電壓；第一場效應電晶體（FET），其包括耦接至所述升壓電壓產生器的所述輸出端的汲極/源極端子；放電電路，其耦接至所述第一FET的源極/汲極端子，其中，所述放電電路被配置為響應於放電信號變為生效，經由所述第一FET對所述升壓電壓產生器的所述輸出端進行放電；以及電流注入電路，其被配置為產生電流並將所述電流注入到所述放電電路中。
方面24：根據方面23所述的裝置，其中，所述電流注入電路被配置為基於所述第一FET的汲極至源極電壓產生所述電流。
方面25：根據方面23或24所述的裝置，其中，所述放電電路被配置為響應於所述生效放電信號來產生放電電流，並且其中，所述放電電流包括所述第一FET的汲極至源極電流與由所述電流注入電路產生的所述電流之和。
方面26：根據方面23-25中任一項所述的裝置，其中，所述電流注入電路包括第三FET，所述第三FET包括耦接至上電壓軌的源極/汲極端子、耦接至所述第一FET的汲極/源極端子的閘極，以及耦接至所述第一FET的源極/汲極端子的源極/汲極端子。
方面27：根據方面23-26中任一項所述的裝置，還包括閘極電壓升壓電路，其被配置為產生用於所述第一FET的閘極的閘極電壓，其中，所述閘極電壓升壓電路被配置為響應於生效放電信號來升壓所述閘極電壓。
方面28：一種用於降低升壓電壓產生器的輸出端處的升壓電壓的方法，包括：響應於施加到第二場效應電晶體（FET）的閘極的生效放電信號，經由第一FET和所述第二FET對所述升壓電壓產生器的所述輸出端進行放電；產生注入電流；以及將所述注入電流與所述第一FET的汲極至源極電流組合以形成通過所述第二FET的放電電流。
方面29：根據方面28所述的方法，其中，產生所述注入電流包括基於所述第一FET的汲極至源極電壓產生所述注入電流。
方面30：一種無線通信設備，包括：至少一個天線；收發機，其耦接至所述至少一個天線，其中，所述收發機包括：升壓器，其包括：升壓電壓產生器，其被配置為在輸出端處產生升壓電壓，第一場效應電晶體（FET），其包括耦接至所述升壓電壓產生器的所述輸出端的汲極/源極端子，放電電路，其耦接至所述第一FET的源極/汲極端子，其中，所述放電電路被配置為響應於放電信號變為生效，經由所述第一FET對所述升壓電壓產生器的所述輸出端進行放電；以及閘極電壓升壓電路，其被配置為產生用於所述第一FET的閘極的閘極電壓，其中，所述閘極電壓升壓電路被配置為響應於生效放電信號產生處於升壓位準的所述閘極電壓；以及類比數位轉換器（ADC），其被配置為使用所述升壓電壓；以及積體電路（IC），其包括耦接至所述收發機的一個或多個信號處理核心。
方面31：一種無線通信設備，包括：至少一個天線；收發機，其耦接至所述至少一個天線，其中所述收發機包括：升壓器，其包括：升壓電壓產生器，其被配置為在輸出端處產生升壓電壓，第一場效應電晶體（FET），其包括耦接至所述升壓電壓產生器的所述輸出端的汲極/源極端子，放電電路，其耦接至所述第一FET的源極/汲極端子，其中，所述放電電路被配置為響應於放電信號變為生效，經由所述第一FET對所述升壓電壓產生器的所述輸出端進行放電；以及電流注入電路，其被配置為產生電流並將所述電流注入到所述放電電路中，以及類比數位轉換器（ADC），其被配置為使用所述升壓電壓；以及積體電路（IC），其包括耦接至所述收發機的一個或多個信號處理核心。
提供本公開內容的先前描述以使得本領域技術人員能夠製作或使用本公開內容。對本公開內容的各種修改對於本領域技術人員而言將是顯而易見的，並且在不脫離本公開內容的精神或範圍的情況下，本文定義的一般原理可以應用於其他變型。因此，本公開內容不旨在限於本文描述的示例，而是被賦予與本文公開的原理和新穎特徵一致的最寬範圍。
100:升壓器 110:升壓電壓產生器 120:放電電路 200:升壓器 210:升壓電壓產生器 220:放電電路 300:升壓器 310:升壓電壓產生器 320:放電電路 400:升壓器 410:升壓電壓產生器 420:放電電路 500:升壓器 510:升壓電壓產生器 520:放電電路 530:閘極電壓升壓電路 600:升壓器 610:升壓電壓產生器 620:放電電路 630:閘極電壓升壓電路 700:升壓器 710:升壓電壓產生器 720:放電電路 740:電流注入電路 800:升壓器 810:升壓電壓產生器 820:放電電路 840:電流注入電路 900:升壓器 910:升壓電壓產生器 920:放電電路 930:閘極電壓升壓電路 940:電流注入電路 1000:升壓器 1010:升壓電壓產生器 1020:放電電路 1030:閘極電壓升壓電路 1040:電流注入電路 1100:升壓器 1110:升壓電壓產生器 1120:放電電路 1130:閘極電壓升壓電路 1140:電流注入電路 1200:升壓器 1210:升壓電壓產生器 1220:放電電路 1230:閘極電壓升壓電路 1232:反相器 1240:電流注入電路 1300:方法 1310:步驟 1320:步驟 1400:方法 1410:步驟 1420:步驟 1430:步驟 1500:無線通信設備 1510:積體電路（IC） 1520:信號處理核心 1550:收發機 1552:數位類比轉換器（DAC） 1554:升壓器 1556:類比數位轉換器（ADC） 1558:前端 1560:天線
圖1示出了根據本公開內容的一個方面的示例升壓器的示意圖。
圖2示出了根據本公開內容的另一方面的另一示例升壓器的示意圖。
圖3示出了根據本公開內容的另一方面的另一示例升壓器的示意圖/方塊圖。
圖4示出了根據本公開內容的另一方面的另一示例升壓器的示意圖/方塊圖。
圖5示出了根據本公開內容的另一方面的另一示例升壓器的示意圖/方塊圖。
圖6A示出了根據本公開內容的另一方面的另一示例升壓器的示意圖/方塊圖。
圖6B示出了描繪根據本公開內容的另一方面的過壓保護場效應電晶體（FET）的閘極電壓與放電信號之間的示例時序關係的圖。
圖7示出了根據本公開內容的另一方面的另一示例升壓器的示意圖/方塊圖。
圖8示出了根據本公開內容的另一方面的另一示例升壓器的示意圖/方塊圖。
圖9示出了根據本公開內容的另一方面的另一示例升壓器的示意圖/方塊圖。
圖10示出了根據本公開內容的另一方面的另一示例升壓器的示意圖/方塊圖。
圖11示出了根據本公開內容的另一方面的另一示例升壓器的示意圖/方塊圖。
圖12示出了根據本公開內容的另一方面的另一示例升壓器的示意圖/方塊圖。
圖13示出了根據本公開內容的另一方面的降低升壓電壓產生器的輸出端處的升壓電壓的示例方法的流程圖。
圖14示出了根據本公開內容的另一方面的降低升壓電壓產生器的輸出端處的升壓電壓的另一示例方法的流程圖。
圖15示出了根據本公開內容的另一方面的示例無線通信設備的方塊圖。
900:升壓器
910:升壓電壓產生器
920:放電電路
930:閘極電壓升壓電路
940:電流注入電路

Claims (31)

  1. 一種裝置，包括： 升壓電壓產生器，其被配置為在輸出端處產生升壓電壓； 第一場效應電晶體（FET），其包括耦接至所述升壓電壓產生器的所述輸出端的汲極/源極端子； 放電電路，其耦接至所述第一FET的源極/汲極端子，其中，所述放電電路被配置為響應於放電信號變為生效，經由所述第一FET對所述升壓電壓產生器的所述輸出端進行放電；以及 閘極電壓升壓電路，其被配置為產生用於所述第一FET的閘極的閘極電壓，其中，所述閘極電壓升壓電路被配置為響應於生效放電信號來升壓所述閘極電壓。
  2. 根據請求項1所述的裝置，其中，所述閘極電壓升壓電路包括電容器，所述電容器包括耦接至所述第一FET的閘極的第一端子以及被配置為接收所述放電信號的第二端子。
  3. 根據請求項2所述的裝置，其中，所述放電電路包括第二FET，所述第二FET包括耦接至所述第一FET的所述源極/汲極端子的汲極/源極端子、耦接至下電壓軌的源極/汲極端子、以及被配置為接收所述放電信號的閘極。
  4. 根據請求項3所述的裝置，其中，所述放電電路還包括第三FET，所述第三FET包括耦接至上電壓軌的源極/汲極端子、被配置為接收所述放電信號的閘極、以及耦接至所述第二FET的所述汲極/源極端子的汲極/源極端子。
  5. 根據請求項2所述的裝置，其中，所述閘極電壓升壓電路還包括耦接在上電壓軌與所述第一FET的閘極之間的電阻器。
  6. 根據請求項5所述的裝置，其中，所述閘極電壓升壓電路還包括第四FET，所述第四FET包括耦接至所述上電壓軌的源極/汲極端子、耦接至所述升壓電壓產生器的所述輸出端的閘極、以及耦接至所述第一FET的閘極的汲極/源極端子。
  7. 根據請求項1所述的裝置，其中，所述閘極電壓升壓電路還被配置為：當所述放電信號被解除生效時，產生處於非升壓位準的所述閘極電壓。
  8. 根據請求項7所述的裝置，其中，所述閘極電壓升壓電路包括耦接在上電壓軌與所述第一FET的閘極之間的電阻器，其中，所述非升壓位準實質上處於所述上電壓軌處的電壓。
  9. 根據請求項1所述的裝置，其中，所述閘極電壓升壓電路被配置為基於所述升壓電壓來控制經升壓閘極電壓的峰值。
  10. 根據請求項9所述的裝置，其中，所述經升壓閘極電壓包括脈衝，並且其中，所述閘極電壓升壓電路被配置為基於所述升壓電壓來控制所述脈衝的寬度。
  11. 根據請求項9所述的裝置，其中，所述閘極電壓升壓電路包括： 電容器，其包括被配置為接收所述放電信號的第一端子、以及耦接至所述第一FET的閘極的第二端子；以及 第二FET，其包括耦接至上電壓軌的源極/汲極端子、耦接至所述升壓電壓產生器的所述輸出端的閘極、以及耦接至所述第一FET的閘極的汲極/源極端子。
  12. 根據請求項1所述的裝置，還包括電流注入電路，所述電流注入電路被配置為基於所述第一FET的汲極至源極電壓將電流注入到所述放電電路中。
  13. 根據請求項12所述的裝置，其中，所述電流注入電路包括第二FET，所述第二FET包括耦接至上電壓軌的汲極/源極端子、耦接至所述第一FET的所述汲極/源極端子的閘極、以及耦接至所述第一FET的所述源極/汲極端子的源極/汲極端子。
  14. 根據請求項1所述的裝置，其中，所述升壓電壓產生器包括自舉開關升壓器。
  15. 根據請求項1所述的裝置，其中所述升壓電壓產生器包括電荷泵升壓器。
  16. 一種用於降低升壓電壓產生器的輸出端處的升壓電壓的方法，包括： 響應於放電信號變為生效，經由第一場效應電晶體（FET）對所述升壓電壓產生器的所述輸出端進行放電；以及 響應於生效放電信號來升壓施加到所述第一FET的閘極的閘極電壓。
  17. 根據請求項16所述的方法，其中，升壓所述閘極電壓包括透過電容器將所述生效放電信號路由至所述第一FET的閘極。
  18. 根據請求項16所述的方法，其中，電阻器耦接在上電壓軌和所述第一FET的閘極之間，並且其中，經升壓閘極電壓高於所述上電壓軌處的電壓。
  19. 根據請求項16所述的方法，還包括控制經升壓閘極電壓的峰值。
  20. 根據請求項16所述的方法，其中，經升壓閘極電壓包括脈衝，並且還包括控制所述脈衝的寬度。
  21. 根據請求項16所述的方法，還包括： 響應於所述生效放電信號，經由第二FET對所述升壓電壓產生器的所述輸出端進行放電； 產生注入電流；以及 將所述注入電流與所述第一FET的汲極至源極電流組合以形成通過所述第二FET的放電電流。
  22. 根據請求項21所述的方法，其中，產生所述注入電流包括基於所述第一FET的汲極至源極電壓產生所述注入電流。
  23. 一種裝置，包括： 升壓電壓產生器，其被配置為在輸出端處產生升壓電壓； 第一場效應電晶體（FET），其包括耦接至所述升壓電壓產生器的所述輸出端的汲極/源極端子； 放電電路，其耦接至所述第一FET的源極/汲極端子，其中，所述放電電路被配置為響應於放電信號變為生效，經由所述第一FET對所述升壓電壓產生器的所述輸出端進行放電；以及 電流注入電路，其被配置為產生電流並將所述電流注入到所述放電電路中。
  24. 根據請求項23所述的裝置，其中，所述電流注入電路被配置為基於所述第一FET的汲極至源極電壓產生所述電流。
  25. 根據請求項23所述的裝置，其中，所述放電電路被配置為響應於生效放電信號來產生放電電流，並且其中，所述放電電流包括所述第一FET的汲極至源極電流與由所述電流注入電路產生的所述電流之和。
  26. 根據請求項23所述的裝置，其中，所述電流注入電路包括第三FET，所述第三FET包括耦接至上電壓軌的源極/汲極端子、耦接至所述第一FET的汲極/源極端子的閘極，以及耦接至所述第一FET的源極/汲極端子的源極/汲極端子。
  27. 根據請求項23所述的裝置，還包括閘極電壓升壓電路，其被配置為產生用於所述第一FET的閘極的閘極電壓，其中，所述閘極電壓升壓電路被配置為響應於生效放電信號來升壓所述閘極電壓。
  28. 一種用於降低升壓電壓產生器的輸出端處的升壓電壓的方法，包括： 響應於施加到第二場效應電晶體（FET）的閘極的生效放電信號，經由第一FET和所述第二FET對所述升壓電壓產生器的所述輸出端進行放電； 產生注入電流；以及 將所述注入電流與所述第一FET的汲極至源極電流組合以形成通過所述第二FET的放電電流。
  29. 根據請求項28所述的方法，其中，產生所述注入電流包括基於所述第一FET的汲極至源極電壓產生所述注入電流。
  30. 一種無線通信設備，包括： 至少一個天線； 收發機，其耦接至所述至少一個天線，其中，所述收發機包括： 升壓器，包括： 升壓電壓產生器，其被配置為在輸出端處產生升壓電壓， 第一場效應電晶體（FET），其包括耦接至所述升壓電壓產生器的所述輸出端的汲極/源極端子， 放電電路，其耦接至所述第一FET的源極/汲極端子，其中，所述放電電路被配置為響應於放電信號變為生效，經由所述第一FET對所述升壓電壓產生器的所述輸出端進行放電；以及 閘極電壓升壓電路，其被配置為產生用於所述第一FET的閘極的閘極電壓，其中，所述閘極電壓升壓電路被配置為響應於生效放電信號產生處於升壓位準的所述閘極電壓；以及 類比數位轉換器（ADC），其被配置為使用所述升壓電壓；以及 積體電路（IC），其包括耦接至所述收發機的一個或多個信號處理核心。
  31. 一種無線通信設備，包括： 至少一個天線； 收發機，其耦接至所述至少一個天線，其中，所述收發機包括： 升壓器，包括： 升壓電壓產生器，其被配置為在輸出端處產生升壓電壓， 第一場效應電晶體（FET），其包括耦接至所述升壓電壓產生器的所述輸出端的汲極/源極端子， 放電電路，其耦接至所述第一FET的源極/汲極端子，其中，所述放電電路被配置為響應於放電信號變為生效，經由所述第一FET對所述升壓電壓產生器的所述輸出端進行放電；以及 電流注入電路，其被配置為產生電流並將所述電流注入到所述放電電路中，以及 類比數位轉換器（ADC），其被配置為使用所述升壓電壓；以及 積體電路（IC），其包括耦接至所述收發機的一個或多個信號處理核心。
TW112144370A 2022-12-13 2023-11-16 包括用於降低放電保護設備上的過壓應力的電路的升壓器 TW202427929A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US18/080,607 US20240195297A1 (en) 2022-12-13 2022-12-13 Voltage booster including circuitry to reduce overvoltage stress on discharge protection device
US18/080,607 2022-12-13

Publications (1)

Publication Number Publication Date
TW202427929A true TW202427929A (zh) 2024-07-01

Family

ID=89223017

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112144370A TW202427929A (zh) 2022-12-13 2023-11-16 包括用於降低放電保護設備上的過壓應力的電路的升壓器

Country Status (6)

Country Link
US (1) US20240195297A1 (zh)
EP (1) EP4635082A1 (zh)
KR (1) KR20250125340A (zh)
CN (1) CN120322967A (zh)
TW (1) TW202427929A (zh)
WO (1) WO2024129298A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5703827A (en) * 1996-02-29 1997-12-30 Monolithic System Technology, Inc. Method and structure for generating a boosted word line voltage and a back bias voltage for a memory array
US10396776B2 (en) * 2017-06-29 2019-08-27 Apple Inc. Drive voltage booster
CN108054743B (zh) * 2017-12-22 2019-05-10 上海艾为电子技术股份有限公司 一种负载开关集成电路及电子设备
US10469066B1 (en) * 2018-07-27 2019-11-05 Texas Instruments Incorporated Trickle charge control

Also Published As

Publication number Publication date
US20240195297A1 (en) 2024-06-13
KR20250125340A (ko) 2025-08-21
CN120322967A (zh) 2025-07-15
WO2024129298A1 (en) 2024-06-20
EP4635082A1 (en) 2025-10-22

Similar Documents

Publication Publication Date Title
US7746152B2 (en) Switch circuit device, and wireless circuit device and sampling circuit device employing the same
US7667490B2 (en) Voltage shifter circuit
US20070279023A1 (en) Voltage up-conversion circuit using low voltage transistors
US20130328597A1 (en) Negative voltage generators
RU2595648C2 (ru) Устройство, система и способ переключения уровня напряжения
US9184623B1 (en) Circuits for and methods of implementing a charge/discharge switch in an integrated circuit
KR101452072B1 (ko) 고주파 스위치 회로
US20130300493A1 (en) Analog switching circuit, associated control circuit and method
US20060012407A1 (en) Output driver circuit with reduced RF noise, reduced power consumption, and reduced load capacitance susceptibility
US8830095B2 (en) Track and hold circuit and method
US8294512B2 (en) Bootstrapped clock generator and track-and-hold circuit including the same
US8125267B2 (en) Bias voltage generation to protect input/output (IO) circuits during a failsafe operation and a tolerant operation
US10707872B1 (en) Digital buffer circuit
US11689200B2 (en) Sampling switch circuits
US8085065B2 (en) Dual loop level shifter
US20090039924A1 (en) Systems and methods for reducing distortion in semiconductor based sampling systems
TW202427929A (zh) 包括用於降低放電保護設備上的過壓應力的電路的升壓器
WO2022019968A1 (en) Flying level shifter for narrow pulses
US7332956B2 (en) Method to avoid device stressing
US11824549B2 (en) Reference voltage buffer circuit
US20230378954A1 (en) Bootstrapped switch with fast turn off
US10277223B2 (en) Charge injection compensation circuit
CN106027013B (zh) 用于模拟功率开关的控制装置和控制方法
US10833674B2 (en) Switch device with input limiting function
WO2023086243A2 (en) Input/output (i/o) circuit with dynamic full-gate boosting of pull-up and pull-down transistors