TW202409762A - 物理資訊多系統硬體作業視窗 - Google Patents
物理資訊多系統硬體作業視窗 Download PDFInfo
- Publication number
- TW202409762A TW202409762A TW112116582A TW112116582A TW202409762A TW 202409762 A TW202409762 A TW 202409762A TW 112116582 A TW112116582 A TW 112116582A TW 112116582 A TW112116582 A TW 112116582A TW 202409762 A TW202409762 A TW 202409762A
- Authority
- TW
- Taiwan
- Prior art keywords
- model
- doe
- hardware
- analysis
- recipe
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
- G05B19/4097—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by using design data to control NC machines, e.g. CAD/CAM
- G05B19/4099—Surface or curve machining, making 3D objects, e.g. desktop manufacturing
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
- G05B19/4188—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by CIM planning or realisation
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/45—Nc applications
- G05B2219/45031—Manufacturing semiconductor wafers
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
本文所揭示之實施例包括一種與半導體處理工具一起使用的方法。在一實施例中,該方法包括配置半導體處理工具,在半導體處理工具上運行基準測試,提供硬體作業視窗(HOW)分析,使用HOW分析產生實驗設計(DoE),實施製程最佳化,以及發佈製程配方的迭代。在一實施例中,該方法還包括對製程配方的迭代進行邊限測試。
Description
實施例係關於半導體製造領域,特定言之係關於用於決定在實驗設計(design of experiment; DoE)期間使用的硬體作業視窗的系統。
製造半導體元件的製程可能需要許多連續的製程操作,考慮到數百甚至數千個製程變數。此外,用於執行製程操作的工具具有各種規格、限制和要求,這給製造製程增加了更多的變數。因此,製程工程師產生半導體製程配方(為簡單起見,在此簡稱為「配方」),其規定了製程操作以及如何對半導體製造製程中使用的每個工具執行此種製程操作。
不正確的配方會導致不良結果,甚至可能損壞正在處理的晶圓或工具本身。給定工具的允許作業視窗可能是明確定義的,但也相當複雜。由於此複雜性,製程工程師可能會錯誤地創建一個在某些方面不正確或者超出工具定義的作業視窗的配方。因此,配方在製造生產運行中使用之前必須經過驗證。
此外,如果配方條件發生顯著變化,單個子系統的操作限度可能會導致腔室損壞或阻止電漿點火。也就是說,即使明確定義的製程視窗也可能無法準確地描繪出腔室的安全操作條件。在用於產生新配方的實驗設計(DoE)期間,應該最佳化DoE以限制可能導致工具和/或晶圓損壞的製程運行。因此,需要一種用於產生配方的改進方法。
本文所揭示之實施例包括與半導體處理工具一起使用的方法。在一實施例中,該方法包括配置半導體處理工具,在半導體處理工具上運行基準測試,提供硬體作業視窗(HOW)分析,使用HOW分析產生實驗設計(DoE),實施製程最佳化,以及發佈製程配方的迭代。在一實施例中,該方法還包括對製程配方的迭代進行邊限測試。
實施例還可以包括一種開發半導體處理工具的製程配方的方法。在一實施例中,該方法包括將半導體處理工具記錄的先前資料合併到系統中,產生硬體作業視窗(HOW)模型,以及探索HOW模型。在一實施例中,探索HOW模型包括:產生實驗設計(DoE)以填補HOW模型中的空白,以及將工具限制應用於DoE以產生分級DoE,其中分級DoE用於識別製程配方。
實施例還可以包括其上儲存有指令的非暫時性電腦可讀媒體,該指令當由處理器執行時,使得該處理器執行驗證半導體製程配方的方法,該方法包括使用硬體作業視窗(HOW)模型產生高維視圖,其中該高維視圖包括作業視窗,並決定半導體製程配方是否在作業視窗內。
此處描述的系統包括用於決定硬體作業視窗的系統。在下文的描述中,闡述了許多具體細節,以便提供對實施例的透徹理解。對於熟習此項技術者來說顯而易見的是,可以在沒有此等特定細節的情況下實施實施例。在其他情況下,為了不會不必要地模糊實施例,沒有詳細描述熟知的態樣。此外,應當理解,附圖中示出的各種實施例是說明性表示,不一定是按比例繪製的。
為了給下面的討論提供上下文,第1A圖是典型配方開發過程100的過程流程圖。如圖所示,該製程可以從工具設置101開始。工具設置101可包括為特定製程操作配置工具。例如,蝕刻工具可以經配置用於偏置蝕刻製程或源蝕刻製程。熟習此項技術者將容易理解,半導體製造工業中的處理工具可以包括許多不同的變數,這些變數可以經配置為以給定的方式處理基板(例如,晶圓)。
在第1A圖中,配方開發過程100可以繼續指紋檢查102。指紋檢查102可以是用於決定處理工具是否與可用於實現配方的其他處理工具類似地操作的製程。指紋檢查102可指示是否存在季化層以及它們是否具有正確的厚度和/或材料組成。指紋檢查102還可以決定處理工具是否足夠乾淨,以便執行所期望的製程。
在指紋檢查102之後,可以執行基準測試103。基準測試103可以是類似於正在開發的配方的製程配方。基準測試103可用於產生隨後可用於開發DoE的資料。
在一實施例中,操作101-103可以在不同於用於執行DoE的處理工具的處理工具上執行。例如,用於操作101-103的處理工具可以在第一位置(例如,在第一晶圓廠環境中),並且用於操作104-108的處理工具可以在第二位置(例如,在第二晶圓廠環境中)。然而,應當理解,操作101~103和操作104~108可以在相同的晶圓廠環境中或者甚至在相同的處理工具上執行。
在一實施例中,該製程100可以繼續操作104,操作104包括構造DoE。DoE可以包括對製程配方的系統分析,該製程配方包括改變多個變數,以便觀察不同變數如何相互作用以處理晶圓。在DoE之後,可以發生製程最佳化105。製程最佳化可以包括查看DoE的結果並修改DoE,以便調查製程視窗中更有針對性的區域。該DOE104和製程最佳化105製程可以重複xN次迭代,由循環109指示。即,DoE過程104和製程最佳化105的循環可以重複兩次或更多次。
在DoE 104和製程最佳化105循環提供了期望的結果之後,在操作106發佈製程配方的第一版本。然後可以用邊限測試107測試製程配方的第一版本。邊限測試107可包括複數次運行該製程配方的第一版本。例如,製程配方的第一個版本可以運行100次或更多次。然後分析邊限測試的結果,以決定製程配方的第一個版本是否成功。
在一些實施例中,邊限測試107可能失敗。邊限測試的失敗可能是硬體穩定性問題的結果。也就是說,儘管在工具的預定作業視窗內,但製程配方的第一版本的特定條件可能導致某些硬體問題。在此情況下,製程100沿著線110循環回到DoE。
應當理解,在邊限測試107處發現硬體問題導致研究和開發(R&D)時間的顯著損失,以及增加R&D過程的額外成本。一旦循環繼續並且製程配方的第二版本(或另一後續版本)在107通過邊限測試,最終配方108可用於製造生產晶圓。
因此,當不完全理解製程和硬體作業視窗時,在運行製程配方開發過程100中存在顯著的風險。因此,所揭示之實施例包括使用硬體作業視窗(HOW)分析,以便更好地理解處理工具的真實作業視窗。
現在參考第1B圖,根據一實施例,示出包括HOW分析的配方開發過程100的過程流程圖。第1B圖中的配方開發過程100可以基本上類似於第1A圖中的配方開發過程100,不同之處在於添加了HOW分析115。在一實施例中,HOW分析115可以基本上與指紋檢查102和基準測試103並行地實現。在一些實施例中,指紋檢查102和基準測試103中的一個或兩者可以用於產生可併入HOW分析115中的資料。
在一實施例中,HOW分析115可用於分析處理工具操作行為,以便評估硬體作業視窗。也就是說,為了更準確地定義硬體作業視窗,可以實施一些製程,而不是依賴經驗知識和廣泛的實驗室實驗。藉由在開發DoE之前知道硬體的限制,可以提供更流線式的製程,其減少由於硬體穩定性問題而在邊限測試107處失敗的可能性。下文更詳細地描述有關HOW分析115以及如何實現此等分析的更詳細的解釋。
HOW分析115可導致可用於配方開發操作的一個或多個高維視圖的產生。此種高維視圖的實例如第2A圖和第2B圖所示。
第2A圖是根據一實施例的複數個晶圓的穩定性指數圖220。圖上的每個點222或223表示經處理的給定晶圓的穩定性指數。理想情況下,穩定性指數接近0.0。然而,當穩定性指數低於線221時,表示相對穩定的過程,線221可以設置為大約0.05。線221上方的點223可以指示不穩定的處理環境。即,晶圓223的工具設置可以在硬體作業視窗之外。
現在參考第2B圖,根據一實施例,示出了HOW圖230。HOW圖230可以繪製複數個製程參數。例如,顯示了製程參數A、B和C。然而,應當理解,在其他實施例中可以包括更少或更多的製程參數。每個製程參數A、B、C包括最大值(例如A
1)和最小值(例如,A
2)。在一實施例中,區域231可以表示處理工具的一組部件規格。也就是說,可以預期區域231內的任何地方在給定工具的已知處理視窗內。然而,藉由使用HOW分析,可以決定更小的處理視窗232。處理視窗232可以被稱為作業視窗。也就是說,可以預期在處理視窗232內具有參數的任何配方不會導致硬體穩定性問題。在一實施例中,還可以提供最佳硬體作業視窗233。最佳硬體作業視窗233可能表示硬體穩定性問題出現的可能性更低。如圖所示,製程配方234可以完全在最佳硬體作業視窗233內。然而,在其他實施例中,製程配方234也可以延伸到處理視窗232中。在其他實施例中,高維視圖也可以是硬體限制的多維映射、DoE運行的視圖或N維空間中的實驗評估。
現在參考第3圖,根據一實施例,示出了用於在配方開發環境中實現HOW分析的製程340的過程流程圖。在一實施例中,製程340可以從操作341開始,操作341包括將先前資料合併到系統中。先前的資料可以是指紋和/或基準測試的結果。在一些實施例中,先前資料可以是來自配方開發過程之外的資料。例如,先前資料可以是在特定配方開發過程之前的前幾個月甚至幾年中來自操作處理工具的資料。在一實施例中,系統可以參考由HOW分析模組使用的資料庫。在一實施例中,先前資料可用於識別關鍵DoE輸入參數和/或輸出參數(例如,反射功率、電弧事件等)。
在一實施例中,製程340可以繼續操作342,操作342包括制定硬體限制。硬體限制可以是正經調查的特定工具已知的物理限制。例如,硬體限制可以對應於第2B圖示的區域231。在一實施例中,硬體限制可以是任何限制類型。在一個實施例中,最小-最大限制可以是硬體限制的一個實例。例如,靜電卡盤(electrostatic chuck; ESC)電壓可能需要在值a和b之間,或者偏置需要高於值c。在另一實施例中,硬體限制可以包括線性限制。例如,
。在又一實施例中,硬體限制或基於物理的限制可包括非線性限制,例如,
。
硬體限制的使用允許縮小允許的製程視窗。因此,需要調查更小的空間,以便實現HOW分析。這節省了計算工作,並且還可以減少DoE中需要調查的參數的數量。這可以節省R&D成本,並導致更流線式的配方開發過程。在一實施例中,硬體限制可以基於處理工具的現有知識,或者基於在處理工具上的先前實驗。
在一實施例中,製程340可以繼續操作343,操作343包括將基於物理的特徵設計合併到系統中。基於物理的特徵設計可以包括物理模型、降階模型(reduced order model; rom)等。基於物理的特徵設計可以結合各種參數之間的物理關係。例如,像Paschen擊穿電壓圖的物理關係可以用於縮小需要調查的壓力和/或電壓的範圍。可以理解,可使用任何基於物理的模型或ROM。例如,可以使用基於電漿的模型(例如,Paschen擊穿電壓、德拜長度、離子能量分佈函數(ion energy distribution function; IEDF)等)、基於熱的模型(例如,ESC溫度、蓋溫度、壁面溫度等),和/或流體流動模型(例如,邊界層、壓力均勻性等)。
在一實施例中,製程340可以繼續操作344,操作344包括產生HOW模型。在一實施例中,可以使用高斯過程迴歸(Gaussian process regression; GPR)模型、廣義線性模型(generalized linear model; GLM)、機器學習(machine learning; ML)或物理資訊機器學習(physics informed machine learning; PIML)來產生HOW模型。儘管包括模型的兩個實例,但是應當理解,根據各種實施例,實施例不限於此種的模型化技術,並且可以使用任何合適的模型。在一實施例中,HOW模型可用於識別存在足夠資料,以提供給定值的強置信區間的區域。此外,該模型可以說明在系統知識方面存在的缺口。知識缺口的位置可以在隨後的處理操作中使用,以便產生DoE來填補缺口。在一實施例中,HOW模型可以從系統中的資料(例如,資料庫)產生,該資料已經藉由使用硬體限制和基於物理的模型而被細化。HOW模型可以提供一模型,該模型精確地繪製已知條件,同時突出顯示需要附加資訊的區域。
在一實施例中,製程340可以繼續操作345,操作345包括最佳化實驗方案。在一實施例中,最佳化製程涉及構建DoE,其填充HOW模型的剩餘間隙。在特定實施例中,最佳化可包括經典DoE設計。例如,部分因子DoE或回應表面方法(response surface methodology; RSM)可用於構建DoE。在其他實施例中,可以使用空間填充DoE製程。例如,在一些實施例中可以使用拉丁超立方體(Latin hyper cube; LHC)空間填充。
在一實施例中,製程340可以繼續操作346,操作346包括產生高維視圖。高維視圖可以結合從操作345中設計的DoE獲得的資料以及從系統的資料庫獲得的資料。因此,與僅使用結合在操作341中的預先存在的資料相比,可以獲得作業視窗的更完整的模型。在一實施例中,高維視圖可以類似於第2B圖中所示的HOW圖,或者第2A圖中所示的穩定性指數。實施例還可以包括回應表面圖,或者在降維空間/流形視圖。此種高維視圖允許製程工程師容易地將期望的製程配方與繪製出的硬體作業視窗進行比較。
現在參考第4圖,示出了根據一實施例的過程流程圖450。過程流程圖450包括幾個不同的分支,此些分支可以一起工作以提供高品質的HOW分析。過程流程圖450的第一分支示出了當不存在可併入模型的現有資料時的路徑。過程流程圖450的第二和第三分支分別包括探索分支和利用分支。探索分支允許額外的DoE設計,以便更全面、更完整地繪製HOW。當HOW模型更加充實並且可以合併到製程配方的DoE中時,就採用利用分支。
現在參考過程流程圖450,製程可以在方塊451開始。在決策452處進行第一分支,其決定是否存在可以合併到HOW模型中的任何先前資料。在沒有先前資料的情況下,過程流程圖450前進到方塊453,該方塊453是實驗設計模組453。在一實施例中,實驗設計模組453可以是用於形成DoE以便調查半導體處理工具的作業視窗的模組。在一實施例中,可以使用經典DoE設計或空間填充DoE設計來填充DoE。例如,經典DoE設計可以包括部分因子設計或RSM設計。空間填充DoE設計可以包括LHC、均勻或球體設計。
在實驗設計模組453之後,限制454可以應用於DoE。該等限制可以是特定處理工具的現有已知處理邊界。在一實施例中,最小-最大限制可以是硬體限制的一個實例。例如,靜電卡盤(ESC)電壓可能需要在值a和b之間,或偏差需要高於值c。在另一實施例中,硬體限制可以包括線性限制。例如,
。在又一實施例中,硬體限制可以包括非線性限制,諸如
。限制454還可以是基於來自基於物理的模型介面457的輸入進行調整。
在限制454和來自基於物理的模型介面457的基於物理的模組被應用於DoE之後,可以產生資料塊455。資料塊455可以包括分級DoE,以在製程配方開發期間提供更好的指導。資料塊455還可以包括一個或多個高維視圖,例如上文更詳細描述的彼等視圖。
在一實施例中,資料塊455然後可以用作返回到決策塊452的輸入。現在,由於有現有的資料,可以採用「是」分支。「是」分支上的第一方塊可以包括將先前資料合併到系統中的操作458。例如,諸如來自方塊455的資料的先前資料可以被添加到資料庫以供HOW模型化模組463使用。可以產生標準化輸入462及將其儲存在資料庫中。
在一些實施例中,標準化輸入462可以在由HOW模型化模組463處理之前由基於物理的模型介面457分析。基於物理的模型介面457可以包括一個或多個基於物理的模組。例如,可使用基於電漿的模組(例如,Paschen擊穿電壓、Debye長度、IEDF等)、基於熱的模組(例如,ESC溫度、蓋溫度、壁面溫度等)和/或流體流動模型(例如,邊界層、壓力均勻性等)。
在資料被合併到系統中之後,過程流程圖450可以繼續到HOW模型化模組463。HOW模型化模組463可用於產生HOW模型。在一特定實施例中,產生GPR模型。在另一實施例中,產生GLM。在其他實施例中,產生機器學習(ML)或物理資訊機器學習(PIML)。然而,應當理解,不同的模型化架構和/或一個以上的模型架構可以由HOW模型化模組463產生。HOW模型可用於識別哪裡可能需要附加資訊,以便完全和準確地繪製HOW。
在一實施例中,過程流程圖450可以繼續決策塊464,在該決策塊464中決定最佳化模式。最佳化模式的選項是探索模式(分支465)或利用模式(分支466)。當需要關於HOW的更多資訊時,可以選擇探索模式,並且一旦HOW模型經充分開發並且現在準備好用於配方開發時,就可以選擇利用模式。
在一實施例中,探索模式(分支465)返回到實驗設計模組453。在實驗設計模組453處,可以設計附加的DoE,其更緊密地針對具有低置信區間和/或有限資料可用的HOW模型的區域。DoE可以經由限制454運行並且具有由基於物理的模型介面457添加的基於物理的資訊以便開發新的資訊塊455。該迴路然後可以繼續返回到決策塊452,並且可以重複該過程。
在一實施例中,利用模式(分支466)繼續最佳化模組467。最佳化模組467可以包括限制模組469、加權模組470和非線性演算法模組468。在方塊455中,不同模組可以一起使用,以便產生分級DoE和/或高維視圖。然後可以在隨後的配方開發中使用分級的DoE和高維視圖,以便在邊限測試等期間避免硬體穩定性問題。
現在參考第5圖,示出了根據一實施例的描述使用HOW分析來驗證製程配方的製程580的過程流程圖。在一實施例中,製程580可以從操作581開始,操作581包括使用HOW模型產生具有作業視窗的高維視圖。例如,操作581可以根據上述任何製程來實現,例如製程340或製程450。特別地,一個或多個高維視圖可以提供作業視窗的快速且容易利用的視覺表示。例如,高維視圖可以類似於第2B圖中的HOW圖230。
在一實施例中,高維視圖可以提供作業視窗。也就是說,預期作業視窗內具有參數的任何配方不會導致硬體穩定性問題。在一實施例中,還可以在高維視圖中提供最佳硬體作業視窗內。最佳硬體作業視窗可以表示存在甚至更低的硬體穩定性問題的可能性。可以在顯示裝置(例如,電腦顯示器)上提供高維視圖。顯示裝置可以耦合到正在實現製程580的電腦。在一些實施例中,電腦可以耦合到打算運行製程配方的處理工具。然而,在其他實施例中,顯示裝置可以耦合到能夠實現製程580的任何電腦。
在一實施例中,製程580可以繼續操作582,操作582包括決定半導體製程配方是否在作業視窗內。在一些實施例中,製程配方可以完全在最佳硬體作業視窗內,或者製程配方也可以延伸到更大的作業視窗中。在其他實施例中,製程配方可以延伸到作業視窗之外。
在一實施例中,製程580可以繼續操作583,該操作包括如果半導體製程配方在作業視窗之外則產生警報。例如,警報可以是顯示器上的視覺表示,或者甚至是指示危險的可聽雜訊。在一些實施例中,可以自動改變半導體製程配方以返回到半導體製程配方中的作業視窗。在其他實施例中,警報通知製程工程師需要改變半導體製程配方。在一些實施例中,警報可能會阻止製程向前進行,直到導致警報的條件得到糾正。在其他實施例中,製程工程師可以繞過警報。
現在參考第6圖,示出了根據一實施例的處理工具的示例性電腦系統600的方塊圖。在一實施例中,電腦系統600耦合到處理工具並控制處理工具中的處理。電腦系統600可以連接(例如,聯網)到區域網路(Local Area Network; LAN)、內部網路、外部網路或網際網路中的其他機器。電腦系統600可以在客戶端-伺服器網路環境中以伺服器或客戶端機器的身份運行,或者作為同級間(或分佈式)網路環境中的同級點機器運行。電腦系統600可以是個人電腦(personal computer; PC)、平板PC、機上盒(set-top box; STB)、個人數位助理(Personal Digital Assistant; PDA)、蜂巢式電話、網路設備、伺服器、網路路由器、交換機或電橋,或者能夠執行指定該機器要進行的動作的一組指令(順序的或其他的)的任何機器。此外,雖然對於電腦系統600僅示出了單個機器,但是術語「機器」也應被認為包括單獨或聯合執行一組(或多組)指令以執行本文描述的任何一個或多個方法的機器(例如,電腦)的任何集合。
電腦系統600可以包括電腦程式產品或軟體622,其具有在其上儲存有指令的非暫時性機器可讀媒體,該非暫時性機器可讀媒體可以用於對電腦系統600(或其他電子設備)進行程式化以根據實施例執行製程。機器可讀媒體包括以機器(例如,電腦)可讀的形式儲存或傳輸資訊的任何機制。例如,機器可讀(例如,電腦可讀)媒體包括機器(例如,電腦)可讀儲存媒體(例如,唯讀記憶體(read only memory; 「ROM」)、隨機存取記憶體(random access memory; 「RAM」)、磁碟儲存媒體、光學儲存媒體、快閃記憶體元件等)、機器(例如,電腦)可讀傳輸媒體(電、光、聲或其他形式的等傳播信號(例如,紅外信號、數位信號等)。
在一實施例中,電腦系統600包括系統處理器602、主記憶體604(例如,唯讀記憶體(read-only memory; ROM)、快閃記憶體、諸如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等的動態隨機存取記憶體(dynamic random access memory; DRAM)、靜態記憶體606(例如,快閃記憶體、靜態隨機存取存記憶體(static random access memory; SRAM)等)和二次記憶體618(例如,資料儲存元件),它們經由匯流排630彼此通信。
系統處理器602代表一個或多個通用處理裝置,例如微系統處理器、中央處理單元等。更特定而言,系統處理器可以是複雜指令集計算(complex instruction set computing; CISC)微系統處理器、精簡指令集計算(reduced instruction set computing; RISC)微系統處理器、超長指令字(very long instruction word; VLIW)微系統處理器、實現其他指令集的系統處理器或實現指令集組合的系統處理器。系統處理器602還可以是一個或多個專用處理裝置,例如特殊應用積體電路(application specific integrated circuit; ASIC)、現場可程式化閘陣列(field programmable gate array; FPGA)、數位信號系統處理器(digital signal system processor; DSP)、網路系統處理器等。系統處理器602經配置為執行處理邏輯626,用於執行此處描述的操作。
電腦系統600還可以包括用於與其他裝置或機器通信的系統網路介面裝置608。該電腦系統600還可以包括視訊顯示單元610(例如,液晶顯示器(liquid crystal display; LCD)、發光二極體顯示器(light emitting diode display; LED)或陰極射線管(cathode ray tube; CRT))、字母數字輸入裝置612(例如,鍵盤)、游標控制系統500以及信號產生裝置616。
二次記憶體618可以包括機器可存取的儲存媒體632(或者更特定而言,電腦可讀儲存媒體),在該儲存媒體632上儲存有體現本文所描述的任何一個或多個方法或功能的一組或多組指令(例如,軟體622)。在電腦系統600執行軟體622期間,軟體622還可以完全或至少部分地駐留在主記憶體604內和/或系統處理器602內,主記憶體604和系統處理器602也構成機器可讀儲存媒體。軟體622還可以經由系統網路介面裝置608在網路620上發送或接收。在一實施例中,網路介面裝置608可以使用RF耦合、光耦合、聲耦合或電感耦合來操作。
儘管機器可存取的儲存媒體632在示例性實施例中被示出為單個媒體,但是術語「機器可讀儲存媒體」應該被認為包括儲存一組或多組指令的單個媒體或多個媒體(例如,集中式或分佈式資料庫,和/或相關聯的快取記憶體和伺服器)。術語「機器可讀儲存媒體」還應包括能夠儲存或編碼一組指令以供機器執行並使機器執行任何一種或多種方法的任何媒體。因此,術語「機器可讀儲存媒體」應包括但不限於固態記憶體以及光學和磁性媒體。
在前述說明書中,已經描述了特定的示例性實施例。很明顯,在不脫離以下請求項的範圍的情況下,可以對其進行各種修改。因此,說明書和附圖應被認為是說明性的,而不是限制性的。
100:配方開發過程
101:操作
102:操作
103:操作
104:操作
105:操作
106:操作
107:操作
108:操作
109:循環
110:線
115:硬體作業視窗分析
220:圖
221:線
222:點
223:點
230:硬體作業視窗圖
231:區域
232:處理視窗
233:硬體作業視窗
234:製程配方
340:製程
341:操作
342:操作
343:操作
344:操作
345:操作
346:操作
450:製程
451:方塊
452:決策塊
453:實驗設計模組
454:限制
455:方塊
457:模型介面
458:操作
462:標準化輸入
463:硬體作業視窗模型化模組
464:決策塊
465:分支
466:分支
467:最佳化模組
468:非線性演算法模組
469:限制模組
470:加權模組
580:製程
581:操作
582:操作
583:操作
600:電腦系統
602:系統處理器
604:主記憶體
606:靜態記憶體
608:網路介面裝置
610:視訊顯示單元
612:字母數位輸入裝置
614:二次記憶體
618:資料儲存裝置
622:軟體
626:處理邏輯
630:匯流排
631:機器可存取儲存媒體
A1:最大值
A2:最大值
B1:最大值
B2:最大值
C1:最大值
C2:最大值
xN:次數
第1A圖是根據一實施例的用於產生半導體處理配方的典型開發過程的過程流程圖。
第1B圖是根據一實施例的在實驗設計(DoE)之前使用硬體作業視窗(HOW)分析來產生半導體處理配方的開發過程的過程流程圖。
第2A圖是根據一實施例的複數個晶圓的穩定性指數的圖表。
第2B圖是根據一實施例的使用HOW分析的製程視窗的高維視圖。
第3圖是根據一實施例的整合HOW分析用於配方開發操作的過程流程圖。
第4圖是根據一實施例的描述在配方開發過程中使用HOW分析的過程流程圖。
第5圖是根據一實施例的過程流程圖,描述了使用HOW模型來驗證製程配方是否在處理工具的作業視窗內。
第6圖示出了根據一實施例的可與處理工具結合使用的示例性電腦系統的方塊圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記)
無
100:配方開發過程
101:操作
102:操作
103:操作
104:操作
105:操作
106:操作
107:操作
108:操作
109:循環
110:線
Claims (20)
- 一種與一半導體處理工具一起使用的方法,包括以下步驟: 配置該半導體處理工具; 在該半導體處理工具上運行一基準測試; 提供硬體作業視窗(HOW)分析; 使用該HOW分析產生一實驗設計(DoE); 實施製程最佳化; 發佈該製程配方的一迭代;以及 邊限測試該製程配方的該迭代。
- 如請求項1所述的方法,其中該HOW分析包括一高維視圖。
- 如請求項2所述的方法,其中,該高維視圖是硬體限制的一多維圖、DoE運行的一視圖或N維空間中的一實驗評估。
- 如請求項1所述的方法,其中該HOW分析包括一穩定性指數圖。
- 如請求項1所述的方法,其中該HOW分析是從在配置該半導體處理工具之前記錄的資料導出的。
- 如請求項1所述的方法,其中該HOW分析,其中該邊限測試不暴露硬體穩定性問題。
- 如請求項1所述的方法,其中該製程最佳化和該DoE經重複複數次。
- 如請求項1所述的方法,其中在該邊限測試成功之後確認該最終配方。
- 如請求項1所述的方法,其中該HOW分析包括一高斯過程迴歸(GPR)、機器學習(ML)或物理資訊機器學習(PIML)。
- 如請求項1所述的方法,其中,該HOW分析包括一廣義線性模型(GLM)、機器學習(ML)或物理資訊的機器學習(PIML)。
- 一種開發用於一半導體處理工具的一製程配方的方法,包括以下步驟: 將由該半導體處理工具記錄的先前資料合併到一系統中; 產生一硬體作業視窗(HOW)模型;以及 探索該HOW模型,其中探索該HOW模型之步驟包括以下步驟: 產生一實驗設計(DoE)以填補該HOW模型中的缺口;以及 將工具限制應用於該DoE以產生一分級DoE,其中該分級DoE用於識別該製程配方。
- 如請求項11所述的方法,其中基於物理的模型用於提供附加特徵,該特徵用於配方分級和/或最佳化。
- 如請求項11所述的方法,其中該DoE是一經典DoE或一空間填充DoE。
- 如請求項11所述的方法,其中該HOW模型包括一高斯過程迴歸(GPR)、一廣義線性模型(GLM)或其他機器學習(ML)模型。
- 如請求項11所述的方法,進一步包括以下步驟: 利用該HOW模型,其中利用該HOW模型之步驟包括以下步驟: 使用一最佳化模組將限制和加權應用於該HOW模型;以及 從該最佳化模組獲得一分級DoE和一高維視圖
- 如請求項11所述的方法,其中在該HOW模型的該產生中使用一基於物理的模型。
- 一種非暫時性電腦可讀媒體,其上儲存有指令,當由一處理器執行該等指令時,該等指令使該處理器執行驗證一半導體製程配方的一方法,該方法包括以下步驟: 使用一硬體作業視窗(HOW)模型產生一高維視圖,其中該高維視圖包括一作業視窗;以及 決定該半導體製程配方是否在該作業視窗內。
- 如請求項17所述的非暫時性電腦可讀媒體,還包括以下步驟: 當該半導體製程配方在該作業視窗之外時,產生一警報。
- 如請求項17所述的非暫時性電腦可讀媒體,其中該HOW模型包括一高斯過程迴歸(GPR)、一廣義線性模型(GLM)、機器學習(ML)或物理資訊機器學習(PIML)。
- 如請求項17所述的非暫時性電腦可讀媒體,其中一最佳硬體視窗在該作業視窗內,並且其中該方法還包括以下步驟:當該半導體製程配方在該最佳硬體視窗外時產生一警報。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/745,730 | 2022-05-16 | ||
| US17/745,730 US12510878B2 (en) | 2022-05-16 | 2022-05-16 | Physically-informed multi-system hardware operating windows |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW202409762A true TW202409762A (zh) | 2024-03-01 |
Family
ID=88699904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112116582A TW202409762A (zh) | 2022-05-16 | 2023-05-04 | 物理資訊多系統硬體作業視窗 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US12510878B2 (zh) |
| TW (1) | TW202409762A (zh) |
| WO (1) | WO2023224750A1 (zh) |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070224840A1 (en) | 2006-03-21 | 2007-09-27 | Varian Semiconductor Equipment Associates, Inc. | Method of Plasma Processing with In-Situ Monitoring and Process Parameter Tuning |
| US8527081B2 (en) | 2010-08-31 | 2013-09-03 | Applied Materials, Inc. | Method and apparatus for automated validation of semiconductor process recipes |
| US20130309785A1 (en) * | 2012-05-18 | 2013-11-21 | Applied Materials, Inc. | Rotational absorption spectra for semiconductor manufacturing process monitoring and control |
| US9857291B2 (en) * | 2013-05-16 | 2018-01-02 | Kla-Tencor Corporation | Metrology system calibration refinement |
| US20160119615A1 (en) * | 2013-05-31 | 2016-04-28 | Hewlett-Packard Development Company, L.P. | Three dimensional data visualization |
| CN107924811B (zh) | 2015-09-30 | 2021-08-17 | 株式会社国际电气 | 基板处理系统、基板处理装置的文件管理方法及存储介质 |
| JP6239218B1 (ja) * | 2016-02-10 | 2017-11-29 | 三菱電機株式会社 | 表示制御装置、表示システムおよび表示方法 |
| US10705514B2 (en) | 2018-10-09 | 2020-07-07 | Applied Materials, Inc. | Adaptive chamber matching in advanced semiconductor process control |
| US12174245B2 (en) * | 2019-09-06 | 2024-12-24 | Hitachi High-Tech Corporation | Recipe information presentation system and recipe error inference system |
| JP2022552845A (ja) * | 2019-10-23 | 2022-12-20 | ラム リサーチ コーポレーション | 半導体を製造するためのレシピの決定 |
| WO2021154747A1 (en) * | 2020-01-27 | 2021-08-05 | Lam Research Corporation | Performance predictors for semiconductor-manufacturing processes |
| US11586794B2 (en) | 2020-07-30 | 2023-02-21 | Applied Materials, Inc. | Semiconductor processing tools with improved performance by use of hybrid learning models |
-
2022
- 2022-05-16 US US17/745,730 patent/US12510878B2/en active Active
-
2023
- 2023-04-17 WO PCT/US2023/018817 patent/WO2023224750A1/en not_active Ceased
- 2023-05-04 TW TW112116582A patent/TW202409762A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| US12510878B2 (en) | 2025-12-30 |
| US20230367288A1 (en) | 2023-11-16 |
| WO2023224750A1 (en) | 2023-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7569444B2 (ja) | ハイブリッド学習モデルを用いて性能を向上させた半導体処理ツール | |
| US6819963B2 (en) | Run-to-run control method for proportional-integral-derivative (PID) controller tuning for rapid thermal processing (RTP) | |
| EP1317694B1 (en) | Adaptive sampling method for improved control in semiconductor manufacturing | |
| CN1860487B (zh) | 使用第一原理仿真分析半导体处理工具执行的处理的系统和方法 | |
| CN100568249C (zh) | 用基本原理仿真辅助半导体制造过程的系统和方法 | |
| US20220245307A1 (en) | Hybrid physics/machine learning modeling of processes | |
| US20220291646A1 (en) | Search device, search program, and plasma processing apparatus | |
| JP5443365B2 (ja) | レシピを微調整するためのモデルを作成するための方法及び配置構造 | |
| US20240193415A1 (en) | Method and apparatus with semiconductor pattern correction | |
| TWI734390B (zh) | 自資料集中提取特徵 | |
| US12298749B2 (en) | Method and device for predicting defects | |
| TW202409762A (zh) | 物理資訊多系統硬體作業視窗 | |
| US11687066B2 (en) | Virtual cross metrology-based modeling of semiconductor fabrication processes | |
| Sawlani et al. | Perspectives on artificial intelligence for plasma-assisted manufacturing in semiconductor industry | |
| US20260023332A1 (en) | Physics informed artificial intelligence for dynamic systems in semiconductor manufacturing | |
| EP4538938A1 (en) | Confidentiality-preserving collaborative model for deriving information on a production system | |
| KR20240013661A (ko) | 정보 처리 장치, 저장 매체 및 프로세스 조건 최적화방법 | |
| Goel | Design and Implementation of a FAIR-Compliant Digital Twin for Recipe Optimization in Plasma Etching | |
| JP2026021345A (ja) | プロセスのハイブリッド物理学/機械学習モデリング | |
| WO2024197142A1 (en) | Transfer learning for metrology data analysis | |
| TW202336623A (zh) | 用於建立基於物理之模型之系統和方法 | |
| CN119989903A (zh) | 代理模型确定方法、装置、电子设备及存储介质 |