TW202408011A

TW202408011A - 電能轉換器及其控制方法

Info

Publication number: TW202408011A
Application number: TW111134108A
Authority: TW
Inventors: 黃順煜; 黃威仁; 李思穎
Original assignee: 大陸商艾科微電子（深圳）有限公司
Priority date: 2022-08-03
Filing date: 2022-09-08
Publication date: 2024-02-16
Also published as: CN117559791A; TWI854295B

Abstract

一種電能轉換器包含整流裝置、功率電感、半導體裝置及控制模組。半導體裝置包含汲極電極；磊晶層；基體區，設置於磊晶層中；源極區，設置於基體區中；源極電極，至少部分鄰接源極區；溝槽閘極，設置於磊晶層中，沿著第一方向延伸；及平面閘極，設置於磊晶層上，沿著第二方向延伸。當控制模組欲導通半導體裝置時，於第一時間，施加第一導通電壓至平面閘極，形成鄰近平面閘極且介於汲極電極與源極電極間的電流路徑；及於第一時間之後的第二時間，施加第二導通電壓至溝槽閘極，形成鄰近溝槽閘極且介於汲極電極與源極電極間的電流路徑。

Description

電能轉換器及其控制方法

本發明關於電能轉換，特別是一種電能轉換器及其控制方法。

功率電晶體是用於處理大功率的電壓和電流的電晶體。常見的功率電晶體例如為功率金屬氧化物半導體場效電晶體(metal-oxide semiconductor field-effect transistor，MOSFET)可應用在許多不同的領域中，例如電源供應器、直流-直流變壓器(DC-to-DC converter)、功率轉換器、電能轉換器等。

近年來，因應各種電子產品的發展，各種電能轉換器的應用也隨之增加，而目前功率MOSFET的技術，例如分裂閘極溝槽(split gate trench，SGT)、橫向擴散金屬氧化物半導體(laterally-diffused metal-oxide semiconductor，LDMOS)、U型槽金屬氧化物半導體(UMOS)等功率電晶體，難以在各方面皆完全滿足電能轉換器的需求，例如難以達成同時減小裝置大小、增加供電電流、降低切換損耗(switching loss)、降低導通損耗(conduction loss)及降低死區損耗(dead-time loss)等需求，因此，業界亟需發展新的電能轉換器及控制方法，以克服上述問題。

本發明實施例提供一種電能轉換器，自輸入節點接收輸入電能，並透過輸出節點而將轉換過的輸入電能輸出至負載，電能轉換器耦接於輸入節點與輸出節點之間，轉換電路包含整流裝置、功率電感、半導體裝置及控制模組。整流裝置、功率電感及半導體裝置耦接於中點。半導體裝置包含：汲極電極；磊晶層；基體區，設置於磊晶層中；源極電極，設置於磊晶層上；源極區，設置於基體區中，至少部分鄰接源極電極；溝槽閘極，設置於磊晶層中，且鄰近基體區之第一面；及平面閘極，設置於磊晶層上，且鄰近基體區之第二面。控制模組用以施加第一控制訊號至平面閘極，與第二控制訊號至溝槽閘極。當控制模組欲使半導體裝置導通時，於第一時間，將第一控制訊號切換至第一導通電壓，使得在鄰近平面閘極處形成介於汲極電極與源極電極間的第一電流路徑，及於第一時間之後的第二時間，將第二控制訊號切換至第二導通電壓，使得在鄰近溝槽閘極處形成介於汲極電極與源極電極間的第二電流路徑。

本發明實施例另提供一種半導體裝置的控制方法，半導體裝置包含汲極電極，源極電極，溝槽閘極及平面閘極，方法包含於第一時間，將施加於平面閘極之第一控制訊號切換至第一導通電壓，於第一時間之後的第二時間，將施加於溝槽閘極之第二控制訊號切換至第二導通電壓，及於第二時間之後的第三時間，將第一控制訊號及第二控制訊號切換至截止電壓。

本發明實施例另提供一種電能轉換器的控制方法，電能轉換器包含第一半導體裝置與第二半導體裝置，第一半導體裝置包含第一汲極電極，第一源極電極，第一溝槽閘極及第一平面閘極；第二半導體裝置包含第二汲極電極，第二源極電極，第二溝槽閘極及第二平面閘極，控制方法包含於第一時間，將施加於第一平面閘極之第一控制訊號切換至第一導通電壓，於第一時間之後的第二時間，將施加於第一溝槽閘極之第二控制訊號切換至第二導通電壓，於第二時間之後的第三時間，將第一控制訊號及第二控制訊號切換至第一截止電壓，於第三時間之後的第四時間，將施加於第二平面閘極之第三控制訊號切換至第三導通電壓，於第四時間之後的第五時間，將施加於第二溝槽閘極之第四控制訊號切換至第四導通電壓，及於第五時間之後的第六時間，將第三控制訊號及第四控制訊號切換至第二截止電壓。

第1圖係本發明實施例中之一種電能轉換器1的電路示意圖。電能轉換器1耦接於輸入節點Nin與輸出節點Nout之間，自輸入節點Nin接收輸入電能，並透過輸出節點Nout而將轉換過的輸入電能輸出至負載。電能轉換器1係為降壓轉換器(buck converter)，輸入電能可為輸入電壓Vin，輸出電能可為輸出電壓Vout。

電能轉換器1可包含輸入電容Cin、半導體裝置10、整流裝置14、功率電感L、控制模組12及輸出電容Cout。輸入節點Nin可耦接於直流電源Vdc，輸入電容Cin可耦接於輸入節點Nin與接地節點Ngnd之間，半導體裝置10可耦接於輸入節點Nin與中點Nint之間，整流裝置14可耦接於中點Nint與接地節點Ngnd之間，功率電感L可耦接於中點Nint與輸出節點Nout之間，控制模組12可耦接於半導體裝置10及整流裝置14，且輸出電容Cout可耦接於輸出節點Nout與接地節點Ngnd之間。接地節點Ngnd可提供接地電壓Vss，例如0V。

直流電源Vdc可提供直流電壓。半導體裝置10可控制功率電感L的充放電，功率電感L可儲存或提供磁能，輸出電容Cout可維持輸出電壓Vout不變或減緩輸出電壓Vout的漣波電壓變化(ripple)，整流裝置14可控制中點Nint及接地節點Ngnd之間的電流路徑，控制模組12可控制半導體裝置10及整流裝置14的開關。當半導體裝置10導通時，功率電感L可儲存磁能，整流裝置14可處於逆向偏壓而截斷中點Nint及接地節點Ngnd之間的電流路徑，同時輸出電容Cout可充電且輸入電壓產生的電流可輸出至負載。當半導體裝置10截止時，功率電感L可釋放磁能，整流裝置14可處於正向偏壓而連接中點Nint及接地節點Ngnd之間的電流路徑，同時輸出電容Cout可減緩輸出電壓Vout的漣波電壓變化且磁能產生的電流可流至負載以提供所需功率。

第2圖係第1圖中之半導體裝置10的立體透視示意圖，已於台灣專利申請號111123137及中國專利申請號202210361348.8中揭露。整流裝置14亦可採用第2圖的半導體裝置結構實現。半導體裝置10包含基底101，基底101具有第一導電類型，例如為n型重摻雜矽基底(N+ substrate)，磊晶層103設置於基底101上，並具有第一導電類型，例如為n型矽磊晶層(N epitaxial layer)。半導體裝置10還包含基體區112，例如第一基體區112-1和第二基體區（在第2圖中被遮蔽而未顯示）設置於磊晶層103中，並具有與第一導電類型相反的第二導電類型，例如為p型基體區(P body)，其中基體區112的第二導電類型摻質的摻質濃度會高於磊晶層103的第一導電類型摻質的摻質濃度。雖然在第2圖中第二基體區因為被遮蔽而未顯示，但實際上第二基體區112-2係沿著Y軸方向與第一基體區112-1分開設置。

此外，半導體裝置10還包含設置於磊晶層103中的溝槽閘極結構，例如包含設置於磊晶層103中的第一溝槽閘極結構110-1和第二溝槽閘極結構110-2，此二溝槽閘極結構110-1、110-2的水平長軸實質上係沿著第一方向Y延伸，且第二溝槽閘極結構110-2較佳可實質平行於第一溝槽閘極結構110-1。沿著第二方向X上，第一溝槽閘極結構110-1和第二溝槽閘極結構110-2分別位於基體區112的兩側（例如分別位於第一基體區112-1的兩側，同時也分別位於第二基體區112-2的兩側），並且第一溝槽閘極結構110-1和第二溝槽閘極結構110-2皆鄰近第一基體區112-1和第二基體區112-2，其中第一基體區112-1和第二基體區112-2皆設置於第一溝槽閘極結構110-1和第二溝槽閘極結構110-2之間。在一些實施例中，第一溝槽閘極結構110-1和第二溝槽閘極結構110-2各自包含第一導電部份105、第二導電部份107、第一介電層106、第二介電層108和介電蓋層109，其中第二導電部份107位於第一導電部份105下方，第一介電層106鄰接第一導電部份105，第二介電層108鄰接第二導電部份107，介電蓋層109位於第一導電部份105上。在一實施例中，第一導電部份105和第二導電部份107可互相電連接，以共同作為溝槽閘極電極。在第二方向X上，第一導電部份105的寬度大於第二導電部份107的寬度，第一介電層106的厚度小於第二介電層108的厚度。在一些實施例中，第一導電部份105和第二導電部份107可形成溝槽閘極TG，由多晶矽、金屬、合金、其他導電材料、或包含上述材料的堆疊層形成，例如為p型或n型多晶矽。第一介電層106、第二介電層108和介電蓋層109可由氧化矽、氮化矽、氮氧化矽或高介電常數的介電材料形成，其中第一介電層106、第二介電層108和介電蓋層109可由相同的材料形成。

此外，半導體裝置10還包含第一平面閘極120-1和第二平面閘極120-2設置於磊晶層103上，此二平面閘極120-1、120-2的長軸實質上係沿著第二方向X延伸，第二方向X與第一方向Y間具有非零的夾角，此非零的夾角例如為90度，亦即第二方向X可垂直於第一方向Y。第二平面閘極120-2較佳可實質平行於第一平面閘極120-1，其中第一平面閘極120-1至少部分位於第一基體區112-1正上方，第二平面閘極120-2至少部分位於第二基體區112-2正上方。另外，對應第一溝槽閘極結構110-1的介電蓋層109至少部分設置於第一平面閘極120-1和第二平面閘極120-2與第一溝槽閘極結構110-1的第一導電部份105之間；對應第二溝槽閘極結構110-2的介電蓋層109至少部分設置於第一平面閘極120-1和第二平面閘極120-2與第二溝槽閘極結構110-2的第一導電部份105之間。使得第一平面閘極120-1和第二平面閘極120-2在垂直方向Z分離於對應的第一導電部份105。第一平面閘極120-1和第二平面閘極120-2可形成平面閘極PG。在一些實施例中，第一平面閘極120-1和第二平面閘極120-2可由多晶矽、金屬、合金、其他導電材料或包含上述材料的堆疊層形成，例如為p型或n型多晶矽。在一些實施例中，第一平面閘極120-1和第二平面閘極120-2的多晶矽之導電類型與第一溝槽閘極結構110-1和第二溝槽閘極結構110-2的多晶矽導電部份之導電類型相同。在另一些實施例中，第一平面閘極120-1和第二平面閘極120-2的多晶矽之導電類型與第一溝槽閘極結構110-1和第二溝槽閘極結構110-2的多晶矽導電部份之導電類型相反。在一些實施例中，第一平面閘極120-1、第二平面閘極120-2、第一溝槽閘極結構110-1、第二溝槽閘極結構110-2的各自的多晶矽之導電類型可根據實際需求而獨立決定。

半導體裝置10還包含第一源極電極128-1和第二源極電極128-2設置於磊晶層103上，且形成於層間介電層(interlayer dielectric layer，ILD)126中，第一源極電極128-1和第二源極電極128-2分別向下延伸至第一基體區112-1和第二基體區112-2中。如第2圖所示，第一平面閘極120-1和第二平面閘極120-2設置於第一源極電極128-1與第二源極電極128-2之間，且第一平面閘極120-1和第二平面閘極120-2的延伸方向可實質平行於基底101的表面，第一源極電極128-1和第二源極電極128-2的延伸方向垂直於基底101的表面。此外，半導體裝置10還包含源極區124，例如第一源極區124-1設置於第一基體區112-1中，且至少部分鄰接而電性耦合於第一源極電極128-1，例如第一源極區124-1可包圍第一源極電極128-1的底端。此外，雖然第2圖中未顯示第二源極區，但第二源極區係設置於第二基體區中，且至少部分鄰接或包圍而電性耦合於第二源極電極128-2的底端。在一些實施例中，第一源極區124-1和第二源極區具有第一導電類型，例如為n型重摻雜區，且源極區124的摻質濃度會高於磊晶層103的摻質濃度。此外，半導體裝置10還包含汲極電極130設置於基底101下，汲極電極130的組成可包括金屬或其他導電材料，且形成於基底101的底面。

第一方向Y與垂直方向Z定義一Y-Z平面，第一方向Y與第二方向X定義一X-Y平面，第一基體區112-1在實質平行於Y-Z平面方向上具有相對的第一Y-Z方向側面112-1A與第二Y-Z方向側面112-1B，類似地，第二基體區112-2在實質平行於Y-Z平面方向上具有相對的第三Y-Z方向側面與第四Y-Z方向側面，前述第一、第二、第三和第四Y-Z方向側面皆為平坦的Y-Z方向側面，且第一溝槽閘極結構110-1鄰近第一基體區112-1的第一Y-Z方向側面112-1A和第二基體區的第三Y-Z方向側面，第二溝槽閘極結構110-2鄰近第一基體區112-1的第二Y-Z方向側面112-1B和第二基體區的第四Y-Z方向側面。第一基體區112-1沿著X-Y平面具有一X-Y方向頂面112-1C，且第一平面閘極120-1係至少部分位於第一基體區112-1的X-Y方向頂面112-1C正上方。此外，第二基體區沿著X-Y平面也具有一X-Y方向頂面112-2C，且第二平面閘極120-2係至少部分位於第二基體區的X-Y方向頂面112-2C正上方。另外，第一源極區124-1係沿著X-Y平面包圍第一源極電極128-1的底端，且第二源極區係沿著X-Y平面包圍第二源極電極128-2的底端。

第3A圖及第3B圖是第2圖的半導體裝置之電流路徑示意圖，其中剖面B係繪示沿著第1圖中的剖面切線b-b’，由平面閘極PG控制的電流路徑301，剖面A係繪示沿著第1圖中的剖面切線a-a’，由溝槽閘極TG控制的電流路徑302，電流路徑301和302皆以箭頭線段表示電流方向。如第3A圖的剖面B所示，當平面閘極PG導通(on state)時，電流路徑301會由汲極電極D向上，經過基底101、磊晶層103，再經過平面閘極PG下方的水平通道（位於基體區112的頂面）到源極區S，最後到達源極電極128。如第3B圖的剖面A所示，當溝槽閘極TG導通時，電流路徑302從汲極電極D向上，經過基底101、磊晶層103，並沿著溝槽閘極結構110-1、110-2的底面和側壁向上，再經過鄰近於第一導電部份105及第二導電部份107的垂直通道（位於基體區112的側面）以到源極區S，最後到達源極電極128。

半導體裝置10可視為2個金屬氧化物半導體場效電晶體(metal-oxide- semiconductor field-effect transistor，MOSFET)，其中一者為平面電晶體，具有平面閘極PG，用以形成水平通道，另一者為溝槽電晶體，具有溝槽閘極TG，用以形成垂直通道，平面電晶體及溝槽電晶體底部耦接到相同的汲極電極，平面電晶體及溝槽電晶體頂部耦接到相同的源極電極，如此2個金氧化半導體電晶體互相並聯。例如，參考第3B圖的剖面A，平面電晶體可包含平面閘極PG、汲極電極D、源極區S、源極電極128、基體區112、磊晶層103及基底101。參考第3A圖的剖面B，溝槽電晶體可包含溝槽閘極TG、汲極電極D、源極區S、源極電極128、基體區112、磊晶層103及基底101。平面電晶體及溝槽電晶體可共用汲極電極D、源極區S、源極電極128、基體區112、磊晶層103及基底101。控制模組12可分開控制平面電晶體的平面閘極PG及溝槽電晶體的溝槽閘極TG。

平面電晶體的導通電組(on-resistance，Ron)較小，閘極電荷較少(gate charge，Qg)，具有較低的臨界電壓，藉以降低特性值(figure of merit，FOM)、快速切換同時增強效率，適用於輕載情況。溝槽電晶體的溝槽閘極面積較大，具有較高的臨界電壓，藉以減低汲極至源極的單位面積導通阻抗(Rds on-resistance per unit area, Rsp)同時卻會增加寄生效應，適用於重載情況。因此，控制電路12可在負載功率較輕時開啟平面閘極，以加快半導體裝置10的開關速度，在負載功率較重時同時開啟溝槽閘極和平面閘極，以減少半導體裝置10的導通電阻及增加半導體裝置10的電流。

相似地，整流裝置14可為另一半導體裝置，具有相似於第2圖、第3A圖及第3B圖中所顯示的結構。在一些實施例中，整流裝置14亦可為二極體或其他種類的開關裝置。

第4圖係電能轉換器1中之部份電路的電路圖，包含控制模組12、第一驅動電路b1至第四驅動電路b4、半導體裝置10及整流裝置14。半導體裝置10可包含平面電晶體Q1及溝槽電晶體Q2，整流裝置14可包含平面電晶體Q3及溝槽電晶體Q4。平面電晶體Q1可包含汲極電極，耦接於輸入節點Nin，源極電極，耦接於輸出電能的中點Nint，及平面閘極PG1。溝槽電晶體Q2可包含汲極電極，耦接於輸入節點Nin，源極電極，耦接於中點Nint，及溝槽閘極TG2。平面電晶體Q3可包含汲極電極，耦接於中點Nint，源極電極，耦接於接地節點Ngnd，及平面閘極PG3。溝槽電晶體Q4可包含汲極電極，耦接於輸出電能的中點Nint，源極電極，耦接於接地節點Ngnd，及溝槽閘極TG4。

第一驅動電路b1可包含第一端，耦接於控制電路12，及第二端，耦接於平面電晶體Q1的平面閘極PG1。第二驅動電路b2可包含第一端，耦接於控制電路12，及第二端，耦接於溝槽電晶體Q2的溝槽閘極TG2。第三驅動電路b3可包含第一端，耦接於控制電路12，及第二端，耦接於平面電晶體Q3的平面閘極PG3。第四驅動電路b4可包含第一端，耦接於控制電路12，及第二端，耦接於溝槽電晶體Q4的溝槽閘極TG4。第一驅動電路b1至第四驅動電路b4可分別由緩衝器實現。

控制模組12可經由第一驅動電路b1施加第一控制訊號Sc1至該平面電晶體Q1的平面閘極PG1，及經由第二驅動電路b2施加第二控制訊號Sc2至溝槽電晶體Q2的溝槽閘極TG2。此外控制模組12可經由第三驅動電路b3施加第三控制訊號Sc3至該平面電晶體Q3的平面閘極PG3，及經由第四驅動電路b4施加第四控制訊號Sc2至溝槽電晶體Q4的溝槽閘極TG4。在一些實施例中，驅動電路b1至b4可被省略，控制模組12可直接驅動平面電晶體Q1至Q4。

控制模組12可經由第一控制訊號Sc1至第一控制訊號Sc4分別控制半導體裝置10及整流裝置14的開關，藉以降低電能轉換器1的切換損耗(switching loss)、導通損耗(conduction loss)及死區損耗(dead-time loss)，同時提供負載所需的功率。

第5圖係第4圖中之電路的控制方法500的流程圖。控制方法500包含步驟S502至S512，其中步驟S502至S506用以控制半導體裝置10，步驟S508至S512用以控制整流裝置14。任何合理的技術變更或是步驟調整都屬於本發明所揭露的範疇。步驟S502至S512解釋如下：

步驟S502: 於第一時間，將第一控制訊號切換至第一導通電壓；

步驟S504: 於第二時間，將第二控制訊號切換至第二導通電壓；

步驟S506: 於第三時間，將第一控制訊號與第二控制訊號切換至第一截止電壓；

步驟S508: 於第四時間，將第三控制訊號切換至第三導通電壓；

步驟S510: 於第五時間，將第四控制訊號切換至第四導通電壓。

步驟S512: 於第六時間，將第三控制訊號與第四控制訊號切換至第二截止電壓。

第6圖係第2圖中之電路的時序圖，其中縱軸表示電壓，橫軸表示時間。以下搭配第2-4及6圖說明步驟S502至S512。在時間t1，控制模組12將第一控制訊號Sc1切換至第一導通電壓Von1以在鄰近平面閘極PG1處形成平面電晶體Q1的水平通道，且於平面電晶體Q1的水平通道形成第一電流路徑(步驟S502)。在時間t2，控制模組12另將第二控制訊號Sc2切換至第二導通電壓Von2，以在鄰近溝槽閘極TG2處形成溝槽電晶體Q2垂直通道，且於溝槽電晶體Q2的垂直通道形成第二電流路徑(步驟S504)。在時間t3，控制模組12將第一控制訊號Sc1與第二控制訊號Sc2切換至第一截止電壓Voff1，以中斷第一電流路徑與第二電流路徑(步驟S506)。

避免在輸入電壓Vin與接地節點Ngnd之間形成短路路徑，故需確保半導體裝置10和整流裝置14不會同時開啟，因此在時間t3後需延遲一死區時段後，控制模組12才能使整流裝置14兩端導通。在時間t4，控制模組12將第三控制訊號Sc3切換至第三導通電壓Von3，使得在鄰近平面閘極PG3處形成平面電晶體Q3的水平通道，且於平面電晶體Q3的水平通道形成水平電流路徑(步驟S508)。在時間t5，控制模組12將第四控制訊號Sc4切換至第四導通電壓Von4，使得在鄰近溝槽閘極TG4處形成溝槽電晶體Q4垂直通道，且於溝槽電晶體Q4的垂直通道形成垂直電流路徑(步驟S510)。在時間t6，控制模組12將第三控制訊號Sc3與第四控制訊號Sc4切換至第二截止電壓Voff2，以中斷第三電流路徑與第四電流路徑(步驟S512)。

導通電壓Von1至Von4的電壓準位可相同或相異，例如導通電壓Von1至Von4可介於3.3V至6V之間，根據不同製程而具有不同耐壓。截止電壓Voff1及Voff2的電壓準位可相同或相異，例如導通電壓Voff1及Voff2可皆為0V。

第7圖顯示電晶體導通之波形示意圖，其中縱軸為電壓/電流，橫軸為時間。訊號Vdrv表示電晶體的閘極電壓，訊號Vds表示電晶體的汲極至源極電壓，訊號IL表示電晶體的輸出電流。在時間t0，訊號Vdrv為0，電晶體截止，訊號Vds維持於高電壓，訊號IL為0。在時間t1，訊號Vdrv開始拉升。在時間t2，訊號Vdrv到達臨界電壓Vth，訊號IL開始上升。在時間t3及時間t4之間，訊號Vdrv到達平坦電壓Vpl，由於閘極至汲極電荷Qgd的關係訊號Vdrv會維持在平坦電壓Vpl，此時訊號IL會快速上升直到最大值，訊號Vds會開始以緩慢速度下降，進而產生切換損耗。在時間t4之後，訊號Vds到達0V，訊號Vdrv繼續上升直到目標電壓為止，電晶體完全導通。若閘極至汲極電荷Qgd增加，則訊號Vds到達0V的時間較長，平坦區區間(時間t3及時間t4之間的時段)會增加，切換損耗也會隨之增加。

由於控制模組12先將第一控制訊號Sc1切換至第一導通電壓Von1，且平面電晶體Q1臨界電壓較低，因此平面電晶體Q1的訊號Vds可被快速拉低，縮短平坦區區間，進而降低切換損耗。相似地，控制模組12先將第三控制訊號Sc3切換至第三導通電壓Von3，且平面電晶體Q3臨界電壓較低，因此平面電晶體Q3的訊號Vds可被快速拉低，縮短平坦區區間，進而降低切換損耗。因此和相關技術相比，電能轉換器1的切換損耗較低。

另外，電能轉換器1的導通損耗Pcl和汲極至源極的單位面積阻抗Rdson相關，及可由公式1計算：

公式1

其中 Pcl為導通損耗；

Pcl_up為半導體裝置10的導通損耗；

Pcl_low為整流裝置14的導通損耗；

Rdson_up為半導體裝置10的汲極至源極的導通阻抗；

Rdson _low為整流裝置14的汲極至源極的導通阻抗；

Irms_up ²為半導體裝置10的均方根輸出電流平方值；及

Irms_low ²為整流裝置14的均方根輸出電流平方值。

參考公式1，半導體裝置10的導通損耗Pcl_up正比於汲極至源極的導通阻抗Rdson_up，整流裝置14的導通損耗Pcl_low正比於汲極至源極的導通阻抗Rdson_low。根據前面段落所述，溝槽電晶體的汲極至源極的導通阻抗較相關技術中的電晶體低，因此藉由採用半導體裝置10的溝槽電晶體Q2可降低導通損耗Pcl_up，藉由採用整流裝置14的溝槽電晶體Q4可降低導通損耗Pcl_low，進而降低電能轉換器1的導通損耗Pcl。

在相關技術中，降壓轉換器的上橋電晶體和下橋電晶體不會同時導通，在導通下橋電晶體之前上橋電晶體會先截止，此時上橋電晶體及下橋電晶體皆截止，且電流會從接地節點經由下橋電晶體的寄生二極體流至功率電感。相似地，在導通上橋電晶體之前下橋電晶體會先截止，此時上橋電晶體及下橋電晶體皆截止，且電流會從功率電感經由上橋電晶體的寄生二極體流至供電端。流經上橋電晶體的寄生二極體之電流及流經下橋電晶體的寄生二極體之電流會產生死區損耗Pdl，由公式2表示：公式2

其中 Pdl為死區損耗；

Vd為汲極電壓；

IL_max為輸出電流最大值；

IL_min為輸出電流最小值；

tdf為訊號下降緣之後的死區時間；及

tdr為訊號上升緣之前的死區時間。

參考公式2，死區損耗Pdl和死區時間tdr及tdf成正相關。第8圖顯示電能轉換器1之波形示意圖，其中縱軸為電壓，橫軸為時間。時間t1至t2之間的時段可稱為上升死區時間tdr，時間t4至t5之間的時段可稱為下降死區時間tdf。先將第一導通電壓Von1施加至平面閘極PG1可快速導通平面電晶體Q1，進而縮短上升死區時間tdr，而先將第三導通電壓Von3施加至平面閘極PG3可快速導通平面電晶體Q3，進而縮短下降死區時間tdf。和相關技術相比，由於死區時間tdf及tdf皆縮短，因此電能轉換器1的死區損耗Pdl降低。

第9圖係本發明實施例中之另一種電能轉換器9的電路示意圖。電能轉換器9和電能轉換器1之間的差異在於半導體裝置10、整流裝置14及功率電感L的連接關係。電能轉換器9係為升壓轉換器(boost converter)。

功率電感L可耦接於輸入節點Nin與中點Nint之間，半導體裝置10可耦接於中點Nint與接地節點Ngnd之間，整流裝置14可耦接於中點Nint與輸出節點Nout之間。電能轉換器9中半導體裝置10及整流裝置14的控制方法可參考電能轉換器1的控制方法，在此不再贅述。

第1-6、8及9圖的實施例分開控制平面電晶體的平面閘極及溝槽電晶體的溝槽閘極，進而降低電能轉換器的切換損耗、導通損耗及死區損耗，同時提供負載所需的功率。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

1, 9:電能轉換器 10:半導體裝置 12:控制模組 14:整流裝置 101:基底 103:磊晶層 105:第一導電部份 106:第一介電層 107:第二導電部份 108:第二介電層 109:介電蓋層 110, TG:溝槽閘極 110-1:第一溝槽閘極結構 110-2:第二溝槽閘極結構 112-1:第一基體區 112-1A:第一Y-Z方向側面 112-1B:第二Y-Z方向側面 112-1C, 112-2C:X-Y方向頂面 120-1, 120-2, PG:平面閘極 124, S:源極區 124-1:第一源極區 126:層間介電層 128-1:第一源極電極 128-2:第二源極電極 130, D:汲極電極 301, 302:電流路徑 500:控制方法 S502至S512:步驟 a-a’, b-b’:剖面切線 b1至b4:驅動電路 Cin, Cout:電容 IL, Vds, Vdrv:訊號 L:功率電感 Ngnd:接地節點 Nin:輸入節點 Nint:中點 Nout:輸出節點 Sc1至Sc4:控制訊號 t0至t6:時間 tdf:訊號降緣之後的死區時間 tdr:訊號上升緣之前的死區時間 Qgd:閘極至汲極電荷 Vdc:直流電源 Vpl:平坦電壓 Von1至Von4:導通電壓 Voff1及Voff2:截止電壓 Vss:接地電壓 Vth:臨界電壓 Vin:輸入電壓 Vout:輸出電壓 Q1, Q3:平面電晶體 Q2, Q4:溝槽電晶體

第1圖係本發明實施例中之一種電能轉換器的電路示意圖。第2圖係第1圖中之半導體裝置的立體透視示意圖。第3A圖及第3B圖是第2圖的半導體裝置之電流路徑示意圖。第4圖係第1圖中之電能轉換器的部份電路的電路圖。第5圖係第4圖中之電路的控制方法的流程圖。第6圖係第4圖中之電路的時序圖。第7圖顯示電晶體導通之波形示意圖。第8圖顯示第4圖中之電路之波形示意圖。第9圖係本發明實施例中之另一種電能轉換器的電路示意圖。

10:半導體裝置

12:控制模組

14:整流裝置

b1至b4:驅動電路

L:功率電感

Ngnd:接地節點

Nin:輸入節點

Nint:中點

Sc1至Sc4:控制訊號

Vss:接地電壓

Vin:輸入電壓

Vout:輸出電壓

Q1,Q3:平面電晶體

Q2,Q4:溝槽電晶體

Claims

一種電能轉換器，自一輸入節點接收一輸入電能，並透過一輸出節點而將一轉換過的輸入電能輸出至一負載，該電能轉換器耦接於該輸入節點與該輸出節點之間，該電能轉換器包含：一整流裝置，耦接於一中點；一功率電感，耦接於該中點；一第一半導體裝置，耦接於該中點，包含：一第一汲極電極；一第一磊晶層；一第一基體區，設置於該第一磊晶層中；一第一源極電極，設置於該第一磊晶層上；一第一源極區，設置於該第一基體區中，至少部分鄰接該第一源極電極；一第一溝槽閘極，設置於該第一磊晶層中，鄰近該第一基體區之一第一面；及一第一平面閘極，設置於該第一磊晶層上，鄰近該第一基體區之一第二面；及一控制模組，用以施加一第一控制訊號至該第一平面閘極，與一第二控制訊號至該第一溝槽閘極；其中，當該控制模組欲使該第一半導體裝置導通時，執行下列步驟：於一第一時間，將該第一控制訊號切換至一第一導通電壓，使得在鄰近該第一平面閘極處形成介於該第一汲極電極與該第一源極電極間的一第一電流路徑；及於該第一時間之後的一第二時間，將該第二控制訊號切換至一第二導通電壓，使得在鄰近該第一溝槽閘極處形成介於該第一汲極電極與該第一源極電極間的一第二電流路徑。
如請求項1所述之電能轉換器，其中該第一溝槽閘極沿著一第一方向延伸，該第一平面閘極沿著一第二方向延伸，該第二方向與該第一方向之間具有一非零的夾角。
如請求項1所述之電能轉換器，其中當該控制模組欲使該第一半導體裝置關斷時，執行下列步驟：於該第二時間之後的一第三時間，將該第一控制訊號與該第二控制訊號切換至一第一截止電壓，以中斷該第一電流路徑與該第二電流路徑。
如請求項3所述之電能轉換器，其中：該整流裝置包含一第一端及一第二端，該整流裝置係為一第二半導體裝置，包含：一第二汲極電極；一第二磊晶層；一第二基體區，設置於該第二磊晶層中；一第二源極電極，設置於該第二磊晶層上；一第二源極區，設置於該第二基體區中，且至少部分鄰接該第二源極電極；一第二溝槽閘極，設置於該第二磊晶層中，鄰近該第二基體區之一第一面；及一第二平面閘極，設置於該第二磊晶層上，鄰近該第二基體區之一第二面；及該控制模組另用以施加一第三控制訊號至該第二平面閘極，與一第四控制訊號至該第二溝槽閘極；其中，於該第三時間之後的一第四時間，當該控制模組欲使該第二半導體裝置導通時，執行下列步驟：於一第四時間，將該第三控制訊號切換至一第三導通電壓，使得在鄰近該第二平面閘極處形成介於該第二汲極電極與該第二源極電極間的一第三電流路徑；於該第四時間之後的一第五時間，將該第四控制訊號切換至一第四導通電壓，使得在鄰近該第二溝槽閘極處形成介於該第二汲極電極與該第二源極電極間的一第四電流路徑。
如請求項4所述之電能轉換器，其中當該控制模組欲使該第二半導體裝置關斷時，執行下列步驟：於該第五時間之後的一第六時間，將該第三控制訊號與該第四控制訊號切換至一第二截止電壓，以中斷該第三電流路徑與該第四電流路徑。
如請求項4所述之電能轉換器，其中該第二溝槽閘極沿著該一第三方向延伸，該第二平面閘極沿著一第四方向延伸，該第三方向與該第四方向之間具有一非零的夾角。
如請求項4所述之電能轉換器，其中該第二半導體裝置另包含：一第二基底，該第二磊晶層設置於該第二基底上，該第二汲極電極設置於該第二基底下。
如請求項4所述之電能轉換器，另包含：一第一驅動電路，耦接於該第一平面閘極；一第二驅動電路，耦接於該第一溝槽閘極；一第三驅動電路，耦接於該第二平面閘極；及一第四驅動電路，耦接於該第二溝槽閘極。
如請求項1所述之電能轉換器，其中該第一半導體裝置耦接於該輸入節點與該中點之間，該功率電感耦接於該輸出節點與該中點之間，該電能轉換器係為一降壓轉換器(buck converter)。
如請求項1所述之電能轉換器，其中該功率電感耦接於該輸入節點與該中點之間，該第一半導體裝置耦接於該中點與一接地節點之間，該電能轉換器係為一升壓轉換器(boost converter)。
如請求項1所述之電能轉換器，其中：該第一半導體裝置另包含：一第一基底，該第一磊晶層設置於該第一基底上，該第一汲極電極設置於該第一基底下；該整流裝置包含一第一端，耦接於該第一源極電極，及一第二端；及該電感耦接於該第一源極電極及該整流裝置的該第一端。
如請求項11所述之電能轉換器，其中該第一汲極電極耦接於一供電端，該整流裝置 之該第二端耦接於一接地節點。
一種半導體裝置的控制方法，該半導體裝置包含一第一汲極電極，一第一源極電極，一第一溝槽閘極及一第一平面閘極，該方法包含：於一第一時間，將施加於該第一平面閘極之一第一控制訊號切換至一第一導通電壓；於該第一時間之後的一第二時間，將施加於該第一溝槽閘極之一第二控制訊號切換至一第二導通電壓；及於該第二時間之後的一第三時間，將該第一控制訊號及該第二控制訊號切換至一第一截止電壓。
一種電能轉換器的控制方法，該電能轉換器包含一第一半導體裝置與一第二半導體裝置，該第一半導體裝置包含一第一汲極電極，一第一源極電極，一第一溝槽閘極及一第一平面閘極；該第二半導體裝置包含一第二汲極電極，一第二源極電極，一第二溝槽閘極及一第二平面閘極，該方法包含：於一第一時間，將施加於該第一平面閘極之一第一控制訊號切換至一第一導通電壓；於該第一時間之後的一第二時間，將施加於該第一溝槽閘極之一第二控制訊號切換至一第二導通電壓；於該第二時間之後的一第三時間，將該第一控制訊號及該第二控制訊號切換至一第一截止電壓；於該第三時間之後的一第四時間，將施加於該第二平面閘極之一第三控制訊號切換至一第三導通電壓；於該第四時間之後的一第五時間，將施加於該第二溝槽閘極之一第四控制訊號切換至一第四導通電壓；及於該第五時間之後的一第六時間，將該第三控制訊號及該第四控制訊號切換至一第二截止電壓。