[go: up one dir, main page]

TW202404009A - 接合結構及其製造方法 - Google Patents

接合結構及其製造方法 Download PDF

Info

Publication number
TW202404009A
TW202404009A TW111125771A TW111125771A TW202404009A TW 202404009 A TW202404009 A TW 202404009A TW 111125771 A TW111125771 A TW 111125771A TW 111125771 A TW111125771 A TW 111125771A TW 202404009 A TW202404009 A TW 202404009A
Authority
TW
Taiwan
Prior art keywords
base part
base
substrate
connection
joint structure
Prior art date
Application number
TW111125771A
Other languages
English (en)
Other versions
TWI806698B (zh
Inventor
馮憲平
黃榆婷
程聖傑
鍾志君
Original Assignee
鉑識科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鉑識科技股份有限公司 filed Critical 鉑識科技股份有限公司
Priority to TW111125771A priority Critical patent/TWI806698B/zh
Priority to CN202211320444.4A priority patent/CN117410262A/zh
Priority to PCT/CN2022/142269 priority patent/WO2024087373A1/zh
Application granted granted Critical
Publication of TWI806698B publication Critical patent/TWI806698B/zh
Publication of TW202404009A publication Critical patent/TW202404009A/zh

Links

Classifications

    • H10W72/013
    • H10W72/30
    • H10W72/352

Landscapes

  • Combinations Of Printed Boards (AREA)
  • Lining Or Joining Of Plastics Or The Like (AREA)
  • Joining Of Building Structures In Genera (AREA)
  • Connection Of Plates (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

揭露一種接合結構及其製造方法。接合結構包含第一結構部以及第二結構部。第一結構部包含第一基礎部以及設置於第一基礎部之一側之第一連接部,第一基礎部與第一連接部具有相同導電材料,且第一連接部之活性大於第一基礎部之活性。第二結構部包含第二基礎部以及設置於第二基礎部之一側之第二連接部,第二基礎部與第二連接部具有相同導電材料,且第二連接部之活性大於第二基礎部之活性。其中,藉由第一連接部與第二連接部對接,第一結構部與第二結構部相互連接。製造方法包含:提供第一結構部;提供第二結構部;以及將第一連接部與第二連接部對接。

Description

接合結構及其製造方法
本發明係關於一種接合結構及其製造方法,尤其是一種用於半導體晶片或電子結構的內連線的接合結構及其製造方法。
習知技術中例如銅-銅接合的金屬對接結構,為了確保連接後的電性等性質的穩定,通常須選用自身性質較穩定的金屬相互接合,然而此方式需要很高的接合力,而且要在超真空、惰性或還原環境下組裝,其溫度遠高於迴焊溫度(> 300℃),並且使用昂貴且複雜的化學機械拋光(CMP)進行無縫接合步驟,以及較長的退火/接合工藝週期。在銅-銅直接接合中,在化學機械拋光(CMP)步驟之後,使銅電極周圍的介電區凹陷(recess),以去除銅氧化層並改善銅電極表面的平坦度。此方式易形成明顯的接合介面,接合結構中介電層之間的狹窄空隙/孔洞也較難以填滿。
另一方面,習知技術的金屬對接結構,為了增加接合效果,會盡量使對接部位對齊以增加接觸面積。換言之,製程中對於對準的精度要求須較高以維持良率,因而使製造成本上升。綜上,習知的金屬對接結構有改善的空間。
本發明的目的在於提供一種接合結構,具有較少的在接合時產生的缺陷或孔洞。
本發明的另一目的在於提供一種接合結構製造方法,可降低製造成本,減少接合時產生的缺陷或孔洞。
本發明的接合結構包含第一結構部以及第二結構部。第一結構部包含第一基礎部以及設置於第一基礎部之一側之第一連接部,第一基礎部與第一連接部具有相同導電材料,且第一連接部之活性大於第一基礎部之活性。第二結構部包含第二基礎部以及設置於第二基礎部之一側之第二連接部,第二基礎部與第二連接部具有相同導電材料,且第二連接部之活性大於第二基礎部之活性。其中,藉由第一連接部相對於第一基礎部之另一側與第二連接部相對於第二基礎部之另一側對接,第一結構部與第二結構部相互連接。
於一實施例,第一基礎部及第二基礎部為奈米雙晶銅層。
於一實施例,第一連接部與第二連接部具有自退火(self-annealing)性質。
於一實施例,第一連接部與第二連接部具有(111)方向的特徵峰。
於一實施例,第一連接部與第二連接部對接之位置無形成明顯的介面。
於一實施例,第一基礎部、第一連接部、第二基礎部、以及第二連接部沿Y軸設置,第一連接部與第二連接部於Y軸方向上對齊。
於一實施例,第一基礎部、第一連接部、第二基礎部、以及第二連接部沿Y軸設置,第一連接部與第二連接部於Y軸方向上部分錯位。
於一實施例,第一基礎部、第一連接部、第二基礎部、以及第二連接部沿Y軸設置,第二連接部於垂直Y軸方向上的面積小於第一連接部於垂直Y軸方向上的面積。
於一實施例,第一結構部進一步包含第一基板以及第一間隔層。第一基礎部設置於第一基板之一側,且第一連接部位於第一基礎部相對於第一基板的另一側。第一間隔層與第一基礎部設置於第一基板之同一側,包圍第一基礎部以及第一連接部。第二結構部進一步包含第二基板以及第二間隔層。第二基礎部設置於第二基板之一側,且第二連接部位於第二基礎部相對於第二基板的另一側。第二間隔層與第二基礎部設置於第二基板之同一側,包圍第二基礎部以及第二連接部。
於一實施例,第一間隔層及第二間隔層為絕緣材料。
本發明之接合結構製造方法包含:提供前述第一結構部;提供前述第二結構部;以及將第一結構部中第一連接部相對於第一基礎部之另一側與第二結構部中第二連接部相對於第二基礎部之另一側對接,以使第一結構部與第二結構部相互連接。
於一實施例,提供第一結構部之步驟包含:提供第一基板;在第一基板之一側設置第一間隔層;在第一間隔層形成複數個第一穿孔;在複數個第一穿孔中的第一基板上形成第一基礎部;以及在第一基礎部上形成第一連接部。
於一實施例,將第一連接部相對於第一基礎部之另一側與第二連接部相對於第二基礎部之另一側對接之步驟包含:使第一連接部相對於第一基礎部之另一側與第二連接部相對於第二基礎部之另一側相接觸;以及活化第一連接部相對於第一基礎部之另一側與第二連接部相對於第二基礎部之另一側。
於一實施例,第一基礎部、第一連接部、第二基礎部、以及第二連接部沿Y軸設置,其中使第一連接部相對於第一基礎部之另一側與第二連接部相對於第二基礎部之另一側相接觸之步驟包含使第一連接部與第二連接部於Y軸方向上對齊。
於一實施例,第一基礎部、第一連接部、第二基礎部、以及第二連接部沿Y軸設置,其中使第一連接部相對於第一基礎部之另一側與第二連接部相對於該二基礎部之另一側相接觸之步驟包含使第一連接部與第二連接部於Y軸方向上部分錯位。
於一實施例,活化第一連接部相對於第一基礎部之另一側與第二連接部相對於第二基礎部之另一側之步驟包含提高第一結構部及第二結構部之溫度。
以下通過特定的具體實施例並配合圖式以說明本發明所公開的連接組件的實施方式,本領域技術人員可由本說明書所公開的內容瞭解本發明的優點與效果。然而,以下所公開的內容並非用以限制本發明的保護範圍,在不悖離本發明構思精神的原則下,本領域技術人員可基於不同觀點與應用以其他不同實施例實現本發明。在附圖中,為了清楚起見,放大了層、膜、面板、區域等的厚度。在整個說明書中,相同的附圖標記表示相同的元件。應當理解,當諸如層、膜、區域或基板的元件被稱為在另一元件「上」或「連接到」另一元件時,其可以直接在另一元件上或與另一元件連接,或者中間元件可以也存在。相反,當元件被稱為「直接在另一元件上」或「直接連接到」另一元件時,不存在中間元件。如本文所使用的,「連接」可以指物理及/或電性連接。再者,「電性連接」或「耦合」係可為二元件間存在其它元件。
應當理解,儘管術語「第一」、「第二」、「第三」等在本文中可以用於描述各種元件、部件、區域、層及/或部分,但是這些元件、部件、區域、及/或部分不應受這些術語的限制。這些術語僅用於將一個元件、部件、區域、層或部分與另一個元件、部件、區域、層或部分區分開。因此,下面討論的「第一元件」、「部件」、「區域」、「層」或「部分」可以被稱為第二元件、部件、區域、層或部分而不脫離本文的教導。
此外,諸如「下」或「底部」和「上」或「頂部」的相對術語可在本文中用於描述一個元件與另一元件的關係,如圖所示。應當理解,相對術語旨在包括除了圖中所示的方位之外的裝置的不同方位。例如,如果一個附圖中的裝置翻轉,則被描述為在其他元件的”下”側的元件將被定向在其他元件的「上」側。因此,示例性術語「下」可以包括「下」和「上」的取向,取決於附圖的特定取向。類似地,如果一個附圖中的裝置翻轉,則被描述為在其它元件「下方」或「下方」的元件將被定向為在其它元件「上方」。因此,示例性術語「下面」或「下面」可以包括上方和下方的取向。
本文使用的「約」、「近似」、或「實質上」包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值,考慮到所討論的測量和與測量相關的誤差的特定數量(即,測量系統的限制)。例如,「約」可以表示在所述值的一個或多個標準偏差內,或±30%、±20%、±10%、±5%內。再者,本文使用的「約」、「近似」或「實質上」可依光學性質、蝕刻性質或其它性質,來選擇較可接受的偏差範圍或標準偏差,而可不用一個標準偏差適用全部性質。
如圖1所示的實施例,本發明的接合結構800包含第一結構部100以及第二結構部200。第一結構部100包含第一基礎部110以及設置於第一基礎部110之一側110a之第一連接部120,其中第一基礎部110與第一連接部120具有相同導電材料,且第一連接部120之活性大於第一基礎部110之活性。第二結構部200包含第二基礎部210以及設置於第二基礎部210之一側210a之第二連接部220,其中第二基礎部210與第二連接部220具有相同導電材料,且第二連接部220之活性大於第二基礎部210之活性。其中,藉由第一連接部120相對於第一基礎部110之另一側120c與第二連接部220相對於第二基礎部210之另一側220c對接,第一結構部100與第二結構部200相互連接。相同導電材料例如為元素相同但晶相或晶體結構不同的金屬。舉例而言,第一結構部與第一基礎部可以有不同的原子結構、晶體結構、材料活性等等,因此可藉由不同的選擇組合以達到較佳的接合效果。
進一步而言,第一結構部100還包含第一基板130以及第一間隔層140。第一基礎部110設置於第一基板130之一側130b,且第一連接部120位於第一基礎部110相對於第一基板130的另一側110a。第一間隔層140與第一基礎部110設置於第一基板130之同一側130b,包圍第一基礎部110以及第一連接部120。第二結構部200還包含第二基板230以及第二間隔層240。第二基礎部210設置於第二基板230之一側230b,且第二連接部220位於第二基礎部210相對於第二基板230的另一側210a。第二間隔層240與第二基礎部210設置於第二基板230之同一側230b,包圍第二基礎部210以及第二連接部220。其中,第一基板130及第二基板230可為矽基板。第一間隔層140及第二間隔層240可為氧化矽或高分子或任何適合的絕緣材料等介電質。在一實施例中,本發明之接合結構800用於積體電路封裝,相關高分子載板上的金屬對接,或是有金屬接合之需求的金屬接點,第一基礎部110、第一連接部120、第二基礎部210、以及第二連接部220等為積體電路封裝中的例如銅柱、銅線等的金屬導體內連線。
更具體而言,在一實施例中,第一基礎部110及第二基礎部210為奈米雙晶銅層。其中,圖2A及圖2B分別為奈米雙晶銅層之表面掃描電子顯微鏡(SEM)圖及聚焦離子束(FIB)剖面圖。如圖2A及圖2B所示,奈米雙晶銅層包含複數奈米雙晶銅晶粒710,複數奈米雙晶銅晶粒710中至少部分具有上寬下窄的支柱帽形狀,且部分相鄰的複數奈米雙晶銅晶粒710之間具有不規則晶相區域720。具體而言,具有上寬下窄的支柱帽形狀的複數奈米雙晶銅晶粒710以類似桁架結構(truss structure)配置,例如華倫式桁架結構。換言之,複數奈米雙晶銅晶粒710,其部分具有類似倒三角的剖面形狀,且相鄰奈米雙晶銅晶粒710夾設有不規則晶相區域720。於一實施例,不規則晶相區域720係參雜有不同角度傾向的奈米雙晶銅、多晶銅或其組合。奈米雙晶銅晶粒710可具有(111)方向的特徵峰,亦即具有(111)晶軸。其中,奈米雙晶銅層之複數奈米雙晶銅晶粒710及其間不規則晶相區域720的微觀晶粒結構在經過相當時間(例如但不限為20天)後並無明顯變化,表示其具有高結構穩定性。在不同實施例中,第一基礎部110及第二基礎部210可為其他具有高穩定性的結構,且兩者不限為相同。
另一方面,在一實施例中,第一連接部120與第二連接部220具有自退火(self-annealing)性質。更具體而言,在一實施例中,第一連接部120與第二連接部220具有(111)方向的特徵峰,其在例如室溫等較高溫度下會誘發再結晶(recrystallization),而改變其微結構 / 晶體特徵。因此,與第一基礎部110及第二基礎部210相比,第一連接部120與第二連接部220在較高溫度時的性質較不穩定。以不同角度觀之,第一連接部110之活性大於第一基礎部120之活性,第二連接部220之活性大於第二基礎部210之活性。藉由基礎部與連接部之間的活性分別,活性較大的連接部可以幫助介面之間的鍵結與接合,有效的加強介面接合的吸附力和接合力 。搭配原本就高度穩定的基礎部,上層藉由活性大的連接層進行對接後,形成穩定的再結晶連接層,而原本就相對穩定的基礎部也不受對接過程升溫及壓力的影響,保持其良好的性質。在不同實施例中,第一連接部120與第二連接部220可具有自退火以外的性質,使其活性分別大於第一基礎部110及第二基礎部210,且使活性區別明顯的因素不限於溫度。
進一步而言,習知技術中例如銅-銅接合的金屬對接結構,容易形成明顯的接合介面,接合結構中介電層之間的狹窄空隙/孔洞係難以填滿。相對的,本發明之接合結構800由於第一連接部120與第二連接部220具有較大的活性,因此在對接時可具有較佳的接合性,不僅無明顯的接合介面,也較少缺陷或孔洞存在。在某些實施例中,活性較大的連接部可以提供類似介面接合劑的功用,在些許溫度加強的幫助下,連接部可以有類似些許熔化或活化表面性質,進而提供表層材料原子移動的動能,而提供介面黏性進而增加介面吸附力。由於第一基礎部120及第二連接部220具有高結構穩定性,因此連接後的電性等性質的穩定仍可獲得確保。以不同角度觀之,本發明之接合結構800可視為穩定金屬/活性金屬/活性金屬/穩定金屬的混合接合(Hybrid Bonding)結構。
另一方面,在如圖1所示的實施例中,第一基礎部110、第一連接部120、第二基礎部210、以及第二連接部220沿Y軸設置,第一連接部120與第二連接部220於Y軸方向上對齊。然而在不同實施例中,基於設計或製程等的需求,第一連接部120與第二連接部220於Y軸方向上可以不對齊。更具體而言,如圖3A所示的實施例,第一連接部120與第二連接部220於Y軸方向上部分錯位。如圖3B所示的實施例,第二連接部220於垂直Y軸方向上的面積小於第一連接部120於垂直Y軸方向上的面積。進一步而言,習知技術中例如銅-銅接合的金屬對接結構,為了增加接合效果,會盡量使對接部位對齊以增加接觸面積。相對的,本發明之接合結構800由於第一連接部120與第二連接部220具有較大的活性,因此在對接時可具有較佳的接合性,在不對齊的狀態下仍能獲得可接受的接合效果,在設計、製造方面更具彈性。以不同角度觀之,本發明之接合結構800對於對接部位對齊程度的要求較低,亦即在第一連接部120與第二連接部220有相當程度(例如20%以下)的錯位時,仍具有良好的接合效果。
如圖4所示的實施例流程圖,本發明之結構製造方法包含例如以下步驟。
步驟1000,提供前述第一結構部。進一步而言,例如提供如圖1、3A、3B所示的第一結構部100。
步驟2000,提供前述第二結構部。進一步而言,例如提供如圖1、3A、3B所示的第二結構部200。
步驟3000,將第一結構部中第一連接部相對於第一基礎部之另一側與第二結構部中第二連接部相對於第二基礎部之另一側對接,以使第一結構部與第二結構部相互連接。進一步而言,是如圖1、3A、3B所示,藉由第一連接部120相對於第一基礎部110之另一側120c與第二連接部220相對於第二基礎部210之另一側220c對接,第一結構部100與第二結構部200相互連接的第一結構部100與第二結構部200相互連接。在一實施例中,在步驟3000中可如圖1所示使第一連接部120與第二連接部220於Y軸方向上對齊。在另一實施例中,根據設計或製造等需求,在步驟3000中可如圖3A所示使第一連接部120與第二連接部220於Y軸方向上部分錯位。
更具體而言,步驟1000包含例如以下步驟。
步驟1100,提供第一基板。進一步而言,例如提供如圖5A所示的第一基板130。其中,第一基板130可為矽晶圓或其一部份,或由其他材料製成。
步驟1200,在第一基板之一側設置第一間隔層。進一步而言,如圖5B所示的實施例,例如以印刷或沈積方式形成第一間隔層140於第一基板130之一側。印刷之方式係可以例如網版印刷等方式來完成。沉積之方式係可以物理氣相沈積(PVD),例如濺鍍製程,以及/或,以化學氣相沉積(CVD)方式來完成。
步驟1300,在第一間隔層形成複數個第一穿孔。進一步而言,如圖5C所示的實施例,例如使用光微影法等對第一間隔層140進行加工,以形成數個第一穿孔140a。
步驟1400,在複數個第一穿孔中的第一基板上形成第一基礎部。進一步而言,如圖5D所示的實施例,例如以沈積方式在複數個第一穿孔140a中的第一基板130上形成第一基礎部110。
步驟1500,在第一基礎部上形成第一連接部。進一步而言,如圖5E所示的實施例,例如以沈積方式在第一基礎部110上形成第一連接部120。
然而在不同實施例中,根據設計或製造等需求,第一結構部及/或可透過不同的方式製造。在如圖6A的實施例提供第一基板130後,先如圖6B所示在第一基板130之一側設置第一基礎部110,而後如圖6C所示在第一基礎部110上形成第一連接部120,再如圖6D所示於第一基板130之一側設置第一間隔層140以包圍第一基礎部110以及第一連接部120。另一方面,第二結構部可採用與第一結構部相同或不同的方法製造。
於一實施例,步驟3000包含使第一連接部相對於第一基礎部之另一側與第二連接部相對於第二基礎部之另一側相接觸;以及活化第一連接部相對於第一基礎部之另一側與第二連接部相對於第二基礎部之另一側。更具體而言,活化第一連接部相對於第一基礎部之另一側與第二連接部相對於第二基礎部之另一側之步驟包含提高第一結構部及第二結構部之溫度。然而在不同實施例中,可透過增加壓力等方式進行活化。
本發明已由上述相關實施例加以描述,然而上述實施例僅為實施本發明之範例。必需指出的是,已揭露之實施例並未限制本發明之範圍。相反地,包含於申請專利範圍之精神及範圍之修改及均等設置均包含於本發明之範圍內。
100:第一結構部 110:第一基礎部 110a:側 110b:側 120:第一連接部 120a:側 120c:側 130:第一基板 130b:側 140:第一間隔層 140a:第一穿孔 200:第二結構部 210:第二基礎部 210a:側 210b:側 220:第二連接部 220a:側 220c:側 230:第二基板 230b:側 240:第二間隔層 710:奈米雙晶銅晶粒 720:不規則晶相區域 800:接合結構 1000:步驟 1100:步驟 1200:步驟 1300:步驟 1400:步驟 1500:步驟 2000:步驟 2100:步驟 2200:步驟 2300:步驟 2400:步驟 2500:步驟 3000:步驟 Y:Y軸
圖1為本發明接合結構的實施例示意圖。
圖2A為奈米雙晶銅層之表面掃描電子顯微鏡圖。
圖2B為奈米雙晶銅層之聚焦離子束剖面圖。
圖3A及3B為本發明接合結構的不同實施例示意圖。
圖4為本發明接合結構製造方法的實施例流程示意圖。
圖5A至5E為製作本發明第一結構部的實施例示意圖。
圖6A至6D為製作本發明第一結構部的不同實施例示意圖。
100:第一結構部
110:第一基礎部
110a:側
110b:側
120:第一連接部
120a:側
120c:側
130:第一基板
130b:側
140:第一間隔層
200:第二結構部
210:第二基礎部
210a:側
210b:側
220:第二連接部
220a:側
220c:側
230:第二基板
230b:側
240:第二間隔層
800:接合結構
Y:Y軸

Claims (20)

  1. 一種接合結構,包含: 一第一結構部,包含: 一第一基礎部;以及 一第一連接部,設置於該第一基礎部之一側,其中該第一基礎部與該第一連接部具有相同導電材料,且該第一連接部之活性大於該第一基礎部之活性;以及 一第二結構部,包含: 一第二基礎部;以及 一第二連接部,設置於該第二基礎部之一側,其中該第二基礎部與該第二連接部具有相同導電材料,且該第二連接部之活性大於該第二基礎部之活性; 其中,藉由該第一連接部相對於該第一基礎部之另一側與該第二連接部相對於該第二基礎部之另一側對接,該第一結構部與該第二結構部相互連接。
  2. 如請求項1所述之接合結構,其中該第一基礎部及該第二基礎部為奈米雙晶銅層。
  3. 如請求項1所述之接合結構,其中該第一連接部與該第二連接部具有自退火(self-annealing)性質。
  4. 如請求項1所述之接合結構,其中該第一連接部與該第二連接部具有(111)方向的特徵峰。
  5. 如請求項1所述之接合結構,其中該第一連接部與該第二連接部對接之位置無形成明顯的介面。
  6. 如請求項1所述之接合結構,其中該第一基礎部、該第一連接部、該第二基礎部、以及該第二連接部沿一Y軸設置,該第一連接部與該第二連接部於該Y軸方向上對齊。
  7. 如請求項1所述之接合結構,其中該第一基礎部、該第一連接部、該第二基礎部、以及該第二連接部沿一Y軸設置,該第一連接部與該第二連接部於該Y軸方向上部分錯位。
  8. 如請求項1所述之接合結構,其中該第一基礎部、該第一連接部、該第二基礎部、以及該第二連接部沿一Y軸設置,該第二連接部於垂直該Y軸方向上的面積小於該第一連接部於垂直該Y軸方向上的面積。
  9. 如請求項1所述之接合結構,其中: 該第一結構部進一步包含: 一第一基板,其中該第一基礎部設置於該第一基板之一側,且該第一連接部位於該第一基礎部相對於該第一基板的另一側; 一第一間隔層,與該第一基礎部設置於該第一基板之同一側,包圍該第一基礎部以及該第一連接部; 該第二結構部進一步包含: 一第二基板,其中該第二基礎部設置於該第二基板之一側,且該第二連接部位於該第二基礎部相對於該第二基板的另一側; 一第二間隔層,與該第二基礎部設置於該第二基板之同一側,包圍該第二基礎部以及該第二連接部。
  10. 如請求項9所述之接合結構,其中該第一間隔層及該第二間隔層為絕緣材料。
  11. 一種接合結構製造方法,包含: 提供一第一結構部,包含: 一第一基板; 一第一基礎部,設置於該第一基板之一側; 一第一連接部,設置於該第一基礎部相對於該第一基板的另一側,其中該第一基礎部與該第一連接部具有相同導電材料,且該第一連接部之活性大於該第一基礎部之活性;以及 一第一間隔層,與該第一基礎部設置於該第一基板之同一側,包圍該第一基礎部以及該第一連接部; 提供一第二結構部,包含: 一第二基板; 一第二基礎部,設置於該第二基板之一側; 一第二連接部,設置於該第二基礎部的一側,其中該第二基礎部與該第二連接部具有相同導電材料,且該第二連接部之活性大於該第二基礎部之活性;以及 一第二間隔層,與該第二基礎部設置於該第二基板之同一側,包圍該第二基礎部以及該第二連接部;以及 將該第一連接部相對於該第一基礎部之另一側與該第二連接部相對於該第二基礎部之另一側對接,以使該第一結構部與該第二結構部相互連接。
  12. 如請求項11所述之接合結構製造方法,其中提供該第一結構部之步驟包含: 提供該第一基板; 在該第一基板之一側設置該第一間隔層; 在該第一間隔層形成複數個第一穿孔; 在該複數個第一穿孔中的該第一基板上形成該第一基礎部;以及 在該第一基礎部上形成該第一連接部。
  13. 如請求項11所述之接合結構製造方法,其中將該第一連接部相對於該第一基礎部之另一側與該第二連接部相對於該第二基礎部之另一側對接之步驟包含: 使該第一連接部相對於該第一基礎部之另一側與該第二連接部相對於該第二基礎部之另一側相接觸;以及 活化該第一連接部相對於該第一基礎部之另一側與該第二連接部相對於該第二基礎部之另一側。
  14. 如請求項13所述之接合結構製造方法,該第一基礎部、該第一連接部、該第二基礎部、以及該第二連接部沿一Y軸設置,其中使該第一連接部相對於該第一基礎部之另一側與該第二連接部相對於該第二基礎部之另一側相接觸之步驟包含使該第一連接部與該第二連接部於該Y軸方向上對齊。
  15. 如請求項13所述之接合結構製造方法,該第一基礎部、該第一連接部、該第二基礎部、以及該第二連接部沿一Y軸設置,其中使該第一連接部相對於該第一基礎部之另一側與該第二連接部相對於該第二基礎部之另一側相接觸之步驟包含使該第一連接部與該第二連接部於該Y軸方向上部分錯位。
  16. 如請求項13所述之接合結構製造方法,其中活化該第一連接部相對於該第一基礎部之另一側與該第二連接部相對於該第二基礎部之另一側之步驟包含提高該第一結構部及該第二結構部之溫度。
  17. 如請求項11所述之接合結構製造方法,其中該第一基礎部及該第二基礎部為奈米雙晶銅。
  18. 如請求項11所述之接合結構製造方法,其中該第一連接部與該第二連接部具有自退火(self-annealing)性質。
  19. 如請求項11所述之接合結構製造方法,其中該第一連接部與該第二連接部具有(111)方向的特徵峰。
  20. 如請求項11所述之接合結構製造方法,其中該第一間隔層及該第二間隔層為絕緣材料。
TW111125771A 2022-07-08 2022-07-08 接合結構及其製造方法 TWI806698B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111125771A TWI806698B (zh) 2022-07-08 2022-07-08 接合結構及其製造方法
CN202211320444.4A CN117410262A (zh) 2022-07-08 2022-10-26 接合结构及其制造方法
PCT/CN2022/142269 WO2024087373A1 (zh) 2022-07-08 2022-12-27 接合结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111125771A TWI806698B (zh) 2022-07-08 2022-07-08 接合結構及其製造方法

Publications (2)

Publication Number Publication Date
TWI806698B TWI806698B (zh) 2023-06-21
TW202404009A true TW202404009A (zh) 2024-01-16

Family

ID=87803197

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111125771A TWI806698B (zh) 2022-07-08 2022-07-08 接合結構及其製造方法

Country Status (3)

Country Link
CN (1) CN117410262A (zh)
TW (1) TWI806698B (zh)
WO (1) WO2024087373A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8916448B2 (en) * 2013-01-09 2014-12-23 International Business Machines Corporation Metal to metal bonding for stacked (3D) integrated circuits
TWI490962B (zh) * 2013-02-07 2015-07-01 國立交通大學 電性連接結構及其製備方法
US9633971B2 (en) * 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
EP3483921B1 (en) * 2017-11-11 2026-01-07 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Embedding known-good component in known-good cavity of known-good component carrier material with pre-formed electric connection structure
TWI709212B (zh) * 2019-03-05 2020-11-01 台灣積體電路製造股份有限公司 晶圓接合結構及其形成方法
TWI686518B (zh) * 2019-07-19 2020-03-01 國立交通大學 具有奈米雙晶銅之電連接結構及其形成方法
US11205635B2 (en) * 2020-02-05 2021-12-21 Shun-Ping Huang Low temperature hybrid bonding structures and manufacturing method thereof
US11894319B2 (en) * 2020-07-30 2024-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Extended seal ring structure on wafer-stacking
DE102020125813A1 (de) * 2020-10-02 2022-04-07 Infineon Technologies Ag Verfahren zum herstellen eines chipgehäuses und chipgehäuse

Also Published As

Publication number Publication date
WO2024087373A1 (zh) 2024-05-02
TWI806698B (zh) 2023-06-21
CN117410262A (zh) 2024-01-16

Similar Documents

Publication Publication Date Title
US12176294B2 (en) Bonded structure with interconnect structure
US10090351B2 (en) Semiconductor device having gaps within the conductive parts
TWI471259B (zh) 微機電裝置與其製造方法
TWI490962B (zh) 電性連接結構及其製備方法
US20200051937A1 (en) Low temperature bonded structures
CN109390305B (zh) 一种键合晶圆及其制备方法
JP6952629B2 (ja) 半導体装置
TW201241987A (en) Semiconductor device and manufacturing method thereof
US12278211B2 (en) Manufacturing method of semiconductor device
US8258625B2 (en) Semiconductor device
KR20200060774A (ko) 팬-아웃 상호연결부 통합 공정들 및 구조들
US20140103522A1 (en) Semiconductor substrate, semiconductor device, and method of manfacturing semiconductor substrate
TWI508240B (zh) Laminated wiring board
US12119315B2 (en) Chip bonding method and semiconductor chip structure
TW202404009A (zh) 接合結構及其製造方法
US20070013058A1 (en) Packaging chip having interconnection electrodes directly connected to plural wafers and fabrication method therefor
JP2001291822A (ja) 半導体チップの製造方法および半導体装置の製造方法、半導体チップ、半導体装置、接続用基板、電子機器
TWI901340B (zh) 半導體測試裝置及其製造方法
TWI912198B (zh) 半導體結構及其製造方法
JP2024141409A (ja) 超伝導回路装置とその製造方法
US20250372464A1 (en) Semiconductor test device and manufacturing method thereof
CN103367292A (zh) 电极形成体、布线基板以及半导体装置
US20250226355A1 (en) Semiconductor device and manufacturing method thereof
US20230245965A1 (en) Surface finish structure of multi-layer substrate
WO2026001148A1 (zh) 半导体结构以及半导体集成结构