[go: up one dir, main page]

TW202327102A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202327102A
TW202327102A TW111122983A TW111122983A TW202327102A TW 202327102 A TW202327102 A TW 202327102A TW 111122983 A TW111122983 A TW 111122983A TW 111122983 A TW111122983 A TW 111122983A TW 202327102 A TW202327102 A TW 202327102A
Authority
TW
Taiwan
Prior art keywords
layer
height
gate
dielectric
stack
Prior art date
Application number
TW111122983A
Other languages
English (en)
Inventor
包家豪
楊智銓
陳稚軒
林士豪
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202327102A publication Critical patent/TW202327102A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/014—Manufacture or treatment of FETs having zero-dimensional [0D] or one-dimensional [1D] channels, e.g. quantum wire FETs, single-electron transistors [SET] or Coulomb blockade transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0128—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Thin Film Transistor (AREA)

Abstract

裝置包括通道層的第一堆疊與第二堆疊，其自第一高度延伸至第二高度。第一介電結構位於第一堆疊的第一側上並位於第一堆疊與第二堆疊之間，且自第三高度延伸至第四高度。第二介電結構位於第一堆疊的第二側上，第二側與第一側相對，且第二介電結構自第三高度延伸至第五高度。閘極連續延伸越過第一堆疊的上表面與第二堆疊的上表面，並延伸至第六高度。第五高度高於第六高度，第六高度高於第二高度，第二高度高於第四高度，第四高度高於第一高度，且第一高度高於第三高度。

Description

半導體裝置
本發明實施例一般關於積體電路與半導體裝置及其形成方法，更特別關於垂直堆疊的水平取向多通道電晶體如奈米線電晶體或奈米片電晶體。
半導體積體電路產業已經歷指數成長。積體電路材料與設計的技術進展，使每一代的積體電路比前一代具有更小且更複雜的電路。在積體電路演進中，功能密度(比如單位經片面積的內連線裝置數目)通常隨著幾何尺寸(比如採用的製作製程所能產生的最小構件或線路)縮小而增加。尺寸縮小的製程通常有利於增加產能與降低相關成本。此座縮小亦增加處理與製造積體電路的複雜度。為了實現這些進展，處理與製造積體電路的方法亦需類似發展。
舉例來說，可導入奈米片為主的裝置以增加閘極-通道耦合、減少關閉狀態電流、並減少短通道效應，以改善閘極控制。奈米片為主的裝置包括多個懸空的通道層堆疊在一起以形成電晶體通道，且閘極結構接合這些電晶體通道。奈米片為主的裝置可與習知的互補式金氧半製程相容，因此在大幅縮小尺寸時仍可維持閘極控制並緩解短通道效應。然而隨著相鄰的通道層之間的空間持續縮小，能進入這些空間以移除及/或形成結構於其中的材料限制越來越大。這些限制造成臨界電壓問題，其負面影響裝置效能。雖然現有的奈米片為主的裝置通常適用於預期目的，但無法符合所有方面的需求。
本發明一例示性的實施例關於半導體裝置。半導體裝置包括半導體基板；以及多個懸空的通道層的第一堆疊以及多個懸空的通道層的第二堆疊位於半導體基板上。第一堆疊與第二堆疊各自沿著第一方向水平延伸，並沿著第二方向自第一高度垂直延伸至第二高度。半導體裝置亦包括第一介電結構與第二介電結構。第一介電結構位於第一堆疊的第一側上並位於第一堆疊與第二堆疊之間。第一介電結構自第三高度垂直延伸至第四高度。第二介電結構位於第一堆疊的第二側上，且第二側與第一側相對。第二介電結構自第三高度垂直延伸至第五高度。半導體裝置更包括閘極位於第一堆疊的上表面與第二堆疊的上表面上並連續延伸越過第一堆疊的上表面與第二堆疊的上表面。此外，閘極結構沿著第三方向延伸，且第三方向垂直於第一方向與第二方向。閘極延伸至第六高度。第五高度高於第六高度，第六高度高於第二高度，第二高度高於第四高度，第四高度高於第一高度，且第一高度高於第三高度。
本發明一實施例關於半導體裝置的形成方法。方法包括接收工件，其具有基板與鰭狀結構形成其上。鰭狀結構各自包括犧牲層位於基板上、通道層位於犧牲層上、以及頂層位於通道層上。方法亦包括形成覆層於鰭狀結構的兩側上；以及形成第一介電層於相鄰的鰭狀結構之間。介電層的上表面低於犧牲層的下表面。方法更包括形成第二介電層於第一介電層上。此外，方法包括移除頂層以露出通道層的上表面。此外，方法包括形成虛置閘極於通道層的上表面與第二介電層的上表面之上。此外，方法包括形成遮罩單元以覆蓋第一閘極區而未覆蓋第二閘極區。第一閘極區包括第二介電層的第一部分形成其中，且第二閘極區包括第二介電層的第二部分形成其中。此外，方法亦包括移除第二閘極區中的虛置閘極的一部分，以露出第二介電層的第二部分。方法額外包括移除第二介電層其露出的第二部分，以露出第二閘極區中的第一介電層的上表面；以及形成閘極結構於第一閘極區中的第二介電層的第一部分的側壁表面之上，以及第二閘極區中的第一介電層的上表面之上。
本發明一實施例關於半導體裝置的形成方法。方法包括接收半導體工件，其具有懸空的通道層的多個堆疊。堆疊各自沿著第一方向延伸。方法亦包括形成覆層於堆疊的側壁表面上；以及形成介電層於相鄰的堆疊的底部之間。介電層的上表面低於懸空的通道層的下表面。方法更包括形成硬遮罩層於介電層與堆疊上；形成虛置閘極，其延伸越過堆疊並位於硬遮罩層的部分上；形成源極/汲極凹陷於虛置閘極的兩側上；形成內側間隔物於垂直相鄰的懸空的通道層的末端部分之間；形成源極/汲極結構於源極/汲極凹陷中；以及形成芯以定義切割金屬閘極區與非切割金屬閘極區。此外，方法包括蝕刻移除非切割金屬閘極區中的硬遮罩層的部分與虛置閘極的部分。此外，方法包括移除切割金屬閘極區中的虛置閘極的部分，並保留切割金屬閘極區中的硬遮罩層的部分。此外，方法包括形成閘極結構於切割金屬閘極區中的硬遮罩層的側壁表面之上，以及非切割金屬閘極區中的介電層的上表面與堆疊的上表面之上。
下述詳細描述可搭配圖式說明，以利理解本發明的各方面。值得注意的是，各種結構僅用於說明目的而未按比例繪製，如本業常態。實際上為了清楚說明，可任意增加或減少各種結構的尺寸。
下述內容提供的不同實施例或實例可實施本發明的不同結構。下述特定構件與排列的實施例係用以簡化本發明內容而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸的實施例，或兩者之間隔有其他額外構件而非直接接觸的實施例。此外，本發明之多個實例可重複採用相同標號以求簡潔，但多種實施例及/或設置中具有相同標號的元件並不必然具有相同的對應關係。
此外，空間性的相對用語如「下側」、「上側」、「水平」、「垂直」、「之上」、「之下」、「上」、「下」、「頂部」、「底部」、或類似用語以及衍生用語(如「水平地」、「向下地」、「向上地」、或類似用語)可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。此外，當數值或數值範圍的描述有「約」、「近似」、或類似用語時，除非特別說明否則其包含所述數值的+/-10%。舉例來說，用語「約5 nm」包含的尺寸範圍介於4.5 nm至5.5 nm之間。
本發明實施例一般關於積體電路與半導體裝置及其形成方法，更特別關於垂直堆疊的水平取向多通道電晶體如奈米線電晶體或奈米片電晶體。這些種類的電晶體有時可視作全繞式閘極電晶體、多橋通道電晶體、或一些其他名稱。在本發明實施例中，這些電晶體一般視作奈米片為主的電晶體(或裝置)。奈米片為主的裝置包括多個懸空的通道層依序堆疊，且閘極結構接合這些通道層。奈米片為主的裝置的通道層可包括任何合適的形狀及/或設置。舉例來說，通道層可為許多不同形狀，比如線狀(或奈米線)、片狀(或奈米片)、棒狀(或奈米棒)、及/或其他合適形狀。換言之，用語「奈米片為主的裝置」泛指具有奈米線、奈米棒、或任何其他合適形狀的通道層的裝置。此外，奈米片為主的裝置的通道層可與單一的連續閘極結構或多個閘極結構接合。通道層可連接一對源極/汲極結構，使操作時(比如開啟電晶體時)的電荷載子可自源極區經由通道層流向汲極區。此外，內側間隔物形成於源極/汲極結構與閘極結構之間，以保護源極/汲極結構不受針對閘極結構的步驟影響。
一般而言，奈米片為主的裝置可實施於多個鰭狀結構上。舉例來說，多個鰭狀結構形成於半導體基板的一部分上，其中多個鰭狀結構各自包括通道層與源極/汲極結構以及內側間隔物形成其上。此外，介電結構如介電牆形成於相鄰的鰭狀結構之間。在一些方法中，介電牆的高度足以使通道層的上表面沿著介電牆的上表面或低於介電牆的上表面。由於介電牆緊鄰通道層的末端部分，介電牆的存在可能物理限制原本設計以接觸通道層(或通道層之間的犧牲層)的材料流動。舉例來說，可預期通道釋放製程時的蝕刻化學劑可流動於介電牆的頂部周圍，並接觸通道層之間的犧牲層。亦可預期來自蝕刻製程的副產物流動於介電牆的頂部周圍並離開系統。這些限制可能在完成通道釋放製程之後，仍保留犧牲層的特定區域。在另一例中，沉積閘極層的製程中可預期閘極層前驅物材料可流動於介電牆的頂部周圍，以進入通道層之間的空間並形成閘極層於通道層之間。此限制可能類似地造成無法完全填滿空間的區域而留下空洞。這些缺陷最後可能造成功函數偏移，並使設定的臨界電壓產生不想要的變化。在特定裝置如前推平衡法的靜態隨機存取記憶體單元中，這些挑戰會更大。綜上所述，本發明實施例提供方法以形成介電牆，其高度低於相鄰的通道層。如此一來，介電牆對流動於介電牆周圍的材料施加的限制較少，且可改善材料接觸通道層周圍的效果。這可使通道釋放製程以及形成閘極層的製程簡化且可信。因此可改善結構品質與裝置效能。此處所述的奈米片為主的裝置可為互補式金氧半裝置、p型金氧半裝置、或n型金氧半裝置。本技術領域中具有通常知識者應理解其他例子的半導體裝置亦可得利於本發明實施例。此外，雖然本發明實施例採用奈米片為主的裝置作為例子，本技術領域中具有通常知識者應理解其他例子的半導體裝置亦可得利於本發明實施例。舉例來說，其他種類的金氧半場效電晶體如平面金氧半場效電晶體、鰭狀場效電晶體、或其他多閘極場效電晶體亦可得利於本發明實施例。
本發明多種實施例將搭配圖式詳述如下。圖1A係本發明一或多個實施例的方法部分100-1A的流程圖，其自工件形成半導體裝置。圖1B係本發明一或多個實施例中，方法部分100-1B的流程圖，其自工件形成半導體裝置。方法部分100-1A及100-1B可一起視作方法部分100-1。圖1C顯示方法部分100-2的流程圖，其可延續與圖1A相關的方法部分100-1A或與圖1B相關的方法部分100-1B，以完成製作裝置。方法部分100-1A與方法部分100-2可一起形成方法100A，而方法部分100-1B與方法部分100-2可一起形成方法100B。方法100A及100B與方法部分100-1及100-2僅用於舉例，而非侷限本發明實施例至方法100A及100B所述的內容。在方法100A及100B之前、之中、與之後可提供額外步驟，且方法的額外實施例可置換、省略、或調換一些所述步驟。此處不詳述所有步驟以簡化說明。方法100A將搭配圖2A至12A、圖2B至12B、與圖2C至12C說明。舉例來說，圖2A至12A顯示工件200於方法100A的不同製作階段的三維圖，圖2B至12B顯示工件200沿著圖2A至12A的剖線B-B' (如Y-Z剖面)的剖視圖，而圖2C至12C顯示工件200沿著圖2A至12A的剖線C-C' (如X-Z剖面)的剖視圖。
如圖1A與圖2A至2C所示，方法100A的步驟102A接收工件200。如圖2A、2B、及2C所示，工件200包括基板202與堆疊204位於基板202上。在一些實施例中，基板202可為矽基板。在一些其他實施例中，基板202可包括其他半導體如鍺、矽鍺、或III-V族半導體材料。III-V族半導體材料的例子可包括砷化鎵、磷化銦、磷化鎵、氮化鎵、磷砷化鎵、砷化鋁銦、砷化鋁鎵、磷化鎵銦、或砷化鎵銦。基板202亦可包括絕緣層如氧化矽層，以形成絕緣層上矽結構或絕緣層上鍺結構。在一些實施例中，基板202可包括一或多個井區，比如摻雜n型摻質如磷或砷的n型井區或摻雜p型摻質如硼的的p型井區，用於形成不同型態的裝置。摻雜n型井與p型井的方法可採用離子佈植或熱擴散。
如圖2A、2B、及2C所示，堆疊204可包括交錯的多個通道層208與多個犧牲層206。通道層208與犧牲層206可具有不同的半導體組成。在一些實施方式中，通道層208的組成為矽，而犧牲層206的組成為矽鍺。在這些實施方式中，犧牲層206中的額外鍺含量可用於選擇性地移除犧牲層206或使犧牲層206凹陷，而實質上不損傷通道層208。在一些實施例中，犧牲層206與通道層208的沉積方法可採用磊晶製程。堆疊204的磊晶沉積法可採用化學氣相沉積技術(如氣相磊晶及/或超高真空化學氣相沉積)、分子束磊晶、及/或其他合適製程。可一層接一層的交錯沉積犧牲層206與通道層208以形成堆疊204。值得注意的是，圖2A、2B及2C顯示三層的犧牲層206與三層的通道層208交錯垂直配置，其僅用於說明目的而非侷限本發明實施例。層狀物的數目取決於半導體裝置所需的通道組件數目。在一些實施例中，通道層208的數目介於2至10之間。最頂部的通道層208的上表面與底部犧牲層206的下表面之間的距離，亦可視作堆疊高度。堆疊高度取決於通道層208的數目、通道層208的厚度、犧牲層206的數目、與犧牲層206的厚度。在一些實施例中，堆疊高度可為約45 nm至約55 nm。若堆疊高度過小如小於45 nm，則不足以形成足夠數目或厚度的通道層208於電晶體中，而非必要地限制操作電流所用的導電路徑。若堆疊高度過大如大於50 nm，其優點不足以抵銷額外的層狀物及/或厚度的製作成本及/或其佔有的物理空間。為了圖案化目的，工件200亦可包括硬遮罩層於堆疊204上。硬遮罩層可為單層或多層。在一例中，硬遮罩層為多層，且可包括第一層209與第二層位於第一層209上。在一些實施例中，第一層209的組成為氮化矽，而第二層的組成為矽。在一些實施例中，額外墊氧化物層可形成於第一層209與通道層208之間。
在一些實施例中，第一層209具有厚度314。如下所述，厚度314決定後續形成的高介電常數的硬遮罩層(其可形成切割金屬閘極介電結構的部分)的高度。在一些實施例中，厚度314可為約20 nm至約40 nm。若厚度314過小如小於約20 nm，則後續形成的切割金屬閘極介電結構的高度不足以切開閘極結構。相反地，若厚度314過大如大於約40 nm，則額外高度不具有實質優點但佔據寶貴的裝置空間。
如圖2A、2B、及2C所示，可採用圖案化步驟圖案化堆疊204與其正下方的基板202以形成鰭狀結構212。鰭狀結構212各自包括由基板202的一部分形成的基底部分212B，以及由堆疊204形成的堆疊部分212S。堆疊部分212S位於基底部分212B上。鰭狀結構212的長度方向沿著Y方向延伸，且鰭狀結構212可自基板202沿著Z方向向上垂直延伸。可採用合適製程圖案化鰭狀結構212，包括雙重圖案化或多重圖案化製程。一般而言，雙重圖案化或多重圖案化製程可結合光微影與自對準製程，其產生的圖案間距可小於採用低一的直接光微影製程所得的圖案間距。舉例來說，一實施例形成材料層於基板上，並採用光微影製程圖案化材料層。採用自對準製程以沿著圖案化的材料層側部形成間隔物。接著移除材料層，而保留的間隔物或芯之後可用於蝕刻堆疊204與基板202而圖案化鰭狀結構212。蝕刻製程可包括乾蝕刻、濕蝕刻、反應性離子蝕刻、及/或其他合適製程。在一些實施例中，可在圖案化鰭狀結構之前(比如形成芯之前)，形成額外的硬遮罩層(如氧化物硬遮罩層)於硬遮罩層210的頂部上。在完成圖案化製程之後，可移除這些額外的硬遮罩層。
工件更包括隔離結構214形成於相鄰的鰭狀結構212之間。隔離結構214的形成方法可先沉積前驅物層於工件上並填入鰭狀結構212之間的空間(或溝槽)，接著使前驅物層凹陷而露出鰭狀結構212的至少頂部。介電材料可包括氧化矽、氮化矽、氮氧化矽、摻雜氟的矽酸鹽玻璃、低介電常數的介電層、上述之組合、及/或其他合適材料。在多種例子中，介電材料的沉積方法可為化學氣相沉積製程、次壓化學氣相沉積製程、可流動的化學氣相沉積製程、原子層沉積製程、旋轉塗佈、及/或其他合適製程。一些實施例在形成隔離結構214之前，可形成襯墊2100以包覆鰭狀結構212。在一些實施例中，隔離結構214的上表面延伸低於最下側的通道層208的下表面與最下側的犧牲層206的下表面。綜上所述，鰭狀結構212的堆疊部分212S隆起高於隔離結構214，而隔離結構214圍繞基底部分212B，如圖2A及2C所示。在一些實施例中，堆疊部分212S的高度為約45 nm至約60 nm。若高度過小如小於約45 nm，則穿過通道層的電流可能受限。若高度過大如大於約60 nm，則額外的晶片腳位可能抵銷任何效能改良。
如圖1A及圖3A至3C所示，方法100A的步驟108A形成覆層216於鰭狀結構212上。在一些實施例中，覆層216與犧牲層206的組成可類似。在一例中，覆層216的組成可為矽鍺，而犧牲層206的組成亦可為矽鍺。由於上述的共同組成，後續製程中可有效地選擇性移除犧牲層206與覆層216，而不負面影響通道層208 (其組成可為矽)。在一些實施例中，覆層216的組成為非晶態的矽鍺，而犧牲層206的組成為結晶矽鍺。在一些實施例中，順應性地磊晶成長覆層216的方法可採用氣相磊晶或分子束磊晶。在一些其他實施例中，覆層216的沉積方法可採用化學氣相沉積、原子層沉積、其他合適的沉積方法、或上述之組合。如圖3A、3B、及3C所示，覆層216位於鰭狀結構212的側壁上，以及第一層209的上表面上(或第二層的上表面上，若存在)。在一些實施例中，沉積覆層216的製程非選擇性，則步驟108A可包括回蝕刻製程以移除隔離結構214的上表面上的覆層216。回蝕刻製程的例子可為乾蝕刻製程，其可採用溴化氫、氧氣、氯氣、或上述之混合物的電漿。在一些例子中，覆層216的厚度可介於約5 nm至約10 nm之間。在一些實施例中，沉積覆層216的步驟具有選擇性且第一層209的組成為矽鍺，因此可省略步驟108A的上述回蝕刻步驟。
如圖1A與圖4A至4C所示，方法100A的步驟110A形成鰭狀物間隔物218於覆層216上。在一些實施例中，鰭狀物間隔物218的組成為介電材料。綜上所述，相對於覆層216可達蝕刻選擇性。鰭狀物間隔物218可包括氮化矽、氮氧化矽、碳氮氧化矽、或碳氮化矽。在一些實施方式中，鰭狀物間隔物218的沉積方法可採用化學氣相沉積、原子層沉積、或其他合適的沉積方法。如圖4A至4C所示，鰭狀物間隔物218位於隔離結構214的上表面以及覆層216的側壁與上表面之上。
如圖1A與圖5A至5C所示，方法100A的步驟112A沉積填充層220於工件200上。在一些實施例中，填充層220的組成可與隔離結構214的組成類似。在一些實施例中，填充層220的沉積方法可採用化學氣相沉積製程、次壓化學氣相沉積製程、可流動的化學氣相沉積製程、原子層沉積製程、物理氣相沉積製程、旋轉塗佈、及/或其他合適製程。在一例中，可採用可流動的化學氣相沉積製程沉積填充層220，其自第一層209的上表面(或自第二層的上表面量測，若存在)量測的厚度為約2000 nm至約4500 nm。如圖1A與圖6A至6C所示，方法100A的步驟114A平坦化工件200。在一些實施例中，可採用化學機械研磨製程平坦化工件200，直到露出第一層209的上表面。在一些其他實施例中，第二層存在於此製程階段中，則可進行化學機械研磨製程直到露出第二層的上表面。
如圖1A與圖7A至7C所示，方法100A的步驟116A使填充層220的保留部分凹陷。在一些實施例中，此凹陷製程產生的上表面之上，之後可形成蓋狀介電層。綜上所述，凹陷製程亦可視作蓋層凹陷製程。在一些實施例中，凹陷的填充層220的上表面比最頂部的通道層208的上表面低一段距離310。在一些實施例中，距離310為約4 nm至約45 nm。在一些實施例中，距離310可為約10 nm至約20 nm。舉例來說，凹陷的填充層220的高度312可為約10 nm至約50 nm。可自凹陷的填充層220的下表面(其亦可為鰭狀物間隔物218的上表面)量測高度312。如下詳述，減少相鄰的鰭狀結構212之間的介電材料的高度，可使材料更容易接觸垂直相鄰的通道層之間的空間(比如圖7A至7C相關的製程階段中，犧牲層206所占的空間)。改良材料接觸亦可改良後續製程的效率。舉例來說，改良蝕刻化學劑(如移除犧牲層206的蝕刻化學劑)的接觸，可改善通道釋放製程，並避免殘留的犧牲材料造成臨界電壓及/或功函數的相關問題。此外，改善閘極材料(如閘極介電材料與閘極材料)的接觸效果，可改善閘極層的品質與完整性，最終可改善裝置效能。若距離310過小如小於4 nm，或高度312過大如大於50 nm，則對材料接觸的改善效果可能過小而不足以抵銷額外的製作成本。若距離310過大如大於45 nm，或高度312過小如小於約10 nm，則後續形成的介電層222可能抵達相鄰的鰭狀結構212之間的溝槽中過深處，使後續移除介電層222的製程可能留下殘留物而負面影響臨界電壓及/或功函數。蓋層凹陷製程可採用任何合適技術，比如濕蝕刻及/或乾蝕刻。
在一些實施例中，控制凹陷製程的時間以調整距離310至所需範圍。在一些實施例中，凹陷的填充層220的上表面可低於最頂部的犧牲層206的下表面，使接觸最頂部的犧牲層206所佔據的空間的路徑不受限制。在一些實施例中，凹陷的填充層220的上表面可低於由上往下數的第二個犧牲層206的下表面。綜上所述，接觸兩個最頂部的犧牲層206所佔據的空間的路徑均不受限制。在一些實施例中，鰭狀物間隔物218亦可隨著填充層220凹陷。如圖7A至7C所示，第一層209的上表面與凹陷的填充層220的上表面之間的高度差異，可為上述的厚度314與距離310的總和如高度316。在一些實施例中，高度316可為約5 nm至約50 nm。在一些實施例中，高度312與高度316的比例可為約20:1至約0.5:1。在一些實施例中，高度312與高度316的比例可為約10:1至約1:1。在一些實施例中，高度312與高度316的比例可為約5:1至約2:1。如下詳述，若比例過小如小於約0.5:1，則介電層222可能到達相鄰的鰭狀結構212之間的溝槽中過深處，使後續自溝槽移除介電層222的步驟更具挑戰性。若比例過高如大於約10:1，則介電層222過低而無法隔離相鄰的閘極結構，或者凹陷的填充層220過高而對接觸通道區的材料施加實質限制。在一些實施例中，高度312與高度316的比例可為約8:1至約1:1。
如圖1A與圖8A至8C所示，方法100A的步驟118A可形成介電層222於凹陷的填充層220上。在一些實施例中，介電層222形成於第一層209的上表面(或第二層，若存在)、覆層216的上表面、覆層216的側壁、鰭狀物間隔物218、與凹陷的填充層220的上表面之上。如圖8C所示，介電層222的部分可符合蓋層的形狀。介電層222的組成可為高介電常數的介電材料，且其可視作高介電常數的介電層或高介電常數的硬遮罩層。此處所述的高介電常數的介電材料，其介電常數可大於熱氧化矽的介電常數(約3.9)。介電層222可包括氧化鉿。介電層222可改為包含其他高介電常數的介電層，比如氧化鈦、氧化鉿鋯、氧化鉭、氧化鉿矽、二氧化鋯、氧化鋯矽、氧化鑭、氧化鋁、氧化鋯、氧化釔、鈦酸鍶、鈦酸鋇、氧化鋇鋯、氧化鉿鑭、氧化鑭矽、氧化鋁矽、氧化鉿鉭、氧化鉿鈦、鈦酸鋇鍶、氮化矽、氮氧化矽、上述之組合、或其他合適材料。
如圖1A與圖9A至9C所示，方法100A的步驟120A平坦化工件200。在一些實施例中，可採用化學機械研磨製程平坦化工件200，直到露出第一層209的上表面。當第二層存在時，可在露出第二層時終止化學機械研磨製程。在所述實施例中，平坦化的介電層222的高度可對應第一層209的上表面與凹陷的填充層220的上表面之間的高度差異。換言之，平坦化的介電層222具有高度316。如下詳述，介電層222與凹陷的填充層220可一起定義後續形成的功能閘極結構的介電牆(或切割金屬閘極)。介電牆的高度等於高度316與高度312的總和，其可視作高度320。值得注意的是，高度320可自鰭狀物間隔物218的上表面量測至介電牆的上表面。在一些實施例中，高度320與高度312的比例可為約3:1至約1.05:1。在一些實施例中，高度320與高度312的比例可為約2:1至約1.1:1。在一些實施例中，高度320與高度312的比例可為約1.5:1至約0.8:1。
如圖10A至10C所示，採用乾蝕刻製程、濕蝕刻製程、及/或上述之組合，使位於相鄰的介電層222與第一層209之間的平坦化的覆層216進一步凹陷，以形成溝槽於相鄰的介電層222與第一層209之間。可調整凹陷製程的時間，以調整使覆層216凹陷的步驟。舉例來說，所述實施例完全移除高於最頂部的通道層208的上表面的覆層216的部分，但不額外移除覆層216。換言之，凹陷的覆層216的上表面沿著最頂部的通道層208的上表面延伸。綜上所述，凹陷的覆層216的上表面亦高於介電層222的下表面。然而在其他實施例中，可使更多或更少的覆層216凹陷，端式設計需求而定。如圖10A至10C所示，亦可同時使第一層209的頂部凹陷。在一些實施例中，可減少第一層209的厚度，且製程中可調整第一層209的上表面輪廓。舉例來說，在凹陷製程之前，第一層209在X-Z剖面上為矩形。在凹陷製程之後，第一層209在X-Z剖面上為梯形。如圖11A至11C所示，先以合適的蝕刻製程進一步移除第一層209，直到露出最頂部的通道層208的上表面。
如圖12A至12C所示，沉積氧化物層225於工件200上。在一些實施例中，氧化物層225形成於介電層222的上表面與側表面、覆層216的上表面、與最頂部的通道層208的上表面之上。在一些實施例中，氧化物層225的組成可包括氧化矽、金屬氧化物、氮氧化矽、或氮化矽。在一些實施例中，氧化物層225的沉積方法可採用化學氣相沉積製程、次壓化學氣相沉積製程、可流動的化學氣相沉積製程、原子層沉積製程、物理氣相沉積製程、旋轉塗佈、及/或其他合適製程。在一些實施例中，氧化物層225可為順應性的層狀物。在其他實施例中，氧化物層225可在不同區域中具有不同厚度。以圖12C為例，氧化物層225在覆層216上的區域中的厚度，可大於在通道層208上的區域中的厚度。在形成氧化物層225之後，方法100A (或方法部分100-1A)可進一步延續至方法部分100-2，如搭配圖1C、圖22A至29A、圖22B至29B、與圖22C至29C詳述於下的內容。
上述內容說明方法100A的方法部分100-1A，其形成圖12A至12C的結構。在其他實施例中，圖1B與圖13A至21A、圖13B至21B、與圖13C至21C顯示方法100B的方法部分100-1B，其提供的結構與圖12A至12C所示的結構類似。
如圖1B與圖13A至13C所示，方法100B的步驟102B接收工件200，並圖案化工件200成鰭狀結構212。工件200通常符合圖2A至2C所示的上述工件200。舉例來說，鰭狀結構212各自包括交錯的通道層208與犧牲層206的堆疊，且鰭狀結構212彼此隔有介電層如隔離結構214。圖13A至13C的工件200與圖2A至2C所示的上述工件不同，差異在於鰭狀結構212更包括額外犧牲層205形成於鰭狀結構212的最頂部的通道層208之上。在一些實施例中，額外犧牲層205包括矽鍺。此外，一些實施例的額外犧牲層205具有厚度314。在一些實施例中，厚度314可為約20 nm至約40 nm。如下所述，厚度314可決定後續形成的介電層的厚度。若厚度314過小如小於20 nm，則後續形成的介電層過短而不符合設計功能。若厚度314過大如大於40 nm，則優點無法抵銷相關的額外成本。在一些實施例中，第一層209形成於額外犧牲層205上，而介電層207形成於第一層209上。此外，一些實施例順應性沉積氧化矽襯墊於鰭狀結構212上的方法，可採用原子層沉積或化學氣相沉積。在一些實施方式中，可自鰭狀結構212的表面磊晶成長氧化矽襯墊2100。一些實施例可在化學機械研磨步驟中移除第一層209與介電層207以平坦化工件200的上表面，直到露出額外犧牲層205的上表面。在其他實施例中，可改用化學機械研磨與濕蝕刻製程(比如採用磷酸作為蝕刻劑)的組合。之後可使介電層凹陷以形成隔離結構214，而凹陷的介電層如隔離結構214的上表面低於最下側的通道層208的下表面。如此一來，鰭狀結構212的堆疊部分212S隆起高於隔離結構214，而隔離結構214圍繞基底部分212B。凹陷步驟可為乾蝕刻製程、濕蝕刻製程、及/或上述之組合。
如圖14A至14C所示，步驟108B形成覆層216於額外犧牲層205上，比如直接與額外犧牲層205交界。在一些實施例中，覆層216的組成可為矽鍺。在一些實施例中，覆層216的材料可不同於額外犧牲層205的材料。舉例來說，覆層216可包括非晶矽鍺，而額外犧牲層205可包括結晶矽鍺。在一些實施例中，順應性磊晶成長覆層216的方法可採用氣相磊晶或分子束磊晶。在一些實施例中，覆層216的沉積方法可採用化學氣相沉積、原子層沉積、或其他合適的沉積方法。覆層216可位於鰭狀結構212的側壁以及隔離結構214與額外犧牲層205的上表面之上。
如上所述，覆層216包括的材料組成不同於額外犧牲層205的材料組成。綜上所述，覆層216與額外犧牲層205之間可具有蝕刻選擇性。因此如圖15A至15C所示，可設置乾蝕刻步驟以移除額外犧牲層205的頂部之上的覆層216，而實質上不影響額外犧牲層205。如此一來，可露出額外犧牲層205的上表面。此外，亦可蝕刻隔離結構214的上表面之上的覆層216，因此亦露出隔離結構214的上表面。
如圖16A至16C與圖1B的步驟110B所示，可形成層狀物227於覆層216、額外犧牲層205的上表面、與隔離結構214的上表面之上。在一些實施例中，層狀物227的組成為碳氮化矽或類似材料。在一些實施例中，層狀物227在後續蝕刻製程中可作為蝕刻停止層。如圖1B與圖16A至16C所示，方法100B更包括步驟112B以沉積填充層220於工件200上。填充層220可與圖5A至5C所示的上述填充層220類似。舉例來說，可採用可流動的化學氣相沉積製程沉積填充層220，其厚度可為約2000 nm至約4500 nm，且厚度可自額外犧牲層205的上表面量測。
如圖17A至17C與圖1B中的步驟114B所示，可使填充層220凹陷以形成溝槽於相鄰的鰭狀結構212之間。在一些實施例中，亦可使額外犧牲層205的上表面上的層狀物227凹陷。與圖7A至7C所示的上述內容類似，溝槽中的填充層220的上表面比最頂部的通道層208的上表面低一段距儀310。在一些實施例中，距離310為約4 nm至約45 nm。在一些實施例中，距離310為約10 nm至約20 nm。此外，凹陷的填充層220具有高度312。在一些實施例中，高度312為約10 nm至約50 nm。此外，額外犧牲層205的上表面與凹陷的填充層220的上表面之間的距離為高度316。高度316可等於距離310與厚度314的總和。如圖18A至18C與圖1B的步驟116B所示，介電層222形成於凹陷的填充層220上。介電層222可與圖8A至8C所示的上述介電層222類似。舉例來說，介電層222的組成可為高介電常數的硬遮罩材料。
如圖17A至17C與圖1B的步驟118B所示，化學機械研磨製程可移除介電層222的頂部、層狀物227的頂部、與覆層216的頂部，並平坦化工件200的上表面。如此一來，上表面可露出額外犧牲層205。額外犧牲層205的上表面可比最頂部的通道層208的上表面高一段距離，其可與厚度314實質上相同。如上所述，厚度314 (或距離)可為約20 nm至約40 nm。額外犧牲層205的上表面可比凹陷的填充層220的上表面高出一段高度316。如下所述，高度316對應介電層222的高度或厚度。綜上所述，高度316可改稱作厚度及/或距離。在一些實施例中，高度316為約5 nm至約50 nm。
如圖20A至20C與圖1B的步驟120B所示，移除覆層216與額外犧牲層205，以形成溝槽於相鄰的介電層222之間(比如層狀物227的部分之間)以及最頂部的通道層208的上表面之上。如上所述，額外犧牲層205包括矽鍺，而直接位於額外犧牲層205之下的最頂部的通道層208包括矽。綜上所述，可達到蝕刻選擇性以移除額外犧牲層205以及與其相鄰的覆層216的部分，而不使通道層208進一步凹陷。此外，一些實施例的蝕刻步驟可設置以在露出通道層的上表面時終止，因此亦實質上保留通道層208的側壁表面上的覆層216的部分。因此最頂部的通道層208的上表面與覆層216的上表面實質上共平面。此外，目前溝槽中露出最頂部的通道層208的上表面。如圖20C所示，介電層222的下表面低於最頂部的通道層208的上表面，且介電層222的上表面高於最頂部的通道層208的上表面。如圖21A至21C與圖1B的步驟122B所示，接著沉積虛置氧化物層232於工件200的上表面之上，比如露出的通道層208的上表面、覆層216的保留部分、層狀物227的側表面、與介電層222的上表面之上。在一些實施例中，虛置氧化物層232可為順應性的層狀物。
此階段的結構具有凹陷的填充層220與介電層222，其與圖12A至12C所示的上述結構類似。如上所述，填充層220具有高度312，而介電層222具有高度316。如下所述，高度312與高度316的總和可對應分開金屬閘極的部分的阻障高度，而金屬閘極的部分需彼此電性隔離(如切割金屬閘極)。綜上所述，高度312及316的總和大於金屬閘極的高度。與此同時，高度312單獨對應部分地分開金屬閘極部分(不需電性隔離)的阻障高度。綜上所述，高度312小於金屬閘極的高度。此外如上所述，高度312小於堆疊204的高度有利於減少阻障對材料流動施加的限制。在一些實施例中，高度312可為約10 nm至約50 nm，而高度316可為約5 nm至約50 nm。在一些實施例中，高度312與高度316的比例可為約10:1至約1:1。
上述實施例在形成虛置閘極堆疊230之前，可採用蓋層凹陷製程使距離310達到約10 nm至約20 nm。在一些其他實施例中，可在之後移除虛置閘極堆疊230的製程時進行凹陷製程以達此結構。本發明實施例將搭配圖26A至26C詳述於下。
不論採用方法100A或100B以達圖12A至12C或圖21A至21C的裝置結構，均進一步進行圖1C所示的步驟。舉例來說，方法100A自圖1A的步驟122A延續至圖1C的步驟124，而方法100B自圖1B的步驟122B延續至圖1C的步驟124。如圖1C與圖22A至22C所示，方法部分100-2 (如方法100A的部分或方法100B的部分)的步驟124形成虛置閘極堆疊230於鰭狀結構212上。在一些實施例中，虛置閘極堆疊230與鰭狀結構的長度方向垂直。舉例來說，所述實施例的虛置閘極堆疊230沿著X方向延伸。在一些實施例中，之後可採用閘極置換製程(或閘極後製製程)，而虛置閘極堆疊230可作為後續形成的功能閘極結構所用的占位物。其他製程與設置亦屬可能。如圖22A至22C所示，虛置閘極堆疊230各自包括虛置閘極226。在一些實施例中，虛置閘極堆疊230可進一步包括其他層如虛置閘極介電層、界面層、其他合適層、或上述之組合。虛置閘極堆疊230之下的鰭狀結構212的區域，可視作通道區212C。鰭狀結構212中的通道區212C各自水平地夾設於兩個源極/汲極區212SD之間，而源極/汲極結構之後形成於源極/汲極區212SD中。虛置閘極堆疊230的層狀物的形成方法可為任何合適方法如化學氣相沉積。在一些實施例中，可沉積閘極頂部硬遮罩(未圖示)於閘極所用的材料層上，其有助於圖案化虛置閘極226。閘極頂部硬遮罩可為多層，且可包括氮化矽遮罩層以及氧化矽遮罩層位於氮化矽遮罩層上。接著可採用光微影製程圖案化虛置閘極226所用的材料層，以形成虛置閘極226。在一些實施例中，虛置閘極226可包括多晶矽。
在一些實施例中，虛置閘極堆疊230形成於虛置氧化物層232的上表面與側壁表面之上，即形成於介電層222的上表面與側壁表面、最頂部的通道層208的上表面、與覆層216的上表面之上。在所述實施例中，虛置閘極堆疊230的上表面高於介電層222的上表面。因此導電路徑保留於虛置閘極堆疊230沿著X方向的完整長度中。
如圖1C與圖23A至23C所示，方法部分100-2的步驟126沿著虛置閘極堆疊230的側壁形成閘極間隔物234。閘極間隔物234可包括一或多個閘極間隔物層。舉例來說，所述實施例的閘極間隔物234包括兩個閘極間隔物層。閘極間隔物234可包括介電材料，其可用於選擇性移除虛置閘極堆疊230而不影響閘極間隔物234。合適的介電材料可包括氮化矽、碳氮氧化矽、碳氮化矽、氧化矽、碳氧化矽、碳化矽、氮氧化矽、及/或上述之組合。順應性沉積閘極間隔物234於工件200上的方法，可採用化學氣相沉積、次壓化學氣相沉積、或原子層沉積。
如圖1C與圖23A至23C所示，方法步驟100-2的步驟128使源極/汲極區212SD凹陷以形成源極/汲極溝槽236。採用虛置閘極堆疊230與閘極間隔物234作為蝕刻遮罩，可非等向工件200以形成源極/汲極溝槽236於源極/汲極區212SD上。如圖23B所示的一些實施例，步驟128可實質上移除源極/汲極區212SD中的鰭狀結構212的堆疊部分212S，且源極/汲極溝槽236可延伸至由基板202形成的基底部分212B中。步驟128的非等向蝕刻可包括乾蝕刻製程或合適的蝕刻製程。舉例來說，乾蝕刻製程可採用含氧氣體、氫氣、含氟氣體(如四氟化碳、六氟化硫、二氟甲烷、氟仿、及/或六氟乙烷)、含氯氣體(如氯氣、氯仿、四氯化碳、及/或三氯化硼)、含溴氣體(如溴化氫及/或溴仿)、含碘氣體、其他合適氣體及/或電漿、及/或上述之組合。
如圖1C、圖23A至23C、與圖24A至24C所示，方法部分100-2的步驟130可形成內側間隔物結構242。如圖1C與圖23A至23C所示，可先選擇性且部分地使源極/汲極溝槽236中露出的犧牲層206凹陷以形成內側間隔物凹陷238，而實質上不蝕刻露出的通道層208。在一實施例中，通道層208實質上由矽組成且犧牲層206實質上由矽鍺組成，則選擇性且部分地使犧牲層206凹陷的步驟可包括矽鍺氧化製程與之後的矽鍺氧化物移除製程。在這些實施例中，矽鍺氧化製程可採用臭氧。在一些其他實施例中，選擇性凹陷步驟可為選擇性的等向蝕刻製程(如選擇性乾蝕刻製程或選擇性濕蝕刻製程)，且可由蝕刻製程的時間控制犧牲層206的凹陷量。選擇性乾蝕刻製程可採用一或多種氟為主的蝕刻劑，比如氟氣或碳氫氟化物。選擇性濕蝕刻製程可採用氫氟酸或氫氧化銨蝕刻劑。如圖24A至24C所示，接著可採用化學氣相沉積或原子層沉積以沉積內側間隔物材料於工件200上，包括沉積於內側間隔物凹陷238之上與之中。內側間隔物材料可包括氮化矽、碳氮氧化矽、碳氮化矽、氧化矽、碳氧化矽、碳化矽、或氮氧化矽。在沉積內側間隔物材料層之後，可回蝕刻內側間隔物材料層以形成內側間隔物結構242，如圖24B所示。
如圖1C與圖24A至24C所示，方法部分100-2的步驟132可形成源極/汲極結構245於源極/汲極溝槽236以及內側間隔物凹陷238的保留部分之中。在一些實施例中，源極/汲極結構245可各自包括外側層246與內側層248。為了形成源極/汲極結構245，可先選擇性磊晶沉積外側層246於通道層208與基板202其露出的半導體表面上，接著選擇性磊晶沉積內側層248於外側層246上。源極/汲極結構245包括外側層246與內側層248，且其沉積方法可採用磊晶製程如氣相磊晶、超高真空化學氣相沉積、分子束磊晶、及/或其他合適製程。源極/汲極結構245可為n型或p型。當源極/汲極結構245為n型時，外側層246與內側層248可各自包括矽且摻雜n型摻質如磷或砷。當源極/汲極結構245為p型時，外側層246與內側層248可各自包括矽鍺或鍺且摻雜p型摻質如硼或鎵。不論源極/汲極結構245的導電型態為何，內側層248中的摻雜濃度可大於外側層246中的摻雜濃度，以減少接點電阻。在一些實施方式中，內側層248與外側層246可摻雜相同的摻質物種。在一些其他實施方式中，內側層248與外側層246可摻雜不同的摻質物種。摻雜外側層246與內側層248的方法可為沉積時的原位摻雜，或採用佈植製程如接面佈植製程的異位摻雜。如圖24B所示，雖然磊晶沉積內側層248的步驟對半導體表面具有選擇性，但過成長的內側層248可合併於內側間隔物結構242上。
如圖1C及24B所示，方法部分100-2的步驟134可沉積接點蝕刻停止層243與層間介電層244。在製程的例子中，可先順應性沉積接點蝕刻停止層243於工件200上，接著毯覆性沉積層間介電層244於接點蝕刻停止層243上。接點蝕刻停止層243可包括氮化矽、氧化矽、氮氧化矽、及/或本技術領域已知的其他材料。接點蝕刻停止層243的沉積方法可採用原子層沉積製程、電漿輔助化學氣相沉積製程、及/或其他合適的沉積或氧化製程。在一些實施例中，層間介電層244包括的材料可為四乙氧基矽烷的氧化物、未摻雜的矽酸鹽玻璃、或摻雜氧化矽(如硼磷矽酸鹽玻璃、氟矽酸鹽玻璃、磷矽酸鹽玻璃、或硼矽酸鹽玻璃)、及/或其他合適的介電材料。層間介電層244的沉積方法可為旋轉塗佈、可流動的化學氣相沉積製程、或其他合適的沉積技術。一些實施例在形成層間介電層244之後，可退火工件200以改善層間介電層244的完整性。為了移除多餘材料並露出虛置閘極堆疊230的虛置閘極226的上表面，可對工件200進行平坦化製程(如化學機械研磨製程)以提供平坦上表面，如圖24B所示。平坦上表面可露出虛置閘極226的上表面。
方法部分100-2可進行閘極置換製程，以將虛置閘極堆疊230置換成功能閘極結構。與具有連續的導電路徑越過所有的鰭狀結構的虛置閘極堆疊230不同，功能閘極結構沿著X方向的閘極長度較短。在一些實施例中，可採用鰭狀結構212之間的介電結構(如凹陷的填充層220與介電層222)定義閘極長度。舉例來說，功能閘極結構的上表面可設置於介電層222的上表面與凹陷的填充層220的上表面之間。當功能閘極結構設計為連續延伸時(如非切割金屬閘極區350B)，則移除個別介電層222使功能閘極結構延伸越過凹陷的填充層220的上表面並維持導電。當功能閘極結構設計為與相鄰部分電性分開時(如切割金屬閘極區350A)，則保留個別介電層222，使介電層222分開導電路徑(與功能閘極結構)成兩個不相連的部分並定義個別的閘極結構長度。
如圖1C與圖25A至25C所示，方法部分100-2的步驟136形成光阻層274與光阻層276於裝置上。所述實施例在形成光阻層274及276之前，可使虛置閘極堆疊230凹陷。綜上所述，虛置閘極堆疊230的上表面(與光阻層274的下表面)可低於層間介電層244的上表面。在其他實施例中，可省略使虛置閘極堆疊230凹陷的步驟。可形成芯272於光阻層276上以覆蓋切割金屬閘極區350A，且非切割金屬閘極區350B維持露出。
如圖1C與圖26A至26C所示，方法部分100-2的步驟138蝕刻光阻層274與光阻層276以形成遮罩單元。可自工件200移除遮罩單元未覆蓋的虛置閘極226的部分，並實質上保留遮罩單元(如芯272)之下的虛置閘極226的部分。移除虛置閘極226的部分可形成閘極溝槽250於非切割金屬閘極區350B中的通道區212C上，但不形成閘極溝槽於切割金屬閘極區350A中。移除虛置閘極堆疊230的步驟可實施一或多個蝕刻製程，其對虛置堆疊230中的材料具有選擇性。舉例來說，可採用選擇性濕蝕刻、選擇性乾蝕刻、或上述之組合移除虛置閘極堆疊230。同時可保留通道層208、覆層216、與層狀物227。此外，亦保留芯272之下的虛置閘極堆疊230的部分與光阻層274及276的部分。
移除虛置閘極堆疊230的步驟亦露出非切割金屬閘極區350B中的介電層222B，但不露出切割金屬閘極區350A中的介電層222A。如圖1C的步驟140與圖26A至26C所示，方法部分100-2可移除介電層222B，以露出非切割金屬閘極區350B中的凹陷的填充層220的上表面。可採用任何合適方法，比如濕蝕刻、乾蝕刻、或上述之組合。與此同時，由於蝕刻選擇性，位於源極/汲極結構245、通道層208、及/或犧牲層206的頂部上的層間介電層244實質上不受影響。如上所述，移除介電層222B之後可形成連續的功能閘極，其延伸越過多個鰭狀結構212並穿過或由介電層222B佔據的區域。在一些實施例中，填充層220其露出的上表面比最頂部的通道層208的上表面低一段距離310'。
在一些實施例中，蝕刻介電層222B的步驟可止於介電層222與凹陷的填充層220之間的界面，因為凹陷的填充層220與虛置閘極堆疊230之間的蝕刻選擇性。在這些實施例中，距離310'等於圖7C或圖17C所示的上述距離310。此外，凹陷的填充層220的高度312'可與圖7C或圖17C所示的上述高度312相同。此外，非切割金屬閘極區350B中的介電層222B其露出的上表面，可沿著切割金屬閘極區350A中的介電層222A與凹陷的填充層220之間的界面的相同高度延伸。在一些實施例中，可採用此蝕刻步驟(或另一蝕刻步驟)，以依據設計需求進一步微調凹陷的填充層220的高度。在一些實施例中，此製程可用於微調凹陷的填充層220其露出的上表面的形狀(輪廓)。舉例來說，凸出輪廓的上表面可提供傾斜的側壁表面。與鰭狀結構212相鄰的這些傾斜側壁表面，對流向鰭狀結構212的材料施加較少限制，因此可改善蝕刻及/或沉積製程。在這些例子中，距離310'與高度312'可分別表面平均距離與平均高度。此外，這些例子的切割金屬閘極區350A與非切割金屬閘極區350B中的填充層220的上表面輪廓可不同。舉例來說，切割金屬閘極區350A中的輪廓可實質上平坦，但非切割金屬閘極區350B中的輪廓可凸出。
如上所述，上述製程可移除非切割金屬閘極區350B中的介電層222B，但保留切割金屬閘極區350A中的介電層222A。綜上所述，之後形成的功能閘極結構的上表面低於介電層222的上表面，且可切穿切割金屬閘極區350A中的功能閘極結構，但不切穿非切割金屬閘極區350B中的功能閘極結構。換言之，功能閘極沿著X方向的長度尺寸可定義於兩個相鄰的切割金屬閘極區350A的介電層222A之間。功能閘極結構可延伸越過非切割金屬閘極區350B中的凹陷的填充層220。之後如圖1C與圖27A至27C所示，方法部分100-2的步驟142採用合適方法移除芯272、光阻層274及276的保留部分、以及虛置閘極堆疊230的保留部分。然而蝕刻製程設置為只移除虛置閘極堆疊230的保留部分，而不使介電層222A進一步凹陷。
本發明實施例提供方法100A及100B，其於圖10A至10C或圖17A至17C相關的製程階段中使填充層220凹陷一段距離310如約10 nm至約20 nm。在其他實施例中，製程階段的蝕刻步驟可造成距離310小於約10 nm。此外，可在圖26A至26C相關的製程階段進行額外凹陷步驟以達類似結果。舉例來說，可設置方法100A如圖7A至7C相關的製程階段，使距離小於10 nm如小於4 nm。如圖26A至26C所示的相關製程階段，可進行額外的凹陷步驟以進一步減少凹陷的填充層220的高度，使距離310'達到約10 nm至約20 nm。如圖28A至28C所示的這些實施例中，切割金屬閘極區350A與非切割金屬閘極區350B中的凹陷的填充層220可具有不同高度。舉例來說，切割金屬閘極區350A中的凹陷的填充層220可具有高度312，而非切割金屬閘極區350B中的凹陷的填充層220可具有高度312'。高度312'小於高度312。舉例來說，高度312可為約20 nm至約60 nm，而高度312'可為約10 nm至約50 nm。換言之，非切割金屬閘極區350B中的凹陷的填充層220的上表面，可低於相鄰的切割金屬閘極區350A中的凹陷的填充層220的上表面。在一些實施例中，距離310與高度316的總和可定義分隔之後形成的功能金屬閘極的介電結構320的高度320。在一些實施例中，高度320 (等於高度316與高度312的總和)與高度312'的比例可為約2:1至約1.1:1。若比例過小如小於1.1:1，則凹陷的填充層220可能仍過高而限制材料流動。若比例過大如大於2:1，則凹陷的填充層220可能過低而使介電層222達到相鄰的鰭狀結構之間的溝槽中過深處，因此在移除介電層之後可能留下殘餘物。在此階段中，閘極溝槽250中可露出通道區212C中的通道層208與犧牲層206的側壁。
如圖1C與圖29A至29C所示，方法部分100-2的步驟144自閘極溝槽250中露出的側壁，選擇性移除通道區212C中的通道層208之間的犧牲層206的保留部分。此製程可釋放通道層208以形成通道組件2080。通道組件2080可沿著Z方向垂直堆疊。選擇性移除犧牲層206的方法可為選擇性乾蝕刻、選擇性濕蝕刻、或其他選擇性蝕刻製程。在一些實施例中，選擇性濕蝕刻包括APM蝕刻(比如氫氧化銨、過氧化氫、與水的混合物)。在一些其他實施例中，選擇性移除包括氧化矽鍺，接著移除矽鍺氧化物。舉例來說，可先由臭氧清潔提供氧化，接著以蝕刻劑如氫氧化銨移除矽鍺氧化物。
如圖1C與圖29A至29C所示，方法部分100-2的步驟146沉積界面層254與閘極介電層256於閘極溝槽250中。如圖29A至29C所示，接著依序沉積界面層254與閘極介電層256，以包覆每一通道組件2080。在一些實施例中，界面層254包括氧化矽，且可為預清潔製程的結果。預清潔製程的例子可採用RCA SC-1 (氨、過氧化氫、與水)及/或RCA SC-2 (氯化氫、過氧化氫、與水)。預清潔製程可氧化通道組件2080的露出表面，以形成界面層254。接著沉積閘極介電層256於界面層254上，且沉積方法可採用原子層沉積、化學氣相沉積、及/或其他合適方法。閘極介電層256的組成可為高介電常數的介電材料。此處所述的高介電常數的介電材料，其介電常數可大於熱氧化矽的介電常數(約3.9)。閘極介電層256可包括氧化鉿。閘極介電層256可改為包含其他高介電常數的介電層，比如氧化鈦、氧化鉿鋯、氧化鉭、氧化鉿矽、二氧化鋯、氧化鋯矽、氧化鑭、氧化鋁、氧化鋯、氧化釔、鈦酸鍶、鈦酸鋇、氧化鋇鋯、氧化鉿鑭、氧化鑭矽、氧化鋁矽、氧化鉿鉭、氧化鉿鈦、鈦酸鋇鍶、氮化矽、氮氧化矽、上述之組合、或其他合適材料。
如圖1C與圖29A至29C所示，方法部分100-2的步驟148沉積閘極層261於閘極溝槽250中。閘極層261可為多層結構，其包括至少一功函數層258與金屬填充層260。舉例來說，至少一功函數層258可包括氮化鈦、鈦鋁、氮化鈦鋁、氮化鉭、鉭呂、氮化鉭鋁、碳化鉭鋁、碳氮化鉭、或碳化鉭。金屬填充層260可包括鋁、鎢、鎳、鈦、釕、鈷、鉑、氮化鉭矽、銅、其他耐火金屬、其他合適的金屬材料、或上述之組合。在多種實施例中，閘極層261的形成方法可為原子層沉積、物理氣相沉積、化學氣相沉積、電子束蒸鍍、或其他合適製程。
步驟146及148形成閘極結構270以包覆通道區212C中的通道組件2080。如圖29A至29C所示的一些實施例，閘極結構270各自包括界面層254、閘極介電層256、至少一功函數層258、與金屬填充層260。閘極結構270各自包覆通道組件2080。由於在沉積金屬填充層260之前沉積至少一功函數層258，至少一功函數層258可接觸源極/汲極結構245的外側層246、內側間隔物結構242、層狀物227，至少一閘極間隔物234、與填充層220，而金屬填充層260與上述層狀物分開。在圖29C所示的實施例中，閘極結構270具有高度322，其可由與介電結構如填充層220的下表面共平面的平面量測至閘極結構270的上表面。舉例來說，金屬填充層260的上表面與介電結構如填充層220的下表面之間的垂直差異(沿著Z方向)，可對應高度322。在所述實施例中，高度322小於高度320但大於高度312。綜上所述，閘極結構270延伸於填充層220上，並終止於填充層220與其上的介電層222A的組合。換言之，閘極結構270沿著X方向的長度可由相鄰的介電層222A之間的距離所定義。雖然圖示的閘極結構270的長度延伸於兩個鰭狀結構上，本發明實施例的閘極結構270可跨過任何合適數目的鰭狀結構，且可具有任何合適長度。
可進行方法部分100-2以完成製作裝置。舉例來說，多種實施例可進行平坦化製程如化學機械研磨製程移除多餘材料，以提供閘極結構的實質上平坦上表面。閘極蓋層、閘極自對準接點介電層、矽化物層、及/或源極/汲極接點可形成於工件200上。此外，可進一步形成通孔結構、接點結構、金屬線結構、與其他類似物。
上述方法所製作的裝置中具有多個特徵。舉例來說，裝置包括多個鰭狀結構。相鄰的鰭狀結構可沿著X方向隔有介電結構如填充層220。鰭狀結構各自包括懸空的通道層的堆疊。通道層的堆疊具有高度312，其可由與介電結構如填充層220的下表面共平面的平面量測至最頂部的通道層的上表面。非切割金屬閘極區中的介電結構如填充層220可各自具有高度312'。高度312'小於高度312。綜上所述，介電結構如填充層220 (或上述的介電牆)對流動於懸空的通道層的末端部分周圍的材料施加的限制較少。裝置更包括閘極延伸於鰭狀結構的上表面上並越過鰭狀結構的上表面。此外，閘極延伸於非切割金屬閘極區中的介電結構如填充層220上。閘極結構的高度322具有閘極延伸至閘極結構的上表面。綜上所述，閘極結構的高度大於高度312'與高度320。此外，在設計閘極結構終止處(或切割金屬閘極區)，可形成另一介電結構(或一組介電結構)。舉例來說，介電層222A形成於另一介電結構如填充層220 (比如切割金屬閘極區中的另一介電結構如填充層220)上。切割金屬閘極區中的介電層222A與介電結構如填充層220的組合，可形成切割金屬閘極介電結構。切割金屬閘極介電結構可一起具有高度320。高度320大於高度322、高度312、與高度312'。如此一來，可切開切割金屬閘極區中的閘極結構270的高度尺寸，進而將閘極分成兩個電性不相連的閘極部分。舉例來說，介電層222A的一側壁表面定義閘極部分的一端，而另一介電層222A的側壁表面定義閘極部分的另一端。換言之，閘極結構270的閘極部分之一具有兩個相鄰的切割金屬閘極介電結構之間的距離所定義的長度，其亦可對應兩個介電層222A之間的距離。介電層222A可各自由切割金屬閘極區中的介電結構如填充層220的上表面延伸。在一些實施例中，切割金屬閘極區中的介電結構如填充層220可具有高度312，而非切割金屬閘極區中的介電結構如填充層220可具有高度312'。高度312'可小於高度312。在一些實施例中，實施此處所述的結構的積體電路裝置，可包括較少的缺陷於最終結構中。舉例來說，由於鰭狀結構之間的介電牆低於懸空的通道層的堆疊，介電牆對流向懸空通道層(或懸空通道層之間的犧牲層)的材料所施加的限制較少。如此一來，可更有效地進行蝕刻步驟及/或沉積步驟，而不留下殘餘物或空洞。與不實施此處提供的結構或方法的裝置相較，此方式形成的裝置具有較一致與可預測的臨界電壓。
本發明一例示性的實施例關於半導體裝置。半導體裝置包括半導體基板；以及多個懸空的通道層的第一堆疊以及多個懸空的通道層的第二堆疊位於半導體基板上。第一堆疊與第二堆疊各自沿著第一方向水平延伸，並沿著第二方向自第一高度垂直延伸至第二高度。半導體裝置亦包括第一介電結構與第二介電結構。第一介電結構位於第一堆疊的第一側上並位於第一堆疊與第二堆疊之間。第一介電結構自第三高度垂直延伸至第四高度。第二介電結構位於第一堆疊的第二側上，且第二側與第一側相對。第二介電結構自第三高度垂直延伸至第五高度。半導體裝置更包括閘極位於第一堆疊的上表面與第二堆疊的上表面上並連續延伸越過第一堆疊的上表面與第二堆疊的上表面。此外，閘極結構沿著第三方向延伸，且第三方向垂直於第一方向與第二方向。閘極延伸至第六高度。第五高度高於第六高度，第六高度高於第二高度，第二高度高於第四高度，第四高度高於第一高度，且第一高度高於第三高度。
在一些實施例中，第二高度比第四高度高約10 nm至約20 nm。在一些實施例中，第五高度比第四高度高出第一差異，第四高度比第三高度高出第二差異，且第一差異與第二差異的比例為約1.1:1至約2:1。在一些實施例中，閘極的第一側壁表面由第二介電結構的側壁表面所定義。此外，閘極的第二側壁表面由第一介電結構的側壁表面所定義。閘極沿著第三方向自第一側壁表面連續延伸至第二側壁表面，並進一步延伸超出第二側壁表面。在一些實施例中，第一介電結構包括第一介電材料。第二介電結構包括第一介電材料以及第二介電材料位於第一介電材料上。在一些實施例中，第二介電結構的第一介電材料自第三高度延伸至第四高度，而第二介電材料自第四高度延伸至第五高度。在一些實施例中，第一介電結構的上表面具有自基板向外凸出的輪廓。在一些實施例中，第一介電結構包括氧化矽，而第二介電結構包括氮化矽與氧化矽。
本發明一實施例關於半導體裝置的形成方法。方法包括接收工件，其具有基板與鰭狀結構形成其上。鰭狀結構各自包括犧牲層位於基板上、通道層位於犧牲層上、以及頂層位於通道層上。方法亦包括形成覆層於鰭狀結構的兩側上；以及形成第一介電層於相鄰的鰭狀結構之間。介電層的上表面低於犧牲層的下表面。方法更包括形成第二介電層於第一介電層上。此外，方法包括移除頂層以露出通道層的上表面。此外，方法包括形成虛置閘極於通道層的上表面與第二介電層的上表面之上。此外，方法包括形成遮罩單元以覆蓋第一閘極區而未覆蓋第二閘極區。第一閘極區包括第二介電層的第一部分形成其中，且第二閘極區包括第二介電層的第二部分形成其中。此外，方法亦包括移除第二閘極區中的虛置閘極的一部分，以露出第二介電層的第二部分。方法額外包括移除第二介電層其露出的第二部分，以露出第二閘極區中的第一介電層的上表面；以及形成閘極結構於第一閘極區中的第二介電層的第一部分的側壁表面之上，以及第二閘極區中的第一介電層的上表面之上。
在一些實施例中，形成第一介電層的步驟包括形成第一介電材料層以覆蓋鰭狀結構，以及使第一介電材料層凹陷以移除第一介電材料層的頂部。在一些實施例中，頂層為氮化矽層。在一些實施例中，頂層為結晶矽鍺層。在一些實施例中，形成覆層的步驟包括自非晶矽鍺形成覆層。在一些實施例中，方法更包括在移除第二介電層的露出部分之後，移除第二閘極區中露出的第一介電層的部分。
本發明一實施例關於半導體裝置的形成方法。方法包括接收半導體工件，其具有懸空的通道層的多個堆疊。堆疊各自沿著第一方向延伸。方法亦包括形成覆層於堆疊的側壁表面上；以及形成介電層於相鄰的堆疊的底部之間。介電層的上表面低於懸空的通道層的下表面。方法更包括形成硬遮罩層於介電層與堆疊上；形成虛置閘極，其延伸越過堆疊並位於硬遮罩層的部分上；形成源極/汲極凹陷於虛置閘極的兩側上；形成內側間隔物於垂直相鄰的懸空的通道層的末端部分之間；形成源極/汲極結構於源極/汲極凹陷中；以及形成芯以定義切割金屬閘極區與非切割金屬閘極區。此外，方法包括蝕刻移除非切割金屬閘極區中的硬遮罩層的部分與虛置閘極的部分。此外，方法包括移除切割金屬閘極區中的虛置閘極的部分，並保留切割金屬閘極區中的硬遮罩層的部分。此外，方法包括形成閘極結構於切割金屬閘極區中的硬遮罩層的側壁表面之上，以及非切割金屬閘極區中的介電層的上表面與堆疊的上表面之上。
在一些實施例中，覆層包括矽鍺。在一些實施例中，堆疊的上表面比第一介電層的上表面高的距離為約10 nm至約20 nm。在一些實施例中，接收的半導體工件包括矽鍺層位於堆疊的上表面之上。此外，方法更包括在形成硬遮罩層之後移除矽鍺層。在一些實施例中，蝕刻移除非切割金屬閘極區中的硬遮罩的部分的步驟露出介電結構的部分的上表面。此外，方法更包括使介電結構的部分凹陷。在一些實施例中，使介電結構的部分凹陷的步驟，包括調整介電結構的部分的上表面輪廓。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
B-B’,C-C’:剖線 100-1A,100-1B,100-2:方法部分 102A,102B,108A,108B,110A,110B,112A,112B,114A, 114B,116A,116B,118A,118B, 120A,120B,122A,122B,124, 126,128,130,132,134,136,138,140,142,144,146,148:步驟 200:工件 202:基板 204:堆疊 205:額外犧牲層 206:犧牲層 207,222,222A,222B:介電層 208:通道層 209:第一層 212:鰭狀結構 212B:基底部分 212C:通道區 212S:堆疊部分 212SD:源極/汲極區 214:隔離結構 216:覆層 218:鰭狀物間隔物 220:填充層 225:氧化物層 226:虛置閘極 227:層狀物 230:虛置閘極堆疊 232:虛置氧化物層 234:閘極間隔物 236:源極/汲極溝槽 238:內側間隔物凹陷 242:內側間隔物結構 243:接點蝕刻停止層 244:層間介電層 245:源極/汲極結構 246:外側層 248:內側層 250:閘極溝槽 254:界面層 256:閘極介電層 258:功函數層 260:金屬填充層 261:閘極層 270:閘極結構 272:芯 274,276:光阻層 310,310’:距離 312,312’,316,320,322:高度 314:厚度 350A:切割金屬閘極區 350B:非切割金屬閘極區 2080:通道組件 2100:襯墊
圖1A、1B、及1C係本發明多種實施例中，製作半導體裝置的方法的流程圖。 圖2A、3A、4A、5A、6A、7A、8A、9A、10A、11A、12A、13A、14A、15A、16A、17A、18A、19A、20A、21A、22A、23A、24A、25A、26A、27A、28A、及29A係本發明多種實施例中，工件於多種製作階段的三維圖。 圖2B、3B、4B、5B、6B、7B、8B、9B、10B、11B、12B、13B、14B、15B、16B、17B、18B、19B、20B、21B、22B、23B、24B、25B、26B、27B、28B、及29B係本發明多種實施例中，工件於多種製作階段分別沿著圖2A、3A、4A、5A、6A、7A、8A、9A、10A、11A、12A、13A、14A、15A、16A、17A、18A、19A、20A、21A、22A、23A、24A、25A、26A、27A、28A、及29A中的剖線B-B'的部分剖視圖。 圖2C、3C、4C、5C、6C、7C、8C、9C、10C、11C、12C、13C、14C、15C、16C、17C、18C、19C、20C、21C、22C、23C、24C、25C、26C、27C、28C、及29C係本發明多種實施例中，工件於多種製作階段分別沿著圖2A、3A、4A、5A、6A、7A、8A、9A、10A、11A、12A、13A、14A、15A、16A、17A、18A、19A、20A、21A、22A、23A、24A、25A、26A、27A、28A、及29A中的剖線C-C'的部分剖視圖。
200:工件
202:基板
214:隔離結構
216:覆層
220:填充層
222A:介電層
227:層狀物
254:界面層
256:閘極介電層
258:功函數層
260:金屬填充層
261:閘極層
270:閘極結構
312,312’,320,322:高度
350A:切割金屬閘極區
350B:非切割金屬閘極區
2080:通道組件

Claims (1)

  1. 一種半導體裝置，包括： 一半導體基板； 多個懸空的通道層的一第一堆疊以及多個懸空的通道層的一第二堆疊位於該半導體基板上，其各自沿著一第一方向水平延伸，並沿著一第二方向自一第一高度垂直延伸至一第二高度； 一第一介電結構，位於該第一堆疊的一第一側上並位於該第一堆疊與該第二堆疊之間，且該第一介電結構自一第三高度垂直延伸至一第四高度； 一第二介電結構，位於該第一堆疊的一第二側上，該第二側與該第一側相對，且該第二介電結構自該第三高度垂直延伸至一第五高度；以及 一閘極，位於該第一堆疊的上表面與該第二堆疊的上表面上並連續延伸越過該第一堆疊的上表面與該第二堆疊的上表面，該閘極結構沿著一第三方向延伸，該第三方向垂直於該第一方向與該第二方向，且該閘極延伸至一第六高度， 其中該第五高度高於該第六高度，該第六高度高於該第二高度，該第二高度高於該第四高度，該第四高度高於該第一高度，且該第一高度高於該第三高度。
TW111122983A 2021-08-31 2022-06-21 半導體裝置 TW202327102A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/462,709 US12040325B2 (en) 2021-08-31 2021-08-31 Integrated circuit structure with a reduced amount of defects and methods for fabricating the same
US17/462,709 2021-08-31

Publications (1)

Publication Number Publication Date
TW202327102A true TW202327102A (zh) 2023-07-01

Family

ID=85288441

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111122983A TW202327102A (zh) 2021-08-31 2022-06-21 半導體裝置

Country Status (2)

Country Link
US (2) US12040325B2 (zh)
TW (1) TW202327102A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI860883B (zh) * 2023-09-26 2024-11-01 大陸商艾科微電子（深圳）有限公司 半導體裝置及其製作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9653281B2 (en) * 2015-06-22 2017-05-16 Qualcomm Incorporated Structure and method for tunable memory cells including fin field effect transistors
US9818872B2 (en) * 2015-06-30 2017-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-gate device and method of fabrication thereof
US10269965B1 (en) * 2017-10-25 2019-04-23 Taiwan Semiconductor Manufacturing Company Ltd. Multi-gate semiconductor device and method for forming the same
US11430892B2 (en) * 2019-05-29 2022-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Inner spacers for gate-all-around transistors
US10879379B2 (en) * 2019-05-30 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-gate device and related methods
US11205711B2 (en) * 2019-09-26 2021-12-21 Taiwan Semiconductor Manufacturing Co., Ltd. Selective inner spacer implementations
US11482610B2 (en) * 2019-09-26 2022-10-25 Taiwan Semiconductor Manufacturing Co. Method of forming a gate structure
DE102021103461A1 (de) * 2020-04-30 2021-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. Gate-isolation für multigate-vorrichtung
DE102021104073B4 (de) * 2020-04-30 2024-06-20 Taiwan Semiconductor Manufacturing Co., Ltd. Selbstausgerichtetes metall-gate für multigate-vorrichtung und herstellungsverfahren
US11616062B2 (en) * 2020-04-30 2023-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Gate isolation for multigate device
US11450751B2 (en) * 2020-06-18 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure with backside via rail
US11302693B2 (en) * 2020-08-31 2022-04-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and methods of forming the same
US11901428B2 (en) * 2021-02-19 2024-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with backside gate isolation structure and method for forming the same
US11688768B2 (en) * 2021-03-05 2023-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure with source/drain spacers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI860883B (zh) * 2023-09-26 2024-11-01 大陸商艾科微電子（深圳）有限公司 半導體裝置及其製作方法

Also Published As

Publication number Publication date
US12040325B2 (en) 2024-07-16
US20240339449A1 (en) 2024-10-10
US20230061384A1 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
US20240395910A1 (en) Finfet with dummy fins and methods of making the same
US20240282638A1 (en) Semiconductor Fin Cutting Process and Structures Formed Thereby
TWI692104B (zh) 半導體裝置與其製作方法
TWI582990B (zh) 鰭式場效電晶體之源極／汲極區域及其形成方法
TWI793675B (zh) 半導體裝置及其形成方法
TW202205436A (zh) 半導體裝置
TWI824388B (zh) 半導體結構及其形成方法
TW202201558A (zh) 製造半導體裝置的方法
TW202303844A (zh) 半導體裝置的形成方法
TWI807706B (zh) 半導體裝置及其製造方法
TW202230740A (zh) 半導體裝置
TWI801864B (zh) 半導體裝置及其形成方法
TW202322220A (zh) 半導體結構及其形成方法
TW202215599A (zh) 半導體裝置
TW202201543A (zh) 半導體裝置
KR20210141312A (ko) 반도체 디바이스 및 방법
TWI824500B (zh) 半導體結構及其形成方法
US20250359262A1 (en) Connection between gate and source/drain feature
TW202021043A (zh) 半導體元件及其形成方法
TW202327102A (zh) 半導體裝置
TWI822111B (zh) 半導體裝置與其形成方法
TWI795774B (zh) 填充結構及其製造方法
TW202545336A (zh) 奈米結構場效電晶體及其形成方法
TW202331934A (zh) 半導體裝置結構之形成方法
CN121262872A (zh) 半导体结构及其形成方法