[go: up one dir, main page]

TW202326297A - 曝光裝置、接合裝置及半導體裝置的製造方法 - Google Patents

曝光裝置、接合裝置及半導體裝置的製造方法 Download PDF

Info

Publication number
TW202326297A
TW202326297A TW111125237A TW111125237A TW202326297A TW 202326297 A TW202326297 A TW 202326297A TW 111125237 A TW111125237 A TW 111125237A TW 111125237 A TW111125237 A TW 111125237A TW 202326297 A TW202326297 A TW 202326297A
Authority
TW
Taiwan
Prior art keywords
wafer
correction
substrate
correction coefficient
stage
Prior art date
Application number
TW111125237A
Other languages
English (en)
Inventor
水田吉郎
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Publication of TW202326297A publication Critical patent/TW202326297A/zh

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70775—Position control, e.g. interferometers or encoders for determining the stage position
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7088—Alignment mark detection, e.g. TTR, TTL, off-axis detection, array detector, video detection
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7046—Strategy, e.g. mark, sensor or wavelength selection
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/7085—Detection arrangement, e.g. detectors of apparatus alignment possibly mounted on wafers, exposure dose, photo-cleaning flux, stray light, thermal load
    • H10P72/0428—
    • H10P72/53—
    • H10P74/235—
    • H10W46/00—
    • H10W42/121—
    • H10W46/301—
    • H10W80/163—

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Health & Medical Sciences (AREA)
  • Environmental & Geological Engineering (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

實施方式的曝光裝置包括：載台140、測量裝置144、以及控制裝置10。控制裝置10於基板的曝光處理中，基於至少三處的對準標記的測量結果，分別計算出與第一方向的倍率成分的位置偏移對應的第一校正係數、以及與第二方向的倍率成分的位置偏移對應的第二校正係數。於應用了第一設定的情況下，控制裝置10於第一方向的倍率成分的位置偏移的校正中使用第一校正係數，且於第二方向的倍率成分的位置偏移的校正中使用基於第一校正係數的第三校正係數。於應用了第二設定的情況下，控制裝置10於第一方向的倍率成分的位置偏移的校正中使用基於第二校正係數的第四校正係數，且於第二方向的倍率成分的位置偏移的校正中使用第二校正係數。

Description

曝光裝置、接合裝置及半導體裝置的製造方法
本申請案以基於2021年12月16日提出申請的先前的日本專利申請案第2021-204292號的優先權的利益為基礎且尋求其利益，將其內容整體藉由引用而包含於本申請案中。 實施方式是有關於一種曝光裝置、接合裝置及半導體裝置的製造方法。
已知對半導體電路基板進行三維積層的三維積層技術。
改善半導體裝置的良率。
實施方式的曝光裝置經由投影光學系統並利用照明光對基板進行曝光。曝光裝置包括載台、測量裝置、以及控制裝置。載台對基板進行保持。測量裝置對基板的至少三處的對準標記進行測量。控制裝置基於測量裝置的測量結果來使載台移動，並控制針對基板的曝光位置。控制裝置於基板的曝光處理中，基於至少三處的對準標記的測量結果，分別計算出與第一方向的倍率成分的位置偏移對應的第一校正係數、以及與和第一方向交叉的第二方向的倍率成分的位置偏移對應的第二校正係數。於應用了第一設定的情況下，控制裝置於第一方向的倍率成分的位置偏移的校正中使用第一校正係數，且於第二方向的倍率成分的位置偏移的校正中使用基於第一校正係數的第三校正係數。於應用了第二設定的情況下，控制裝置於第一方向的倍率成分的位置偏移的校正中使用基於第二校正係數的第四校正係數，且於第二方向的倍率成分的位置偏移的校正中使用第二校正係數。
根據如上所述的結構，可改善半導體裝置的良率。
以下，參照圖式來對實施方式進行說明。各實施方式例示了用以將發明的技術思想加以具體化的裝置或方法。圖式是示意性或概念性的圖式。各圖式的尺寸或比率等未必限於與現實中者相同。結構的圖示可適當地省略。圖式中所附加的陰影線未必與結構要素的素材或特性相關。於本說明書中，具有大致相同的功能及結構的結構要素被附加相同的符號。參照符號中所附加的數字等藉由相同的參照符號進行參照，且用於對類似的要素彼此進行區分。
本說明書中的半導體裝置藉由如下方式形成，即，將分別形成有半導體電路的兩片半導體電路基板接合並將接合後的半導體電路基板以晶片為單位分離而形成。 以下，將半導體電路基板稱為「晶圓」。將對兩片晶圓進行接合的處理稱為「接合處理」。將執行接合處理的裝置稱為「接合裝置」。將於接合處理時配置於上側的晶圓稱為「上晶圓UW」。將於接合處理時配置於下側的晶圓稱為「下晶圓LW」。將接合後的兩片晶圓、即上晶圓UW及下晶圓LW的組稱為「接合晶圓BW」。於本說明書中，X方向及Y方向是相互交叉的方向，且是與晶圓的表面平行的方向。Z方向是與X方向及Y方向分別交叉的方向，且是相對於晶圓的表面的垂直方向。「晶圓的表面」是藉由後述的前步驟而形成有半導體電路的一側的面。「晶圓的背面」是相對於晶圓的表面為相反側的面。本說明書中的「上下」是基於沿著Z方向的方向來進行定義。
＜半導體裝置的製造方法的概要＞ 圖1是表示半導體裝置的製造方法的概要的概略圖。以下，參照圖1來對本說明書的半導體裝置的製造方法中的大致的處理流程進行說明。
首先，將晶圓按批次分配（「批次分配」）。作為批次，例如可分類為包含上晶圓UW的批次、以及包含下晶圓LW的批次。然後，對包含上晶圓UW的批次、以及包含下晶圓LW的批次分別實施前步驟，而於上晶圓UW與下晶圓LW上分別形成半導體電路。前步驟包含「曝光處理」、「曝光覆蓋（Overlay，OL）測量」與「加工處理」的組合。
曝光處理例如是藉由對塗佈有抗蝕劑的晶圓照射透過遮罩的光而將遮罩圖案轉印至晶圓上的處理。藉由一次曝光而被轉印有遮罩圖案的區域與「一次曝射（one shot）」對應。於曝光處理中，一次曝射的曝光錯開曝光位置反覆執行。即，曝光處理藉由步進及重覆方式執行。於曝光處理中，各曝射的配置或形狀基於後述的對準標記的測量結果得到校正，與形成於晶圓上的基底的圖案的重疊位置得到調整（對準）。上晶圓UW中的多個曝射的配置（佈局）與下晶圓LW中的多個曝射的配置（佈局）被設定為相同。以下，將執行曝光處理的裝置稱為「曝光裝置」。
曝光OL測量是對藉由曝光處理而形成的圖案與作為曝光處理的基底的圖案的重疊偏移量進行測量的處理。藉由曝光OL測量而獲得的重疊偏移量的測量結果被用於曝光處理的返工判定、或後續的批次所應用的重疊偏移的校正值的計算等。加工處理是使用藉由曝光處理而形成的遮罩來對晶圓進行加工（例如，蝕刻）的處理。於加工處理完成後，所使用的遮罩被去除，而執行下一個步驟。
於前步驟完成後，執行接合處理。於接合處理中，接合裝置將上晶圓UW的表面與下晶圓LW的表面相對配置。然後，接合處理中，對形成於上晶圓UW的表面的圖案與形成於下晶圓LW的表面的圖案的重疊位置進行調整（對準）。然後，接合裝置將上晶圓UW與下晶圓LW的表面彼此接合而形成接合晶圓BW。
對藉由接合處理而形成的接合晶圓BW執行接合OL（Overlay）測量。接合OL測量是對形成於上晶圓UW的表面的圖案與形成於下晶圓LW的表面的圖案的重疊偏移量進行測量的處理。藉由接合OL測量而獲得的重疊偏移量的測量結果被用於應用於後續批次的曝光處理的重疊偏移量的校正值的計算等。
曝光處理或接合處理中所產生的重疊偏移量可藉由各種成分的組合來表現。圖2是表示於半導體裝置的製造步驟中可產生的重疊偏移成分的一例的示意圖。圖2例示了與各重疊偏移成分對應的數學式、以及基於該數學式的一次曝射的形狀的變化。如圖2所示，重疊偏移成分例如包含（A）偏移成分、（B）倍率成分、（C）菱形（正交度）成分、（D）偏心倍率成分、（E）梯形成分、（F）扇形成分、（G）C字倍率成分、（H）手風琴形狀成分、（I）偏C字應變成分、以及（J）河流形狀成分。圖2的（A）～（J）各自的重疊偏移成分更包含X方向及Y方向的成分。
以下，對與圖2的（A）～（J）的各成分對應的數學式進行羅列。再者，於以下的數學式中，「x」及「y」分別與X方向的座標（X座標）及Y方向的座標（Y座標）對應。「dx」及「dy」分別是X方向及Y方向的重疊偏移量。「K1」～「K20」分別是各重疊偏移成分的係數。 （A）X方向的偏移（移位）成分為「dx=K1」。Y方向的偏移（移位）成分為「dy=K2」。  （B）X方向的倍率成分為「dx=K3·x」。Y方向的倍率成分為「dy=K4·y」。  （C）X方向的菱形（正交度）成分為「dx=K5·y」。Y方向的菱形（正交度）成分為「dy=K6·x」。  （D）X方向的偏心倍率成分為「dx=K7·x 2」。Y方向的偏心倍率成分為「dy=K8·y 2」。  （E）X方向的梯形成分為「dx=K9·x·y」。Y方向的梯形成分為「dy=K10·x·y」。  （F）X方向的扇形成分為「dx=K11·y 2」。Y方向的扇形成分為「dy=K12·x 2」。  （G）X方向的C字倍率成分為「dx=K13·x 3」。Y方向的C字倍率成分為「dy=K14·y 3」。  （H）X方向的手風琴形狀成分為「dx=K15·x 2·y」。Y方向的手風琴形狀成分為「dy=K16·x·y 2」。  （I）X方向的偏C字應變成分為「dx=K17·x·y 2」。Y方向的偏C字應變成分為「dy=K18·x 2·y」。  （J）X方向的河流形狀成分為「dx=K19·y 3」。Y方向的河流形狀成分為「dy=K20·x 3」。
再者，圖2中針對曝射單元的重疊偏移成分進行了例示，但針對晶圓的面內所產生的重疊偏移成分，亦可藉由與曝射單元同樣的重疊偏移成分來表現。以下，將晶圓的面內所產生的倍率成分的重疊偏移亦稱為「晶圓倍率」。晶圓的面內所產生的正交度成分的重疊偏移亦稱為「晶圓正交度」。曝光裝置及接合裝置分別於重疊位置的對準中利用形成於晶圓上的對準標記的測量結果。
圖3是表示半導體裝置的製造步驟中所使用的對準標記的配置的一例的示意圖。圖3的（A）例示了於曝光處理時測量到的對準標記AM的位置。圖3的（B）例示了於接合處理時測量到的上晶圓UW的對準標記AM的位置。圖3的（C）例示了於接合處理時測量到的下晶圓LW的對準標記AM的位置。
如圖3的（A）所示，曝光裝置可於曝光處理時對配置於晶圓上的多個點（至少三處以上）的對準標記AM進行測量。然後，曝光裝置藉由於正交座標系中對多個點的對準標記AM的測量結果進行函數近似，可計算出X方向及Y方向各自的移位成分、倍率成分、正交度成分等重疊偏移成分的校正值。另外，曝光裝置可對曝射單元的重疊偏移成分及晶圓的面內的重疊偏移成分分別進行校正。如此，曝光裝置可對複雜的重疊偏移成分進行校正。
如圖3的（B）及（C）所示，接合裝置於接合處理時對分別配置於上晶圓UW及下晶圓LW上的至少三個點的對準標記AM_C、對準標記AM_L及對準標記AM_R進行測量。對準標記AM_C配置於晶圓的中心附近。接合裝置將對準標記AM_C的測量結果用於晶圓的移位成分的對準。對準標記AM_L及對準標記AM_R分別配置於晶圓外周的其中一側及另一側。接合裝置將對準標記AM_L及對準標記AM_R的測量結果用於晶圓的旋轉成分的對準。
如此，接合裝置可使用至少三個點的對準標記AM_C、對準標記AM_L及對準標記AM_R來計算出晶圓面內的單純的重疊偏移成分（移位成分及旋轉成分）的校正值。再者，接合裝置可同時對上晶圓UW及下晶圓LW各自的對準標記AM進行測量。例如，為了於對準標記AM的配置的制約下同時進行測量，上晶圓UW及下晶圓LW各自的對準標記AM_C自晶圓中心向彼此相反的方向偏移而配置。
圖4是表示半導體裝置的製造步驟中所使用的曝光裝置及接合裝置中的晶圓面內的重疊偏移成分的校正性能的一例的表格。如圖4所示，移位成分可於曝光裝置及接合裝置中的任一者中進行校正。於X方向及Y方向上共用的晶圓倍率（XY共用倍率成分）可於曝光裝置及接合裝置中的任一者中進行校正。接合裝置中的XY共用倍率成分的校正方法將後述。於X方向及Y方向上有差異的晶圓倍率（XY差倍率成分）可於曝光裝置中進行校正。另一方面，XY差倍率成分於接合裝置中難以校正。旋轉成分可於曝光裝置及接合裝置中的任一者中進行校正。於X方向及Y方向上有差異的旋轉成分（正交度成分）可於曝光裝置中進行校正。另一方面，正交度成分於接合裝置中難以校正。於晶圓面內隨機產生的重疊偏移成分（隨機成分）可於曝光裝置中利用曝射單元進行校正。另一方面，隨機成分於接合裝置中難以校正。
[1]第一實施方式 第一實施方式是有關於一種曝光裝置，所述曝光裝置能夠根據半導體裝置的設計來對下晶圓LW的前步驟的特定步驟中的對準校正設定進行變更。以下，對第一實施方式的曝光裝置1的詳情進行說明。
[1-1]曝光裝置1的結構 圖5是表示第一實施方式的曝光裝置1的結構的一例的框圖。如圖5所示，曝光裝置1例如包括控制裝置10、儲存裝置11、搬運裝置12、通訊裝置13、以及曝光單元14。
控制裝置10是對曝光裝置1的整體的動作進行控制的電腦等。控制裝置10對儲存裝置11、搬運裝置12、通訊裝置13、以及曝光單元14分別進行控制。雖省略了圖示，但控制裝置10包括中央處理單元（Central Processing Unit，CPU）、唯讀記憶體（Read Only Memory，ROM）、隨機存取記憶體（Random Access Memory，RAM）等。CPU是執行與裝置的控制有關的各種程式的處理器。ROM是對裝置的控制程式進行儲存的非揮發性儲存介質。RAM是用作CPU的工作區域的揮發性儲存介質。
儲存裝置11是用於儲存資料或程式等的儲存介質。儲存裝置11例如對曝光配方110及校正值資訊111進行儲存。曝光配方110是記錄有曝光處理的設定的表格。曝光配方110包含曝射的形狀及佈局、曝光量、焦點的設定、對準的設定等資訊。可對每個處理步驟或處理批次準備曝光配方110。校正值資訊111是對執行曝光處理時所使用的重疊偏移的校正值（即，對準結果）進行記錄的日誌。
搬運裝置12是包括能夠搬運晶圓的搬運臂、用於暫時載置多片晶圓的過渡部（transition）等的裝置。例如，搬運裝置12將例如自外部的塗佈顯影裝置接收到的晶圓WF搬運至曝光單元14。另外，搬運裝置12於曝光處理後，將自曝光單元14接收到的晶圓WF搬運至曝光裝置1的外部。再者，「塗佈顯影裝置」是執行曝光處理的前處理與後處理的裝置。曝光處理的前處理包括在晶圓上塗佈抗蝕劑材料（感光材料）的處理。曝光處理的後處理包括對曝光至晶圓上的圖案進行顯影的處理。再者，作為曝光處理的前處理及後處理中所使用的裝置，亦可利用多個半導體製造裝置。
通訊裝置13是能夠與網路連接的通訊介面。曝光裝置1可基於根據網路上的終端的操作來運作，亦可將曝光配方110及校正值資訊111儲存於網路上的伺服器中。
曝光單元14是曝光處理中所使用的結構的集合。曝光單元14例如包括晶圓載台140、中間遮罩載台（reticle stage）141、光源142、投影光學系統143及相機144。晶圓載台140具有保持晶圓WF的功能。中間遮罩載台141具有保持中間遮罩RT（遮罩）的功能。可基於控制裝置10的控制來控制晶圓載台140及中間遮罩載台141各自的載台位置。光源142將生成的光照射至中間遮罩RT。投影光學系統143將透過了中間遮罩RT的光聚集至晶圓WF的表面。相機144是用於測量對準標記AM的拍攝機構。
[1-2]半導體裝置的製造方法 以下，作為第一實施方式的半導體裝置的製造方法，對使用了曝光裝置1的具體處理的一例進行說明。即，使用以下所說明的第一實施方式的曝光方法（曝光處理）來製造半導體裝置。
[1-2-1]曝光處理 圖6是表示第一實施方式的曝光裝置1的曝光處理的一例的流程圖。以下，參照圖6來對曝光裝置1的曝光處理的流程進行說明。
於自塗佈顯影裝置通知晶圓的前處理完成時，曝光裝置1開始曝光處理（開始）。
首先，曝光裝置1對晶圓進行裝載（S100）。自塗佈顯影裝置裝載的晶圓由晶圓載台140保持。
接著，曝光裝置1確認曝光配方110（S101）。藉此，控制裝置10決定應用於所裝載的晶圓的處理條件。
接著，曝光裝置1對對準標記AM進行測量（S102）。具體而言，相機144對配置於晶圓上的規定位置的多個對準標記AM進行拍攝。
接著，曝光裝置1執行對準校正處理（S103）。具體而言，控制裝置10基於多個對準標記AM的拍攝結果來計算出於晶圓上曝光的曝射配置或曝射形狀等的校正值。
接著，曝光裝置1執行曝光順序（S104）。具體而言，控制裝置10基於S103中所計算出的校正值來控制光源142、晶圓載台140及中間遮罩載台141，以步進及重覆方式對晶圓照射透過了遮罩的光。
接著，曝光裝置1對校正值資訊111進行更新（S105）。即，於S105中，於S103中所計算出的校正值與處理後的晶圓相關聯地記錄於校正值資訊111中。
接著，曝光裝置1對晶圓進行卸載（S106）。經卸載的晶圓被傳遞至塗佈顯影裝置。塗佈顯影裝置對曝光處理完成的晶圓執行熱處理、顯影、清洗等處理。藉此，於晶圓上形成圖案。
於晶圓被卸載時，曝光裝置1結束曝光處理（結束）。
[1-2-2]曝光配方的具體例 圖7是表示第一實施方式的曝光裝置1中所使用的曝光配方110的一例的表格。如圖7所示，曝光配方110將設定項目、選擇項與步驟類別相關聯地儲存。曝光配方110的設定項目例如包含「對準校正」、「晶圓倍率校正」、「晶圓倍率校正比率（MagX/MagY）」、「晶圓旋轉校正」及「晶圓旋轉校正比率（RotX/RotY）」。
對準校正的設定的選擇項包含「通常（模式）」、「X重視（模式）」、以及「Y重視（模式）」。通常模式是對X方向及Y方向各自的重疊偏移成分應用大致100%的校正來執行曝光處理的設定。X重視模式是重視X方向的重疊偏移成分的校正來執行曝光處理的設定。具體而言，X重視模式針對對準結果而對X方向的重疊偏移成分應用大致100%的校正。另一方面，X重視模式對Y方向的重疊偏移成分應用基於相對於X方向的校正值的校正比率的校正。Y重視模式是使Y方向的重疊偏移成分的校正優先來執行曝光處理的設定。具體而言，Y重視模式針對對準結果而對Y方向的重疊偏移成分應用大致100%的校正。另一方面，Y重視模式對X方向的重疊偏移成分應用基於相對於Y方向的校正值的校正比率的校正。
晶圓倍率校正的設定的選擇項包含「關閉」及「接通」。於晶圓倍率校正的設定為「關閉」的情況下，曝光裝置1對曝光處理中的晶圓倍率的校正值的計算應用通常模式的條件。於晶圓倍率校正的設定為「接通」的情況下，曝光裝置1對曝光處理中的晶圓倍率的校正值的計算應用X重視模式或Y重視模式的條件。另外，於晶圓倍率校正的設定為「接通」的情況下，參照晶圓倍率校正比率的設定。晶圓倍率校正比率的設定表示對準校正中的X方向的晶圓倍率的校正值（MagX）與Y方向的晶圓倍率的校正值（MagY）的比率（MagX/MagY）。晶圓倍率校正比率例如設定於0.5～2.0的範圍內。於MagX/MagY=1的情況下，曝光裝置1將曝光裝置基準的MagX：MagY設定為1：1。
晶圓旋轉校正的設定的選擇項包含「關閉」及「接通」。於晶圓旋轉校正的設定為「關閉」的情況下，曝光裝置1對曝光處理中的晶圓旋轉成分的校正值的計算應用通常模式的條件。於晶圓旋轉校正的設定為「接通」的情況下，曝光裝置1對曝光處理中的晶圓旋轉成分的校正值的計算應用X重視模式或Y重視模式的條件。另外，於晶圓旋轉校正的設定為「接通」的情況下，參照晶圓旋轉校正比率的設定。晶圓旋轉校正比率的設定表示對準校正中的X方向的晶圓正交度的校正值（RotX）與Y方向的晶圓正交度的校正值（RotY）的比率（RotX/RotY）。晶圓旋轉校正比率例如設定於0.5～2.0的範圍內。於RotX/RotY=1的情況下，曝光裝置1將曝光裝置基準的RotX：RotY設定為1：1。
步驟類別例如是對曝光裝置的每個處理步驟所分配的參數。步驟類別例如包含第一組及第二組。第一組的處理步驟例如被分配給前步驟的前半曝光處理。第二組的處理步驟例如被分配給前步驟中用於形成晶圓表面附近的配線層的曝光處理。於第一組中，例如利用通常模式作為對準校正的設定。於第二組中，例如利用Y重視模式作為對準校正的設定。另外，於第二組中，例如晶圓倍率校正的設定為「接通」，晶圓倍率校正比率被設定為「1」，晶圓旋轉校正的設定被設定為「關閉」。如此，於利用了X重視模式及Y重視模式中的任一者的情況下，只要利用晶圓倍率校正與晶圓旋轉校正中的至少一者即可。用戶藉由對曝光配方110進行編輯，可對每個處理步驟或每個處理批次變更X重視模式或Y重視模式等的對準校正的參數。
[1-2-3]對準校正處理的具體例 以下，使用圖8～圖15對對準校正處理的具體例進行說明。圖8～圖15分別簡化地示出了前步驟中的上晶圓UW的曝射形狀、前步驟中的曝光處理前後的下晶圓LW的曝射形狀、接合處理中的對準校正的內容、以及接合後的接合晶圓BW的重疊狀態。再者，圖示的曝射形狀例示了配置於晶圓面內的多個曝射的組的形狀，示意性地表示於晶圓面內產生了晶圓倍率或晶圓正交度的偏差的影響的狀態。以下，關注晶圓倍率及晶圓正交度來對對準校正處理進行說明，但於實際的曝光處理中，對準結果可反映於曝射單元的重疊偏移成分（曝射成分）及晶圓的面內的重疊偏移成分（晶圓成分）此兩者中。
圖8是表示於在第一實施方式的半導體裝置的製造步驟中使用通常模式的對準校正時的晶圓倍率的重疊偏移的變化的一例的示意圖。 如圖8所示，本例中的下晶圓LW的晶圓倍率的XY比與上晶圓UW的基底形狀的晶圓倍率的XY比相等。本例中，對準校正設定是通常模式，因此藉由曝光處理應用了晶圓成分的校正的曝射形狀被校正為與基底形狀大致相同。因此，於下晶圓LW的曝光處理中，晶圓倍率的重疊偏移的產生得到抑制。而且，曝光處理後的下晶圓LW的晶圓倍率的XY比與上晶圓UW的晶圓倍率的XY比相等。然後，接合裝置對下晶圓LW應用XY共用的晶圓倍率校正來執行接合處理。本例中，接合處理時的上晶圓UW及下晶圓LW的晶圓倍率的XY比相等，因此接合晶圓BW中的上晶圓UW與下晶圓LW的晶圓倍率的重疊偏移得到抑制。
圖9是表示於在第一實施方式的半導體裝置的製造步驟中使用通常模式的對準校正時的晶圓倍率的重疊偏移的變化的一例的示意圖。如圖9所示，本例中的下晶圓LW的晶圓倍率的XY比與上晶圓UW的基底形狀的晶圓倍率的XY比不同。本例中，對準校正設定是通常模式，因此藉由曝光處理應用了晶圓成分的校正的曝射形狀被校正為與基底形狀大致相同。因此，於下晶圓LW的曝光處理中，晶圓倍率的重疊偏移的產生得到抑制。而且，曝光處理後的下晶圓LW的晶圓倍率的XY比與上晶圓UW的晶圓倍率的XY比不同。然後，接合裝置對下晶圓LW應用XY共用的晶圓倍率校正來執行接合處理。本例中，接合處理時的上晶圓UW及下晶圓LW的晶圓倍率的XY比不同，接合裝置無法校正晶圓倍率的XY差，因此接合晶圓BW中的上晶圓UW與下晶圓LW的晶圓倍率的重疊偏移殘存。
圖10是表示於在第一實施方式的半導體裝置的製造步驟中使用X重視模式的對準校正時的晶圓倍率的重疊偏移的變化的一例的示意圖。如圖10所示，本例中的下晶圓LW的晶圓倍率的XY比與上晶圓UW的晶圓倍率的XY比不同。本例中，對準校正設定是X重視模式，因此於曝光處理中應用於晶圓成分的校正的晶圓倍率被設定為與上晶圓UW的晶圓倍率的XY比相等且僅於X方向上與基底形狀的重疊偏移得到抑制。因此，於下晶圓LW的曝光處理中，X方向上的晶圓倍率的重疊偏移的產生得到抑制，另一方面，Y方向上的晶圓倍率的重疊偏移殘存。然後，接合裝置對下晶圓LW應用XY共用的晶圓倍率校正來執行接合處理。本例中，接合處理時的上晶圓UW及下晶圓LW的晶圓倍率的XY比相等，因此接合晶圓BW中的上晶圓UW與下晶圓LW的晶圓倍率的重疊偏移得到抑制。
圖11是表示於在第一實施方式的半導體裝置的製造步驟中使用Y優先模式的對準校正時的晶圓倍率的重疊偏移的變化的一例的示意圖。如圖11所示，本例中的下晶圓LW的晶圓倍率的XY比與上晶圓UW的晶圓倍率的XY比不同。本例中，對準校正設定是Y優先模式，因此於曝光處理中應用於晶圓成分的校正的晶圓倍率被設定為與上晶圓UW的晶圓倍率的XY比相等且僅於Y方向上與基底形狀的重疊偏移得到抑制。因此，於下晶圓LW的曝光處理中，Y方向上的晶圓倍率的重疊偏移的產生得到抑制，另一方面，X方向上的晶圓倍率的重疊偏移殘存。然後，接合裝置對下晶圓LW應用XY共用的晶圓倍率校正來執行接合處理。本例中，接合處理時的上晶圓UW及下晶圓LW的晶圓倍率的XY比相等，因此接合晶圓BW中的上晶圓UW與下晶圓LW的晶圓倍率的重疊偏移得到抑制。
圖12是表示於在第一實施方式的半導體裝置的製造步驟中使用通常模式的對準校正時晶圓正交度的重疊偏移的變化的一例的示意圖。如圖12所示，本例中的下晶圓LW的晶圓正交度的XY比與上晶圓UW的基底形狀的晶圓正交度的XY比相等。本例中，對準校正設定是通常模式，因此藉由曝光處理應用了晶圓成分的校正的曝射形狀被校正為與基底形狀大致相同。因此，於下晶圓LW的曝光處理中，晶圓正交度的重疊偏移的產生得到抑制。而且，曝光處理後的下晶圓LW的晶圓正交度的XY比與上晶圓UW的晶圓正交度的XY比相等。然後，接合裝置對下晶圓LW應用XY共用的晶圓正交度校正（即，旋轉校正）來執行接合處理。本例中，接合處理時的上晶圓UW及下晶圓LW的晶圓正交度的XY比相等，因此接合晶圓BW中的上晶圓UW與下晶圓LW的晶圓正交度的重疊偏移得到抑制。
圖13是表示於在第一實施方式的半導體裝置的製造步驟中使用通常模式的對準校正時的晶圓正交度的重疊偏移的變化的一例的示意圖。如圖13所示，本例中的下晶圓LW的晶圓正交度的XY比與上晶圓UW的基底形狀的晶圓正交度的XY比不同。本例中，對準校正設定是通常模式，因此藉由曝光處理應用了晶圓成分的校正的曝射形狀被校正為與基底形狀大致相同。因此，於下晶圓LW的曝光處理中，晶圓正交度的重疊偏移的產生得到抑制。而且，曝光處理後的下晶圓LW的晶圓正交度的XY比與上晶圓UW的晶圓正交度的XY比不同。然後，接合裝置對下晶圓LW應用XY共用的晶圓正交度校正（即，旋轉校正）來執行接合處理。本例中，接合處理時的上晶圓UW及下晶圓LW的晶圓正交度的XY比不同，接合裝置無法校正晶圓正交度的XY差，因此接合晶圓BW中的上晶圓UW與下晶圓LW的晶圓正交度的重疊偏移殘存。
圖14是表示於在第一實施方式的半導體裝置的製造步驟中使用X重視模式的對準校正時的晶圓正交度的重疊偏移的變化的一例的示意圖。如圖14所示，本例中的下晶圓LW的晶圓正交度的XY比與上晶圓UW的晶圓正交度的XY比不同。本例中，對準校正設定是X重視模式，因此於曝光處理中應用於晶圓成分的校正的晶圓正交度被設定為與上晶圓UW的晶圓正交度的XY比相等且僅於X方向上與基底形狀的重疊偏移得到抑制。因此，於下晶圓LW的曝光處理中，X方向上的晶圓正交度的重疊偏移的產生得到抑制，另一方面，Y方向上的晶圓正交度的重疊偏移殘存。然後，接合裝置對下晶圓LW應用XY共用的晶圓正交度校正（即，旋轉校正）來執行接合處理。本例中，接合處理時的上晶圓UW及下晶圓LW的晶圓正交度的XY比相等，因此接合晶圓BW中的上晶圓UW與下晶圓LW的晶圓正交度的重疊偏移得到抑制。
圖15是表示於在第一實施方式的半導體裝置的製造步驟中使用Y重視模式的對準校正時的晶圓正交度的重疊偏移的變化的一例的示意圖。如圖15所示，本例中的下晶圓LW的晶圓正交度的XY比與上晶圓UW的晶圓正交度的XY比不同。本例中，對準校正設定是Y重視模式，因此於曝光處理中應用於晶圓成分的校正的晶圓正交度被設定為與上晶圓UW的晶圓正交度的XY比相等且僅於Y方向上與基底形狀的重疊偏移得到抑制。因此，於下晶圓LW的曝光處理中，Y方向上的晶圓正交度的重疊偏移的產生得到抑制，另一方面，X方向上的晶圓正交度的重疊偏移殘存。然後，接合裝置對下晶圓LW應用XY共用的晶圓正交度校正（即，旋轉校正）來執行接合處理。本例中，接合處理時的上晶圓UW及下晶圓LW的晶圓正交度的XY比相等，因此接合晶圓BW中的上晶圓UW與下晶圓LW的晶圓正交度的重疊偏移得到抑制。
[1-3]第一實施方式的效果 根據以上所說明的第一實施方式的曝光裝置1，可改善半導體裝置的良率。以下，對第一實施方式的曝光裝置1的效果的詳情進行說明。
已知一種接合裝置，其僅可利用X方向的成分及Y方向的成分以相同的值來對上晶圓UW與下晶圓LW之間的晶圓倍率或旋轉成分的重疊偏移進行校正。於由此種接合裝置形成的接合晶圓BW中，於上晶圓UW與下晶圓LW各自的晶圓倍率的XY差在晶圓之間產生偏差的情況下，如使用圖9所說明般，上晶圓UW與下晶圓LW的重疊偏移有殘留的可能性。同樣地，於上晶圓UW與下晶圓LW各自的晶圓正交度的XY差在晶圓之間產生偏差的情況下，如使用圖13所說明般，上晶圓UW與下晶圓LW的重疊偏移有殘留的可能性。
作為改善接合處理中的重疊偏移的方法，考慮到根據上晶圓UW調整下晶圓LW的接合面的圖案中的晶圓倍率及晶圓正交度的XY差。藉此，可抑制接合處理中的下晶圓LW及上晶圓UW的重疊偏移。然而，於根據上晶圓UW調整下晶圓LW的接合面的圖案的情況下，如使用圖10、圖11、圖13及圖14所說明般，接合面的圖案與其基底的圖案的重疊偏移有時會殘留。
另一方面，關於可允許接合面的圖案中的與基底的圖案的重疊偏移的範圍，有時X方向及Y方向中其中一者窄，另一者寬。即，使上晶圓UW與下晶圓LW的重疊偏移的校正優先，即使於下晶圓LW中的接合面的圖案與基底的圖案的重疊偏移惡化的情況下，X方向及Y方向中其中一者的重疊偏移對良率的影響亦有可能小。
因此，第一實施方式的曝光裝置1具有如下功能：於曝光處理中基於藉由對準標記AM的測量而獲得的X方向及Y方向的晶圓倍率的校正值中其中一個方向上的晶圓倍率的校正值來決定另一個方向上的晶圓倍率的校正值的功能。
具體而言，曝光裝置1於利用X重視模式的情況下，可使下晶圓LW的X方向上的晶圓倍率的校正值與基底一致，並基於晶圓倍率校正比率決定Y方向上的晶圓倍率的校正值。曝光裝置1於利用X重視模式的情況下，可使下晶圓LW的X方向上的晶圓正交度的校正值與基底一致，並基於晶圓旋轉校正比率決定Y方向上的晶圓正交度的校正值。另外，曝光裝置1於利用Y重視模式的情況下，可使下晶圓LW的Y方向上的晶圓倍率的校正值與基底一致，並基於晶圓倍率校正比率決定X方向上的晶圓倍率的校正值。曝光裝置1於利用Y重視模式的情況下，可使下晶圓LW的X方向的晶圓正交度的校正值與基底一致，並基於晶圓旋轉校正比率決定Y方向上的晶圓正交度的校正值。
而且，於第一實施方式的曝光裝置1中，可根據各處理步驟中的可允許X方向及Y方向各自的重疊偏移的範圍的傾向來分開使用對準校正的設定。具體而言，於可允許重疊偏移的範圍僅於Y方向側廣的情況下，較佳為利用X重視模式作為對準校正的設定。於可允許重疊偏移的範圍僅於X方向側廣的情況下，較佳為利用Y重視模式作為對準校正的設定。於可允許重疊偏移的範圍在X方向及Y方向此兩者上嚴格的情況下，較佳為利用使X方向及Y方向的重疊偏移成分與基底一致的通常模式作為對準校正的設定。
如以上所述，第一實施方式的曝光裝置1利用X重視模式或Y重視模式，藉此可允許重疊偏移的範圍廣的一方的重疊偏移變大，但可抑制對良率的影響大的方向上的重疊偏移。換言之，第一實施方式的曝光裝置1藉由適當地允許可允許重疊偏移的範圍廣的步驟及方向上的重疊偏移，可抑制可允許重疊偏移的範圍窄的步驟及方向上的重疊偏移，從而可改善半導體裝置的良率。
[2]第二實施方式 第二實施方式是有關於一種半導體製造系統，所述半導體製造系統基於下晶圓LW及上晶圓UW的曝光結果來變更接合處理中的下晶圓LW的晶圓倍率的校正值。以下，對第二實施方式的半導體製造系統PS的詳情進行說明。
[2-1]結構 [2-1-1]半導體製造系統PS的結構  圖16是表示第二實施方式的半導體製造系統PS的結構的一例的框圖。如圖16所示，半導體製造系統PS例如包括曝光裝置1、接合裝置2、以及伺服器3。曝光裝置1、接合裝置2、以及伺服器3構成為能夠經由網路NW進行通訊。作為網路NW，可利用有線通訊，亦可利用無線通訊。
[2-1-2]接合裝置2的結構 圖17是表示第二實施方式的接合裝置2的結構的一例的框圖。如圖17所示，接合裝置2例如包括控制裝置20、搬運裝置21、通訊裝置22、以及接合單元23。
控制裝置20是對接合裝置2的整體的動作進行控制的電腦等。控制裝置20對搬運裝置21、通訊裝置22、以及接合單元23分別進行控制。雖省略了圖示，但與曝光裝置1同樣地，控制裝置20包括CPU、ROM、RAM等。
搬運裝置21是包括能夠搬運晶圓的搬運臂、用於暫時載置多片晶圓的過渡部等的裝置。例如，搬運裝置21將自接合處理的前處理裝置接收到的上晶圓UW及下晶圓LW搬運至接合單元23。另外，搬運裝置21於接合處理後，將自接合單元23接收到的接合晶圓BW搬運至接合裝置2的外部。搬運裝置21亦可包括使晶圓的上下反轉的機構。
通訊裝置22是能夠與網路NW連接的通訊介面。接合裝置2可基於網路NW上的終端的控制來運作，亦可將動作日誌儲存於網路NW上的伺服器3中，亦可基於儲存於伺服器3中的資訊來計算出重疊偏移的校正值。
接合單元23是接合處理中所使用的結構的集合。接合單元23例如包括下載台230、應力裝置231、相機232、上載台233、按壓銷234、以及相機235。下載台230具有保持下晶圓LW的功能。下載台230例如包括藉由真空吸附來保持晶圓的晶圓卡盤。應力裝置231具有對下載台230施加應力並經由下載台230使下晶圓LW變形的功能。根據由應力裝置231引起的下載台230的變形量，被保持於下載台230的下晶圓LW的膨脹量（Scaling）發生變化。相機232是配置於下載台230側且用於上晶圓UW的對準標記AM的測量的拍攝機構。上載台233具有保持上晶圓UW的功能。上載台233例如包括藉由真空吸附來保持晶圓的晶圓卡盤。按壓銷234是可基於控制裝置20的控制而在上下方向上進行驅動並對被保持於上載台233上的上晶圓UW的中心部的上表面進行按壓的銷。相機235是配置於上載台233側且用於下晶圓LW的對準標記AM的測量的拍攝機構。接合裝置2亦可具有於下載台230及上載台233的真空吸附中利用的真空泵。
再者，下載台230及上載台233構成為能夠將被保持於下載台230的下晶圓LW與被保持於上載台233的上晶圓UW相向配置。即，於下載台230的上方可配置上載台233。換言之，下載台230與上載台233可相向。於接合處理中，上晶圓UW的上表面是上晶圓UW的背面且被保持於接合裝置2的上載台233。於接合處理中，上晶圓UW的下表面是上晶圓UW的表面，與接合面對應。下晶圓LW的上表面是下晶圓LW的表面，與接合面對應。下晶圓LW的下表面是下晶圓LW的背面，保持於接合裝置2的下載台230。接合裝置2藉由對下載台230及上載台233的相對位置進行調整，可對重疊偏移的移位成分與旋轉成分進行調整。另外，接合裝置2藉由利用應力裝置231使下載台230變形，可對被保持於變形後的下載台230的下晶圓LW的XY共用的晶圓倍率進行調整。
再者，如上所述的「接合處理的前處理裝置」是具有於接合裝置2的接合處理之前使上晶圓UW及下晶圓LW各自的接合面能夠接合地改質及親水化的功能的裝置。簡而言之，前處理裝置首先對上晶圓UW及下晶圓LW各自的表面執行電漿處理，對上晶圓UW及下晶圓LW各自的表面進行改質。於電漿處理中，於規定的減壓環境下，以作為處理氣體的氧氣或氮氣為基礎而生成氧離子或氮離子，所生成的氧離子或氮離子被照射至各晶圓的接合面。然後，前處理裝置對上晶圓UW及下晶圓LW各自的表面供給純水。如此，羥基附著於上晶圓UW及下晶圓LW的各自的表面，該表面被親水化。於接合處理中，使用接合面以所述方式被改質及親水化的上晶圓UW及下晶圓LW。接合裝置2亦可與前處理裝置等進行組合來構成接合系統。
[2-1-3]伺服器3的結構 圖18是表示第二實施方式的伺服器3的結構的一例的框圖。如圖18所示，伺服器3例如包括CPU 30、ROM 31、RAM 32、儲存裝置33、以及通訊裝置34。CPU 30是執行與伺服器3的控制有關的各種程式的處理器。ROM 31是對伺服器3的控制程式進行儲存的非揮發性儲存介質。RAM 32是用作CPU 30的工作區域的揮發性儲存介質。儲存裝置33是能夠儲存自曝光裝置1或接合裝置2等接收到的資訊的非揮發性儲存介質。通訊裝置34是能夠與網路NW連接的通訊介面。
[2-2]半導體裝置的製造方法 以下，作為第二實施方式的半導體裝置的製造方法，對使用了接合裝置2的具體處理的一例進行說明。即，使用以下說明的第二實施方式的接合方法（接合處理）來製造半導體裝置。再者，於以下的說明中，將移位成分的對準稱為「移位對準」，將旋轉成分的對準稱為「旋轉對準」。即，對準校正（或者簡稱為「對準」）包含移位對準及旋轉對準。於本說明書中，「移位對準」及「旋轉對準」分別包括對相關聯的至少一個對準標記AM進行測量、以及基於該對準標記AM的測量結果計算出對準校正值。
[2-2-1]接合處理的概要 圖19是表示第二實施方式的接合裝置2的接合處理的概要的概略圖。於接合處理中，圖19的（1）～（8）分別表示接合處理中的接合單元23的狀態。以下，參照圖19來對接合處理中的大致的處理流程進行說明。
圖19的（1）表示接合處理前的接合單元23的狀態。
於開始接合處理時，控制裝置20基於在X方向及Y方向上共用的晶圓倍率的校正值來對應力裝置241進行控制，如圖19的（2）所示，使下載台240變形。
接著，控制裝置20使搬運裝置21將下晶圓LW搬運至下載台230，將上晶圓UW搬運至上載台233。然後，如圖19的（3）所示，控制裝置20使下載台230保持下晶圓LW，使上載台233保持上晶圓UW。再者，被搬運至接合裝置2的上晶圓UW及下晶圓LW各自的表面藉由接合處理的前處理裝置被改質及親水化。
接著，控制裝置20執行旋轉對準。具體而言，首先，如圖19的（4）所示，控制裝置20對下載台230及上載台233的位置進行控制，將下載台230的相機232的光軸與上晶圓UW的對準標記AM_L的位置對準，將上載台233的相機235的光軸與下晶圓LW的對準標記AM_L的位置對準。然後，控制裝置20使用相機232來對上晶圓UW的對準標記AM_L進行測量，且使用相機235來對下晶圓LW的對準標記AM_L進行測量。
接著，如圖19的（5）所示，控制裝置20對下載台230及上載台233的位置進行控制，將下載台230的相機232的光軸與上晶圓UW的對準標記AM_R的位置對準，將上載台233的相機235的光軸與下晶圓LW的對準標記AM_R的位置對準。然後，控制裝置20使用相機232來對上晶圓UW的對準標記AM_R進行測量，且使用相機235來對下晶圓LW的對準標記AM_R進行測量。之後，控制裝置20基於藉由圖19的（4）及（5）的處理而取得的由相機232及相機235所得的對準標記AM_L及對準標記AM_R的測量結果，來計算出旋轉成分的重疊偏移的校正量。
接著，控制裝置20執行相機的原點對準。具體而言，如圖19的（6）所示，控制裝置20對下載台230及上載台233的位置進行控制，將共用目標236插入至下載台230的相機232的光軸與上載台233的相機235的光軸之間。之後，控制裝置20基於分別由相機232及相機235所得的共用目標236的測量結果，將相機232及相機235中各自的原點對準。
接著，控制裝置20執行移位對準。具體而言，首先，如圖19的（7）所示，控制裝置20對下載台230及上載台233的位置進行控制，將下載台230的相機232的光軸與上晶圓UW的對準標記AM_C的位置對準，將上載台233的相機235的光軸與下晶圓LW的對準標記AM_C的位置對準。然後，控制裝置20使用相機232來對上晶圓UW的對準標記AM_C進行測量，且使用相機235來對下晶圓LW的對準標記AM_C進行測量。之後，控制裝置20基於下晶圓LW及上晶圓UW各自的對準標記AM_C的測量結果，來計算出移位成分的重疊偏移的校正值。
接著，如圖19的（8）所示，控制裝置20執行貼合處理。具體而言，首先，控制裝置20基於分別藉由旋轉對準及移位對準所計算出的校正值、以及相機原點的校正結果來進行水平方向上的位置對準，並對下載台230與上載台233的相對位置進行調整。然後，控制裝置20使上載台233的位置接近下載台230並對上晶圓UW與下晶圓LW之間的間隔進行調整。之後，控制裝置20藉由使按壓銷244下降來向下按壓上晶圓UW的中心部，使上晶圓UW的表面與下晶圓LW的表面接觸。
然後，控制裝置20自內側向外側依次解除由上載台243對上晶圓UW的保持。如此，上晶圓UW落下至下晶圓LW上，而使得上晶圓UW的表面與下晶圓LW的表面接合。具體而言，於改質後的上晶圓UW的接合面與改質後的下晶圓LW的接合面之間產生凡得瓦力（Van der Waals force）（分子間力），而使得上晶圓UW及下晶圓LW的接觸部分接合。進而，上晶圓UW及下晶圓LW各自的接合面被親水化，因此上晶圓UW及下晶圓LW的接觸部分的親水基進行氫鍵結（分子間力），而使得上晶圓UW及下晶圓LW的接觸部分更牢固地接合。
[2-2-2]晶圓倍率的校正方法 圖20是表示與第二實施方式的接合裝置2的接合處理中的晶圓倍率的校正相關的步驟的一例的流程圖。以下，參照圖20來對第二實施方式的晶圓倍率的校正方法進行說明。
首先，執行上晶圓UW與下晶圓LW各自的前步驟的處理。具體而言，執行上晶圓UW的曝光處理（S210）。將包含S210的曝光處理中所使用的晶圓倍率的校正值的校正值資訊111a保存於伺服器3中（S211）。同樣地，執行下晶圓LW的曝光處理（S220）。將包含S220的曝光處理中所使用的晶圓倍率的校正值的校正值資訊111b保存於伺服器3中（S221）。
於上晶圓UW與下晶圓LW各自的前步驟的處理完成時（S230），伺服器3基於分別於S211及S221中保存的校正值資訊111a及校正值資訊111b，來計算出接合處理中的晶圓倍率的校正值（S231）。具體而言，於S231中，計算出上晶圓UW中的晶圓倍率的處理值（對準校正值+覆蓋校正值）與下晶圓LW中的晶圓倍率的處理值（對準校正值+覆蓋校正值）的差分。然後，伺服器3將S231的計算結果前饋給接合裝置2。再者，於本說明書中，「對準校正值」是基於對準標記AM的測量結果而計算出的重疊偏移的校正值。「覆蓋校正值」例如是於大規模的批次處理時執行的高度的製程控制下基於曝光OL測量的結果而計算出的校正值。
然後，接合裝置2使用S231中所計算出的晶圓倍率的校正值來執行接合處理。即，接合裝置2基於前步驟中的上晶圓UW及下晶圓LW各自的曝光處理的對準結果，來決定接合處理中的晶圓倍率的校正值。換言之，接合裝置2於接合處理中，基於前步驟中的上晶圓UW及下晶圓LW各自的曝光處理的對準結果的差分來對應力裝置231進行控制，使下載台230變形（圖19的（2））。接合處理中的其他動作與使用圖19進行說明的動作相同。
再者，於以上的說明中，例示了使用伺服器3來決定接合處理中的晶圓倍率的校正值的情況，但並不限定於此。曝光裝置1或接合裝置2亦可計算出接合處理中的晶圓倍率的校正值。於所述情況下，於曝光裝置1與接合裝置2之間交換與晶圓倍率的校正值有關的資訊。
[2-3]第二實施方式的效果 如使用圖3所說明般，接合裝置2的對準標記AM的測量點有時比曝光裝置1的對準標記AM的測量點少。而且，接合裝置2有時於對準測量中不具有對晶圓倍率（即，晶圓的大小）進行測量的部件。
因此，於第二實施方式的半導體製造系統PS中，曝光裝置1將藉由對準測量而取得的晶圓的大小的資訊（校正值資訊111）前饋給接合裝置2。然後，接合裝置2於接合處理中使用基於被前饋的校正值資訊111的晶圓倍率的校正值。其結果，第二實施方式的接合裝置2可抑制接合處理中的晶圓倍率的重疊偏移的產生，從而可改善半導體裝置的良率。
[2-4]第二實施方式的變形例 被保持（例如真空吸附）於載台上的晶圓的大小的變化、即晶圓的倍率的變化存在根據晶圓表面的膜（膜應力）而變化的傾向。即，晶圓的翹曲量與晶圓倍率相關。因此，第二實施方式的變形例於前步驟中對上晶圓UW及下晶圓LW各自的翹曲進行測量，並基於翹曲量來決定接合處理中的晶圓倍率的校正值。
圖21是表示與第二實施方式的變形例的接合裝置2的接合處理中的晶圓倍率的校正相關的步驟的一例的流程圖。以下，參照圖21來對第二實施方式的變形例中的晶圓倍率的校正方法進行說明。
首先，執行上晶圓UW與下晶圓LW各自的前步驟的處理。具體而言，執行上晶圓UW的曝光處理（S210）。然後，對上晶圓UW的翹曲進行測量（S240），將S240的測量結果作為晶圓翹曲資訊保存於伺服器3中（S241）。同樣地，執行下晶圓LW的曝光處理（S220）。然後，對下晶圓LW的翹曲進行測量（S250），將S250的測量結果作為晶圓翹曲資訊保存於伺服器3中（S251）。再者，執行S240及S250的處理的時機分別較佳為上晶圓UW及下晶圓LW的表面的膜應力（即，晶圓的翹曲量）與執行接合處理之前相等的時機。
然後，於上晶圓UW與下晶圓LW各自的前步驟的處理完成時（S230），伺服器3基於分別於S241及S251中保存的晶圓翹曲資訊，來計算出接合處理中的晶圓倍率的校正值（S260）。S260中，伺服器3於晶圓倍率的校正值的計算中使用晶圓的翹曲與晶圓倍率的關係式。所述關係式可基於多片晶圓的翹曲與晶圓倍率的測量結果來計算出，亦可基於模擬結果來計算出。然後，伺服器3將S260的計算結果前饋給接合裝置2。
然後，接合裝置2使用S261中所計算出的晶圓倍率的校正值來執行接合處理。即，接合裝置2基於前步驟中的上晶圓UW及下晶圓LW各自的翹曲量，來決定接合處理中的晶圓倍率的校正值。更具體而言，接合裝置2於接合處理中，基於前步驟中的上晶圓UW及下晶圓LW各自的翹曲量的差分來對應力裝置231進行控制，使下載台230變形（圖19的（2））。接合處理中的其他動作與使用圖19進行說明的動作相同。
以上所說明的第二實施方式的變形例的半導體裝置的製造方法與第二實施方式同樣地，可抑制接合處理中的重疊偏移的產生，從而可改善半導體裝置的良率。
[3]第三實施方式 第三實施方式是有關於一種半導體製造系統PS，所述半導體製造系統PS根據下晶圓LW及上晶圓UW的晶圓倍率來對接合處理中的移位成分的對準欺騙進行校正。以下，對第三實施方式的半導體製造系統PS的詳情進行說明。
[3-1]半導體裝置的製造方法 以下，作為第三實施方式的半導體裝置的製造方法，對使用了半導體製造系統PS的具體處理的一例進行說明。即，使用以下所說明的第三實施方式的接合方法（接合處理）來製造半導體裝置。
[3-1-1]校正式的生成方法 圖22是表示第三實施方式的接合裝置2中所使用的重疊偏移的校正式的生成方法的一例的流程圖。以下，參照圖22來對第三實施方式中的重疊偏移的校正式的生成方法進行說明。
首先，準備於規定的步驟中改變了晶圓倍率的上晶圓UW及下晶圓LW（S300）。晶圓倍率的條件為兩個條件以上，較佳為於盡可能多的條件下準備。規定的步驟例如與上晶圓UW及下晶圓LW各自的表面附近的配線層的曝光處理對應。
接著，使用接合裝置2於多個測定點對上晶圓UW及下晶圓LW各自的對準標記AM進行測量（S301）。接合裝置2於對對準標記AM進行測量時，利用使用了應力裝置231的晶圓倍率的校正。即，於對對準標記AM進行測量時，下晶圓LW成為晶圓倍率得到校正的狀態。然後，對準測量結果例如被保存於伺服器3中。
接著，伺服器3基於S300中所準備的多個晶圓倍率的設定值及S301中的對準測量結果，針對每個測定點計算出測量座標的變化量（S302）。
接著，伺服器3與晶圓倍率相關聯地分別於上晶圓UW及下晶圓LW中生成測量座標與測量座標的變化量的關係式（S303）。所述關係式（校正式）例如藉由於正交座標系中對S302的計算結果進行函數近似而計算出。下晶圓LW的校正式與下晶圓LW的曝光處理中所使用的倍率成分的校正值相關聯，表示下晶圓LW的對準標記AM的測量座標、和該測量座標與下晶圓LW的中心位置的測量誤差的關係。上晶圓UW的校正式與上晶圓UW的曝光處理中所使用的倍率成分的校正值相關聯，表示上晶圓UW的對準標記AM的測量座標、和該測量座標與上晶圓UW的中心位置的測量誤差的關係。上晶圓UW與下晶圓LW各自的晶圓倍率中的測量座標與測量座標的變化量的關係式可保存於伺服器3中，亦可傳送至接合裝置2。
[3-1-2]接合處理 圖23是表示第三實施方式的接合裝置2的接合處理的一例的流程圖。以下，參照圖23來對第三實施方式的接合裝置2的接合處理的流程進行說明。
於自接合處理的前處理裝置通知晶圓的前處理完成時，接合裝置2開始接合處理（開始）。
首先，接合裝置2取得上晶圓UW與下晶圓LW各自的校正值資訊111（S310）。接合裝置2可自伺服器3取得校正值資訊111，亦可自曝光裝置1取得校正值資訊111。
接著，接合裝置2基於校正值資訊111來使下載台230變形（S311）。S317的處理與第二實施方式中所說明的圖19的（2）的處理相同。
接著，接合裝置2對上晶圓UW及下晶圓LW進行裝載（S312）。S312的處理與第二實施方式中所說明的圖19的（3）的處理相同。
接著，接合裝置2執行旋轉對準（S313）。S313的處理與第二實施方式中所說明的圖19的（4）及（5）的處理相同。
接著，接合裝置2執行相機242及相機245的原點對準處理（S314）。S314的處理與第二實施方式中所說明的圖19的（6）的處理相同。
接著，接合裝置2執行移位對準（S315）。S315的處理與第二實施方式中所說明的圖19的（7）的處理相同。
接著，接合裝置2使用S303中所生成的關係式，對移位對準的校正量進行校正（S316）。具體而言，控制裝置20自校正值資訊111取得上晶圓UW的晶圓倍率與下晶圓LW的晶圓倍率各自的校正值。然後，控制裝置20藉由將上晶圓UW的對準標記AM_C的測量座標代入至與S303中所生成的上晶圓UW的晶圓倍率對應的關係式中，而計算出上晶圓UW中的移位對準的測量結果的欺騙量。同樣地，控制裝置20藉由將下晶圓LW的對準標記AM_C的測量座標代入至與S303中所生成的下晶圓LW的晶圓倍率對應的關係式中，而計算出下晶圓LW中的移位對準的測量結果的欺騙量。之後，控制裝置20考慮上晶圓UW及下晶圓LW各自的移位對準的測量結果的欺騙量，對接合處理中的移位對準的校正量進行校正。再者，「移位對準的測量結果的欺騙量」表示自移位對準的測量結果獲得的晶圓中央的座標與實際的晶圓中央的位置的偏移量。於根據對準標記AM_C的測量結果推測晶圓中央的位置的情況下，可根據對準標記AM_C的測量座標與晶圓中央的位置的間隔、以及晶圓倍率的大小而產生「移位對準的測量結果的欺騙」。
換言之，控制裝置20基於下晶圓LW的對準標記AM_C的測量結果、上晶圓UW的對準標記AM_C的測量結果、與下晶圓LW相關聯的校正式、以及與上晶圓UW相關聯的校正式，來對所述第一載台與所述第二載台的相對位置進行調整。具體而言，控制裝置10基於將使用與下晶圓LW相關聯的校正式而計算出的測量誤差和下晶圓LW的對準標記AM_C的測量結果相加而得的數值、以及將使用與上晶圓UW相關聯的校正式而計算出的測量誤差和上晶圓UW的對準標記AM_C的測量結果相加而得的數值，來對所述第一載台與所述第二載台的相對位置進行調整。再者，S315及S316的處理亦可合併。
接著，接合裝置2將上晶圓UW與下晶圓LW貼合（S317）。S317的處理與第二實施方式中所說明的圖19的（8）的處理相同。
接著，接合裝置2對接合晶圓BW進行卸載（S318）。
於接合晶圓BW被卸載時，接合裝置2結束接合處理（結束）。
再者，控制裝置20於S316中在自校正值資訊111取得的晶圓倍率的值、和與S303中所生成的關係式相關聯的晶圓倍率不一致的情況下，可使用以更接近的晶圓倍率生成的關係式。另外，控制裝置20亦可於生成校正值時，基於多個關係式來生成預測了晶圓倍率與移位對準的測量結果的欺騙量的關係的關係式，並於S316中使用。
[3-1-3]具體例 圖24是表示用於生成第三實施方式的接合裝置2中所使用的重疊偏移的校正式的多個晶圓的一例的示意圖。圖24例示了改變晶圓倍率來執行曝光處理的晶圓W1～晶圓W5。晶圓W1、晶圓W2、晶圓W3、晶圓W4及晶圓W5各自的晶圓倍率分別被設定為-2 ppm、-1 ppm、0 ppm、+1 ppm及+2 ppm。如圖示般，於晶圓倍率變更時，晶圓面內的多個曝射的大小發生變化。晶圓W1～晶圓W5使用相同的遮罩來形成圖案，因此於相同的座標配置有對準標記AM。然而，晶圓W1～晶圓W5的晶圓倍率不同，因此實際的晶圓上的對準標記AM的位置根據晶圓倍率而偏移。具體而言，晶圓倍率越變小，對準標記AM越靠近中心側配置，晶圓倍率越變大，對準標記AM越靠近外周側配置。
圖25是表示第三實施方式的接合裝置2的接合處理中的重疊偏移的校正式的生成前後的移位對準的測量結果的欺騙量的變化的一例的圖表。圖25表示與晶圓W1～晶圓W5的測量結果對應的、晶圓X座標與移位測量欺騙量的關係。伺服器3基於[3-1-1]中所說明的校正式的生成方法而獲得如圖25的（A）所示的測量結果。晶圓倍率越變大，校正前的移位測量欺騙量的傾斜度越變大。而且，本例中，伺服器3於晶圓倍率分別為-2 ppm、-1 ppm、0 ppm、+1 ppm及+2 ppm的情況下，計算出移位對準的測量結果的欺騙量的校正式。其結果，如圖25的（B）所示，校正後的移位測量欺騙量的傾斜度與校正前相比變小。即，可不依賴晶圓X座標的位置地抑制移位測量的欺騙。
[3-2]第三實施方式的效果 接合裝置2於移位對準中根據晶圓面內一個點的對準標記AM_C的測量結果來計算出移位量。然而，於晶圓倍率變動時，有時基於接合裝置2的對準標記AM_C的測量結果與以曝光裝置1為基準的對準標記AM_C的座標偏移（測量欺騙）。即，由於晶圓倍率產生偏差，對準的測量結果發生變動，有產生接合處理中的上晶圓UW與下晶圓LW的重疊偏移之虞。
因此，於第三實施方式中，曝光裝置1將前步驟的曝光裝置1的處理結果（包含晶圓倍率的校正值資訊111）發送至接合裝置2。然後，接合裝置2基於自曝光裝置1接收到的晶圓倍率的處理結果，對起因於晶圓倍率的移位對準的測量欺騙部分進行校正。即，第三實施方式的接合裝置2根據上晶圓UW與下晶圓LW的晶圓倍率來預測測量座標的位置偏移量並進行校正。
其結果，第三實施方式的接合裝置2可緩和由晶圓倍率引起的與裝置基準的位置偏移量。因此，第三實施方式的半導體裝置的製造方法可抑制接合處理中的重疊偏移的產生，從而可改善半導體裝置的良率。
[3-3]第三實施方式的變形例 於第三實施方式中，例示了基於晶圓倍率來對測量欺騙進行校正的情況，但並不限定於此。接合裝置2亦可基於晶圓翹曲資訊來對晶圓測量欺騙量進行校正。如第二實施方式中所說明般，晶圓的翹曲量與晶圓倍率相關。因此，接合裝置2可基於晶圓的翹曲量來估計晶圓倍率的校正量。因此，接合裝置2藉由利用基於上晶圓UW與下晶圓LW各自的晶圓的翹曲資訊的晶圓倍率，可使用S303中所生成的關係式，可對測量欺騙進行校正。再者，亦可分別於上晶圓UW與下晶圓LW中生成晶圓的翹曲量與測量欺騙量的關係式。另外，接合裝置1於選擇要使用的關係式時，亦可利用晶圓的翹曲量及包含晶圓倍率的校正值資訊111此兩者。於第三實施方式中，亦可省略對於比較不容易產生測量欺騙的上晶圓UW的關係式的生成。於所述情況下，省略與對應於上晶圓UW的關係式的形成有關的處理、以及與測量欺騙的校正有關的處理此兩者。
[4]第四實施方式 第四實施方式是有關於一種可應用第一實施方式～第三實施方式中所說明的半導體裝置的製造方法的半導體裝置的具體例。以下，作為半導體裝置的具體例，對作為反及（Not AND，NAND）型快閃記憶體的記憶設備4進行說明。
[4-1]結構 [4-1-1]記憶設備4的結構  圖26是表示第四實施方式的記憶設備4的結構的一例的框圖。如圖26所示，記憶設備4例如包括記憶體介面（記憶體I/F）40、定序器41、記憶胞元陣列42、驅動器模組43、列解碼器模組44、以及感測放大器模組45。
記憶體I/F 40是與外部的記憶體控制器連接的硬體介面。記憶體I/F 40依照記憶設備4與記憶體控制器之間的介面標準進行通訊。記憶體I/F 40例如支持NAND介面標準。
定序器41是對記憶設備4的整體的動作進行控制的控制電路。定序器41基於經由記憶體I/F 40接收到的命令來對驅動器模組43、列解碼器模組44、以及感測放大器模組45等進行控制，以執行讀出動作、寫入動作、擦除動作等。
記憶胞元陣列42是包括多個記憶胞元的集合的儲存電路。記憶胞元陣列42包括多個區塊BLK0～BLKn（n為1以上的整數）。區塊BLK例如用作資料的擦除單元。另外，於記憶胞元陣列42中設置有多條位元線及多條字元線。各記憶胞元例如與一條位元線及一條字元線相關聯。基於對字元線WL進行識別的位址、以及對位元線BL進行識別的位址來對各記憶胞元進行識別。
驅動器模組43是生成讀出動作、寫入動作、擦除動作等中所使用的電壓的驅動器電路。驅動器模組43經由多個訊號線連接至列解碼器模組44。驅動器模組43可基於經由記憶體I/F 40接收到的頁面位址來變更施加至多個訊號線的各者的電壓。
列解碼器模組44是對經由記憶體I/F 40接收到的列位址（row address）進行解碼的解碼器。列解碼器模組44基於解碼結果而選擇一個區塊BLK。然後，列解碼器模組44將施加至多條訊號線的電壓分別傳送至所選擇的區塊BLK中所設置的多條配線（字元線WL等）。
感測放大器模組45是於讀出動作中基於位元線BL上的電壓來對自被選擇的區塊BLK中讀出的資料進行感測的感測電路。 感測放大器模組45經由記憶體I/F 40將讀出的資料發送至記憶體控制器。另外，感測放大器模組45可於寫入動作中對每個位元線BL施加與要寫入至記憶胞元的資料對應的電壓。
[4-1-2]記憶胞元陣列42的電路結構 圖27是表示第四實施方式的記憶設備4所包括的記憶胞元陣列42的電路結構的一例的電路圖。圖27表示記憶胞元陣列42中所包含的多個區塊BLK中的一個區塊BLK。如圖27所示，區塊BLK例如包括串單元SU0～串單元SU3。
各串單元SU包括多個NAND串NS。NAND串NS分別與位元線BL0～位元線BLm（m為1以上的整數）相關聯。對位元線BL0～位元線BLm分別分配不同的行位址（column address）。各位元線BL由在多個區塊BLK之間被分配了相同的行位址的NAND串NS共享。各NAND串NS例如包括記憶胞元電晶體MT0～記憶胞元電晶體MT7以及選擇電晶體STD及選擇電晶體STS。
各記憶胞元電晶體MT包含控制閘極及電荷蓄積層，非揮發性地儲存資料。各NAND串NS的記憶胞元電晶體MT0～記憶胞元電晶體MT7串聯連接。記憶胞元電晶體MT0～記憶胞元電晶體MT7的控制閘極分別連接於字元線WL0～字元線WL7。字元線WL0～字元線WL7分別設置於每個區塊BLK。於相同的串單元SU中連接至共用的字元線WL的多個記憶胞元電晶體MT的集合例如被稱為「胞元單元CU」。 於各記憶胞元電晶體MT儲存一位元資料的情況下，胞元單元CU儲存「一頁資料」。胞元單元CU根據記憶胞元電晶體MT儲存的資料的位元數，可具有兩頁資料以上的儲存容量。
選擇電晶體STD及選擇電晶體STS分別用於選擇串單元SU。選擇電晶體STD的汲極連接至相關聯的位元線BL。選擇電晶體STD的源極連接至串聯連接的記憶胞元電晶體MT0～記憶胞元電晶體MT7的一端。串單元SU0～串單元SU3中所含的選擇電晶體STD的閘極分別連接至選擇閘極線SGD0～選擇閘極線SGD3。選擇電晶體STS的汲極連接至串聯連接的記憶胞元電晶體MT0～記憶胞元電晶體MT7的另一端。選擇電晶體STS的源極連接至源極線SL。選擇電晶體STS的閘極連接至選擇閘極線SGS。源極線SL例如由多個區塊BLK共享。
[4-1-3]記憶設備4的結構 以下，對第四實施方式的記憶設備4的結構的一例進行說明。再者，於第四實施方式中，X方向與字元線WL的延伸方向對應，Y方向與位元線BL的延伸方向對應，Z方向與相對於用於形成記憶設備4的半導體基板的表面的垂直方向對應。
圖28是表示第四實施方式的記憶設備4的結構的一例的立體圖。如圖28所示，記憶設備4包括記憶晶片MC及互補金屬氧化物半導體（complementary metal oxide semiconductor，CMOS）晶片CC。記憶晶片MC的下表面與下晶圓LW的表面對應。CMOS晶片CC的上表面與上晶圓UW的表面對應。記憶晶片MC例如包括記憶區域MR、引出區域HR1及引出區域HR2、以及焊墊區域PR1。CMOS晶片CC例如包括感測放大器區域SR、周邊電路區域PERI、傳送區域XR1及傳送區域XR2、以及焊墊區域PR2。
記憶區域MR包括記憶胞元陣列42。引出區域HR1及引出區域HR2包括用於記憶晶片MC中所設置的積層配線與CMOS晶片CC中所設置的列解碼器模組44之間的連接的配線等。焊墊區域PR1包括用於記憶設備4與記憶體控制器的連接的焊墊等。引出區域HR1及引出區域HR2於X方向上夾著記憶區域MR。焊墊區域PR1於Y方向上分別與記憶區域MR以及引出區域HR1及引出區域HR2相鄰。
感測放大器區域SR包括感測放大器模組45。周邊電路區域PERI包括定序器41或驅動器模組43等。傳送區域XR1及傳送區域XR2包括列解碼器模組44。焊墊區域PR2包括記憶體I/F 40。 感測放大器區域SR及周邊電路區域PERI於Y方向上相鄰配置，並與記憶區域MR重疊。傳送區域XR1及傳送區域XR2於X方向上夾著感測放大器區域SR及周邊電路區域PERI的組，並分別與引出區域HR1及引出區域HR2重疊。焊墊區域PR2與記憶晶片MC的焊墊區域PR1重疊。
記憶晶片MC於記憶區域MR、引出區域HR1及引出區域HR2、以及焊墊區域PR1各自的下部具有多個貼合焊墊BP。記憶區域MR的貼合焊墊BP與相關聯的位元線BL連接。引出區域HR的貼合焊墊BP與設置於記憶區域MR的積層配線中相關聯的配線（例如字元線WL）連接。焊墊區域PR1的貼合焊墊BP與設置於記憶晶片MC的上表面的焊墊（未圖示）連接。設置於記憶晶片MC的上表面的焊墊例如用於記憶設備4與記憶體控制器之間的連接。
CMOS晶片CC於感測放大器區域SR、周邊電路區域PERI、傳送區域XR1及傳送區域XR2、以及焊墊區域PR2各自的上部具有多個貼合焊墊BP。感測放大器區域SR的貼合焊墊BP與記憶區域MR的貼合焊墊BP重疊。傳送區域XR1及傳送區域XR2的貼合焊墊BP分別與引出區域HR1及引出區域HR2的貼合焊墊BP重疊。焊墊區域PR1的貼合焊墊BP與焊墊區域PR2的貼合焊墊BP重疊。
記憶設備4具有記憶晶片MC的下表面與CMOS晶片CC的上表面接合而成的結構。設置於記憶設備4的多個貼合焊墊BP中的在記憶晶片MC與CMOS晶片CC之間相向的兩個貼合焊墊BP藉由接合而電連接。藉此，記憶晶片MC內的電路與CMOS晶片CC內的電路之間經由貼合焊墊BP而電連接。在記憶晶片MC與CMOS晶片CC之間相向的兩個貼合焊墊BP的組可具有邊界，亦可一體化。
（記憶胞元陣列42的平面佈局） 圖29是表示第四實施方式的記憶設備4所包括的記憶胞元陣列42的平面佈局的一例的平面圖。圖29表示記憶區域MR中的包括一個區塊BLK的區域。如圖29所示，記憶設備4例如包括多個狹縫SLT、多個狹縫SHE、多個記憶柱MP、多個位元線BL、以及多個接觸點CV。於記憶區域MR中，以下所說明的平面佈局於Y方向上反覆配置。
各狹縫SLT例如具有埋入有絕緣構件的結構。各狹縫SLT將經由該狹縫SLT而相鄰的配線（例如，字元線WL0～字元線WL7、以及選擇閘極線SGD及選擇閘極線SGS）絕緣。各狹縫SLT具有沿著X方向延伸設置的部分，沿著X方向橫穿記憶區域MR以及引出區域HR1及引出區域HR2。多個狹縫SLT於Y方向上排列。由狹縫SLT劃分出的區域與區塊BLK對應。
各狹縫SHE例如具有埋入有絕緣構件的結構。各狹縫SHE將經由該狹縫SHE而相鄰的配線（至少為選擇閘極線SGD）絕緣。各狹縫SHE具有沿著X方向延伸設置的部分，橫穿記憶區域MR。多個狹縫SHE於Y方向上排列。本例中，三個狹縫SHE被配置於相鄰的狹縫SLT之間。由狹縫SLT及狹縫SHE劃分出的多個區域分別與串單元SU0～串單元SU3對應。
各記憶柱MP例如作為一個NAND串NS發揮功能。多個記憶柱MP於相鄰的兩個狹縫SLT之間的區域中例如被配置成19行的交錯狀。而且，於自紙面的上側開始數第5行的記憶柱MP、第10行的記憶柱MP、第15行的記憶柱MP分別重疊有一個狹縫SHE。
各位元線BL具有沿著Y方向延伸設置的部分，沿著Y方向橫穿設置有多個區塊BLK的區域。多條位元線BL於X方向上排列。各位元線BL被配置成針對每個串單元SU而與至少一個記憶柱MP重疊。本例中，兩條位元線BL與各記憶柱MP重疊。
各接觸點CV設置於與記憶柱MP重疊的多條位元線BL中的一條位元線BL和該記憶柱MP之間。接觸點CV將記憶柱MP與位元線BL之間電連接。再者，與狹縫SHE重疊的記憶柱MP和位元線BL之間的接觸點CV可省略。
（記憶胞元陣列42的剖面結構） 圖30是表示第四實施方式的記憶設備4所包括的記憶胞元陣列42的剖面結構的一例的剖面圖。圖30表示於記憶區域MR內包括記憶柱MP及狹縫SLT且沿著Y方向的剖面。再者，圖30中的Z方向是指紙面的下側，但於圖30的說明中，將紙面的上側稱為「上方」，將紙面的下側稱為「下方」。如圖30所示，記憶設備4例如包括絕緣體層50～絕緣體層57、導電體層60～導電體層66、以及接觸點V1及接觸點V2。
絕緣體層50例如設置於記憶晶片MC的最下層。於絕緣體層50上設置有導電體層60。於導電體層60上設置有絕緣體層51。於絕緣體層51上交替地設置有導電體層61及絕緣體層52。於最上層的導電體層61上設置有絕緣體層53。於絕緣體層53上交替地設置有導電體層62及絕緣體層54。於最上層的導電體層62上設置有絕緣體層55。 於絕緣體層55上交替地設置有導電體層63及絕緣體層56。於最上層的導電體層63上設置有絕緣體層57。於絕緣體層57上設置有導電體層64。於導電體層64上設置有接觸點V1。於接觸點V1上設置有導電體層65。於導電體層65上設置有接觸點V2。於接觸點V2上設置有導電體層65。以下，將設置有導電體層64、導電體層65及導電體層66的配線層分別稱為「M0」、「M1」及「M2」。
導電體層60、導電體層61、導電體層62及導電體層63分別例如形成為沿著XY平面擴展的板狀。導電體層64例如形成為於Y方向上延伸的線狀。 導電體層60、導電體層61及導電體層63分別可用作源極線SL、選擇閘極線SGS及選擇閘極線SGD。多個導電體層62自導電體層60側起依次分別可用作字元線WL0～字元線WL7。導電體層64可用作位元線BL。接觸點V1及接觸點V2被設置成柱狀。導電體層64與導電體層65之間經由接觸點V1連接。導電體層65與導電體層66之間經由接觸點V2連接。導電體層65例如是形成為於X方向上延伸的線狀的配線。導電體層66與記憶晶片MC的界面接觸，且可用作貼合焊墊BP。導電體層66例如包含銅。
狹縫SLT具有形成為沿著XZ平面擴展的板狀的部分，將絕緣體層51～絕緣體層56及導電體層61～導電體層63分斷。各記憶柱MP沿著Z方向延伸設置，貫通絕緣體層51～絕緣體層56及導電體層61～導電體層63。各記憶柱MP例如包括芯構件70、半導體層71、以及積層膜72。芯構件70是沿著Z方向延伸設置的絕緣體。半導體層71覆蓋芯構件70。半導體層71的下部與導電體層60接觸。積層膜72覆蓋半導體層71的側面。於半導體層71上設置有接觸點CV。於接觸點CV上接觸有導電體層64。
再者，於圖示的區域中，示出了與兩個記憶柱MP中的一個記憶柱MP對應的接觸點CV。於該區域中未連接接觸點CV的記憶柱MP於未圖示的區域中連接接觸點CV。記憶柱MP與多個導電體層61交叉的部分作為選擇電晶體STS發揮功能。記憶柱MP與導電體層62交叉的部分作為記憶胞元電晶體MT發揮功能。記憶柱MP與多個導電體層63交叉的部分作為選擇電晶體STD發揮功能。
（記憶柱MP的剖面結構） 圖31是表示第四實施方式的記憶設備4所包括的記憶柱MP的剖面結構的一例的、沿著圖30的XXXI-XXXI線的剖面圖。圖31表示包括記憶柱MP及導電體層62且與導電體層60平行的剖面。如圖31所示，積層膜72例如包括隧道絕緣膜73、絕緣膜74、以及區塊絕緣膜75。
芯構件70例如設置於記憶柱MP的中心部。半導體層71包圍芯構件70的側面。隧道絕緣膜73包圍半導體層71的側面。絕緣膜74包圍隧道絕緣膜73的側面。區塊絕緣膜75包圍絕緣膜74的側面。導電體層62包圍區塊絕緣膜75的側面。半導體層71可用作記憶胞元電晶體MT0～記憶胞元電晶體MT7以及選擇電晶體STD及選擇電晶體STS的通道（電流路徑）。隧道絕緣膜73及區塊絕緣膜75分別例如包含氧化矽。絕緣膜74可用作記憶胞元電晶體MT的電荷蓄積層，例如包含氮化矽。藉此，記憶柱MP各自作為一個NAND串NS發揮功能。
（記憶設備4的剖面結構） 圖32是表示第四實施方式的記憶設備4的剖面結構的一例的剖面圖。圖32表示包含記憶區域MR及感測放大器區域SR的剖面、即，包含記憶晶片MC及CMOS晶片CC的剖面。如圖32所示，記憶設備4於感測放大器區域SR中包括半導體基板80、導電體層GC及導電體層81～導電體層84、以及接觸點CS及接觸點C0～接觸點C3。
半導體基板80是用於形成CMOS晶片CC的基板。半導體基板80包括多個阱區域（未圖示）。於多個阱區域分別形成有例如電晶體TR。多個阱區域之間例如藉由淺溝槽隔離（Shallow Trench Isolation，STI）分離。於半導體基板80上經由閘極絕緣膜設置有導電體層GC。感測放大器區域SR內的導電體層GC可用作感測放大器模組45中所包含的電晶體TR的閘極電極。於導電體層GC上設置有接觸點C0。與電晶體TR的源極及汲極對應地於半導體基板80上設置有兩個接觸點CS。
於接觸點CS上與接觸點C0上分別設置有導電體層81。於導電體層81上設置有接觸點C1。於接觸點C1上設置有導電體層82。導電體層81及導電體層82之間經由接觸點C1電連接。於導電體層82上設置有接觸點C2。於接觸點C2上設置有導電體層83。導電體層82及導電體層83之間經由接觸點C2電連接。於導電體層83上設置有接觸點C3。於接觸點C3上設置有導電體層84。導電體層83及導電體層84經由接觸點C3電連接。以下，將設置有導電體層81～導電體層84的配線層分別稱為「D0」、「D1」、「D2」及「D3」。
導電體層84與CMOS晶片CC的界面接觸，可用作貼合焊墊BP。感測放大器區域SR內的導電體層84與相向配置的記憶區域MR內的導電體層66（即，記憶晶片MC的貼合焊墊BP）貼合。而且，感測放大器區域SR內的各導電體層84與一條位元線BL電連接。導電體層84例如包含銅。
於記憶設備4中，藉由將記憶晶片MC及CMOS晶片CC接合，CMOS晶片CC的配線層D3與記憶晶片MC的配線層M2鄰接。半導體基板80與上晶圓UW的背面側對應，配線層D3與上晶圓UW的表面側對應。絕緣體層50與下晶圓LW的背面側對應，配線層M2與下晶圓LW的表面側對應。用於形成記憶晶片MC的半導體基板伴隨著接合處理後的焊墊的形成等步驟而被去除。
[4-2]第四實施方式的效果 如以上所說明般，記憶設備4例如具有：包含三維積層有記憶胞元的結構的記憶晶片MC；以及包含其他控制電路的CMOS晶片CC。在記憶晶片MC與CMOS晶片CC中，存在如下傾向：記憶晶片MC的晶圓倍率的偏差於晶圓之間變大。具體而言，記憶晶片MC包括經高層化的記憶胞元陣列42，因此晶圓的翹曲量的偏差可能變大，晶圓倍率的偏差可能變大。另一方面，CMOS晶片CC的曝射的配置接近以曝光裝置為基準的理想光柵。因此，於執行接合處理的情況下，較佳為形成有記憶晶片MC的晶圓被分配給能夠對晶圓倍率進行校正的下晶圓LW，形成有CMOS晶片CC的晶圓被分配給上晶圓UW。藉此，第一實施方式～第三實施方式分別可改善記憶設備4的良率。
再者，於在記憶晶片MC的前步驟中接近接合面的配線層中，例如配線層M1的步驟中的可允許重疊偏移的範圍窄。於配線層M1中例如形成有沿X方向延伸的導電體層65。而且，與配線層M1連接的接觸點V2形成為與導電體層65重疊。即，接觸點V2的形成步驟中的重疊於X方向上有餘裕，但於Y方向上無餘裕。 因此，於用於形成本例中的接觸點V2的曝光處理中，較佳為使用Y優先模式。如此，於製造記憶設備4時，藉由利用第一實施方式的曝光裝置1，可抑制晶圓倍率的XY差的影響，從而可改善半導體裝置的良率。
[5]其他 於實施方式中，用於動作的說明的流程圖僅為一例。使用流程圖來說明的各動作可於處理的順序能夠實現的範圍內進行調換，亦可追加其他處理，亦可省略一部分處理。於所述實施方式中，例示了對被載置（保持）於下載台230的下晶圓LW應用對準校正並進行接合的情況，但並不限定於此。接合處理中的對準校正例如可應用於被載置（保持）於上載台233的上晶圓UW，亦可應用於被保持於上載台233的上晶圓UW、以及被保持於下載台230的下晶圓UW此兩者中。於本說明書中，亦可代替CPU，而使用微處理單元（Micro Processing Unit，MPU）、應用特定積體電路（Application Specific Integrated Circuit，ASIC）或現場可程式邏輯閘陣列（field-programmable gate array，FPGA）。另外，實施方式中所說明的處理分別可藉由專用的硬體來實現。實施方式中所說明的處理可混合存在藉由軟體執行的處理、以及藉由硬體執行的處理，亦可為其中任一者。
於本說明書中，「連接」表示電連接，並不排除於其間介隔其他元件的情況。「電連接」只要能夠與經電連接者同樣地運作，則可介隔絕緣體。「柱狀」表示設置於在製造步驟中所形成的孔內的結構體。「俯視」例如與在相對於半導體基板80的表面的垂直方向上觀察對象物對應。「區域」亦可視為由CMOS晶片CC的半導體基板80包含的結構。例如，於規定為半導體基板80包含記憶區域MR的情況下，記憶區域MR與半導體基板80的上方的區域相關聯。貼合焊墊BP亦被稱為「接合金屬」。曝光裝置1的相機144亦可由光學系統（顯微鏡）及光接收感測器分開而構成。相機144、相機232及相機235各自只要能夠測量對準標記AM，則可被稱為「測量裝置」。於本說明書中，「重疊偏移」可被換言之為「位置偏移」。
第四實施方式中所說明的結構僅為例示，記憶設備4的結構並不限定於該些。記憶設備4的電路結構、平面佈局及剖面結構可根據記憶設備4的設計而適當變更。例如，於第四實施方式中，例示了於CMOS晶片CC上設置有記憶晶片MC的情況，但CMOS晶片CC亦可設置於記憶晶片MC上。例示了對下晶圓LW分配記憶晶片MC、對上晶圓UW分配CMOS晶片CC的情況，但亦可對上晶圓UW分配記憶晶片MC、對下晶圓LW分配CMOS晶片CC。於應用第一實施方式～第三實施方式中所說明的製造方法的情況下，較佳為於晶圓間晶圓倍率的偏差大的晶圓被分配給下晶圓LW。藉此，可抑制接合處理中的重疊偏移，因此可抑制重疊偏移引起的不良的產生。
對本發明的若干實施方式進行了說明，但該些實施方式作為例子而提示，並不意圖限定發明的範圍。該些新穎的實施方式能夠以其他各種形態實施，可於不脫離發明的主旨的範圍內進行各種省略、置換、變更。該些實施方式或其變形包含於發明的範圍或主旨中，並且包含於申請專利範圍中所記載的發明及其均等的範圍內。
1:曝光裝置 2:接合裝置 3:伺服器 4:記憶設備 10、20:控制裝置 11、33:儲存裝置 12、21:搬運裝置 13、22、34:通訊裝置 14:曝光單元 23:接合單元 30:CPU 31:ROM 32:RAM 40:記憶體介面（記憶體I/F） 41:定序器 42:記憶胞元陣列 43:驅動器模組 44:列解碼器模組 45:感測放大器模組 50～57:絕緣體層 60～66、81～84、GC:導電體層 70:芯構件 71:半導體層 72:積層膜 73:隧道絕緣膜 74:絕緣膜 75:區塊絕緣膜 80:半導體基板 110:曝光配方 111、111a、111b:校正值資訊 140:晶圓載台/載台 141:中間遮罩載台 142:光源 143:投影光學系統 144:測量裝置/相機 230、240:下載台 231、241:應力裝置 232、235、242、245:相機 233、243:上載台 234、244:按壓銷 236:共用目標 AM、AM_C、AM_L、AM_R:對準標記 BL、BL0～BLm:位元線 BLK、BLK0～BLKn:區塊 BP:貼合焊墊 BW:接合晶圓 C0～C3、CS:接觸點 CCCMOS:晶片 CU:胞元單元 CV:接觸點 D0、D1、D2、D3、M0、M1、M2:配線層 dx:X方向的重疊偏移量 dy:Y方向的重疊偏移量 HR、HR1、HR2:引出區域 K1～K20:重疊偏移成分的係數 LW:下晶圓 MC:記憶晶片 MP:記憶柱 MR:記憶區域 MT、MT0～MT7:記憶胞元電晶體 NS:NAND串 NW:網路 PERI:周邊電路區域 PR1、PR2:焊墊區域 PS:半導體製造系統 RT:中間遮罩 S100～S106、S210、S211、S220、S221、S230、S231、S233、S240、S241、S250、S251、S260、S261、S300～S303、S310～S318:步驟 SL:源極線 SLT、SHE:狹縫 SR:感測放大器區域 STD、STS:選擇電晶體 SGD、SGD0～SGD3、SGS:選擇閘極線 SU、SU0～SU3:串單元 TR:電晶體 UW:上晶圓 V1、V2:接觸點 W1～W5、WF:晶圓 WL、WL0～WL7:字元線 XR1、XR2:傳送區域 X、Y、Z:方向
圖1是表示半導體裝置的製造方法的概要的概略圖。  圖2是表示於半導體裝置的製造步驟中可產生的重疊偏移成分的一例的示意圖。  圖3是表示半導體裝置的製造步驟中所使用的對準標記的配置的一例的示意圖。  圖4是表示半導體裝置的製造步驟中所使用的曝光裝置及接合裝置中的晶圓面內的重疊偏移成分的校正性能的一例的表格。  圖5是表示第一實施方式的曝光裝置的結構的一例的框圖。  圖6是表示第一實施方式的曝光裝置的曝光處理的一例的流程圖。  圖7是表示第一實施方式的曝光裝置中所使用的曝光配方（recipe）的一例的表格。  圖8是表示於在第一實施方式的半導體裝置的製造步驟中使用通常模式的對準校正時的晶圓倍率的重疊偏移的變化的一例的示意圖。  圖9是表示於在第一實施方式的半導體裝置的製造步驟中使用通常模式的對準校正時的晶圓倍率的重疊偏移的變化的一例的示意圖。  圖10是表示於在第一實施方式的半導體裝置的製造步驟中使用X重視模式的對準校正時的晶圓倍率的重疊偏移的變化的一例的示意圖。  圖11是表示於在第一實施方式的半導體裝置的製造步驟中使用Y重視模式的對準校正時的晶圓倍率的重疊偏移的變化的一例的示意圖。  圖12是表示於在第一實施方式的半導體裝置的製造步驟中使用通常模式的對準校正時的晶圓正交度的重疊偏移的變化的一例的示意圖。  圖13是表示於在第一實施方式的半導體裝置的製造步驟中使用通常模式的對準校正時的晶圓正交度的重疊偏移的變化的一例的示意圖。  圖14是表示於在第一實施方式的半導體裝置的製造步驟中使用X重視模式的對準校正時的晶圓正交度的重疊偏移的變化的一例的示意圖。  圖15是表示於在第一實施方式的半導體裝置的製造步驟中使用Y重視模式的對準校正時的晶圓正交度的重疊偏移的變化的一例的示意圖。  圖16是表示第二實施方式的半導體製造系統的結構的一例的框圖。  圖17是表示第二實施方式的接合裝置的結構的一例的框圖。  圖18是表示第二實施方式的伺服器的結構的一例的框圖。  圖19是表示第二實施方式的接合裝置的接合處理的概要的概略圖。  圖20是表示與第二實施方式的接合裝置的接合處理中的晶圓倍率的校正相關的步驟的一例的流程圖。  圖21是表示與第二實施方式的變形例的接合裝置的接合處理中的晶圓倍率的校正相關的步驟的一例的流程圖。  圖22是表示第三實施方式的接合裝置中所使用的重疊偏移的校正式的生成方法的一例的流程圖。  圖23是表示第三實施方式的接合裝置的接合處理的一例的流程圖。  圖24是表示用於生成第三實施方式的接合裝置中所使用的重疊偏移的校正式的多個晶圓的一例的示意圖。  圖25是表示第三實施方式的接合裝置的接合處理中的重疊偏移的校正式的生成前後的移位測量欺騙量的變化的一例的圖表。  圖26是表示第四實施方式的記憶設備的結構的一例的框圖。  圖27是表示第四實施方式的記憶設備所包括的記憶胞元陣列的電路結構的一例的電路圖。  圖28是表示第四實施方式的記憶設備的結構的一例的立體圖。  圖29是表示第四實施方式的記憶設備所包括的記憶胞元陣列的平面佈局的一例的平面圖。  圖30是表示第四實施方式的記憶設備所包括的記憶胞元陣列的剖面結構的一例的剖面圖。  圖31是表示第四實施方式的記憶設備所包括的記憶柱的剖面結構的一例的、沿著圖30的XXXI-XXXI線的剖面圖。  圖32是表示第四實施方式的記憶設備的剖面結構的一例的剖面圖。
1:曝光裝置
10:控制裝置
11:儲存裝置
12:搬運裝置
13:通訊裝置
14:曝光單元
110:曝光配方
111:校正值資訊
140:晶圓載台/載台
141:中間遮罩載台
142:光源
143:投影光學系統
144:測量裝置/相機
RT:中間遮罩
WF:晶圓

Claims (21)

  1. 一種曝光裝置，經由投影光學系統並利用照明光對基板進行曝光，所述曝光裝置包括： 載台，對所述基板進行保持；  測量裝置，對所述基板的至少三處的對準標記進行測量；以及  控制裝置，基於所述測量裝置的測量結果來使所述載台移動，並控制針對所述基板的曝光位置，  所述控制裝置於所述基板的曝光處理中，  基於所述至少三處的對準標記的測量結果，分別計算出第一校正係數以及第二校正係數，所述第一校正係數與第一方向的倍率成分的位置偏移對應，所述第二校正係數與和所述第一方向交叉的第二方向的倍率成分的位置偏移對應，  於應用了第一設定的情況下，於所述第一方向的倍率成分的位置偏移的校正中使用所述第一校正係數，且於所述第二方向的倍率成分的位置偏移的校正中使用基於所述第一校正係數的第三校正係數，  於應用了第二設定的情況下，於所述第一方向的倍率成分的位置偏移的校正中使用基於所述第二校正係數的第四校正係數，且於所述第二方向的倍率成分的位置偏移的校正中使用所述第二校正係數。
  2. 如請求項1所述的曝光裝置，其中 所述第一設定包含所述第一校正係數與所述第三校正係數的比率的設定，所述第二設定包含所述第二校正係數與所述第四校正係數的比率的設定。
  3. 如請求項1或請求項2所述的曝光裝置，其中 所述控制裝置於所述曝光處理中，  基於所述至少三處的對準標記的測量結果，分別計算出第五校正係數以及第六校正係數，所述第五校正係數與所述第一方向的正交度成分的位置偏移對應，所述第六校正係數與所述第二方向的正交度成分的位置偏移對應，  於應用了所述第一設定的情況下，於所述第一方向的正交度成分的位置偏移的校正中使用所述第五校正係數，且於所述第二方向的正交度成分的位置偏移的校正中使用基於所述第五校正係數的第七校正係數，  於應用了所述第二設定的情況下，於所述第一方向的正交度成分的位置偏移的校正中使用基於所述第六校正係數的第八校正係數，且於所述第二方向的正交度成分的位置偏移的校正中使用所述第六校正係數。
  4. 如請求項3所述的曝光裝置，其中 所述第一設定包含所述第五校正係數與所述第七校正係數的比率的設定，所述第二設定包含所述第六校正係數與所述第八校正係數的比率的設定。
  5. 一種半導體裝置的製造方法，包括： 對基板上的至少三處的對準標記進行測量；  基於所述至少三處的對準標記的測量結果，分別計算出第一校正係數以及第二校正係數，所述一校正係數與第一方向的倍率成分的位置偏移對應，所述第二校正係數與和所述第一方向交叉的第二方向的倍率成分的位置偏移對應；  於針對所述基板的曝光處理中應用了第一設定的情況下，於所述第一方向的倍率成分的位置偏移的校正中使用所述第一校正係數，且於所述第二方向的倍率成分的位置偏移的校正中使用基於所述第一校正係數的第三校正係數，對所述基板進行曝光；以及  於在所述曝光處理中應用了第二設定的情況下，於所述第一方向的倍率成分的位置偏移的校正中使用基於所述第二校正係數的第四校正係數，且於所述第二方向的倍率成分的位置偏移的校正中使用所述第二校正係數，對所述基板進行曝光。
  6. 如請求項5所述的半導體裝置的製造方法，更包括： 基於所述至少三處的對準標記的測量結果，分別計算出第五校正係數以及第六校正係數，所述第五校正係數與所述第一方向的正交度成分的位置偏移對應，所述第六校正係數與所述第二方向的正交度成分的位置偏移對應；  於在所述曝光處理中應用了所述第一設定的情況下，於所述第一方向的正交度成分的位置偏移的校正中使用所述第五校正係數，且於所述第二方向的正交度成分的位置偏移的校正中使用基於所述第五校正係數的第七校正係數；以及  於在所述曝光處理中應用了所述第二設定的情況下，於所述第一方向的正交度成分的位置偏移的校正中使用基於所述第六校正係數的第八校正係數，且於所述第二方向的正交度成分的位置偏移的校正中使用所述第六校正係數。
  7. 一種半導體裝置的製造方法，包括： 基於與第一基板有關的第一資訊以及與第二基板有關的第二資訊，計算出將所述第一基板與所述第二基板貼合時的倍率成分的位置偏移的校正值；  基於所述校正值而使第一載台變形，使所述第一基板保持於變形後的所述第一載台；  使所述第二基板保持於與所述第一載台相向的第二載台；以及  使用所述第一載台及所述第二載台來使所述第一基板與所述第二基板相對配置，將所述第一基板與所述第二基板貼合。
  8. 如請求項7所述的半導體裝置的製造方法，其中 所述第一資訊是於所述第一基板的曝光處理中，基於對所述第一基板的至少三處的對準標記進行測量而得的結果，計算出的倍率成分的校正值，  所述第二資訊是於所述第二基板的曝光處理中，基於對所述第二基板的至少三處的對準標記進行測量而得的結果，計算出的倍率成分的校正值。
  9. 如請求項7所述的半導體裝置的製造方法，其中 所述第一資訊是表示所述第一基板的翹曲量的資訊，  所述第二資訊是表示所述第二基板的翹曲量的資訊。
  10. 一種接合裝置，包括： 第一載台，能夠保持第一基板；  第二載台，與所述第一載台相向，能夠保持第二基板；  第一測量裝置，對所述第一基板的第一對準標記進行測量；  第二測量裝置，對所述第二基板的第二對準標記進行測量；以及  控制裝置，執行接合處理，  所述控制裝置於所述接合處理中，基於所述第一對準標記的測量結果、所述第二對準標記的測量結果以及與所述第一基板相關聯的第一校正式，來對所述第一載台與所述第二載台的相對位置進行調整後，將所述第一基板與所述第二基板接合。
  11. 如請求項10所述的接合裝置，其中 所述第一校正式與所述第一基板的曝光處理中所使用的倍率成分的校正值相關聯，表示所述第一對準標記的測量座標和所述測量座標與所述第一基板的中心位置的測量誤差的關係，  所述控制裝置基於將使用所述第一校正式而計算出的測量誤差與所述第一對準標記的測量結果相加而得的數值，來對所述第一載台與所述第二載台的相對位置進行調整。
  12. 如請求項10所述的接合裝置，其中 所述第一校正式與所述第一基板的翹曲量相關聯，表示所述第一對準標記的測量座標和所述測量座標與所述第一基板的中心位置的測量誤差的關係，  所述控制裝置基於將使用所述第一校正式而計算出的測量誤差與所述第一對準標記的測量結果相加而得的數值，來對所述第一載台與所述第二載台的相對位置進行調整。
  13. 如請求項10至請求項12中任一項所述的接合裝置，其中 所述控制裝置於所述接合處理中，基於與所述第二基板相關聯的第二校正式，來對所述第一載台與所述第二載台的相對位置進行調整。
  14. 如請求項13所述的接合裝置，其中 所述第二校正式與所述第二基板的曝光處理中所使用的倍率成分的校正值相關聯，表示所述第二對準標記的測量座標和所述測量座標與所述第二基板的中心位置的測量誤差的關係，  所述控制裝置基於將使用所述第二校正式而計算出的測量誤差與所述第二對準標記的測量結果相加而得的數值，來對所述第一載台與所述第二載台的相對位置進行調整。
  15. 如請求項13所述的接合裝置，其中 所述第二校正式與所述第二基板的翹曲量相關聯，表示所述第二對準標記的測量座標和所述測量座標與所述第二基板的中心位置的測量誤差的關係，  所述控制裝置基於將使用所述第二校正式而計算出的測量誤差與所述第二對準標記的測量結果相加而得的數值，來對所述第一載台與所述第二載台的相對位置進行調整。
  16. 一種半導體裝置的製造方法，所述半導體裝置是製造藉由將第一基板與第二基板接合而形成，所述製造方法包括： 使所述第一基板保持於第一載台；  使所述第二基板保持於與所述第一載台相向的第二載台；  對所述第一基板的第一對準標記進行測量；  對所述第二基板的第二對準標記進行測量；以及  基於所述第一對準標記的測量結果、所述第二對準標記的測量結果以及與所述第一基板相關聯的第一校正式，來對所述第一載台與所述第二載台的相對位置進行調整後，將所述第一基板與所述第二基板接合。
  17. 如請求項16所述的半導體裝置的製造方法，其中 所述第一校正式與所述第一基板的曝光處理中所使用的倍率成分的校正值相關聯，表示所述第一對準標記的測量座標和所述測量座標與所述第一基板的中心位置的測量誤差的關係，  所述第一載台與所述第二載台的相對位置的調整基於將使用所述第一校正式而計算出的測量誤差與所述第一對準標記的測量結果相加而得的數值。
  18. 如請求項16所述的半導體裝置的製造方法，其中 所述第一校正式與所述第一基板的翹曲量相關聯，表示所述第一對準標記的測量座標和所述測量座標與所述第一基板的中心位置的測量誤差的關係，  所述第一載台與所述第二載台的相對位置的調整可使用將使用所述第一校正式而計算出的測量誤差與所述第一對準標記的測量結果相加而得的數值。
  19. 如請求項16至請求項18中任一項所述的半導體裝置的製造方法，其中 所述第一載台與所述第二載台的相對位置的調整基於與所述第二基板相關聯的第二校正式。
  20. 如請求項19所述的半導體裝置的製造方法，其中 所述第二校正式與所述第二基板的曝光處理中所使用的倍率成分的校正值相關聯，表示所述第二對準標記的測量座標和所述測量座標與所述第二基板的中心位置的測量誤差的關係，  所述第一載台與所述第二載台的相對位置的調整可使用將使用所述第二校正式而計算出的測量誤差與所述第二對準標記的測量結果相加而得的數值。
  21. 如請求項19所述的半導體裝置的製造方法，其中 所述第二校正式與所述第二基板的翹曲量相關聯，表示所述第二對準標記的測量座標和所述測量座標與所述第二基板的中心位置的測量誤差的關係，  所述第一載台與所述第二載台的相對位置的調整可使用將使用所述第二校正式而計算出的測量誤差與所述第二對準標記的測量結果相加而得的數值。
TW111125237A 2021-12-16 2022-07-06 曝光裝置、接合裝置及半導體裝置的製造方法 TW202326297A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-204292 2021-12-16
JP2021204292A JP7728160B2 (ja) 2021-12-16 2021-12-16 露光装置、及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW202326297A true TW202326297A (zh) 2023-07-01

Family

ID=86744118

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111125237A TW202326297A (zh) 2021-12-16 2022-07-06 曝光裝置、接合裝置及半導體裝置的製造方法

Country Status (4)

Country Link
US (1) US20230195002A1 (zh)
JP (2) JP7728160B2 (zh)
CN (1) CN116266034A (zh)
TW (1) TW202326297A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12381093B2 (en) * 2022-04-08 2025-08-05 Tokyo Electron Limited Hybrid patterning-bonding semiconductor tool
WO2025233065A1 (en) * 2024-05-08 2025-11-13 Asml Netherlands B.V. Semiconductor bonding distortion adjustment systems and methods

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3706951B2 (ja) * 1995-06-26 2005-10-19 株式会社ニコン 露光装置
JPH09306819A (ja) * 1996-05-17 1997-11-28 Nikon Corp 露光装置
US7875528B2 (en) 2007-02-07 2011-01-25 International Business Machines Corporation Method, system, program product for bonding two circuitry-including substrates and related stage
JP5593690B2 (ja) 2009-12-14 2014-09-24 株式会社ニコン 変形計測用基板、露光装置及び露光方法並びにデバイス製造方法
KR102478498B1 (ko) 2016-06-16 2022-12-19 가부시키가이샤 니콘 적층 장치 및 적층 방법
JP7355687B2 (ja) 2020-03-19 2023-10-03 キオクシア株式会社 貼合装置および貼合方法

Also Published As

Publication number Publication date
JP7728160B2 (ja) 2025-08-22
CN116266034A (zh) 2023-06-20
JP2025120375A (ja) 2025-08-15
US20230195002A1 (en) 2023-06-22
JP2023089658A (ja) 2023-06-28

Similar Documents

Publication Publication Date Title
JP2025120375A (ja) 露光装置、接合装置、及び半導体装置の製造方法
JP3870182B2 (ja) 露光装置及びデバイス製造方法
US11687010B2 (en) System and method for correcting overlay errors in a lithographic process
CN110573966A (zh) 用于优化光刻工艺的方法和装置
JP3352354B2 (ja) 露光装置およびデバイス製造方法
CN1115719C (zh) 对准方法
US10497658B2 (en) Method of pattern placement correction
CN110955120B (zh) 一种预补值的确定方法、装置
TWI836577B (zh) 半導體製造系統與半導體裝置的製造方法
JP7809596B2 (ja) 接合装置、接合方法、及び半導体装置の製造方法
TWI843423B (zh) 接合裝置、接合方法、及半導體裝置的製造方法
CN116540497A (zh) 曝光装置和曝光方法
US20240419085A1 (en) Exposure apparatus, exposure method, and method for manufacturing semiconductor device
US20240210839A1 (en) Exposure apparatus, exposure method, and method for manufacturing semiconductor device
JP2023108580A (ja) 露光装置及び露光方法
CN115857286A (zh) 一种曝光方法、装置及电子设备
JP4473827B2 (ja) 基板処理装置及び基板の受け渡し位置の調整方法
JPH1197342A (ja) 位置合わせ方法
CN116203803A (zh) 用于光学邻近校正的方法和制造半导体器件的方法
JP2009026962A (ja) 露光装置、情報処理装置及びデバイス製造方法
JP2021149000A (ja) 露光方法、露光装置、及び半導体装置の製造方法
US20240312820A1 (en) Semiconductor manufacturing apparatus and method of manufacturing semiconductor device
CN114944342A (zh) 一种键合补偿方法及装置、芯片再布线方法、键合结构
US6784974B1 (en) Exposure method and exposure apparatus
CN114975145A (zh) C2w键合控制系统及键合设备、c2w键合方法