[go: up one dir, main page]

TW202316429A - 積體電路、資料暫存器裝置及正反器電路 - Google Patents

積體電路、資料暫存器裝置及正反器電路 Download PDF

Info

Publication number
TW202316429A
TW202316429A TW111105562A TW111105562A TW202316429A TW 202316429 A TW202316429 A TW 202316429A TW 111105562 A TW111105562 A TW 111105562A TW 111105562 A TW111105562 A TW 111105562A TW 202316429 A TW202316429 A TW 202316429A
Authority
TW
Taiwan
Prior art keywords
node
transistor
output
input
data
Prior art date
Application number
TW111105562A
Other languages
English (en)
Other versions
TWI801136B (zh
Inventor
楊尚輯
高暉曜
Original Assignee
旺宏電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旺宏電子股份有限公司 filed Critical 旺宏電子股份有限公司
Publication of TW202316429A publication Critical patent/TW202316429A/zh
Application granted granted Critical
Publication of TWI801136B publication Critical patent/TWI801136B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356182—Bistable circuits using complementary field-effect transistors with additional means for controlling the main nodes
    • H03K3/356191—Bistable circuits using complementary field-effect transistors with additional means for controlling the main nodes with synchronous operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
    • H03K3/356139—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration with synchronous operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3562—Bistable circuits of the primary-secondary type
    • H03K3/35625—Bistable circuits of the primary-secondary type using complementary field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)

Abstract

本發明提供用於管理正反器電路的系統、方法、電路以及設備。在一個態樣中，正反器電路包含：第一子電路，具有第一輸入節點與第一輸出節點之間的第一內部節點；第二子電路，具有第二輸入節點與第二輸出節點之間的第二內部節點；以及第三子電路，耦接於第一內部節點與第二內部節點之間。第三子電路經組態以：處於不導通狀態來以導電方式斷開第一內部節點及第二內部節點，以及處於導通狀態來以導電方式連接第一內部節點及第二內部節點，使得第一輸出節點處的第一輸出對應於第二輸入節點處的第二輸入，且第二輸出節點處的第二輸出對應於第一輸入節點處的第一輸入。

Description

積體電路、資料暫存器裝置及正反器電路
本發明是有關於正反器，且特別是有關於一種積體電路、資料暫存器裝置及正反器電路。
正反器（Flip flop）（或正反器（flip-flop））電路廣泛地用於數位電路以儲存資料。正反器電路的功率、延遲以及可靠性直接影響形成於半導體晶片上的整個積體電路的效能及容錯。舉例而言，在高速電路系統中，時脈週期隨電路系統變得更快而變得更短。當正反器電路在時脈週期內接收資料時，正反器電路需要較快地起作用。此外，漏電流可改變鎖存於正反器電路中的資料。因此，需要提供具有高速及高可靠性的正反器電路。
本揭露描述用於管理例如具有高速和高可靠性（諸如鎖存資料穩定性及裝置失配容限）的正反器電路的系統及技術，其可實施於高速記憶體裝置，例如雙倍資料速率（Double Data Rate；DDR）記憶體裝置中。
本揭露的一個態樣提供一種積體電路，包含：第一子電路，具有第一輸入節點、第一輸出節點以及第一輸入節點與第一輸出節點之間的第一內部節點；第二子電路，具有第二輸入節點、第二輸出節點以及第二輸入節點與第二輸出節點之間的第二內部節點；以及第三子電路，耦接於第一子電路的第一內部節點與第二子電路的第二內部節點之間，且經組態以：處於不導通狀態來以導電方式斷開第一內部節點及第二內部節點，以及處於導通狀態來以導電方式連接第一內部節點及第二內部節點，使得第一輸出節點處的第一輸出對應於第二輸入節點處的第二輸入，且第二輸出節點處的第二輸出對應於第一輸入節點處的第一輸入。
在一些實施例中，第一子電路及第二子電路中的每一者經組態以接收電源電壓，且第三子電路經組態以接收不同於電源電壓的偏壓電壓。
在一些實施例中，第一子電路包含與第一內部節點及第一輸出節點耦接的第一電晶體，且第二子電路包含與第二內部節點及第二輸出節點耦接的第二電晶體，第三子電路包含第三電晶體，所述第三電晶體具有經組態以接收偏壓電壓的閘極端子、耦接至第一內部節點的源極端子以及耦接至第二內部節點的汲極端子，且第三電晶體經組態以：接通以將第三子電路變成導通狀態且斷開以將第三子電路變成不導通狀態。
在一些實施例中，第一子電路及第二子電路中的每一者具有時脈輸入節點，所述時脈輸入節點經組態以接收具有第一狀態及第二狀態的時脈訊號。當時脈輸入節點處於第一狀態時，第一電晶體及第二電晶體接通，第三電晶體斷開，且第一內部節點處的電壓與第二內部節點處的電壓彼此獨立。當時脈輸入節點自第一狀態切換至第二狀態時，第三電晶體接通，使得電流經由第三電晶體自第一內部節點及第二內部節點中的一者流向第一內部節點及第二內部節點中的另一者，以使得第一輸出節點處的第一輸出對應於第二輸入節點處的第二輸入且第二輸出節點處的第二輸出對應於第一輸入節點處的第一輸入。
在一些實施例中，第一子電路更包含第四電晶體且第二子電路更包含第五電晶體，且第四電晶體及第五電晶體的源極端子耦接至電源電壓，第四電晶體的汲極端子及第五電晶體的閘極端子耦接至第一輸出節點，且第五電晶體的汲極端子及第四電晶體的閘極端子耦接至第二輸出節點。當時脈輸入節點處於第二狀態時，第三電晶體接通，使得來自第四電晶體及第五電晶體中的一者的漏電流經由第三電晶體放電以使第一資料輸出及第二資料輸出保持不變。第四電晶體及第五電晶體可具有不同於第一電晶體、第二電晶體以及第三電晶體的電晶體類型的電晶體類型。
在一些實施例中，第一子電路更包含第六電晶體，所述第六電晶體具有作為第一輸入節點的閘極端子及耦接至第一內部節點的汲極端子，第二子電路更包含第七電晶體，所述第七電晶體具有作為第二輸入節點的閘極端子及耦接至第二內部節點的汲極端子，且積體電路更包含第八電晶體，所述第八電晶體具有耦接至第六電晶體及第七電晶體的源極端子的汲極端子、經組態以接收時脈訊號的閘極端子以及耦接至接地或電源電壓的源極端子。
在一些實施例中，第一電晶體具有耦接至第一輸出節點的汲極端子、耦接至第二輸出節點的閘極端子，以及耦接至第一內部節點的源極端子，第二電晶體具有耦接至第二輸出節點的汲極端子、耦接至第一輸出節點的閘極端子以及耦接至第二內部節點的源極端子。當時脈輸入節點處於第一狀態時，第一輸出節點處的電壓與V DD相同，第二輸出節點處的電壓與V DD相同，第一內部節點處的電壓與V DD-V TH1相同，且第二內部節點處的電壓與V DD-V TH2相同，其中V DD表示電源電壓，V TH1、V TH2分別表示第一電晶體及第二電晶體的臨限電壓。
在一些實施例中，第一電晶體、第二電晶體以及第三電晶體中的每一者為各別n型電晶體。偏壓電壓經組態以在如以下的電壓範圍內： V TH3＜ V BIAS＜ V DD+ 最小(V TH1, V TH2) - V TH3， 其中V DD及V BIAS分別表示電源電壓及偏壓電壓，V TH1、V TH2以及V TH3分別表示第一電晶體、第二電晶體以及第三電晶體的臨限電壓。
在一些實施例中，第一電晶體、第二電晶體以及第三電晶體中的每一者為各別p型電晶體，且偏壓電壓經組態以在如以下的電壓範圍內： 最大(V TH1, V TH2) - V TH3＜ V BIAS＜ V DD- V TH3， 其中V DD及V BIAS分別表示電源電壓及偏壓電壓，V TH1、V TH2以及V TH3分別表示第一電晶體、第二電晶體以及第三電晶體的臨限電壓。
在一些實施例中，積體電路包含正反器，所述正反器具有第一子電路、第二子電路以及第三子電路，第二輸入與第一輸入互補。
在一些實施例中，正反器更包含：鎖存電路，經組態以自第一子電路的第一輸出節點接收第一輸出且自第二子電路的第二輸出節點接收第二輸出。
本揭露的另一態樣提供一種資料暫存器裝置，包含：介面，經組態以接收資料，以及多個正反器電路，所述多個正反器電路中的每一者包含：第一子電路，具有第一輸入節點、第一輸出節點以及第一輸入節點與第一輸出節點之間的第一內部節點；第二子電路，具有第二輸入節點、第二輸出節點以及第二輸入節點與第二輸出節點之間的第二內部節點；以及第三子電路，耦接於第一子電路的第一內部節點與第二子電路的第二內部節點之間，且經組態以：處於不導通狀態來以導電方式斷開第一內部節點及第二內部節點，以及處於導通狀態來以導電方式連接第一內部節點及第二內部節點，使得第一輸出節點處的第一資料輸出對應於第二輸入節點處的第二資料輸入，且第二輸出節點處的第二資料輸出對應於第一輸入節點處的第一資料輸入，第二資料輸入與第一資料輸入互補。
在一些實施例中，第一子電路及第二子電路中的每一者經組態以接收電源電壓，且第三子電路經組態以接收偏壓電壓。第一子電路包含與第一內部節點及第一輸出節點耦接的第一電晶體，且第二子電路包含與第二內部節點及第二輸出節點耦接的第二電晶體。第三子電路包含第三電晶體，所述第三電晶體具有經組態以接收偏壓電壓的閘極端子、耦接至第一內部節點的源極端子以及耦接至第二內部節點的汲極端子。第一子電路及第二子電路中的每一者具有時脈輸入節點，所述時脈輸入節點經組態以接收具有第一狀態及第二狀態的時脈訊號。當時脈輸入節點處於第一狀態時，第一電晶體及第二電晶體接通，第三電晶體斷開，且第一內部節點處的電壓與第二內部節點處的電壓彼此獨立。當時脈輸入節點自第一狀態切換至第二狀態時，第三電晶體接通，使得電流經由第三電晶體自第一內部節點及第二內部節點中的一者流向第一內部節點及第二內部節點中的另一者，以使得第一資料輸出對應於第二資料輸入且第二資料輸出對應於第一資料輸入。
在一些實施例中，第一子電路更包含第四電晶體且第二子電路更包含第五電晶體。第四電晶體及第五電晶體的源極端子耦接至電源電壓，第四電晶體的汲極端子及第五電晶體的閘極端子耦接至第一輸出節點，且第五電晶體的汲極端子及第四電晶體的閘極端子耦接至第二輸出節點。當時脈輸入節點處於第二狀態時，第三電晶體接通，使得來自第四電晶體及第五電晶體中的一者的漏電流經由第三電晶體放電以使第一資料輸出及第二資料輸出保持不變。第四電晶體及第五電晶體具有不同於第一電晶體、第二電晶體以及第三電晶體的電晶體類型的電晶體類型。
在一些實施例中，第一子電路更包含第六電晶體，所述第六電晶體具有作為第一輸入節點的閘極端子及耦接至第一內部節點的汲極端子，第二子電路更包含第七電晶體，所述第七電晶體具有作為第二輸入節點的閘極端子及耦接至第二內部節點的汲極端子，且正反器電路更包含第八電晶體，所述第八電晶體具有耦接至第六電晶體及第七電晶體的源極端子的汲極端子、經組態以接收時脈訊號的閘極端子，以及耦接至接地或電源電壓的源極端子。
在一些實施例中，第一電晶體具有耦接至第一輸出節點的汲極端子、耦接至第二輸出節點的閘極端子，以及耦接至第一內部節點的源極端子，且第二電晶體具有耦接至第二輸出節點的汲極端子、耦接至第一輸出節點的閘極端子，以及耦接至第二內部節點的源極端子。當時脈輸入節點處於第一狀態時，第一輸出節點處的電壓與V DD相同，第二輸出節點處的電壓與V DD相同，第一內部節點處的電壓與V DD-V TH1相同，且第二內部節點處的電壓與V DD-V TH2相同，其中V DD表示電源電壓，V TH1、V TH2分別表示第一電晶體及第二電晶體的臨限電壓。
在一些實施例中，第一電晶體、第二電晶體以及第三電晶體中的每一者為各別n型電晶體，且偏壓電壓經組態以在如以下的電壓範圍內： V TH3＜ V BIAS＜ V DD+ 最小(V TH1, V TH2) - V TH3， 其中V DD及V BIAS分別表示電源電壓及偏壓電壓，V TH1、V TH2以及V TH3分別表示第一電晶體、第二電晶體以及第三電晶體的臨限電壓。
在一些實施例中，第一電晶體、第二電晶體以及第三電晶體中的每一者為各別p型電晶體，且偏壓電壓經組態以在如以下的電壓範圍內： 最大(V TH1, V TH2) - V TH3＜ V BIAS＜ V DD- V TH3， 其中V DD及V BIAS分別表示電源電壓及偏壓電壓，V TH1、V TH2以及V TH3分別表示第一電晶體、第二電晶體以及第三電晶體的臨限電壓。
在一些實施例中，多個正反器電路中的每一者更包含：鎖存電路，經組態以自第一子電路的第一輸出節點接收第一資料輸出且自第二子電路的第二輸出節點接收第二資料輸出，且提供對應於第一資料輸出及第二資料輸出中的至少一者的輸出。
本揭露的另一態樣提供一種正反器電路，包含：第一鎖存電路，包含：第一子電路，具有第一輸入節點、第一輸出節點以及第一輸入節點與第一輸出節點之間的第一內部節點；第二子電路，具有第二輸入節點、第二輸出節點以及第二輸入節點與第二輸出節點之間的第二內部節點；以及第三子電路，耦接於第一子電路的第一內部節點與第二子電路的第二內部節點之間，且經組態以：斷開來以導電方式斷開第一內部節點及第二內部節點，以及接通來以導電方式連接第一內部節點及第二內部節點，使得第一輸出節點處的第一資料輸出對應於第二輸入節點處的第二資料輸入，且第二輸出節點處的第二資料輸出對應於第一輸入節點處的第一資料輸入，第二資料輸入與第一資料輸入互補；以及第二鎖存電路，經組態以自第一輸出節點接收第一資料輸出且自第二輸出節點接收第二資料輸出，且提供對應於第一資料輸出及第二資料輸出中的至少一者的輸出。
本揭露中所描述的主題可實施於特定實施例中以實現以下優勢中的一或多者。舉例而言，本揭露的實施提供例如在高速系統中的正反器電路，所述正反器電路包含經組態以接通以由於在鎖存（或保持）階段期間從屬洩漏而使電流放電的電晶體。不同於受裝置失配（或偏移）問題影響的習知電路（例如，強臂鎖存），正反器電路中的電晶體可減少或消除裝置失配問題。舉例而言，電晶體可施加有偏壓閘極電壓代替電源電壓以在預充電階段期間斷開，使得失配裝置（例如失配電晶體）可獨立地預充電至不同電壓，其可減少裝置的失配或偏移影響。另外，施加有偏壓閘極電壓的電晶體的等效電阻可大於如強臂鎖存的習知電路中的電晶體的等效電阻，其可使得正反器電路更快地起作用來具有較短回應時間。較短回應時間可因此減少或消除資料輸入或輸出中的誤差位元且改良系統的效能。亦即，正反器電路可具有比習知電路更佳的失配容限及較高速度。
所述技術可藉由任何類型的電晶體實施，諸如任何類型的金屬氧化矽（metal-oxide-silicon；MOS）電晶體（例如，金屬氧化矽場效電晶體（metal-oxide-silicon field-effect transistor；MOSFET）），且電晶體可為n通道（或n型）電晶體（例如NMOS或N-MOSFET），或p通道（或p型）電晶體（例如，PMOS或P-MOSFET）。正反器電路中的電晶體可替換為在感測及/或鎖存階段期間接通且在預充電階段期間斷開的任何電路或方案。所述技術可實施於需要在第一階段期間分離兩個節點而無不彼此干擾且在第二後續階段期間連接兩個節點的任何類型的電路或裝置中。
所述技術可針對需要高速及/或高可靠性，諸如高資料穩定性及/或高裝置失配容限的任何類型的電路或裝置實施。舉例來說，所述技術可應用於任何類型的記憶體裝置，諸如動態隨機存取記憶體（Dynamic Random Access Memory；DRAM）、同步動態隨機存取記憶體（Synchronous Dynamic Random-Access Memory；SDRAM）（諸如DDR SDRAM）、快閃記憶體（諸如NOR快閃記憶體或NAND快閃記憶體）、電阻式隨機存取記憶體（resistive random-access memory；RRAM）、相變隨機存取記憶體（phase-change random-access memory；PCRAM）、磁阻式隨機存取記憶體（Magnetoresistive random-access memory；MRAM）等。另外或替代地，所述技術可應用於各種類型的裝置及系統，諸如安全數位（secure digital；SD）卡、嵌入型多媒體卡（embedded multimedia cards；eMMC）或固態磁碟機（solid-state drives；SSD）、嵌入型系統等。
在隨附圖式及以下描述中闡述一或多個所揭露實施的細節。其他特徵、態樣以及優勢將自實施方式、圖式以及申請專利範圍變得顯而易見。
圖1示出系統100的實例。系統100包含裝置110及主機裝置120。裝置110可為包含裝置控制器112及記憶體116的記憶體系統。裝置控制器112包含處理器113及內部記憶體114。
在一些實施中，裝置110為儲存裝置。舉例而言，裝置110可為嵌入式多媒體卡（embedded multimedia card；eMMC）、安全數位（SD）卡、固態磁碟機（SSD）或某一其他適合的儲存器。在一些實施中，裝置110為智慧型手錶、數位攝影機或媒體播放器。在一些實施中，裝置110為耦接至主機裝置120的用戶端裝置。舉例而言，裝置110為數位攝影機或媒體播放器中的SD卡，所述數位攝影機或媒體播放器為主機裝置120。
裝置控制器112為通用微處理器或專用微控制器。在一些實施中，裝置控制器112為裝置110的記憶體控制器。以下章節基於裝置控制器112為記憶體控制器的實施來描述各種技術。然而，描述於以下章節中的技術亦適用於裝置控制器112為不同於記憶體控制器的另一類型的控制器的實施中。
處理器113經組態以執行指令且處理資料。指令包含分別作為韌體碼及/或其他程式碼儲存於輔助記憶體中的韌體指令及/或其他程式指令。資料包含對應於由處理器執行的韌體及/或其他程式的程式資料，以及其他適合的資料。在一些實施中，處理器113為通用微處理器或專用微控制器。處理器113亦稱為中央處理單元（central processing unit；CPU）。
處理器113自內部記憶體114存取指令及資料。在一些實施中，內部記憶體為包含於裝置控制器112中的快取記憶體，如圖1中所繪示。內部記憶體114儲存對應於由處理器113執行的指令的指令碼，及/或在運行時間期間由處理器113請求的資料。
裝置控制器112將來自記憶體116的指令碼及/或資料轉移至內部記憶體114。在一些實施中，記憶體116為經組態以長期儲存指令及/或資料的非揮發性記憶體，例如NAND快閃記憶體裝置或某一其他適合的非揮發性記憶體裝置。在記憶體116為NAND快閃記憶體的實施中，裝置110為快閃記憶體裝置，例如，快閃記憶體卡，且裝置控制器112為NAND快閃控制器。舉例而言，在一些實施中，當裝置110為eMMC或SD卡時，記憶體116為NAND快閃；在一些實施中，當裝置110為數位攝影機時，記憶體116為SD卡；且在一些實施中，當裝置110為媒體播放器時，記憶體116為硬碟機。
在一些實施中，內部記憶體114為靜態隨機存取記憶體（SRAM）或動態隨機存取記憶體（DRAM）。舉例而言，在一些實施中，當裝置110為eMMC、SD卡或智慧型手錶時，內部記憶體114為SRAM。在一些實施中，當裝置110為數位攝影機或媒體播放器時，內部記憶體114為DRAM。在一些實施中，記憶體116亦包含SRAM或DRAM晶片作為資料緩衝器。
DDR SDRAM允許在時脈訊號（例如裝置110的時脈訊號）的上升邊緣及下降邊緣兩者上的資料傳送，且因此可提供多於單一資料速率（single data rate；SDR）SDRAM兩倍的資料或快於SDR SDRAM的運轉速度兩倍的運轉速度。DDR SDRAM亦能夠在高速資料速率下提供突發資料。歸因於高速資料傳送，DDR SDRAM可使用資料暫存器以暫存正在時脈訊號的兩個邊緣上輸入或輸出的資料。資料暫存器可包含正反器電路以儲存資料。
圖2A為示出根據本揭露的一或多個實施的包含正反器電路的實例資料暫存器200的示意圖。資料暫存器200可實施於隨機存取記憶體（random access memory；RAM）裝置，例如，DDR SDRAM中。RAM裝置可位於圖1的內部記憶體114或圖1的記憶體116中。
資料暫存器200可經組態以同時暫存多個資料輸入201。僅出於說明的目的，以下描述使用8個資料輸入作為實例，例如，DQ＜0＞、...、DQ＜7＞。資料暫存器200亦可使用雙向資料選通（data strobe；DQS）訊號203及資料選通條（data strobe bar；DQSB）訊號204以提供用於暫存資料輸入201的時脈訊號。DQSB訊號204可為DQS訊號203的反相訊號。
如圖2A中所示出，資料暫存器200包含介面206，所述介面206包含分別用於接收例如DQ＜0＞、…、DQ＜7＞的資料輸入201、參考電壓V REF202、DQS訊號203以及DQSB訊號204的節點（或插腳）。資料暫存器200包含耦接至介面206的多個比較器210。每一比較器210包含兩個輸入節點及一個輸出節點。資料輸入201、DQS訊號203以及DQSB訊號204中的每一者連接至對應比較器210的輸入節點中的一者，所述比較器210在輸入節點的另一節點處接收參考電壓V REF202。每一比較器210可比較兩個輸入節點處的輸入且經由輸出節點輸出一輸出。
資料暫存器200可包含時脈樹220，所述時脈樹220耦接至比較器210且經組態以基於來自對應比較器210的輸出而提供具有相關聯時脈訊號（例如DQS2DQi及DQSB2DQi）的經調整資料輸入（例如DQi訊號），所述輸出是基於例如DQ＜i＞資料輸入的對應資料輸入及DQS訊號203以及DQSB訊號204。應注意，i為整數，例如0、1、...、7。
資料暫存器200可包含多個單轉差分（single to differential；S2D）放大器230。對於每一經調整資料輸入DQi，各別S2D放大器230經組態以基於經調整資料輸入DQi而產生一對反相（或補充）資料訊號DQiD及資料訊號DQiB（例如「1」及「0」）。資料訊號DQiB可視為DQiD訊號的互補訊號。兩個S2D放大器230亦可分別基於相關聯的時脈訊號DQS2DQi及時脈訊號DQSB2DQi而產生兩個時脈訊號。
資料暫存器200可包含耦接至S2D放大器230的多個正反器電路240。每一正反器電路240可包含兩個資料輸入節點D及資料輸入節點DB、時脈輸入節點CLK以及輸出節點Q。例如DQ＜i＞的每一資料輸入201可對應於三個S2D放大器230及兩個正反器電路240。第一正反器電路240經組態以在對應資料輸入節點D及資料輸入節點DB處自第一S2D放大器230接收資料訊號DQiD及資料訊號DQiB，且自第二S2D放大器230接收第一時脈訊號DQS2DQi。第二正反器電路240經組態以自第一S2D放大器230接收相同資料訊號DQiD及資料訊號DQiB且自第三S2D放大器230接收第二時脈訊號DQSB2DQi。
資料暫存器200可更包含多個多工器（multiplexer；MUX）250，例如，2個至16個多工器。例如DQ＜i＞的每一資料輸入201對應於各別MUX 250。舉例而言，每2個至16個MUX 250經組態以自兩個對應正反器電路240接收兩個輸出，且產生16個輸出252，例如，Di_0、Di_1、...、Di_14、Di_15。
圖2B為示出可實施為圖2A的正反器電路240的實例正反器電路的示意圖。如圖2B中所示出，正反器電路240可包含第一鎖存電路242（例如正反器鎖存電路242），及第二鎖存電路244（例如SR鎖存電路244）。如下文更詳細論述，正反器鎖存電路242可藉由圖3A至圖3C的正反器鎖存電路300或圖7A的正反器鎖存電路700來實施。正反器鎖存電路242包含用於接收互補訊號（例如「1」及「0」）的兩個資料輸入節點D及資料輸入節點DB，時脈輸入節點CLK以及用於產生兩個輸出（例如「1」及「0」、「0」及「1」、「1」及「1」或「0」及「0」）的兩個輸出節點X及輸出節點Y。SR鎖存電路244可包含分別連接至正反器鎖存器242的X輸出節點及Y輸出節點的一對交叉耦接的2-輸入NAND 246、NAND 248。反相器246、反相器248中的每一者可為NAND邏輯閘極。每一NAND 246、NAND 248可在Q節點及QB節點處產生各別輸出。作為實例，若X、Y為0及1，則SR鎖存電路244可分別將Q節點及QB節點處的輸出變成1、0。
圖2C為示出根據本揭露的一或多個實施的輸入至正反器電路的實例時脈訊號260和實例資料輸入訊號270的圖式。時脈訊號260包含上升邊緣及下降邊緣。每一邊緣可用作用於將資料儲存於資料輸入訊號270中的時脈主動邊緣。為了說明，如圖2C中所繪示，時脈訊號260的上升邊緣用作時脈主動邊緣262。時脈訊號260具有藉由時脈主動邊緣262分離的較低位準「0」及較高位準「1」。
如下文更詳細論述，例如，在圖3A至圖3C中，在設置保持窗272期間可將資料輸入訊號270中的資料儲存且保持於正反器電路中，所述設置保持窗272可包含在時脈主動邊緣262之前的設置時間264及在時脈主動邊緣262之後的保持時間266。設置時間264可表示在時脈主動邊緣262之前正反器電路使資料輸入穩定的時段，且保持時間266可與在時脈主動邊緣262之後的正反器電路的感測階段的時段相關聯。正反器電路的回應時間可表示自正反器電路使資料輸入穩定時的第一時間點至正反器電路提供輸出時的第二時間點的時段，且回應時間可與設置時間264及保持時間266相關聯。
在高速電路系統中，時脈週期隨著電路系統變得較快而變得較短。由於時脈週期較短，因此正反器電路的回應時間需要甚至更短，使得正反器電路可在時脈週期內準確鎖存資料。在一些情況下，強臂鎖存電路實施於高速電路系統中以改良速度且避免可過量充電而改變鎖存資料的漏電流。然而，強臂鎖存電路可由於裝置失配（例如電晶體失配）而使保持時間較長。
本揭露的實施提供可解決裝置失配問題及漏電流問題，同時亦改良速度的正反器電路。正反器電路可由如圖3A至圖3C中所描述的使用n型電晶體（例如，N-MOSFET）作為可連接電晶體的正反器電路或如圖7A中進一步詳細描述的使用p型電晶體（例如，P-MOSFET）作為可連接電晶體的正反器電路來實施。在任一情況下，將偏壓電壓施加至正反器電路中的可連接電晶體的閘極。代替使用電源電壓，可基於電源電壓及正反器電路中的電晶體的一或多個特性（例如，臨限電壓）而調整或判定偏壓電壓，使得可連接電晶體在預充電階段（例如，設置時段）期間斷開以消除裝置失配問題且在感測階段（例如，保持時段）及鎖存階段期間接通以消除漏電流問題。施加有偏壓電壓的電晶體可具有比施加有電源電壓的電晶體更大的等效電阻，其可縮短回應時間且改良速度。
圖3A至圖3C為示出根據本揭露的一或多個實施的在包含預充電階段（圖3A）、感測階段（圖3B）以及鎖存階段（圖3C）的不同階段下的實例正反器鎖存電路300的電路圖。圖3D為示出根據本揭露的一或多個實施的具有隨圖3C的正反器鎖存電路的輸出改變的輸出的實例SR鎖存電路350的電路圖。圖4為示出圖3A至圖3C的正反器鎖存電路300及圖3D的SR鎖存電路350中的電壓的改變的示意圖400。
正反器鎖存電路300可實施為圖2B的正反器鎖存電路242。正反器鎖存電路300使用n型電晶體，例如n-MOSFET作為可連接電晶體，例如電晶體M 8。SR鎖存電路350可實施為圖2C的SR鎖存電路244。
如所圖3A至圖3C中所示出，正反器鎖存電路300包含第一子電路310、第二子電路320以及第三子電路330。正反器鎖存電路300亦可包含用於接收反相（或補充）資料輸入（例如，1及0或0及1）的兩個資料輸入節點IN 303及資料輸入節點INB 305以及用於接收時脈訊號的時脈輸入節點301。正反器鎖存電路300亦可包含第一輸出節點X 311及第二輸出節點Y 321，其中V OUT可為輸出節點X 311與輸出節點Y 321之間的電壓差。正反器鎖存電路300可更包含n型電晶體M 7302，所述n型電晶體M 7302具有連接至時脈輸入節點301的閘極端子、連接至第一子電路310及第二子電路320的汲極端子以及連接至接地的源極端子。
第一子電路310與第二子電路320彼此對稱且彼此交叉連接。舉例而言，第一子電路310包含p型電晶體M 1314且第二子電路320包含p型電晶體M 2324。電晶體314及電晶體324兩者在源極端子處接收電源電壓V DD。電晶體314的閘極端子耦接至電晶體324的汲極端子，同時電晶體324的閘極端子耦接至電晶體314的汲極端子。類似地，第一子電路310包含n型電晶體M 3316且第二子電路320包含n型電晶體M 4326。電晶體316的閘極端子耦接至電晶體326的汲極端子，同時電晶體326的閘極端子耦接至電晶體316的汲極端子。第一輸出節點X 311位於電晶體314的汲極端子與電晶體316的汲極端子之間，而第二輸出節點Y 321位於電晶體324的汲極端子與電晶體326的汲極端子之間。
另外，第一子電路310包含p型電晶體312，所述p型電晶體312具有耦接至用於接收時脈訊號的時脈輸入節點301的閘極端子，且第二子電路320包含p型電晶體322，所述p型電晶體322具有耦接至用於接收時脈訊號的時脈輸入節點301的閘極端子。電晶體312及電晶體322的兩個源極端子經組態以接收電源電壓V DD。電晶體312的汲極端子耦接於第一子電路310中的電晶體314的汲極端子與第一輸出節點X之間，而電晶體322的汲極端子耦接於第二子電路320中的電晶體324的汲極端子與第二輸出節點Y之間。
第一子電路310包含n型電晶體M 5318，所述n型電晶體M 5318具有耦接至資料輸入節點IN 303的閘極端子，且第二子電路320包含n型電晶體M 6328，所述n型電晶體M 6328具有耦接至資料輸入節點INB 305的閘極端子。電晶體318及電晶體328的源極端子兩者耦接至電晶體302的汲極端子。電晶體318的汲極端子耦接至第一子電路310中的電晶體316的源極端子，其中第一內部節點P位於電晶體318的汲極端子與電晶體316的源極端子之間。電晶體328的汲極端子耦接至第二子電路320中的電晶體326的源極端子，其中第二內部節點Q位於電晶體328的汲極端子與電晶體326的源極端子之間。
第三子電路330耦接於第一子電路310的第一內部節點P 313與第二子電路320的第二內部節點Q 323之間。第三子電路330可經組態以：處於不導通狀態來以導電方式斷開第一內部節點P 313及第二內部節點323 Q，使得第一輸出節點X 311處的第一輸出獨立於第二輸入節點INB 305處的第二輸入，且第二輸出節點Y 321處的第二輸出獨立於第一輸入節點IN 303處的第一輸入。第三子電路330亦可經組態以處於導通狀態來以導電方式連接第一內部節點P 313及第二內部節點Q 323，使得第一輸出節點X 311處的第一輸出對應於第二輸入節點INB 305處的第二輸入，且第二輸出節點Y 321處的第二輸出對應於第一輸入節點IN 303處的第一輸入。
在一些實施中，第三子電路330包含n型電晶體M 8332，所述n型電晶體M 8332具有耦接至第一內部節點P 313及第二內部節點Q 323的兩個端子及用於接收偏壓電壓V BIAS的閘極端子。若第一內部節點P 313的電壓低於第二內部節點Q 323的電壓，則耦接至第一內部節點P 313的端子可為源極端子且耦接至第二內部節點Q 323的端子可為汲極端子。若第一內部節點P 313的電壓高於第二內部節點Q 323的電壓，則耦接至第一內部節點P 313的端子可為汲極端子且耦接至第二內部節點Q 323的端子可為源極端子。
穿過電晶體的電流I D可表示如下：
Figure 02_image001
（線性區），
Figure 02_image003
（飽和區）， 其中
Figure 02_image005
表示電荷載流子有效移動率，
Figure 02_image007
表示電晶體中氧化物層的電容， W及 L表示電晶體的閘極寬度及閘極長度，V GS、V DS以及Vth分別表示閘極端子與源極端子之間的電壓、汲極端子與源極端子之間的電壓以及電晶體的臨限電壓。
正反器鎖存電路中的不同電晶體可例如由於製造條件而具有各種臨限電壓。電晶體的各種臨限電壓可在正反器鎖存電路中引起電晶體失配（或裝置失配）問題。舉例而言，如圖3A中所示出，在預充電階段期間，當時脈訊號處於較低位準「0」，且輸入節點IN 303以及輸入節點INB 305處的資料輸入為「1」及「0」時，輸出節點X 311及輸出節點Y 321處的電壓均可與對應於資料位元「1」的電源電壓V DD相同。電晶體M 3316及電晶體M 4326接通以預充電第一內部節點313 P及第二內部節點323 Q處的電壓。
若第三子電路在預充電階段期間處於接通階段，例如在V TH8小於V TH3或V TH4的情況下藉由用施加於閘極端子處的電源電壓V DD接通電晶體M 8332，則內部節點P及內部節點Q可以導電方式連接。V TH3、V TH4以及V TH8分別為電晶體316、電晶體326以及電晶體332的臨限電壓。因此，內部節點P及內部節點Q處的電壓變得相同且可與V DD-最大(V TH3, V TH4)相同。若電晶體316與電晶體326的臨限電壓不同，例如V TH3＞V TH4，則電晶體M 3316及電晶體M 4326中的一者將具有
Figure 02_image009
的非零電壓差，例如與0不同的
Figure 02_image009
= V TH3- V TH4，且電晶體M 3316及電晶體M 4326中的另一者將具有
Figure 02_image009
的零電壓差。因此，電晶體316及電晶體326仍可能具有失配問題。
若第三子電路330在如圖3A中所繪示的預充電階段期間處於斷開狀態，例如，藉由用偏壓電壓V BIAS作為閘極電壓斷開電晶體M 8332，則可以導電方式斷開內部節點P及內部節點Q。因此，內部節點P及內部節點Q處的電壓彼此獨立且可分別預充電至V DD-V TH3及V DD-V TH4。對於電晶體M 3316及電晶體M 4326，
Figure 02_image009
的電壓差均可與0相同。因此，可避免失配問題。為斷開電晶體M 8332，偏壓電壓V BIAS需要小於V DD+最小(V TH3, V TH4) - V TH8。在特定實例中，若電晶體316、電晶體326以及電晶體332的臨限電壓實質上相同，則偏壓電壓V BIAS需要小於電源電壓V DD。
如圖3B及圖3C中進一步詳細論述，在感測階段及鎖存階段期間，第三子電路需要接通，例如，藉由用偏壓電壓V BIAS接通電晶體332。為達成此情形，偏壓電壓V BIAS需要大於V TH8。因此，偏壓電壓V BIAS需要在如繪示的範圍內： V TH8＜ V BIAS＜ V DD+ 最小(V TH3, V TH4) - V TH8。
另外，如圖5A至圖5B中進一步詳細論述，偏壓電壓V BIAS可與第三子電路330的等效電阻R eq相關聯，其可影響正反器鎖存電路300的回應時間。因此，可基於正反器鎖存電路300中的電晶體的回應時間及特性來調整或判定V BIAS。可藉由製造正反器鎖存電路來預先判定及預先組態V BIAS。無論何時正反器鎖存電路300通電時，可將偏壓電壓V BIAS施加於電晶體332。
如圖4中所示出，在預充電階段期間，時脈訊號的電壓位準402處於較低位準「0」下。內部節點313 P及內部節點323 Q的電壓位準404及電壓位準406經預充電至較高電壓。輸出節點311 X及輸出節點321 Y的電壓位準408及電壓位準410維持在較高電壓下，所述電壓位準對應於「1」及「1」。SR鎖存電路350中的鎖存資料的電壓位準412處於對應於位元「0」的較低位準下。
返回參看圖3B，在時脈訊號上升至對應於「1」的較高位準之後，如圖4中所示出，正反器鎖存電路300進入感測階段。電晶體M 7302接通。由於輸入節點IN 303處的資料輸入為「1」且輸入節點INB 305處的資料輸入為「0」，因此電晶體M 5318接通且電晶體M 6328斷開。當第三子電路330接通（例如藉由接通電晶體M 8332）時，電流自第二子電路320（例如自電晶體M 4326）流向第一子電路310（例如，流向電晶體M 5318），且接著經由電晶體M 7302流向接地。同時，斷開電晶體312及電晶體322，且電流經由電晶體M 3316自輸出節點X流向電晶體M 5318，且接著經由電晶體M 7302流向接地。因此，輸出節點X處的電壓開始減小。內部節點313 P及內部節點323 Q處的電壓亦開始減小。
如圖4中所示出，在感測階段期間，時脈訊號維持在對應於「1」的較高位準下。內部節點P及內部節點Q處的電壓位準404及電壓位準406首先減小至對應於「0」的較低位準，且接著穩定在較低位準下。由於兩個電流路徑穿過內部節點P且一電流路徑穿過內部節點Q，如圖3B中所繪示，因此內部節點P處的電壓位準404較內部節點Q處的電壓位準406更快地減小。輸出節點X處的電壓位準408減小至對應於「0」的較低位準，同時輸出節點Y處的電壓位準410維持在對應於「1」的較高位準下。因此，藉由接通電晶體M 8332來以導電方式連接內部節點P 313及內部節點Q 323，輸出節點Y處的電壓位準「1」對應於輸入節點IN 303處的輸入，且輸出節點X處的電壓位準「0」對應於輸入節點INB 305處的輸入。由於輸出節點X處的電壓位準自較高電壓位準逐漸減小至較低電壓位準，因此輸出節點X及輸出節點Y處的輸出不改變SR鎖存電路350的輸出，如藉由圖4中的曲線412所示出。
返回參看圖3C，當輸出節點X處的電壓位準減小至對應於「0」的較低位準且輸出節點Y處的電壓位準維持對應於「1」的較高位準時，正反器鎖存電路300進入鎖存階段。在鎖存階段中，時脈訊號的電壓位準402維持在較高位準「1」下，內部節點P及內部節點Q維持在較低位準「0」下。儘管時脈輸入節點301處的時脈訊號斷開電晶體314及電晶體324，但電晶體314及電晶體324在源極端子處接收較高電源電壓V DD，且可能出現來自電晶體314的亞臨限值漏電流，其可經由電晶體M 5318及電晶體M 7302耗散至接地。來自第二子電路320的任何漏電流可經由電晶體M 8332耗散。
如圖3D所繪示，X節點處的電壓位準「0」及Y處的電壓位準「1」可在Q0節點處將SR鎖存電路350中的鎖存資料自「0」設定至「1」（如圖4繪示）且在Q0B節點處自「1」設定至「0」。類似地，在下一時脈週期下，當資料輸入在輸入節點IN處為「0」且在輸入節點INB處為「1」時，X節點及Y節點處的電壓位準分別變成「1」及「0」，其可在Q0節點處將鎖存資料自「1」重設至「0」且在Q0B節點處自「0」重設至「1」。
圖5A至圖5B為示出對應於圖3A至圖3C的正反器鎖存電路300的實例正反器鎖存電路500的電路圖。第三子電路330（例如，用偏壓電壓V BIAS作為電晶體M 8332的閘極電壓的電晶體M 8332）具有等效電阻R eq502，如正反器鎖存電路500中所繪示。圖5C為示出與在電晶體M 8用電源電壓作為閘極電壓（例如，在強臂鎖存電路中）的情況下相比，在電晶體M 8用偏壓電壓作為閘極電壓的情況下圖5A至圖5B的正反器鎖存電路500中的電壓的改變的示意圖。
圖5A繪示正反器鎖存電路500的預充電階段。不同於圖3A的正反器鎖存電路300的預充電階段，輸入節點IN 303及輸入節點INB 305處的資料輸入分別為「0」及「1」。類似地，與電晶體M 8（例如，示出為等效電阻R eq502）連接的內部節點313 P及內部節點323 Q處的電壓可分別獨立地預充電至V DD-V TH3及V DD-V TH4。
當例如在時脈上升主動邊緣之後，時脈訊號自較低位準「0」變為較高位準「1」時，內部節點313 P及內部節點323 Q處的電壓開始改變。如圖5B中所繪示，由於輸入節點IN 303處的資料輸入為「0」且輸入節點INB 305處的資料輸入為「1」，因此電晶體M 5318斷開且電晶體M 6328接通。電流沿著第一電流路徑經由電晶體M 8332（例如，等效電阻R eq502）自電晶體M 3316流向電晶體M 6328，接著經由電晶體M 7302流向接地。另一電流沿著第二電流路徑自電晶體M 4326流向電晶體M 6328，接著經由電晶體M 7302流向接地。內部節點313 P及內部節點323 Q處的電壓均減小直至穩定至較低位準，例如「0」。因此，輸出節點311 X及輸出節點321 Y處的電壓改變直至分別穩定至較高層位準「1」及較低位準「0」，其分別對應於輸入節點INB 305及輸入節點IN 303處的資料輸入。
如圖5C中所示出，圖式550繪示在電晶體M 8用偏壓電壓作為閘極電壓的情況下圖5A至圖5B的正反器鎖存電路500中的電壓改變。曲線552繪示隨時間（自預充電階段至感測階段）內部節點313 P處的電壓改變，且曲線554繪示隨時間（自預充電階段至感測階段）內部節點323 Q處的電壓改變。繪示在改變時段期間，在內部節點313 P與內部節點323 Q處的電壓之間存在電壓差
Figure 02_image011
。電壓差
Figure 02_image011
在改變時段期間以諸如412毫伏（mV）的最大值改變。亦即，內部節點313 P及內部節點323 Q處的電壓拉開以達成穩定性。電壓差
Figure 02_image011
與等效電阻R eq502相關聯。等效電阻R eq愈大，則電壓差
Figure 02_image011
將愈大。電壓差
Figure 02_image011
愈大，則內部節點P及內部節點Q將愈快穩定，且因此輸出節點311 X及輸出節點321 Y處的電壓將愈穩定。亦即，正反器鎖存電路的保持時間，例如圖2C的保持時間266可能較短。
相比而言，圖式560繪示在電晶體M 8用電源電壓作為閘極電壓（例如，在強臂鎖存電路中）的情況下電壓的改變。曲線562繪示隨時間（自預充電階段至感測階段）內部節點313 P處的電壓改變，且曲線564繪示隨時間（自預充電階段至感測階段）內部節點323 Q處的電壓改變。繪示在具有諸如302毫伏的最大值的改變時段期間的電壓差
Figure 02_image011
，所述電壓差小於圖550中的電壓差。亦即，正反器鎖存電路的保持時間在使用電源電壓時較使用偏壓電壓時的保持時間更長。
如上文所提及，實施於本揭露中的正反器鎖存電路具有預判定在以下的範圍內的偏壓電壓：V TH8＜ V BIAS＜ V DD+ 最小(V TH3, V TH4) - V TH8。在判定期間，可基於正反器鎖存電路的保持時間在所述範圍內調整偏壓電壓。舉例而言，具有最短保持時間的偏壓電壓可經判定為待組態於正反器鎖存電路中的目標偏壓電壓。
另外，在偏壓電壓作為閘極電壓的情況下，電晶體M 8在預充電階段期間斷開，而在電源電壓作為閘極電壓的情況下，電晶體M 8在預充電階段期間接通。因此，相較於在電源電壓作為閘極電壓的情況下，在偏壓電壓作為閘極電壓的情況下，內部節點P及內部節點Q處的電壓可更快地預充電至對應值。因此，亦可使用偏壓電壓作為閘極電壓縮短正反器鎖存電路的設置時間。因此，相較於使用電源電壓，可使用偏壓電壓縮短正反器鎖存電路的與設置時間及保持時間相關聯的回應時間。
圖6為示出在與電源電壓相比電晶體M 8的閘極電壓為偏壓電壓的情況下，相對於電路回應時間的輸出良率的示意圖600。作為實例，假定時脈週期的一半為500皮秒（ps）。在相同條件下，將使用偏壓電壓作為閘極電壓的正反器鎖存電路的輸出良率602與使用電源電壓作為閘極電壓的正反器鎖存電路的輸出良率604進行比較。已繪示輸出良率602具有平均回應時間為310皮秒的分佈（例如，高斯分佈（Gaussian distribution）），而輸出良率604具有平均回應時間為378皮秒的分佈（例如，高斯分佈）。在時脈週期的一半為500皮秒的情況下，輸出良率602可具有100%的良率，而輸出良率604僅具有94.2%的良率，其導致失效位元。因此，實施於本揭露中的正反器鎖存電路可具有較短回應時間及較快速度，其可在無或較少失效位元的情況下達成高良率。
圖7A為示出根據本揭露的一或多個實施的另一實例正反器鎖存電路700的電路圖。不同於使用n型電晶體作為電晶體M 8的圖3A至圖3C的正反器鎖存電路300，正反器鎖存電路700使用例如p-MOSFET的p型電晶體作為電晶體M 8。因此，如下文進一步詳細論述，在正反器鎖存電路700中，電晶體M 3、電晶體M 4、電晶體M 5、電晶體M 6、電晶體M 7為p型電晶體，且電晶體M 1及電晶體M 2為n型電晶體。另外，正反器鎖存電路700在時脈下降邊緣之後鎖存資料，而非正反器鎖存電路300的時脈上升邊緣。
類似於正反器鎖存電路300，正反器鎖存電路700包含第一子電路710、第二子電路720以及第三子電路730。正反器鎖存電路700亦可包含用於接收反相（或補充）資料輸入（例如，1及0或0及1）的兩個資料輸入節點IN 703及資料輸入節點INB 705，以及用於接收時脈訊號的時脈輸入節點701。正反器鎖存電路700亦可包含第一輸出節點X 711及第二輸出節點Y 721，其中V OUT可為輸出節點X 711與輸出節點Y 721之間的電壓差。正反器鎖存電路700可更包含p型電晶體M 7702，所述p型電晶體M 7702具有連接至時脈輸入節點701的閘極端子、連接至第一子電路710及第二子電路720的汲極端子，以及連接至電源電壓V DD而非接地的源極端子。
第一子電路710與第二子電路720彼此對稱且彼此交叉連接。舉例而言，第一子電路710包含n型電晶體M 1714且第二子電路720包含n型電晶體M 2724。電晶體714及電晶體724兩者在源極端子處接地。電晶體714的閘極端子耦接至電晶體724的汲極端子，同時電晶體724的閘極端子耦接至電晶體714的汲極端子。類似地，第一子電路710包含p型電晶體M 3716且第二子電路720包含p型電晶體M 4726。電晶體716的閘極端子耦接至電晶體726的汲極端子，同時電晶體726的閘極端子耦接至電晶體716的汲極端子。第一輸出節點X 711位於電晶體714的汲極端子與電晶體716的汲極端子之間，而第二輸出節點Y 721位於電晶體724的汲極端子與電晶體726的汲極端子之間。
另外，第一子電路710包含n型電晶體712，所述n型電晶體712具有耦接至用於接收時脈訊號的時脈輸入節點701的閘極端子，且第二子電路720包含n型電晶體722，所述n型電晶體722具有耦接至用於接收時脈訊號的時脈輸入節點701的閘極端子。電晶體712及電晶體722的兩個源極端子耦合至接地。電晶體712的汲極端子耦接於第一子電路710中的電晶體714的汲極端子與第一輸出節點X 711之間，而電晶體722的汲極端子耦接於第二子電路720中的電晶體724的汲極端子與第二輸出節點Y 721之間。
第一子電路710包含p型電晶體M 5718，所述p型電晶體M 5718具有耦接至資料輸入節點IN 703的閘極端子，且第二子電路720包含p型電晶體M 6728，所述p型電晶體M 6728具有耦接至資料輸入節點INB 705的閘極端子。電晶體718及電晶體728的源極端子兩者耦接至電晶體M 7702的汲極端子。電晶體718的汲極端子耦接至第一子電路710中的電晶體716的源極端子，其中第一內部節點P 713位於電晶體718的汲極端子與電晶體716的源極端子之間。電晶體728的汲極端子耦接至第二子電路720中的電晶體726的源極端子，其中第二內部節點Q 723位於電晶體728的汲極端子與電晶體726的源極端子之間。
第三子電路730耦接於第一子電路710的第一內部節點P 713與第二子電路720的第二內部節點Q 723之間。第三子電路730可經組態以處於不導通狀態來以導電方式斷開第一內部節點P 713及第二內部節點Q 723，使得第一輸出節點X 711處的第一輸出獨立於第二輸入節點INB 705處的第二輸入，且第二輸出節點Y 721處的第二輸出獨立於第一輸入節點IN 703處的第一輸入。第三子電路730亦可經組態以處於導通狀態來以導電方式連接第一內部節點P 713及第二內部節點Q 723，使得第一輸出節點X 711處的第一輸出對應於第二輸入節點INB 705處的第二輸入，且第二輸出節點Y 721處的第二輸出對應於第一輸入節點IN 703處的第一輸入。
在一些實施中，第三子電路730包含p型電晶體M 8732，所述p型電晶體M 8732具有分別耦接至第一內部節點P 713及第二內部節點Q 723的源極端子及汲極端子以及用於接收偏壓電壓V BIAS的閘極端子。偏壓電壓可經判定為在如以下的範圍內： 最大(V TH3, V TH4) - V TH8＜ V BIAS＜ V DD- V TH8， 其中V DD及V BIAS分別表示電源電壓及偏壓電壓，V TH3、V TH4以及V TH8分別表示電晶體M 3716、電晶體M 4726以及電晶體M 8732的臨限電壓。
如圖7B中所示出，正反器鎖存電路700可耦接至SR鎖存電路750，例如，圖2B的SR鎖存電路244或圖3D的SR鎖存電路350。藉由輸出節點X 711及輸出節點Y 721處的正反器鎖存電路700的輸出來判定輸出節點Q0及輸出節點Q0B處的SR鎖存電路750的輸出。
圖7C為示出當在時脈下降邊緣之後時脈訊號自較高位準「1」改變成較低位準「0」且輸入節點IN及輸入節點INB處的資料輸入為「0」及「1」時，圖7A的正反器鎖存電路700及圖7B的SR鎖存電路750中的電壓的改變的示意圖770。
如圖7C中所示出，曲線772繪示時脈訊號的改變，曲線774及曲線776分別繪示內部節點P 713及內部節點Q 723處的電壓改變，曲線778及曲線780分別繪示輸出節點X 711及輸出節點Y 721處的電壓改變，且曲線782繪示SR鎖存電路750的輸出節點Q0處的輸出改變。
在預充電階段期間，時脈訊號處於較高位準「1」下。內部節點P及內部節點Q處的電壓獨立地與各別臨限電壓V TH3、臨限電壓V TH4相同。輸出節點X及輸出節點Y處的電壓均放電至較低位準「0」。鎖存於SR鎖存電路750中的資料在Q0節點處為「1」且在Q0B節點處為「0」。在感測階段期間，時脈訊號改變成較低位準「0」。內部節點P及內部節點Q處的電壓開始增大至較高位準「1」。輸出節點X處的電壓自「0」增大至「1」，而輸出節點Y處的電壓保持在「0」下。SR鎖存電路750中的鎖存資料經鎖存且保持不變。在鎖存階段期間，SR鎖存電路750中的鎖存資料在Q0節點處設定為「0」且在Q0B節點處設定為「1」。
所揭露及其他實例可實施為一或多個電腦程式產品，例如在電腦可讀媒體上編碼的電腦程式指令的一或多個模組，所述一或多個模組由資料處理設備執行或控制資料處理設備的操作。電腦可讀媒體可為機器可讀儲存裝置、機器可讀儲存基底、記憶體裝置或其中一或多者的組合。術語「資料處理設備」涵蓋用於處理資料的所有設備、裝置以及機器，包含例如可程式化處理器、電腦或多個處理器或電腦。除了硬體之外，設備可包含為所討論的電腦程式創建執行環境的程式碼，例如構成下述者的程式碼：處理器韌體、協定堆疊、資料庫管理系統、運行系統或其中一或多者的組合。
系統可涵蓋用於處理資料的所有設備、裝置以及機器，包含例如可程式化處理器、電腦或多個處理器或電腦。除了硬體之外，系統可包含為所討論的電腦程式創建執行環境的程式碼，例如構成下述者的程式碼：處理器韌體、協定堆疊、資料庫管理系統、運行系統或其中一或多者的組合。
電腦程式（亦稱為程式、軟體、軟體應用程式、指令碼或程式碼）可以任何形式的程式化語言寫入，包含編譯或解譯語言，且其可以任何形式部署，包含作為獨立程式或作為模組、組件、次常式或適用於計算環境中的其他單元。電腦程式未必對應於檔案系統中的檔案。程式可儲存於保持其他程式或資料（例如，儲存於標示語言文件中的一或多個指令碼）的檔案的一部分中、儲存於專用於所討論的程式的單個檔案中，或儲存於多個經協調檔案（例如，儲存一或多個模組、子程式或部分程式碼的檔案）中。電腦程式可經部署以在一個電腦上執行或在定位於一個位點或跨越多個位點分佈且由通信網路互連的多個電腦上執行。
本文中描述的方法及邏輯流程可由一或多個可程式化處理器執行，所述可程式化處理器執行一或多個電腦程式從而執行本文中所描述的功能。方法及邏輯流程亦可由專用邏輯電路執行，且設備亦可經實施為專用邏輯電路，所述專用邏輯電路例如場可程式化閘陣列（field programmable gate array；FPGA）或特殊應用積體電路（application specific integrated circuit；ASIC）。
適用於執行電腦程式的處理器包含例如通用微處理器及專用微處理器兩者，及任何種類的數位電腦的任何一或多種處理器。一般而言，處理器將自唯讀記憶體或隨機存取記憶體或兩者接收指令及資料。電腦的基本元件可包含用於執行指令的處理器及用於儲存指令及資料的一或多個記憶體裝置。一般而言，電腦亦可包含用於儲存資料的一或多個大容量儲存裝置，例如磁碟、磁光碟或光碟，或以操作方式耦接至所述一或多個大容量儲存裝置以自其接收資料，或將資料轉移至所述一或多個大容量儲存裝置，或二者皆有。然而，電腦無需具有此類裝置。適用於儲存電腦程式指令及資料的電腦可讀媒體可包含所有形式的非揮發性記憶體、媒體以及記憶體裝置，包含例如半導體記憶體裝置，例如EPROM、EEPROM以及快閃記憶體裝置；磁碟。處理器及記憶體可由專用邏輯電路補充或併入於專用邏輯電路中。
儘管本文件可描述許多細節，但此等細節不應視為對本發明的所主張或可主張的範疇的限制，而是視為描述特定針對特定實施例的特徵。在獨立實施例的情形下描述於此文件中的某些特徵亦可在單一實施例中組合地實施。相反，描述於單獨實施例的上下文中的各種特徵亦可單獨地或以任何適合的子組合在多個實施例中實施。此外，儘管上文可將特徵描述為以某些組合起作用且甚至最初按此來主張，但來自所主張組合的一或多個特徵在一些情況下可自所述組合刪除，且所主張組合可以是針對子組合或子組合的變化。類似地，儘管在圖式中以特定次序來描繪操作，但不應將此理解為需要以所繪示的特定次序或以順序次序執行此等操作，或執行所有所說明操作以達成合乎需要的結果。
僅揭露若干實例及實施。對所描述實例及實施以及其他實施的變化、修改以及增強可基於所揭露的內容進行。
100:系統 110:裝置 112:裝置控制器 113:處理器 114:內部記憶體 116:記憶體 120:主機裝置 200:資料暫存器 201、DQi:資料輸入 202:參考電壓V REF203:資料選通（DQS）訊號 204:資料選通條（DQSB）訊號 206:介面 210:比較器 220:時脈樹 230:單轉差分（S2D）放大器 240:正反器電路 242、300、500、700:正反器鎖存電路 244、350、750:SR鎖存電路 246、248:反相器 250:多工器（MUX） 252:輸出 260:時脈訊號 262:時脈主動邊緣 264:設置時間 266:保持時間 270:資料輸入訊號 272:設置保持窗 301、701、CLK:時脈輸入節點 302:n型電晶體M 7303、703、IN:資料輸入節點 305、705、INB:資料輸入節點 310、710:第一子電路 311、711、X:第一輸出節點 312、322:p型電晶體 313、713、P:第一內部節點 314:p型電晶體M 1316:n型電晶體M 3318:n型電晶體M 5320、720:第二子電路 321、721、Y:第二輸出節點 323、723:第二內部節點 324:p型電晶體M 2326:n型電晶體M 4328:n型電晶體M 6330、730:第三子電路 332:n型電晶體M 8400、600、770:示意圖 402、404、406、408、410、412:電壓位準 502、R eq:等效電阻 550、560:圖式 552、554、562、564、772、774、776、778、780、782:曲線 602、604:輸出良率 702:p型電晶體M 7712、722:n型電晶體 714:n型電晶體M 1716:p型電晶體M 3718:p型電晶體M 5724:n型電晶體M 2726:p型電晶體M 4728:p型電晶體M 6732:p型電晶體M 8D、DB:資料輸入節點 DQiB、DQiD:資料訊號 DQS2DQi:第一時脈訊號 DQSB2DQi:第二時脈訊號 Q、QB:節點 Q0、Q0B:輸出節點 V BIAS:偏壓電壓 V DD:電源電壓 V OUT:電壓差
圖1為示出根據本揭露的一或多個實施的包含記憶體裝置的系統的實例的示意圖。 圖2A為示出根據本揭露的一或多個實施的包含正反器電路的實例資料暫存器的示意圖。 圖2B為示出根據本揭露的一或多個實施的實例正反器電路的示意圖。 圖2C為示出根據本揭露的一或多個實施的實例時脈訊號及實例資料輸入訊號的圖式。 圖3A至圖3C為示出根據本揭露的一或多個實施的在包含預充電階段（圖3A）、感測階段（圖3B）以及鎖存階段（圖3C）的不同階段下的實例正反器鎖存電路的電路圖。 圖3D為示出根據本揭露的一或多個實施的具有隨圖3C的正反器鎖存電路的輸出改變的輸出的實例設定/重設（Set/Reset；SR）鎖存電路的電路圖。 圖4為示出圖3A至圖3C的正反器鎖存電路及圖3D的SR鎖存電路中的電壓的改變的示意圖。 圖5A至圖5B為示出對應於圖3A至圖3C的正反器鎖存電路的實例正反器鎖存電路的電路圖。 圖5C為示出與在電源電壓的情況下相比在偏壓電壓的情況下圖5A至圖5B的正反器鎖存電路中的電壓的改變的示意圖。 圖6為示出與在電源電壓的情況下相比在偏壓電壓的情況下相對於電路回應時間的輸出良率的示意圖。 圖7A為示出根據本揭露的一或多個實施的另一實例正反器鎖存電路的電路圖。 圖7B為示出根據本揭露的一或多個實施的具有隨圖7A的正反器鎖存電路的輸出改變的輸出的實例SR鎖存電路的電路圖。 圖7C為示出圖7A的正反器鎖存電路及圖7B的SR鎖存電路中的電壓的改變的示意圖。 各種圖式中相同附圖標號及名稱指示相同元件。
240:正反器電路
242:正反器鎖存電路
244:SR鎖存電路
246、248:反相器
CLK:時脈輸入節點
D、DB:資料輸入節點
Q、QB:節點
X:第一輸出節點
Y:第二輸出節點

Claims (10)

  1. 一種積體電路，包括： 第一子電路，具有第一輸入節點、第一輸出節點以及所述第一輸入節點與所述第一輸出節點之間的第一內部節點； 第二子電路，具有第二輸入節點、第二輸出節點以及所述第二輸入節點與所述第二輸出節點之間的第二內部節點；以及 第三子電路，耦接於所述第一子電路的所述第一內部節點與所述第二子電路的所述第二內部節點之間，且經組態以： 處於不導通狀態來以導電方式斷開所述第一內部節點及所述第二內部節點；以及 處於導通狀態來以導電方式連接所述第一內部節點及所述第二內部節點，使得所述第一輸出節點處的第一輸出對應於所述第二輸入節點處的第二輸入，且所述第二輸出節點處的第二輸出對應於所述第一輸入節點處的第一輸入。
  2. 如請求項1所述的積體電路，其中所述第一子電路及所述第二子電路中的每一者經組態以接收電源電壓，且 其中所述第三子電路經組態以接收不同於所述電源電壓的偏壓電壓。
  3. 如請求項2所述的積體電路，其中所述第一子電路包括與所述第一內部節點及所述第一輸出節點耦接的第一電晶體，且所述第二子電路包括與所述第二內部節點及所述第二輸出節點耦接的第二電晶體， 其中所述第三子電路包括第三電晶體，所述第三電晶體具有：經組態以接收所述偏壓電壓的閘極端子、耦接至所述第一內部節點的源極端子以及耦接至所述第二內部節點的汲極端子，且 其中所述第三電晶體經組態以： 接通以將所述第三子電路變成所述導通狀態，且 斷開以將所述第三子電路變成所述不導通狀態。
  4. 如請求項3所述的積體電路，其中所述第一子電路及所述第二子電路中的每一者具有時脈輸入節點，所述時脈輸入節點經組態以接收具有第一狀態及第二狀態的時脈訊號， 其中，當所述時脈輸入節點處於所述第一狀態時，所述第一電晶體及所述第二電晶體接通，所述第三電晶體斷開，且所述第一內部節點處的電壓與所述第二內部節點處的電壓彼此獨立，且 其中，當所述時脈輸入節點自所述第一狀態切換至所述第二狀態時，所述第三電晶體接通，使得電流經由所述第三電晶體自所述第一內部節點及所述第二內部節點中的一者流向所述第一內部節點及所述第二內部節點中的另一者，以使得所述第一輸出節點處的所述第一輸出對應於所述第二輸入節點處的所述第二輸入且所述第二輸出節點處的所述第二輸出對應於所述第一輸入節點處的所述第一輸入。
  5. 如請求項3所述的積體電路，其中所述第一電晶體、所述第二電晶體以及所述第三電晶體中的每一者為各別p型電晶體，且 其中所述偏壓電壓經組態以在如以下的電壓範圍內： 最大(V TH1, V TH2) - V TH3＜ V BIAS＜ V DD- V TH3， 其中V DD及V BIAS分別表示所述電源電壓及所述偏壓電壓，V TH1、V TH2以及V TH3分別表示所述第一電晶體、所述第二電晶體以及所述第三電晶體的臨限電壓。
  6. 如請求項1所述的積體電路，包括正反器，所述正反器具有所述第一子電路、所述第二子電路以及所述第三子電路， 其中所述第二輸入與所述第一輸入互補。
  7. 一種資料暫存器裝置，包括： 介面，經組態以接收資料；以及 多個正反器電路，所述多個正反器電路中的每一者包括： 第一子電路，具有第一輸入節點、第一輸出節點以及所述第一輸入節點與所述第一輸出節點之間的第一內部節點； 第二子電路，具有第二輸入節點、第二輸出節點以及所述第二輸入節點與所述第二輸出節點之間的第二內部節點；以及 第三子電路，耦接於所述第一子電路的所述第一內部節點與所述第二子電路的所述第二內部節點之間，且經組態以： 處於不導通狀態來以導電方式斷開所述第一內部節點及所述第二內部節點；以及 處於導通狀態來以導電方式連接所述第一內部節點及所述第二內部節點，使得所述第一輸出節點處的第一資料輸出對應於所述第二輸入節點處的第二資料輸入，且所述第二輸出節點處的第二資料輸出對應於所述第一輸入節點處的第一資料輸入，所述第二資料輸入與所述第一資料輸入互補。
  8. 如請求項7所述的資料暫存器裝置，其中所述第一子電路及所述第二子電路中的每一者經組態以接收電源電壓，且所述第三子電路經組態以接收偏壓電壓， 其中所述第一子電路包括與所述第一內部節點及所述第一輸出節點耦接的第一電晶體，且所述第二子電路包括與所述第二內部節點及所述第二輸出節點耦接的第二電晶體， 其中所述第三子電路包括第三電晶體，所述第三電晶體具有經組態以接收所述偏壓電壓的閘極端子、耦接至所述第一內部節點的源極端子以及耦接至所述第二內部節點的汲極端子， 其中所述第一子電路及所述第二子電路中的每一者具有時脈輸入節點，所述時脈輸入節點經組態以接收具有第一狀態及第二狀態的時脈訊號， 其中，當所述時脈輸入節點處於所述第一狀態時，所述第一電晶體及所述第二電晶體接通，所述第三電晶體斷開，且所述第一內部節點處的電壓與所述第二內部節點處的電壓彼此獨立，且 其中，當所述時脈輸入節點自所述第一狀態切換至所述第二狀態時，所述第三電晶體接通，使得電流經由所述第三電晶體自所述第一內部節點及所述第二內部節點中的一者流向所述第一內部節點及所述第二內部節點中的另一者，以使得所述第一資料輸出對應於所述第二資料輸入且所述第二資料輸出對應於所述第一資料輸入。
  9. 如請求項7所述的資料暫存器裝置，其中所述多個正反器電路中的每一者更包括： 鎖存電路，經組態以自所述第一子電路的所述第一輸出節點接收所述第一資料輸出且自所述第二子電路的所述第二輸出節點接收所述第二資料輸出，且提供對應於所述第一資料輸出及所述第二資料輸出中的至少一者的輸出。
  10. 一種正反器電路，包括： 第一鎖存電路，包括： 第一子電路，具有第一輸入節點、第一輸出節點以及所述第一輸入節點與所述第一輸出節點之間的第一內部節點； 第二子電路，具有第二輸入節點、第二輸出節點以及所述第二輸入節點與所述第二輸出節點之間的第二內部節點；以及 第三子電路，耦接於所述第一子電路的所述第一內部節點與所述第二子電路的所述第二內部節點之間，且經組態以： 斷開來以導電方式斷開所述第一內部節點及所述第二內部節點，以及 接通來以導電方式連接所述第一內部節點及所述第二內部節點，使得所述第一輸出節點處的第一資料輸出對應於所述第二輸入節點處的第二資料輸入，且所述第二輸出節點處的第二資料輸出對應於所述第一輸入節點處的第一資料輸入，所述第二資料輸入與所述第一資料輸入互補；以及 第二鎖存電路，經組態以自所述第一輸出節點接收所述第一資料輸出且自所述第二輸出節點接收所述第二資料輸出，且提供對應於所述第一資料輸出及所述第二資料輸出中的至少一者的輸出。
TW111105562A 2021-10-07 2022-02-16 積體電路、資料暫存器裝置及正反器電路 TWI801136B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/496,291 2021-10-07
US17/496,291 US11394373B1 (en) 2021-10-07 2021-10-07 Managing flip flop circuits

Publications (2)

Publication Number Publication Date
TW202316429A true TW202316429A (zh) 2023-04-16
TWI801136B TWI801136B (zh) 2023-05-01

Family

ID=82385126

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111105562A TWI801136B (zh) 2021-10-07 2022-02-16 積體電路、資料暫存器裝置及正反器電路

Country Status (3)

Country Link
US (1) US11394373B1 (zh)
CN (1) CN115955219A (zh)
TW (1) TWI801136B (zh)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6512704B1 (en) 2001-09-14 2003-01-28 Sun Microsystems, Inc. Data strobe receiver
US6686769B1 (en) 2001-12-14 2004-02-03 Altera Corporation Programmable I/O element circuit for high speed logic devices
US7010713B2 (en) 2002-12-19 2006-03-07 Mosaid Technologies, Inc. Synchronization circuit and method with transparent latches
US6853594B1 (en) 2003-07-22 2005-02-08 Sun Microsystems, Inc. Double data rate (DDR) data strobe receiver
TW200828333A (en) * 2006-04-28 2008-07-01 Samsung Electronics Co Ltd Sense amplifier circuit and sense amplifier-based flip-flop having the same
KR100812602B1 (ko) 2006-09-29 2008-03-13 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동방법
US8324951B1 (en) 2010-04-08 2012-12-04 Stc.Unm Dual data rate flip-flop circuit
US8742796B2 (en) 2011-01-18 2014-06-03 Nvidia Corporation Low energy flip-flops
US8649210B2 (en) 2011-09-06 2014-02-11 Mediatek Inc. DDR PSRAM and data writing and reading methods thereof
US8692582B1 (en) * 2012-01-06 2014-04-08 Altera Corporation Latched comparator circuitry
US8836394B2 (en) 2012-03-26 2014-09-16 Rambus Inc. Method and apparatus for source-synchronous signaling
US9087614B2 (en) 2012-11-27 2015-07-21 Samsung Electronics Co., Ltd. Memory modules and memory systems
US10038429B1 (en) * 2017-08-22 2018-07-31 Qualcomm Incorporated High-speed soft-edge sense-amplifier-based flip-flop
KR102562118B1 (ko) * 2018-06-26 2023-08-02 에스케이하이닉스 주식회사 신호 수신 회로
WO2020241000A1 (ja) * 2019-05-30 2020-12-03 国立研究開発法人科学技術振興機構 電子回路および双安定回路

Also Published As

Publication number Publication date
US11394373B1 (en) 2022-07-19
CN115955219A (zh) 2023-04-11
TWI801136B (zh) 2023-05-01

Similar Documents

Publication Publication Date Title
CN111863054B (zh) 灵敏放大器、存储器和灵敏放大器的控制方法
CN111954905B (zh) 用于时钟的负载循环失真校正的设备及方法
KR101196167B1 (ko) 선충전 회로를 갖춘 ｍｒａｍ 센스 증폭기 및 센싱 방법
US10043563B2 (en) Flip-flop circuit, method of controlling a flip-flop circuit and memory device
JP5988348B2 (ja) 負バイアス温度不安定性に耐性のあるラッチングセンスアンプを有するメモリおよび関連する方法
US9349437B2 (en) Memory cell having built-in read and write assist
CN107251141B (zh) 失配和噪声不敏感的自旋扭矩转移磁随机存取存储器
CN104781886B (zh) 用于读取可变电阻存储器元件的方法和装置
CN103456341A (zh) 用于电阻型存储器的感测放大器电路
US11257538B2 (en) Systems and methods for improved reliability of components in dynamic random access memory (DRAM)
TW201209843A (en) Current sensing amplifier and method thereof
CN107230488A (zh) 存储器装置
KR20180014170A (ko) 용량성 워드라인 부스팅
CN101483428B (zh) 可重新配置的逻辑电路
JP2013034040A (ja) 不揮発性フリップフロップおよび不揮発性ラッチ
CN111724833B (zh) 用于接收或发射电压信号的设备和存储器
CN106205675A (zh) 半导体存储设备
US20170358345A1 (en) Robust negative bit-line and reliability aware write assist
US9627340B2 (en) Semiconductor device
CN114649010B (zh) 用于存储器器件的具有可控下拉能力的放大器
Khwa et al. Emerging NVM circuit techniques and implementations for energy-efficient systems
TW202316429A (zh) 積體電路、資料暫存器裝置及正反器電路
JP2009009682A (ja) プログラマブルｒｏｍ
JP6069544B1 (ja) ラッチ回路及び半導体記憶装置
Zhang et al. A novel sense amplifier to mitigate the impact of NBTI and PVT variations for STT-MRAM