[go: up one dir, main page]

TW202314800A - 用於底層金屬上之完全著底通孔之選擇性蝕刻停止封蓋及選擇性通孔開口之方法及裝置 - Google Patents

用於底層金屬上之完全著底通孔之選擇性蝕刻停止封蓋及選擇性通孔開口之方法及裝置 Download PDF

Info

Publication number
TW202314800A
TW202314800A TW111123642A TW111123642A TW202314800A TW 202314800 A TW202314800 A TW 202314800A TW 111123642 A TW111123642 A TW 111123642A TW 111123642 A TW111123642 A TW 111123642A TW 202314800 A TW202314800 A TW 202314800A
Authority
TW
Taiwan
Prior art keywords
layer
dielectric layer
dielectric
alo
aluminum oxide
Prior art date
Application number
TW111123642A
Other languages
English (en)
Inventor
蘇凱杜 派利克
米海拉A 巴賽諾
巴斯卡爾喬帝 布洋
李寧
馬克喬瑟夫 薩利
艾倫麥克 丹爵菲德
大衛 湯普森
亞伯希吉特B 馬禮克
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202314800A publication Critical patent/TW202314800A/zh

Links

Images

Classifications

    • H10P14/61
    • H10P14/668
    • H10P14/6922
    • H10P14/69391
    • H10P14/69433
    • H10P50/283
    • H10P70/23
    • H10P72/0468
    • H10W20/069
    • H10W20/0693
    • H10W20/074
    • H10W20/075
    • H10W20/077
    • H10W20/084
    • H10P14/6339
    • H10P14/6682
    • H10P14/6905
    • H10P70/27
    • H10P95/00
    • H10W20/056

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)

Abstract

本文提供了用於處理基板的方法及裝置。例如,一種處理基板的方法包含:a)從安置在介電層中的金屬層移除氧化物,該介電層在安置於處理腔室中的基板上,b)使用原子層沉積在金屬層上選擇性地沉積自組裝單層(self-assembled monolayer; SAM),c)在供應水的同時沉積前驅物以形成在介電層上氧化鋁(AlO)層或在介電層上的低介電常數介電層之一者,d)供應氫氣(H 2)或氨氣(NH 3)中的至少一者以移除自組裝單層(SAM),以及e)在金屬層的頂部且在介電層上的氧化鋁(AlO)層或在介電層上的低介電常數介電層之一者的頂部沉積碳氮氧化矽(SiOCN)層或氮化矽(SiN)層之一者。

Description

用於底層金屬上之完全著底通孔之選擇性蝕刻停止封蓋及選擇性通孔開口之方法及裝置
本案之實施例通常係關於用於處理基板的方法及裝置,且更特定言之,係關於用於底層金屬上之完全著底通孔之選擇性蝕刻停止封蓋及選擇性通孔開口之方法及裝置。
已知用於製造雙鑲嵌結構(例如,銅(Cu))的方法及裝置。例如,雙鑲嵌結構係典型地使用用於在底層介電層的頂部上沉積圖案化層的一或多個沉積製程而製造,在該底層介電層中安置一或多個金屬層(例如,互連)。接著,使用蝕刻製程以形成至一或多個金屬層的通孔開口。然而,在蝕刻製程期間,一或多個通孔(例如,未著底通孔)可能有時將底層介電層暴露,如此進而可導致短路發生。
本文提供了用於處理基板的方法及裝置。在一些實施例中,一種處理基板的方法包括:a)從安置在介電層中的金屬層移除氧化物,該介電層在安置於處理腔室中的基板上,b)使用原子層沉積在金屬層上選擇性地沉積自組裝單層(self-assembled monolayer; SAM),c)在供應水的同時沉積前驅物以形成在介電層上的氧化鋁(AlO)層或在介電層上的低介電常數介電層之一者,d)供應氫氣(H 2)或氨氣(NH 3)中的至少一者以移除自組裝單層(SAM),以及e)在金屬層的頂部且在介電層上的氧化鋁(AlO)層或在介電層上的低介電常數介電層之一者的頂部沉積碳氮氧化矽(SiOCN)層或氮化矽(SiN)層之一者。
根據至少一些實施例,一種經配置用於在基板上製造雙鑲嵌的裝置包括:介電層;金屬層,安置在介電層中;介電層上的氧化鋁(AlO)層或介電層上的低介電常數介電層之一者;金屬層的頂部及介電層上的氧化鋁(AlO)層或介電層上的低介電常數介電層之一者的頂部之碳氮化矽(SiOCN)層或氮化矽(SiN)層之一者;以及通孔,該通孔經著底以暴露金屬層或介電層上的氧化鋁(AlO)層或介電層上的低介電常數介電層之一者中的至少一者,而不暴露介電層。
根據至少一些實施例中,一種整合工具包括複數個處理腔室,該複數個處理腔室經配置以:a)從安置在介電層中的金屬層移除氧化物,該介電層在安置於處理腔室中的基板上,b)使用原子層沉積在金屬層上選擇性地沉積自組裝單層(SAM),c)在供應水的同時沉積前驅物以形成在介電層上的氧化鋁(AlO)層或在介電層上的低介電常數介電層之一者,d)供應氫氣(H 2)或氨氣(NH 3)中的至少一者以移除自組裝單層(SAM),以及e)在金屬層的頂部且在介電層上的氧化鋁(AlO)層或在介電層上的低介電常數介電層之一者的頂部沉積碳氮氧化矽(SiOCN)層或氮化矽(SiN)層之一者。
本案之其他及進一步實施例描述如下。
本文提供了處理基板的實施例。例如,在至少一些實施例中,方法可包括從安置在介電層中的金屬層移除氧化物。接著,自組裝單層(SAM)可沉積在金屬層上。然後,在供應水的同時,前驅物可經沉積以在介電層上形成氧化鋁(AlO)層或在介電層上形成低介電常數介電層之一者。其後,氫氣(H 2)或氨氣(NH 3)中的至少一者可經供應以移除自組裝單層(SAM)。隨後,碳氧化矽(SiOCN)層或氮化矽(SiN)層之一者可沉積在金屬層的頂部及在介電層上的氧化鋁(AlO)層或介電層上的低介電常數介電層之一者的頂部。本文所述的方法和裝置允許通孔在金屬上著底或暴露金屬,而不發生短路(例如,不在介電層上著底或暴露介電層),並且允許在無短路的情況下擴大(例如,大約25%)通孔,從而增加接觸的橫截面積並且提供較低的通孔電阻(例如,約25%至約50%)。
根據本案之至少一些實施例,第1圖為處理基板的方法,並且第2A圖至第3F圖為基板的示圖。
方法100可在工具400中執行,工具400包括配置用於以下各項中的一或多者的任何適當的處理腔室:物理氣相沉積(physical vapor deposition; PVD)、化學氣相沉積(chemical vapor deposition; CVD)及/或原子層沉積(atomic layer deposition; ALD),諸如電漿增強ALD或熱ALD(例如,不形成電漿)。可用於執行本文所揭示的本發明方法的示例性處理系統可包括可購自加利福尼亞聖克拉拉的Applied Materials, Inc.的處理系統系列。其他處理腔室(包括來自其他製造商的彼等處理腔室)亦可適當地結合本文提供的教示使用。
工具400可實施在單獨的處理腔室中,該等處理腔室可以獨立配置或作為群集工具的一部分提供,例如,下文參照第4圖描述的整合工具。整合工具的實例包括可從加利福尼亞聖克拉拉的Applied Materials, Inc.獲得的整合工具系列。本文所述的方法可使用具有耦接至其的適當製程腔室的其他群集工具實施,或在其他適當製程腔室中實施。例如,在一些實施例中,上文論述的本發明方法可在整合工具中執行,以使得在處理步驟之間存在有限的真空破壞或無真空破壞。例如,減少的真空破壞可限制或防止鎢襯墊層或基板的其他部分的污染(例如,氧化)。
整合工具包括處理平臺401(例如,真空密封處理平臺)、工廠介面404及系統控制器402。處理平臺401包含諸如414A、414B、414C及414D的多個處理腔室,上述處理腔室可操作地耦合至移送腔室403(真空基板移送腔室)。工廠介面404藉由一或多個裝載閘腔室(兩個裝載閘腔室,諸如第4圖中所示的406A和406B)可操作地耦合至移送腔室403。
在一些實施例中,工廠介面404包括至少一個對接站407、工廠介面機器人438以促進一或多個半導體基板(晶圓)的移送。至少一個對接站407經配置以接受一或多個前開式晶圓傳送盒(front opening unified pod; FOUP)。第4圖的實施例中示出了四個FOUP,諸如FOUP 405A、FOUP 405B、FOUP 405C及FOUP 405D。工廠介面機器人438經配置以將基板從工廠介面404經由裝載閘腔室(諸如406A和406B)移送至處理平臺401。
裝載閘腔室406A和406B中的每一者皆具有耦合至工廠介面404的第一埠及耦合至移送腔室403的第二埠。裝載閘腔室406A和406B耦接至壓力控制系統(未圖示),該系統將裝載閘腔室406A和406B抽空並排氣,以促進基板在移送腔室403的真空環境與工廠介面404的大體上周圍(例如大氣)環境之間通過。移送腔室403具有安置在移送腔室403內的真空機器人442。真空機器人442能夠在裝載閘腔室406A和406B與處理腔室414A、414B、414C和414D之間移送基板421。
在一些實施例中,處理腔室414A、處理腔室414B、處理腔室414C及處理腔室414D至少包含ALD腔室、CVD腔室、PVD腔室、電子束沉積腔室及/或無電電鍍(electroplating, electroless; EEP)沉積腔室。
在一些實施例中,一或多個可選的維護腔室(圖示為416A和416B)可經耦合至移送腔室403。維護腔室416A和416B可經配置以執行其他基板製程,例如脫氣、黏接、化學機械研磨(chemical mechanical polishing; CMP)、晶圓切割、蝕刻、電漿切割、定向、基板計量、冷卻及類似者。
系統控制器402使用對製程腔室414A、414B、414C及414D的直接控制或替代地,藉由控制與製程腔室414A、414B、414C及414D以及工具400相關聯的電腦(或控制器)來控制工具400的操作。在操作中,系統控制器402實現了來自各個腔室及系統的資料收集及反饋以最佳化工具400的效能。系統控制器402通常包括中央處理單元430、記憶體434,及支援電路432。中央處理單元430可為可在工業環境中使用的任何形式的通用電腦處理器。支援電路432通常經耦接至中央處理單元430,並且可包含高速緩衝記憶體、時鐘電路、輸入/輸出子系統、電源等等。軟體常式(諸如上文所述之處理方法)可儲存於記憶體434中(例如,非暫時性電腦可讀儲存媒體)並且,當該等軟體常式由中央處理單元430執行時,將中央處理單元430轉變為專用電腦。軟體常式亦可由位於工具400遠端的第二控制器(未圖示)儲存及/或執行。
再次參看第1圖,最初,一或多個基板(例如半導體晶圓、平板、太陽能電池板、聚合物基板或類似物)可經裝載至四個FOUP中的一或多者中,該等FOUP諸如FOUP 405A、405B、405C及405D(第2A圖)。在一些實施例中,基板200可包含介電層202。介電層202可包含低介電常數介電材料(例如,碳氮氧化矽(SiOC)、氧化物、氮化矽(SiN)等)。基板200亦可包含金屬層204。例如,金屬層可由鈷(Co)、銅(Cu)或其他適當金屬(例如,鈦(Ti)、鎢(W)等)中的至少一者製成。在至少一些實施例中,金屬層204可由銅(Cu)製成。此外,封蓋層206可視情況地沉積在金屬層上。例如,封蓋層206可由銅(Cu)、鈷(Co)或其他適當的金屬(例如,鈦(Ti)、鎢(W)等)製成。在至少一些實施例中,封蓋層206可由鈷(Co)製成。封蓋層用於提高EM。為了說明之目的,基板200經示出為具有沉積在金屬層204上的封蓋層206。
在102處,方法100包含:從安置在介電層中的金屬層移除氧化物,該介電層在安置於處理腔室中的基板上。例如,工廠介面機器人438可經由例如裝載閘腔室406A將基板200從工廠介面404移送至處理平臺401。真空機器人442可將基板200從裝載閘腔室406A往返於處理腔室414A至414D中的一或多者及/或維護腔室416A和416B移送以處理基板。
例如,在102處,基板200可經移送至處理腔室414A以執行一個或多個製程,以從金屬層204、介電層202的頂表面及/或封蓋層206(若使用)移除氧化物(例如,金屬氧化物)。在所示實施例中,氧化物經示為從金屬層204、介電層202的頂表面及封蓋層206移除。在102處,移除製程(例如,以移除/減少Co及/或Cu氧化物)可包含用氫(H 2)電漿、氨(NH 3)電漿或N 2/H 2電漿處理基板,或使用熱製程(例如,在約200℃至約400℃的溫度下)浸泡基板。
接下來,在104處,方法100包含:使用原子層沉積在金屬層上選擇性地沉積自組裝單層(SAM)。例如,104可在處理腔室414A中執行或可經移送至其他處理腔室之一者以執行104(例如,無真空破壞)。例如,自組裝單層(SAM)208可使用CVD(例如,氣相或液相)沉積在金屬層204或封蓋層206上。類似地,自組裝單層(SAM) 308可以使用CVD(例如氣相或液相)沉積在基板300(第3A圖至第3C圖)的金屬層304或封蓋層306上。自組裝單層(SAM) 208阻止在106處沉積前驅物期間存在(例如,在金屬層204及/或封蓋層206上)的相對大分子的沉積。在至少一些實施例中,一或多個製程參數可經控制以在金屬層204或封蓋層206上沉積自組裝單層(SAM) 208。例如,在至少一些實施例中,蒸氣壓力及/或溫度可經控制以在金屬層204或封蓋層206上選擇性地沉積自組裝單層(SAM) 208。
例如,在106處,方法100包含:在供應水的同時,沉積前驅物以形成在介電層上的氧化鋁(AlO)層或在介電層上的低介電常數介電層之一者。例如,前驅物可包含鋁(Al)(例如,三甲基鋁(TMA)、新戊烯鋁等)。在至少一些實施例中,可在106期間供應NH 3。在至少一些實施例中,一或多種額外的氧化物(例如,氧化鉿、氧化鋯及/或氧化鋅)可用於選擇性地沉積在介電層上以應用選擇性蝕刻停止,此舉可防止下一層通孔僅在金屬上開口,如下文更詳細地描述。106可使用CVD或ALD來執行。例如,在至少一些實施例中,106可在處理腔室414A中使用ALD來執行,或者可經移送至其他處理腔室之一者以執行106(例如,處理腔室414B且無真空破壞)。在106,基板的溫度可保持在約200℃至約400℃。在至少一些實施例中,在106處,氧化鋁(AlO)層210可沉積在介電層202上(第2C圖)。類似地,在至少一些實施例中,低介電常數介電層310(例如,三甲基矽烷或DMDM)可選擇性地沉積在基板300的介電層302上(第3C圖)。
接下來,在108處,方法100包含:供應氫氣(H 2)或氨氣(NH 3)中的至少一者以移除自組裝單層(SAM)。例如,108可在處理腔室414A中執行或可經移送至其他處理腔室之一者以執行108(例如,無真空破壞)。在至少一些實施例中,在108處,封蓋層亦可得以處理(例如,用於減少封蓋層)。在至少一些實施例中,在108之後,可再次執行102以移除金屬層204或封蓋層206上存在的任何金屬氧化物。在至少一些實施例中,方法100包含:從處理腔室的處理容積中清除氫氣(H 2)或氨氣(NH 3)中的至少一者。此外,在進行到方法100的110之前,在至少一些實施例中,102至108可重複(循環地)預定量的次數。例如,在至少一些實施例中,預定次數為1至約10次。
在至少一些實施例中,在進行到方法100的110之前,可在氧化鋁(AlO)層210和低介電常數介電層310上執行氮化製程(例如,以形成雙膜)。
隨後,在110處,方法100包含:在金屬層的頂部且在介電層上的氧化鋁(AlO)層或在介電層上的低介電常數介電層之一者的頂部沉積碳氮氧化矽(SiOCN)層或氮化矽(SiN)層之一者。110可在處理腔室414A中執行,或者可經移送至其他處理腔室之一者以使用CVD及/或ALD來執行110(例如,處理腔室414C且無真空破壞)。例如,在110處,可在金屬層204或封蓋層206的頂部且介電層202上的氧化鋁(AlO)層210的頂部沉積碳氮氧化矽(SiOCN)層212(或氮化矽(SiN)層)(第2D圖)。類似地,可在金屬層304或封蓋層306及介電層302上的低介電常數介電層310的頂部沉積碳氮氧化矽(SiOCN)層312(或氮化矽(SiN)層)(第3D圖)。
在至少一些實施例中,在110之後,方法100包含:視情況地在碳氮氧化矽(SiOCN)層212(或氮化矽(SiN)層)的頂部沉積氧化鋁(AlO)層214。類似地,氧化鋁(AlO)層314可經沉積在碳氮氧化矽(SiOCN)層312(或氮化矽(SiN)層)的頂部。在至少一些實施例中,氧化鋁(AlO)層314可為碳氮化矽(SiCN)。
在至少一些實施例中,在110之後,方法100包含:形成包括介電材料的圖案化層216(或圖案化層316),該介電材料在氧化鋁(AlO)層214或碳氮氧化矽(SiOCN)層212(或氮化矽(SiN)層)之一者的頂部,以在圖案化層216(或圖案化層316)上形成雙鑲嵌。例如,在至少一些實施例中,方法100包含:選擇性地蝕刻圖案化層216以暴露介電層202上的氧化鋁(AlO)層210或碳氮氧化矽(SiOCN)層212(或氮化矽(SiN)層),例如,以將通孔218著底至蝕刻停止層,如第2E圖中所示。類似地,在至少一些實施例中,該方法包含選擇性地蝕刻圖案化層316以暴露介電層302上的低介電常數介電層310、碳氮氧化矽(SiOCN)層312(或氮化矽(SiN)層),或氧化鋁(AlO)層314。為了說明的目的,圖案化層316經蝕刻以暴露碳氮氧化矽(SiOCN)層312(或氮化矽(SiN)層),例如,以將通孔318著底至蝕刻停止層,如第3E圖中所示。接著,方法100包含:選擇性地蝕刻介電層上的氧化鋁(AlO)層或介電層上的低介電常數介電層之一者或碳氮氧化矽(SiOCN)層或氮化矽(SiN)層之一者,以暴露基板上的氧化鋁(AlO)層或金屬層之一者。例如,在至少一些實施例中,方法100包含:相對於氧化鋁(AlO)層210選擇性地蝕刻碳氮氧化矽(SiOCN)層212(或氮化矽(SiN)層),例如,以將通孔218著底至金屬層、封蓋層及/或氧化鋁(AlO)層上,如第2F圖中所示。類似地,在至少一些實施例中,方法包含相對於低介電常數介電層310選擇性地蝕刻碳氮氧化矽(SiOCN)層312(或氮化矽(SiN)層),例如,以將通孔318著底至金屬層、封蓋層及/或氧化鋁(AlO)層上,如第3F圖中所示。
在選擇性蝕刻碳氮氧化矽(SiOCN)層212或碳氮氧化矽(SiOCN)層312之後,相應的氧化鋁(AlO)層210和低介電常數介電層310用作支柱,允許通孔218及通孔318著底在底層金屬上。例如,選擇性地蝕刻碳氮氧化矽(SiOCN)層212或碳氮氧化矽(SiOCN)層312允許通孔在金屬上著底或暴露金屬,而不發生短路(例如,不在介電層上著底或暴露介電層),並且允許在無短路的情況下擴大(例如,大約25%)通孔,從而增加接觸的橫截面積並且提供較低的通孔電阻(例如,約25%至約50%)。
雖然前述內容係針對本案之實施例,但是可在不背離本案的基本範疇之情況下設計本案的其他及進一步實施例。
100:方法 102~110:步驟 200:基板 202:介電層 204:金屬層 206:封蓋層 208:自組裝單層(SAM) 210:氧化鋁(AlO)層 212:碳氮氧化矽(SiOCN)層 214:氧化鋁(AlO)層 216:圖案化層 218:通孔 300:基板 302:介電層 304:金屬層 306:封蓋層 308:自組裝單層(SAM) 310:低介電常數介電層 312:碳氮氧化矽(SiOCN)層 314:氧化鋁(AlO)層 316:圖案化層 318:通孔 400:工具 401:處理平臺 402:系統控制器 403:移送腔室 404:工廠介面 405A~405D:前開式晶圓傳送盒 406A,406B:裝載閘腔室 407:對接站 414A~414D:處理腔室 416A,416B:維護腔室 421:基板 430:中央處理單元 432:支援電路 434:記憶體 438:工廠介面機器人 442:真空機器人
簡要概述於上文且在下文中更詳細論述的本案之實施例,可透過參考在附圖中圖示的本案的說明性實施例來理解。然而,附圖僅圖示本案的典型實施例並且因此不被視為對範疇之限制,因為本案可允許其他同等有效的實施例。
第1圖為根據本案之至少一些實施例的處理基板的方法。
第2A圖至第2F圖為根據本案之至少一些實施例的基板的示圖。
第3A圖至第3F圖為根據本案之至少一些實施例的基板的示圖。
第4圖為根據本案之至少一個實施例的整合工具的示圖。
為了促進理解,在可能的情況下,已使用相同的元件符號來指示諸圖共用的相同元件。附圖並未按比例繪製並且可為了清晰起見而簡化。一個實施例的元件及特徵可有利地併入其他實施例,而無需進一步敘述。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:方法
102~110:步驟

Claims (20)

  1. 一種處理一基板的方法,包含以下步驟: a)從安置在一介電層中的一金屬層移除氧化物,該介電層在安置於一處理腔室中的該基板上; b)使用原子層沉積在該金屬層上選擇性地沉積一自組裝單層(SAM); c)在供應水的同時,沉積一前驅物以形成在該介電層上的氧化鋁(AlO)層或在該介電層上的一低介電常數介電層之一者; d)供應氫氣(H 2)或氨氣(NH 3)中的至少一者以移除自組裝單層(SAM);以及 e)在該金屬層的頂部且在該介電層上的該氧化鋁(AlO)層或該介電層上的該低介電常數介電層之一者的頂部沉積碳氮氧化矽(SiOCN)層或氮化矽(SiN)層之一者。
  2. 如請求項1所述之方法,其中該金屬層為鈷(Co)或銅(Cu)中的至少一者。
  3. 如請求項1所述之方法,其中該氧化物為金屬氧化物。
  4. 如請求項1所述之方法,其中移除該氧化物之步驟包含以下步驟:用氫(H 2)電漿處理該基板或使用一熱製程浸泡該基板中的一者。
  5. 如請求項1所述之方法,其中該前驅物包含鋁(Al)。
  6. 如請求項1所述之方法,其中該前驅物包含三甲基鋁(TMA)。
  7. 如請求項1所述之方法,進一步包含以下步驟:從該處理腔室的一處理容積中清除氫氣(H 2)或氨氣(NH 3)中的至少一者。
  8. 如請求項1所述之方法,進一步包含以下步驟:在碳氮氧化矽(SiOCN)層或氮化矽(SiN)層之一者的頂部沉積氧化鋁(AlO)層。
  9. 如請求項8所述之方法,進一步包含以下步驟:形成包括介電材料的一圖案化層,該介電材料在該氧化鋁(AlO)層或該碳氮氧化矽(SiOCN)層或該氮化矽(SiN)層之一者的頂部,以在該圖案化層上形成雙鑲嵌。
  10. 如請求項9所述之方法,進一步包含以下步驟:選擇性地蝕刻該圖案化層以暴露該介電層上的該氧化鋁(AlO)層或該介電層上的該低介電常數介電層之一者,或該碳氮氧化矽(SiOCN)層或該氮化矽(SiN)層之一者。
  11. 如請求項1至10中任一項所述之方法,進一步包含以下步驟:選擇性地蝕刻該介電層上的該氧化鋁(AlO)層或該介電層上的該低介電常數介電層之一者或該碳氮氧化矽(SiOCN)層或該氮化矽(SiN)層之該一者,以暴露該基板上的該氧化鋁(AlO)層或該金屬層之一者。
  12. 如請求項1所述之方法,進一步包含以下步驟:在執行步驟e)之前,重複步驟a)至d)達一預定次數。
  13. 如請求項1至10,或12中任一項所述之方法,其中該預定次數為1至約10次。
  14. 一種經配置用於在一基板上製造雙鑲嵌的裝置,包含: 一介電層; 一金屬層,安置在該介電層中; 該介電層上的氧化鋁(AlO)層或該介電層上的一低介電常數介電層之一者; 在該金屬層的頂部及在該介電層上的該氧化鋁(AlO)層或該介電層上的該低介電常數介電層之一者的頂部的碳氮氧化矽(SiOCN)層或氮化矽(SiN)層之一者;以及 一通孔,經著底以暴露該金屬層或該介電層上的該氧化鋁(AlO)層或該介電層上的該低介電常數介電層之一者中的至少一者,且不暴露該介電層。
  15. 一種整合工具,包含: 複數個處理腔室,經配置以: a)從安置在一介電層中的一金屬層移除氧化物,該介電層在安置於一處理腔室中的一基板上; b)使用原子層沉積在該金屬層上選擇性地沉積一自組裝單層(SAM); c)在供應水的同時,沉積一前驅物以在該介電層上形成氧化鋁(AlO)層或在該介電層上形成一低介電常數介電層之一者; d)供應氫氣(H 2)或氨氣(NH 3)中的至少一者以移除自組裝單層(SAM);以及 e)在該金屬層的頂部且在該介電層上的該氧化鋁(AlO)層或該介電層上的該低介電常數介電層之一者的頂部沉積碳氮氧化矽(SiOCN)層或氮化矽(SiN)層之一者。
  16. 如請求項15所述之整合工具,其中該金屬層為鈷(Co)或銅(Cu)中的至少一者。
  17. 如請求項15所述之整合工具,其中該氧化物為金屬氧化物。
  18. 如請求項15所述之整合工具,其中該複數個處理腔室經進一步配置以用氫(H 2)電漿處理該基板或使用一熱製程浸泡該基板中的一者。
  19. 如請求項15所述之整合工具,其中該前驅物包含鋁(Al)。
  20. 如請求項15至19中任一項所述之整合工具,其中該前驅物包含三甲基鋁(TMA)。
TW111123642A 2021-07-08 2022-06-24 用於底層金屬上之完全著底通孔之選擇性蝕刻停止封蓋及選擇性通孔開口之方法及裝置 TW202314800A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163219513P 2021-07-08 2021-07-08
US63/219,513 2021-07-08
US17/719,502 2022-04-13
US17/719,502 US12334394B2 (en) 2021-07-08 2022-04-13 Methods and apparatus for selective etch stop capping and selective via open for fully landed via on underlying metal

Publications (1)

Publication Number Publication Date
TW202314800A true TW202314800A (zh) 2023-04-01

Family

ID=84799039

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111123642A TW202314800A (zh) 2021-07-08 2022-06-24 用於底層金屬上之完全著底通孔之選擇性蝕刻停止封蓋及選擇性通孔開口之方法及裝置

Country Status (4)

Country Link
US (2) US12334394B2 (zh)
KR (1) KR20230009305A (zh)
TW (1) TW202314800A (zh)
WO (1) WO2023282955A1 (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5885425A (en) 1995-06-06 1999-03-23 International Business Machines Corporation Method for selective material deposition on one side of raised or recessed features
US7732329B2 (en) 2006-08-30 2010-06-08 Ipgrip, Llc Method and apparatus for workpiece surface modification for selective material deposition
US20080268154A1 (en) * 2007-04-30 2008-10-30 Shreyas Kher Methods for depositing a high-k dielectric material using chemical vapor deposition process
US8945305B2 (en) 2010-08-31 2015-02-03 Micron Technology, Inc. Methods of selectively forming a material using parylene coating
US8470462B2 (en) 2010-11-30 2013-06-25 Magic Technologies, Inc. Structure and method for enhancing interfacial perpendicular anisotropy in CoFe(B)/MgO/CoFe(B) magnetic tunnel junctions
US9059398B2 (en) 2012-08-03 2015-06-16 Applied Materials, Inc. Methods for etching materials used in MRAM applications
US9515166B2 (en) 2014-04-10 2016-12-06 Applied Materials, Inc. Selective atomic layer deposition process utilizing patterned self assembled monolayers for 3D structure semiconductor applications
KR102312827B1 (ko) * 2017-08-08 2021-10-13 어플라이드 머티어리얼스, 인코포레이티드 저-k 막들의 증착을 위한 방법들 및 장치
US11450525B2 (en) 2018-09-14 2022-09-20 Applied Materials, Inc. Selective aluminum oxide film deposition
US10903424B2 (en) 2019-05-07 2021-01-26 International Business Machines Corporation Resistive RAM cell structure for gradual set programming
US11227833B2 (en) 2019-09-16 2022-01-18 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure and method for forming the same
US11222843B2 (en) * 2019-09-16 2022-01-11 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure and method for forming the same
US11342222B2 (en) 2019-09-26 2022-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned scheme for semiconductor device and method of forming the same

Also Published As

Publication number Publication date
US20230010568A1 (en) 2023-01-12
KR20230009305A (ko) 2023-01-17
US20250293086A1 (en) 2025-09-18
US12334394B2 (en) 2025-06-17
WO2023282955A1 (en) 2023-01-12

Similar Documents

Publication Publication Date Title
US9837312B1 (en) Atomic layer etching for enhanced bottom-up feature fill
JP7710443B2 (ja) 間隙充填堆積プロセス
KR102394249B1 (ko) 코발트에 대한 망간 배리어 층 및 접착 층
CN105390438A (zh) 用于无孔隙钴间隙填充的方法
TWI843902B (zh) 用於減除式自我對齊之方法及裝置
US20230045689A1 (en) Method of forming interconnect for semiconductor device
US20180144973A1 (en) Electromigration Improvement Using Tungsten For Selective Cobalt Deposition On Copper Surfaces
TW202407133A (zh) 整合的清潔及選擇性鉬沉積製程
KR20150101389A (ko) 루테늄막의 성막 방법 및 성막 장치와 반도체 장치의 제조 방법
KR102118580B1 (ko) 루테늄 필름들의 화학 기상 증착 (cvd) 및 그 용도들
US20220415819A1 (en) Doping processes in metal interconnect structures
WO2021041593A1 (en) Selective cobalt deposition on copper surfaces
TW202314800A (zh) 用於底層金屬上之完全著底通孔之選擇性蝕刻停止封蓋及選擇性通孔開口之方法及裝置
US11424158B2 (en) Metal liner passivation and adhesion enhancement by zinc doping
JP2022152438A (ja) ルテニウム膜の成膜方法及び処理装置
US20250157824A1 (en) Selective metal Capping with Metal Halide enhancement
US20240047267A1 (en) Tungsten gap fill with hydrogen plasma treatment
US20230023235A1 (en) Enhanced stress tuning and interfacial adhesion for tungsten (w) gap fill
WO2025165811A1 (en) Tungsten films for backside tensile bow compensation
WO2023200466A1 (en) Self field-suppression cvd tungsten (w) fill on pvd w liner
TW202305883A (zh) 用於處理基板的方法及設備