TW202301491A - 封裝結構及其製造方法、電路板及其製造方法 - Google Patents
封裝結構及其製造方法、電路板及其製造方法 Download PDFInfo
- Publication number
- TW202301491A TW202301491A TW110122002A TW110122002A TW202301491A TW 202301491 A TW202301491 A TW 202301491A TW 110122002 A TW110122002 A TW 110122002A TW 110122002 A TW110122002 A TW 110122002A TW 202301491 A TW202301491 A TW 202301491A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- semiconductor
- circuit
- connector
- circuit substrate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 62
- 238000004806 packaging method and process Methods 0.000 claims abstract description 39
- 239000010410 layer Substances 0.000 claims description 93
- 239000000758 substrate Substances 0.000 claims description 53
- 239000012790 adhesive layer Substances 0.000 claims description 21
- 238000009713 electroplating Methods 0.000 claims description 21
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 20
- 239000011889 copper foil Substances 0.000 claims description 20
- 239000004020 conductor Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 2
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 9
- 238000003825 pressing Methods 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Landscapes
- Casings For Electric Apparatus (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本申請提出一種封裝結構，包括至少一半導體、至少一連接件及封裝體，所述連接件設置於所述半導體上，所述連接件電性連接所述半導體，所述封裝體包覆所述半導體，部分所述連接件露出於所述封裝體。本申請提供的封裝結構無需設置微型導通孔，有利於提高半導體電連接的可靠性。另外，本申請還提供一種封裝結構的製造方法，另外，本申請還提供一種電路板及其製造方法。
Description
本申請涉及一種封裝結構及其製造方法、電路板及其製造方法。
金屬-氧化物半導體場效應電晶體（MOSFET）作為常見的功率半導體，因為具有導通電阻小，損耗低，驅動電路簡單，熱阻特性佳等優點，所以廣泛應用於電路板中以實現電能轉換與電路控制。習知技術中，功率半導體埋入電路板後通常藉由微型導通孔實現與電路板內的線路層的導通，但是微型導通孔不僅加工困難，而且可靠性不佳。
為解決習知技術中涉及的問題，本申請提供一種具有半導體的封裝結構。
另外，還有必要提供一種具有上述封裝結構的製造方法。
另外，還有必要提供一種具有上述封裝結構的電路板。
另外，還有必要提供一種上述電路板的製造方法。
一種封裝結構的製造方法包括步驟：提供一晶圓，所述晶圓包括多個半導體。於所述晶圓上設置連接板，所述連接板包括多個連接件，每一連接件電性連接至少一所述半導體，獲得一第一中間體。於所述第一中間體的外側設置封裝體，所述封裝體包覆所述晶圓及所述連接板。移除所述連接件對應的部分所述封裝體，獲得第二中間體，以及分割所述第二中間體，獲得多個所述封裝結構，其中，每一所述封裝結構包括至少一所述半導體及與電性連接所述半導體的至少一連接件。
一種封裝結構，包括至少一半導體、至少一連接件及封裝體，所述連接件設置於所述半導體上，所述連接件電性連接所述半導體，所述封裝體包覆所述半導體，部分所述連接件露出於所述封裝體。
進一步地，所述半導體為功率半導體，所述連接件包括導線架、金屬夾或者金屬片。
進一步地，所述半導體包括半導體本體、源極、柵極及漏極，所述源極及所述柵極設置於所述半導體本體的一側，所述漏極設置於所述半導體本體的另一側，所述柵極與所述漏極或所述源極絕緣，所述漏極與所述源極之間設置有PN結。
進一步地，所述連接件包括連接件本體、內側連接墊及外側連接墊，所述連接件本體設置於所述內側連接墊與所述外側連接墊之間，所述內側連接墊電性連接所述源極、所述柵極或所述漏極，所述外側連接墊露出於所述封裝體。
進一步地，所述封裝結構還包括導電體，所述導電體設置於所述內側連接墊及所述源極、所述柵極或所述漏極之間。
一種電路板的製造方法，包括步驟：提供第一電路基板，所述第一電路基板包括介質層及設置於所述介質層上的銅箔層，所述第一電路基板設置有開孔。
提供上所述的封裝結構，將所述封裝結構設置於所述開孔內。於所述銅箔層上電鍍形成電鍍層，所述電鍍層覆蓋所述連接件，以及蝕刻所述電鍍層及所述銅箔層以形成線路層，所述線路層電性連接所述連接件。提供一第二電路基板及粘接層，設置所述粘接層於所述線路層及所述第二電路基板之間，壓合所述電路板、所述第二電路基板及所述粘接層，獲得所述電路板。
進一步地，還包括步驟：於所述電路板設置通孔，所述通孔貫穿所述第一電路基板、所述粘接層及所述第二電路基板，以及於所述通孔內設置導通體，所述導通體電性連接所述線路層及所述第二電路基板。
一種電路板，包括第一電路基板、第二電路基板、粘接層及如上所述的封裝結構，所述第一電路基板包括介質層及設置於所述介質層上的線路層，所述第一電路基板設置有開孔，所述封裝結構設置於所述開孔，所述封裝結構設置於所述開孔內，所述連接件電性連接所述線路層，所述粘接層設置於所述第二電路基板及所述線路層之間。
進一步地，所述第一電路基板的厚度與所述封裝結構的厚度相同。
本申請提供的封裝結構藉由封裝體將半導體及連接件連接在一起，連接件電性連接半導體，部分露出於封裝體的連接件可以用於連接電路板中的線路層，從而無需設置微型導通孔，有利於提高半導體與線路層之間電性連接的可靠性。
下面將結合本申請實施例中的附圖，對本申請實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本申請一部分實施例，而不是全部的實施例。
需要說明的是，當元件被稱為“固定於”另一個元件，它可以直接在另一個元件上或者也可以存在居中的元件。當一個元件被認為是“連接”另一個元件，它可以是直接連接到另一個元件或者可能同時存在居中元件。當一個元件被認為是“設置於”另一個元件，它可以是直接設置在另一個元件上或者可能同時存在居中元件。
請參見圖1至圖9，本申請一實施例提供一種電路板200的製造方法，包括步驟：
S1:請參見圖3，提供一封裝結構100，所述封裝結構100包括至少一半導體10、至少一第一連接件21、至少一第二連接件22及一封裝體30。所述第一連接件21與所述第二連接件22設置於所述半導體10的相對兩側。所述第一連接件21及所述第二連接件22電性連接所述半導體10。所述封裝體30包覆所述半導體10，部分所述第一連接件21及所述第二連接件22於所述封裝體30中露出。
在本實施例中，所述第一連接件21包括第一連接本體211、第一內側連接墊212及第一外側連接墊213，所述第一內側連接墊212及所述第一外側連接墊213分別設置於所述第一連接本體211的相對兩側。所述第二連接件22包括第二連接本體221、第二內側連接墊222及第二外側連接墊223，所述第二內側連接墊222及所述第二外側連接墊223分別設置於所述第二連接本體221的相對兩側。所述半導體10包括半導體本體11、源極12、柵極13及漏極14，所述源極12及所述柵極13設置於所述半導體本體11的一側，所述漏極14設置於所述半導體本體11的另一側。所述柵極13與所述漏極14或所述源極12絕緣，所述漏極14與所述源極12之間有兩個PN結。所述第一內側連接墊212電性連接所述源極12及所述柵極13，所述第二內側連接墊222電性連接所述漏極14。所述第一外側連接墊213及所述第二外側連接墊223露出於所述封裝體30。
在本實施例中，請參見圖1至圖3，步驟S1中，所述封裝結構100的製造方法包括：
S10:提供一晶圓（圖未示），所述晶圓包括呈矩陣排列的多個所述半導體10（參見圖1），所述半導體10為功率半導體。
S11:於所述晶圓的一側設置第一連接板（圖未示）以及於所述晶圓的另一側設置第二連接板（圖未示），所述第一連接板包括多個所述第一連接件21，所述第二連接板包括多個所述第二連接件22，請參見圖2，每一所述半導體10對應一個所述第一連接件21及一個所述第二連接件22，獲得一個第一中間體（圖未示）。其中，所述第一內側連接墊212電性連接所述源極12及所述柵極13，所述第二內側連接墊222電性連接所述漏極14。所述第一連接件21或所述第二連接件22包括導線架、金屬夾或者金屬片等。
在本實施例中，請參見圖2，步驟S11包括：於所述第一內側連接墊212與所述源極12或所述柵極13之間設置一第一導電體231，以及於所述第二內側連接墊222與所述漏極14之間設置一第二導電體232，所述第一導電體231用於連接並電性導通所述第一內側連接墊212與所述源極12或所述柵極13，所述第二導電體232用於連接並電性導通所述第二內側連接墊222及所述漏極14。所述第一導電體231及所述第二導電體232的材質包括導電膠、焊料等。
S12:於所述第一中間體的外側設置所述封裝體30，所述封裝體30包覆所述晶圓及所述連接板。
S13: 請參見圖3，移除與所述第一外側連接墊213及所述第二外側連接墊223對應的部分所述封裝體30，使得所述第一外側連接墊213及所述第二外側連接墊223暴露於所述封裝體30外，獲得一第二中間體（圖未示）。
S14:分割所述第二中間體，獲得多個所述封裝結構100。
S2:請參見圖4，提供一第一電路基板300，所述第一電路基板300包括第一銅箔層41、第二銅箔層42及設置於所述第一銅箔層41及所述第二銅箔層42之間的第一介質層43，所述第一電路基板300具有開孔44，所述開孔44依次貫穿所述第一銅箔層41、所述第一介質層43及所述第二銅箔層42。
S3:請參見圖5，將所述封裝結構100設置於所述開孔44內，所述第一電路基板300的厚度D1大致與所述封裝結構100的厚度D2（參見圖3）相同，使所述第一外側連接墊213的外側面大致與所述第一銅箔層41的外側面平齊，以及所述第二外側連接墊223的外側面大致與所述第二銅箔層42的外側面平齊。
S4:請參見圖6，於所述第一銅箔層41上電鍍形成第一電鍍層51，所述第一電鍍層51覆蓋所述第一外側連接墊213；以及於所述第二銅箔層42上電鍍形成第二電鍍層52，所述第二電鍍層52覆蓋所述第二外側連接墊223。
S5:請參見圖7，蝕刻所述第一銅箔層41及所述第一電鍍層51以形成第一線路層61，蝕刻所述第二銅箔層42及所述第二電鍍層52以形成第二線路層62，獲得一第三中間體301。其中，所述第一線路層61電性連接所述第一外側連接墊213，所述第二線路層62電性連接所述第二外側連接墊223。
S6:提供一第二電路基板400及一粘接層70，設置粘接層70於所述第三中間體301及所述第二電路基板400之間，以及壓合所述第三中間體301、所述粘接層70及所述第二電路基板400，獲得所述電路板200。
在本實施例中，所述第二電路基板400包括多個第二介質層401及多個第三線路層402，所述第三線路層402與所述第二介質層401交錯疊設，所述粘接層70設置於在最外側的所述第三線路層402及所述第一線路層61之間。步驟S6之後還包括：於所述電路板200設置通孔302，所述通孔302貫穿所述第二電路基板400、所述粘接層70及所述第三中間體301，以及於所述通孔302內設置導通體203，所述導通體203電性連接所述第一線路層61、所述第二線路層62及多個所述第三線路層402。
相比於習知技術，本申請提供的電路板200的製造方法具有以下優點：
（一）藉由先製備封裝結構100，該封裝結構100包括半導體10、連接件（第一連接件21、第二連接件22）及包覆半導體10及連接件的封裝體30，然後再將封裝結構100埋入電路板200中，該封裝結構100藉由第一外側連接墊213或第二外側連接墊223電性連接線路層（第一線路層61、第二線路層62），從而無需設置微型導通孔，可以提高了半導體10連接線路層的可靠性，而且該方法步驟簡單。
（二）封裝結構100藉由第一外側連接墊213或第二外側連接墊223電性連接線路層，第一外側連接墊213與第二外側連接墊223的面積相較於微型導通孔有明顯提高，從而可以提高該半導體10將熱量藉由第一外側連接墊213或第二外側連接墊223傳導至電路板乃至外界的效率。
（三）藉由先製備封裝結構100，然後測試該封裝結構100，可以有效提高最終電路板200的良品率。
（四）藉由先製備封裝結構100，然後將該封裝結構100埋入電路板200中，最後藉由壓合的方式對該電路板200進行增層，可以減少該半導體10在壓合過程中損壞的風險。
請參見圖9，本申請還提供一種電路板200，所述電路板200包括第一電路基板300、第二電路基板400、粘接層70及所述的封裝結構100，所述第一電路基板300包括第一介質層43及設置於所述第一介質層43上的第一線路層61，所述第一電路基板300設置有開孔44，所述封裝結構100設置於所述開孔44內，所述第一連接件21電性連接所述第一線路層61，所述粘接層70設置於所述第二電路基板400及所述第一線路層60之間。
以上說明僅僅是對本申請一種優化的具體實施方式，但在實際的應用過程中不能僅僅局限於這種實施方式。對本領域的普通技術人員來說，根據本申請的技術構思做出的其他變形和改變，都應該屬於本申請的保護範圍。
100:封裝結構
10:半導體
11:半導體本體
12:源極
13:柵極
14:漏極
21:第一連接件
211:第一連接本體
212:第一內側連接墊
213:第一外側連接墊
22:第二連接件
221:第二連接本體
222:第二內側連接墊
223:第二外側連接墊
231:第一導電體
232:第二導電體
30:封裝體
41:第一銅箔層
42:第二銅箔層
43:第一介質層
44:開孔
51:第一電鍍層
52:第二電鍍層
61:第一線路層
62:第二線路層
200:電路板
203:導通體
300:第一電路基板
301:第三中間體
302:通孔
400:第二電路基板
401:第二介質層
402:第三線路層
D1、D2:厚度
圖1為本申請一實施例提供的半導體的示意圖。
圖2為圖1所示的半導體設置第一連接件、第二連接件後的示意圖。
圖3為本申請一實施例體用的封裝結構的示意圖。
圖4為本申請一實施例提供的第一電路基板的示意圖。
圖5為圖4所述的第一電路基板設置封裝結構後的示意圖。
圖6為圖5所示的第一電路基板電鍍形成第一電鍍層及第二電鍍層後的示意圖。
圖7為圖6所示的第一電路基板、粘接層、第二電路基板壓合前的示意圖。
圖8為圖6所示的第一電路基板、粘接層、第二電路基板壓合後的示意圖。
圖9為本申請一實施例提供的電路板的示意圖。
無
100:封裝結構
12:源極
11:半導體本體
14:漏極
223:第二外側連接墊
221:第二連接本體
222:第二內側連接墊
22:第二連接件
30:封裝體
13:柵極
213:第一外側連接墊
211:第一連接本體
212:第一內側連接墊
21:第一連接件
231:第一導電體
232:第二導電體
D2:厚度
Claims (10)
- 一種封裝結構的製造方法，其中，包括步驟： 提供一晶圓，所述晶圓包括多個半導體； 於所述晶圓上設置連接板，所述連接板包括多個連接件，每一所述連接件電性連接至少一所述半導體，獲得一第一中間體； 於所述第一中間體的外側設置封裝體，所述封裝體包覆所述晶圓及所述連接板； 移除所述連接件對應的部分所述封裝體，獲得第二中間體；以及 切割所述第二中間體，獲得多個所述封裝結構，其中，每一所述封裝結構包括至少一所述半導體及與電性連接所述半導體的至少一連接件。
- 一種封裝結構，其中，包括至少一半導體、至少一連接件及封裝體，所述連接件設置於所述半導體上，所述連接件電性連接所述半導體，所述封裝體包覆所述半導體，部分所述連接件露出於所述封裝體。
- 如請求項2所述的封裝結構，其中，所述半導體為功率半導體，所述連接件包括導線架、金屬夾或者金屬片。
- 如請求項2所述的封裝結構，其中，所述半導體包括半導體本體、源極、柵極及漏極，所述源極及所述柵極設置於所述半導體本體的一側，所述漏極設置於所述半導體本體的另一側，所述柵極與所述漏極或所述源極絕緣，所述漏極與所述源極之間設置有PN結。
- 如請求項4所述的封裝結構，其中，所述連接件包括連接件本體、內側連接墊及外側連接墊，所述連接件本體設置於所述內側連接墊與所述外側連接墊之間，所述內側連接墊電性連接所述源極、所述柵極或所述漏極，所述外側連接墊露出於所述封裝體。
- 如請求項5所述的封裝結構，其中，所述封裝結構還包括導電體，所述導電體設置於所述內側連接墊及所述源極、所述柵極或所述漏極之間。
- 一種電路板的製造方法，其中，包括步驟： 提供第一電路基板，所述第一電路基板包括介質層及設置於所述介質層上的銅箔層，所述第一電路基板設置有開孔； 提供如請求項2至6中任意一項所述的封裝結構，將所述封裝結構設置於所述開孔內； 於所述銅箔層上電鍍形成電鍍層，所述電鍍層覆蓋所述連接件； 蝕刻所述電鍍層及所述銅箔層以形成線路層，所述線路層電性連接所述連接件； 提供一第二電路基板及粘接層，將所述粘接層設置於所述線路層及所述第二電路基板之間，壓合所述電路板、所述第二電路基板及所述粘接層，獲得所述電路板。
- 如請求項7所述的製造方法，其中，還包括步驟： 於所述電路板設置通孔，所述通孔貫穿所述第一電路基板、所述粘接層及所述第二電路基板；以及， 於所述通孔內設置導通體，所述導通體電性連接所述線路層及所述第二電路基板。
- 一種電路板，其中，包括第一電路基板、第二電路基板、粘接層及如請求項2至6中任意一項所述的封裝結構，所述第一電路基板包括介質層及設置於所述介質層上的線路層，所述第一電路基板設置有開孔，所述封裝結構設置於所述開孔內，所述連接件電性連接所述線路層，所述粘接層設置於所述第二電路基板及所述線路層之間。
- 如請求項9所述的電路板，其中，所述第一電路基板的厚度與所述封裝結構的厚度相同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110122002A TWI785651B (zh) | 2021-06-16 | 2021-06-16 | 封裝結構及其製造方法、電路板及其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110122002A TWI785651B (zh) | 2021-06-16 | 2021-06-16 | 封裝結構及其製造方法、電路板及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI785651B TWI785651B (zh) | 2022-12-01 |
| TW202301491A true TW202301491A (zh) | 2023-01-01 |
Family
ID=85794714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW110122002A TWI785651B (zh) | 2021-06-16 | 2021-06-16 | 封裝結構及其製造方法、電路板及其製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI785651B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI852367B (zh) * | 2023-02-23 | 2024-08-11 | 万閎企業有限公司 | 晶片封裝單元及其製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9070568B2 (en) * | 2013-07-26 | 2015-06-30 | Infineon Technologies Ag | Chip package with embedded passive component |
| US9418925B2 (en) * | 2014-07-07 | 2016-08-16 | Infineon Technologies Austria Ag | Electronic component and method for electrically coupling a semiconductor die to a contact pad |
| DE102019130778B4 (de) * | 2018-11-29 | 2025-05-22 | Infineon Technologies Ag | Ein Package, welches ein Chip Kontaktelement aus zwei verschiedenen elektrisch leitfähigen Materialien aufweist, sowie ein Verfahren zum Herstellen eines Package |
-
2021
- 2021-06-16 TW TW110122002A patent/TWI785651B/zh active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI852367B (zh) * | 2023-02-23 | 2024-08-11 | 万閎企業有限公司 | 晶片封裝單元及其製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI785651B (zh) | 2022-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101128091B (zh) | 元件嵌入式多层印刷线路板及其制造方法 | |
| KR100324333B1 (ko) | 적층형 패키지 및 그 제조 방법 | |
| TWI295497B (en) | Stack structure of semiconductor component embedded in supporting board and method for fabricating the same | |
| TWI858353B (zh) | 信熱分離tmv封裝結構及其製作方法 | |
| CN102132403B (zh) | 模制超薄半导体管芯封装和使用该封装的系统及其制造方法 | |
| TW200913862A (en) | Circuit board structure having heat-dissipating structure | |
| TW201436130A (zh) | 具有內建散熱座及增層電路之散熱增益型線路板 | |
| TW200908268A (en) | Packaging substrate structure with capacitor embedded therein and method for fabricating the same | |
| US20080142951A1 (en) | Circuit board structure with embedded semiconductor chip | |
| TW201606961A (zh) | 封裝結構及其製法 | |
| CN101427344A (zh) | 穿孔嵌入板封装和方法 | |
| WO2018137556A1 (zh) | 一种功率模块及其制造方法 | |
| TWI785651B (zh) | 封裝結構及其製造方法、電路板及其製造方法 | |
| TWI491017B (zh) | 半導體封裝件及其製法 | |
| CN113871307A (zh) | Ipm封装结构及其制作方法 | |
| CN116779453A (zh) | 高导热嵌埋结构及其制作方法 | |
| CN206931591U (zh) | 一种半导体芯片封装结构 | |
| TW201110250A (en) | Package substrate structure and method of forming same | |
| CN211047392U (zh) | 电路板 | |
| CN115483116B (zh) | 封装结构及其制造方法、电路板及其制造方法 | |
| CN209232763U (zh) | 埋入式芯片 | |
| TWI541952B (zh) | 半導體封裝件及其製法 | |
| JPH02106956A (ja) | 半導体装置及びその製造方法 | |
| CN110828396A (zh) | 一种多芯片集成内嵌式封装方法 | |
| TWI446515B (zh) | 無核心及嵌埋堆疊晶片之封裝結構及其製法 |