[go: up one dir, main page]

TW202301346A - 半導體裝置以及半導體裝置的信號處理方法 - Google Patents

半導體裝置以及半導體裝置的信號處理方法 Download PDF

Info

Publication number
TW202301346A
TW202301346A TW111113343A TW111113343A TW202301346A TW 202301346 A TW202301346 A TW 202301346A TW 111113343 A TW111113343 A TW 111113343A TW 111113343 A TW111113343 A TW 111113343A TW 202301346 A TW202301346 A TW 202301346A
Authority
TW
Taiwan
Prior art keywords
mask
digital code
transmission
semiconductor device
constraint vector
Prior art date
Application number
TW111113343A
Other languages
English (en)
Inventor
薛昶圭
禹柄碩
李受哲
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202301346A publication Critical patent/TW202301346A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/14—Conversion to or from non-weighted codes
    • H03M7/16—Conversion to or from unit-distance codes, e.g. Gray code, reflected binary code
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1009—Data masking during input/output
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • H04L25/4915—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using pattern inversion or substitution
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

本發明提供一種半導體裝置的信號處理方法，方法包含：接收第一數位信號的第一數位碼；產生約束向量；藉由基於約束向量的傳輸遮罩來遮蔽第一數位碼；以及輸出經遮蔽的第一數位碼及遮罩的資料匯流排倒置（DBI）位元。

Description

半導體裝置以及半導體裝置的信號處理方法
本發明概念是關於一種用於在以多位準傳輸及接收資料信號的環境中產生最佳轉換碼的信號處理方法及裝置。
資料傳輸及資料接收是經由點對點或點對多點通信通道傳送及接收資料。在主機與記憶體裝置之間的資料傳輸及資料接收中，當採用脈波振幅調變2位準技術時，一次可傳輸的資料量較少。因此，多位準信號傳輸技術可用於增加不同種類的裝置之間的通信頻寬。
本發明概念的實施例提供一種在多位準信令系統中不出現最大轉換的信號處理方法及半導體裝置。
本發明概念的實施例亦提供一種在最小化等待時間的同時確保眼圖裕度的信號處理方法及半導體裝置。
本發明概念的實施例提供一種半導體裝置的信號處理方法，方法包含：接收第一數位信號的第一數位碼；產生約束向量；藉由基於約束向量的傳輸遮罩來遮蔽第一數位碼；以及輸出經遮蔽的第一數位碼及遮罩的資料匯流排倒置（Data Bus Inversion；DBI）位元。
本發明概念的實施例提供一種半導體裝置，包含：處理單元，輸出第一數位碼；編碼器，藉由基於約束向量的傳輸遮罩來遮蔽第一數位碼；以及傳輸電路，傳輸經遮蔽的第一數位碼及傳輸遮罩的DBI位元，其中約束向量基於相對於第一數位碼為先前數位碼的第二數位碼。
本發明概念的實施例提供一種半導體裝置，包含：接收電路，接收第一數位碼及DBI位元；以及解碼器，藉由基於DBI位元的接收遮罩而對第一數位碼進行解遮蔽，其中接收遮罩對應於基於第二數位碼而產生的約束向量，所述第二數位碼相對於第一數位碼為先前數位碼。
下文將參考隨附圖式描述本發明概念的實施例。
圖1繪示在根據本發明概念的一些實施例的信號處理方法中操作的半導體裝置。圖2為繪示經由資料匯流排傳輸及接收的信號的信號圖。
半導體裝置10包含傳輸裝置20及接收裝置30。傳輸裝置20對待傳輸的資料執行與接收裝置30對稱的資料編碼，且接收裝置30可對待接收的資料執行與傳輸裝置20對稱的資料解碼。半導體裝置10可藉由多位準信令系統對數位信號進行編碼或解碼以執行資料通信。根據本發明概念的一些實施例，半導體裝置10可使用脈波振幅調變來對數位信號進行編碼或解碼。根據本發明概念的一些實施例，半導體裝置10可將多個振幅位準映射至格雷（gray）編碼類型的二進位碼且執行編碼或解碼。取決於數位碼的位元數目，脈波振幅調變（pulse amplitude modulation；PAM）可為4個位準（例如，PAM 4，2位元碼）、8個位準（例如，PAM 8，3位元碼）、16個位準（例如，PAM 16，4位元碼）以及類似者。作為實例，藉由傳輸裝置20及接收裝置30傳輸及接收的信號可為使用脈波振幅調變格雷編碼來編碼的信號。圖2中所繪示的實例繪示根據表1的PAM 4類型的傳輸信號及接收信號。
＜表1＞
PAM4 符號 LSB MSB 電壓
0 0 0 0毫伏
1 0 1 200毫伏
2 1 1 400毫伏
3 1 0 600毫伏
根據本發明概念的一些實施例，傳輸裝置20及接收裝置30可包含在由有線網路連接的第一裝置及第二裝置中的每一者中。舉例而言，第一裝置可包含第一半導體裝置10，且第二裝置可包含第二半導體裝置10'。第一半導體裝置10可包含第一傳輸裝置20及第一接收裝置30，且第二半導體裝置10'可包含第二傳輸裝置20'及第二接收裝置30'。
舉例而言，當第一裝置將第一資料傳輸至第二裝置時，第一半導體裝置10的第一傳輸裝置20將第一資料傳輸至第二半導體裝置10'的第二接收裝置30'。相反，當第二裝置將第二資料傳輸至第一裝置時，第二半導體裝置10'的第二傳輸裝置20'將第二資料傳輸至第一半導體裝置10的第一接收裝置30。
傳輸裝置20可包含處理單元21、編碼器100以及傳輸電路23。
處理單元21產生作為主要資料的傳輸資料。傳輸資料可為n位元的數位信號。編碼器100可藉由將n位元的傳輸資料映射至多個多位準信號且將經編碼資料轉化成m位元的數位碼來執行編碼。傳輸電路23可將具有映射至m位元的數位碼的振幅位準的類比信號輸出至接收電路33。舉例而言，當數位碼為10時，可輸出具有600毫伏振幅位準的類比信號。根據本發明概念的各種實施例，n及m可為相同的自然數或可為彼此不同的自然數。
舉例而言，如圖2中所繪示，當使用四個位準或大於四個位準的脈波振幅調變類型時，就具有大範圍轉換的信號而言，例如自最大電壓位準3改變為最小電壓位準0的信號，或相反，自最小電壓位準0改變為最大電壓位準3的信號，用於信號傳輸的功率增加，且相鄰資料匯流排中可能出現串擾。另外，由電壓位準轉換的斜率引起的眼圖裕度可能不足。因此，可採用具有最小延遲，同時減小出現最大轉換的機率的信號處理技術來減少串擾且確保眼圖裕度。
根據本發明概念的一些實施例，編碼器100可藉由使用基於約束向量的傳輸遮罩來遮蔽具有傳輸數位碼的原始數位信號。約束向量可為例如將當前待傳輸的數位碼（下文稱為『當前數位碼』）與先前傳輸的數位碼（下文稱為『先前數位碼』）進行比較且指示在當前數位碼處最大轉換的出現機率較高的位置（下文稱為最大轉換碼的出現位置）的信號。
根據本發明概念的一些實施例，編碼器100包含多個傳輸遮罩。可存在對應於數位碼的位元數目的多個傳輸遮罩。舉例而言，當數位碼在PAM4中為2個位元時，可存在四個傳輸遮罩。舉例而言，當數位碼在PAM8中為3個位元時，可存在八個傳輸遮罩。
根據本發明概念的一些實施例，編碼器100可包含多個遮罩簿。可將多個傳輸遮罩分組且儲存為單個遮罩簿。換言之，單個遮罩簿可包含預定圖案的多個傳輸遮罩。
舉例而言，當編碼器100包含第一遮罩簿及第二遮罩簿時，包含在第一遮罩簿中的多個傳輸遮罩圖案可能與包含在第二遮罩簿中的多個傳輸遮罩圖案不同。
根據本發明概念的一些實施例，編碼器100可在藉由將多個傳輸遮罩中的每一者遮蔽為當前數位碼而產生的約束向量中選擇具有最小位元計數的任一個傳輸遮罩。位元計數可為當前數位碼中的最大轉換碼的出現位置的數目。
此外，根據本發明概念的一些實施例，編碼器100可選擇使多個遮罩簿中的最大轉換碼的數目最小化的任一個遮罩簿，且可選擇使所選擇的遮罩簿中的最大轉換碼的數目最小化的任一個傳輸遮罩。
編碼器100藉由所選擇的傳輸遮罩來遮蔽當前數位碼且將經遮蔽的當前數位碼輸出至傳輸電路23。另一方面，編碼器100將用於遮蔽的遮罩的遮罩資訊映射至資料匯流排倒置（DBI）位元且將DBI位元輸出至傳輸電路23。傳輸電路23可將主要資料的經遮蔽的數位碼（例如，m個位元）及遮罩資訊的DBI位元傳輸至接收裝置30。
接收裝置30接收經遮蔽的數位碼及DBI位元。
接收裝置30可選擇對應於DBI位元的接收遮罩。接收裝置30可包含與傳輸裝置20的傳輸遮罩相同的多個接收遮罩。接收裝置30可基於先前數位碼而恢復約束向量，且在多個接收遮罩中選擇對應於DBI位元及約束向量的任一個接收遮罩。接收裝置30可基於所選擇的接收遮罩而對經遮蔽的數位碼進行解遮蔽。
接收裝置30包含接收電路33、解碼器200以及資料儲存單元31。接收電路33可自傳輸電路23接收具有映射至m位元的數位碼的振幅位準的類比信號。解碼器200可執行解碼以對m位元的數位碼進行解遮蔽且將m位元的未遮蔽的數位碼轉化成n位元的數位碼。資料儲存單元31可儲存經解碼的數位碼。根據本發明概念的各種實施例，n及m可為相同的自然數或可為彼此不同的自然數。
圖3及圖4為用於解釋根據本發明概念的一些實施例的信號處理方法的圖。
參考圖3及圖4，傳輸裝置20以脈衝串的形式將資料傳輸至接收裝置30。在脈衝類型輸出中，例如，主要資料可經由8接腳資料匯流排DQ[7:0]與DBI匯流排的DBI位元並行輸出。舉例而言，在圖3的時間點T1輸出圖4的第一脈衝串（D11、D21以及D31至D81）及DBI位元（D91），且可在圖3的時間點T2輸出圖4的第二脈衝串（D12、D22以及D32至D82）及DBI位元（D92）。可在圖3的時間點T3輸出圖4的第三脈衝串（D13、D23以及D33至D83）及DBI位元（D93）。
出於解釋方便起見，就PAM 4格雷編碼而言，將提供對輸出至單個接腳的資料為映射至四位準振幅的2位元資料信號的假設的描述。
傳輸裝置20經由資料匯流排DQ[7:0]自時間點T1至時間點T8將資料脈衝串連續地傳輸至DBI接腳。舉例而言，為基於T1數位碼及T2數位碼進行解釋，傳輸裝置20在時間點T1經由DQ[7:0]將T1數位碼（
Figure 02_image001
）同時輸出至DBI接腳，且儲存T1數位碼（
Figure 02_image003
）。傳輸裝置20將在時間點T2傳輸的數位碼與所儲存的T1數位碼進行比較，檢查最大轉換的出現位置，將待傳輸的數位碼遮蔽為使最大轉換的出現最小化的遮罩，以及輸出至使最大轉換的出現最小化的遮罩作為T2數位碼（3）。此時，遮罩資訊經由DBI接腳傳輸，使得用於傳輸的遮罩可藉由接收裝置30進行檢查。因此，當在接收裝置30中對當前數位碼進行解碼時，由於僅需要檢查緊接的先前數位碼（例如，以上實例中的T1數位碼），因此在解碼等待時間中僅可採用一個單位單元間隔（unit interval ；UI）（參考圖2，1 UI）。
圖5為具體繪示圖1中所繪示的編碼器的實施例的圖。圖6為用於解釋根據本發明概念的一些實施例的信號處理方法的圖。圖7為繪示根據本發明概念的一些實施例的遮罩簿的圖。圖8為用於解釋根據本發明概念的一些實施例的信號處理方法的圖。圖9為具體繪示圖1中所繪示的解碼器的實施例的圖。
參考圖5，編碼器100可包含操作單元110、暫存器120、約束向量計算器130以及遮罩選擇器140。
操作單元110將自處理單元21輸出的當前數位碼R_DQ（對應於二進位使用者資料）遮蔽為所選擇的傳輸遮罩M且將經遮蔽的當前數位碼R_DQ輸出為經遮蔽的當前數位碼E_DQ。操作單元110可例如執行當前數位碼R_DQ及傳輸遮罩M的XOR操作，且經遮蔽的當前數位碼E_DQ可為XOR操作的結果值。
暫存器120儲存經遮蔽的數位碼E_DQ。暫存器120儲存用於遮蔽當前數位碼（例如，時間點Tk）的先前數位碼（例如，時間點T k-1）。舉例而言，在圖3的實例中，儲存T1數位碼以產生T2數位碼。
約束向量計算器130基於儲存在暫存器120中的先前數位碼而產生約束向量。約束向量可為例如藉由將當前待傳輸的數位碼（下文稱為『當前數位碼』）與先前傳輸的數位碼（下文稱為『先前數位碼』）進行比較來指示在當前數位碼處最大轉換的出現機率較高的位置（下文稱為最大轉換碼的出現位置）的信號。
參考圖6，在PAM 4類型中，可傳輸至一個接腳的信號可為如圖2中所繪示的10、11、01以及00。在此情況下，當信號在給定單個接腳中自10改變為00或自00改變為10時，可出現最大轉換。換言之，當自最大電壓位準3改變為最小電壓位準0時，可出現最大轉換，且反之亦然。
圖6中所繪示的項目以自每一接腳輸出的次序繪示，換言之，以LSB及MSB的次序繪示。舉例而言，輸出是在DQ 1的接腳處以LSB 0及MSB 1的次序輸出，但實際資料需要被視為『10』。將按輸出次序給出以下描述。
約束向量計算器130可藉由將先前數位碼（先前編碼的資料）與當前數位碼（當前資料）進行比較而產生。當考慮所展示實例中的LSB及MSB時，由於資料接腳DQ0自00（先前）改變為01（當前），且資料接腳DQ1自01（先前）改變為01（當前），此不對應於最大轉換，且在此情況下，約束向量CV可計算為0。
然而，在資料接腳DQ2中，當下一數位碼的LSB在先前數位碼10中變成0時，下一數位碼可取決於MSB而變成00或10。因此，約束向量CV可設定為1。在資料接腳DQ3中，當下一數位碼的LSB在先前數位碼00中變成1時，下一數位碼可取決於MSB而變成10或11。因此，約束向量可設定為1。
換言之，當接收到輸入至連續UI的相同資料接腳的先前數位碼（先前資料）至下一數位碼（當前資料）的LSB時，取決於輸入MSB的哪個值（在圖6的實例中，就DQ2及DQ3的00→1X及10→0X而言），可出現或可不出現最大轉換。
因此，約束向量計算器130可基於先前數位碼及下一數位碼的LSB而設定約束向量CV。當基於下一數位碼的LSB而計算時，約束向量可在最大轉換有可能出現時設定為1，且可在最大轉換不可能出現時設定為0。
舉例而言，在PAM4類型的格雷編碼中，可藉由以下公式1來計算約束向量。
CV = (LSBp^LSB0) & (~MSBp)…（1）。
在公式1中，CV為約束向量，LSBp為先前數位碼的最低有效位元，MSBp為先前數位碼的最高有效位元，LSB0為當前數位碼的最低有效位元，『^』為XOR操作，『&』為AND操作且『~』意謂NOT操作。
遮罩選擇器140可儲存多個遮罩，基於約束向量CV選擇任一個遮罩且將所選擇的遮罩M輸出至操作單元110。多個遮罩可為具有根據數位碼的位元數目的遮罩圖案的序列。
參考圖6及圖7，根據本發明概念的一些實施例，當資料脈衝串為DQ[0:3]時，假設遮罩選擇器140包含預定的四個遮罩M0、M1、M2以及M3。遮罩M0可具有0000的序列，遮罩M1可具有0101的序列，遮罩M2可具有1010的序列且遮罩M3可具有1111的序列。
遮罩選擇器140可經由DBI接腳將遮罩資訊輸出至傳輸電路23。傳輸為遮罩資訊的DBI位元資訊可為表示多個遮罩中的每一者的碼值。DBI位元資訊對應於根據本發明概念的各種實施例的遮罩的數目，且表示每一遮罩的位元數目可變化。
作為實例，若存在四個遮罩，則可表示兩個位元。在所展示的實例中，DBI位元可表示為遮罩M0的00、遮罩M1的01、遮罩M2的10以及遮罩M3的11。替代地，作為另一實例，當存在八個遮罩時，可表示3個位元。
遮罩選擇器140可選擇在多個傳輸遮罩中對應於約束向量CV及當前數位碼DQ[0:3]而計算的位元計數（MT計數）的總和最小的遮罩。換言之，位元計數（MT計數）的總和最小的表達式可意謂最大轉換的擦除數目最大，且遮罩選擇器140可選擇可擦除最大轉換的最大數目的最佳傳輸遮罩。
參考圖6、圖7以及圖8，遮罩選擇器140遮蔽當前數位碼DQ[0:3]且計算應用約束向量的位元計數。換言之，可根據公式2來計算位元計數MT計數。
MT計數= bit1count((MSB0^M)&CV)…（2）。
在公式2中，MT計數為位元計數，MSB0為當前數位碼的最高有效位元，M為遮罩，CV為約束向量，『^』為XOR操作，『&』為AND操作，『~』為NOT操作且bit1count ( )為計算二進位向量輸入中的1的數目且將其輸出至()中的元素的函數。
遮罩選擇器140藉由計算相同UI的每一資料接腳DQ的位元計數（遮罩M0的0、遮罩M1的1、遮罩M2的1以及遮罩M3的2）來計算累加值（MT計數）。在此情況下，具有最大值的遮罩M3可經選擇且傳輸至操作單元110，且可將碼值11輸出至DBI接腳。
另外，操作單元110按公式2轉化當前數位碼的MSB0且將經轉化的MSB0輸出為遮蔽值。換言之，圖6的DQ2 00及DQ3 01經遮蔽、轉化且輸出為如在圖8中的DQ2 10及DQ3 11。因此，由於當前數位碼10在DQ2中的先前數位碼01中輸出且11在DQ3中的先前數位碼00中輸出，因此最大轉換不可能出現在DQ[0:4]中。
參考圖9，解碼器200可包含操作單元210、暫存器220、約束向量計算器230以及遮罩選擇器240。
操作單元210將來自接收電路33的經遮蔽的數位碼E_DQ解遮蔽為所選擇的接收遮罩M且將其輸出為未遮蔽的當前數位碼D_DQ。
暫存器220儲存未遮蔽的數位碼D_DQ。暫存器220儲存先前數位碼以對當前數位碼進行解遮蔽。舉例而言，在圖3的實例中，儲存經解碼的數位碼T1以解碼T2數位碼。
約束向量計算器230基於儲存在暫存器220中的先前數位碼而產生約束向量CV。可計算且以與編碼器100相同的方式恢復約束向量CV。
遮罩選擇器240可儲存多個接收遮罩，基於約束向量CV選擇任一個接收遮罩且將所選擇的接收遮罩M輸出至操作單元210。多個接收遮罩可為具有與傳輸裝置20的多個傳輸遮罩相同的遮罩圖案的序列。遮罩選擇器240可基於經由DBI接腳接收的DBI位元在多個接收遮罩中選擇任一個接收遮罩，且將所選擇的接收遮罩M輸出至操作單元210。
圖10為具體繪示圖1中所繪示的編碼器的另一實施例的圖。圖11為具體繪示圖1中所繪示的解碼器的另一實施例的圖。
參考圖10及圖11，編碼器100可更包含傳輸遮罩簿選擇器150。另外，解碼器200可更包含接收遮罩簿選擇器250以對應於傳輸遮罩簿選擇器150。
傳輸遮罩簿選擇器150可包含多個傳輸遮罩簿。接收遮罩簿選擇器250可包含多個接收遮罩簿。多個傳輸遮罩簿及多個接收遮罩簿可對稱地包含各自對應於DBI位元的多個遮罩。
藉由包含包含多個遮罩的多個遮罩簿，半導體裝置10可確保使最大轉換的出現機率最小化的更多遮罩序列。
下文將在圖12至圖17中描述遮罩簿的操作。
圖12a及圖12b繪示根據本發明概念的一些實施例的多個遮罩簿。圖13為用於解釋根據本發明概念的一些實施例的信號處理方法的圖。圖14為用於解釋根據本發明概念的一些實施例的信號處理方法的圖。圖15為用於解釋根據本發明概念的一些實施例的信號處理方法的圖。圖16為用於解釋根據本發明概念的一些實施例的信號處理方法的圖。圖17為用於解釋根據本發明概念的一些實施例的信號處理方法的圖。
參考圖12a及圖12b，傳輸遮罩簿選擇器150及接收遮罩簿選擇器250包含兩個遮罩簿（遮罩簿1及遮罩簿2）。
根據本發明概念的一些實施例，首先，遮罩簿選擇器150及遮罩簿選擇器250可基於約束向量CV選擇遮罩簿。遮罩選擇器140及遮罩選擇器240可選擇對應於由遮罩簿選擇器150及遮罩簿選擇器250選擇的遮罩簿MB中的約束向量CV的任一個遮罩M。
當存在多個遮罩簿時，遮罩簿選擇器150及遮罩簿選擇器250可根據約束向量CV為1的圖案選擇任一個遮罩簿。圖12a的所繪示的遮罩簿（遮罩簿1）具有與圖12b的遮罩簿（遮罩簿2）的圖案不同的圖案的序列。舉例而言，遮罩M1及遮罩M2的遮罩圖案可彼此不同。遮罩簿（遮罩簿1）的遮罩M1轉化當前數位碼的奇數接腳DQ1及奇數接腳DQ3的MSB，且遮罩簿（遮罩簿1）的遮罩M2轉化當前數位碼的偶數接腳DQ0及偶數接腳DQ2的MSB。遮罩簿（遮罩簿2）的遮罩M1轉化當前數位碼的上部接腳DQ2及上部接腳DQ3的MSB，且遮罩簿（遮罩簿2）的遮罩M2轉化當前數位碼的下部接腳DQ0及下部接腳DQ1的MSB。
具體而言，遮罩簿選擇器150及遮罩簿選擇器250可根據約束向量1的位置（在所有資料接腳中CV為1的位置）來選擇遮罩簿。舉例而言，若約束向量為1的位置具有針對每一接腳（換言之，奇數接腳或偶數接腳）交替繪示的圖案，則可選擇圖12a的遮罩簿（遮罩簿1）。舉例而言，若經計算的約束向量為1的位置具有另一圖案，則可選擇圖12b的遮罩簿（遮罩簿2）。此後，遮罩選擇器140及遮罩選擇器150可基於來自由遮罩簿選擇器150及遮罩簿選擇器250選擇的遮罩簿的約束向量而在多個遮罩中選擇任一個遮罩。
舉例而言，假設如圖13所示傳輸先前數位碼及當前數位碼。在此情況下，資料接腳DQ2及資料接腳DQ3對應於10→0X及00→1X的情況，且約束向量CV可基於公式1計算為1。
如圖14及圖15中所繪示，當使用遮罩簿（遮罩簿1）時，在當前數位碼的MSB0中，當使用遮罩M1時，由於DQ2隨後自10傳輸至01，且DQ3隨後自00傳輸至11，因此可移除最大轉換的所有出現位置（MT計數= 0）。
然而，如圖16及圖17中所繪示，當使用遮罩簿（遮罩簿2）時，在當前數位碼的MSB0中，即使當使用任何遮罩（例如遮罩M1）時，由於DQ2隨後自10傳輸至00，且DQ3隨後自00傳輸至11，最大轉換出現在DQ2中，且不可擦除最大轉換的所有出現位置（MT計數= 1）。
遮罩選擇器140及遮罩選擇器240選擇位元計數的總和在所選擇的遮罩簿中最大的遮罩。
圖18為繪示包含圖1的半導體裝置的記憶體系統的圖。
半導體裝置10可包含在記憶體系統1000中。具體而言，記憶體系統1000可包含記憶體控制器1100及多個記憶體裝置1200。
記憶體控制器1100控制記憶體系統1000的操作，且控制主機與記憶體裝置1210之間的資料的全部交換。舉例而言，記憶體控制器1100可控制記憶體裝置1210以回應於來自主機的請求而寫入資料或讀取資料。舉例而言，記憶體控制器1100施加用於控制記憶體裝置1210的操作命令來控制記憶體裝置1210的操作。
根據本發明概念的各種實施例，記憶體裝置1210中的每一者可為包含電阻性記憶體晶胞的相變隨機存取記憶體（Phase change Random Access Memory；PRAM）、電阻性隨機存取記憶體（Resistive Random Access Memory；RRAM）、磁性隨機存取記憶體（Magnetic Random Access Memory；MRAM）以及鐵電隨機存取記憶體（Ferroelectric Random Access Memory；FRAM）中的一者。在本發明概念的另一實施例中，記憶體裝置1210中的每一者可為包含動態記憶體晶胞的動態隨機存取記憶體（dynamic random access memory；DRAM）。
記憶體控制器1100可根據時鐘經由CA匯流排及CA_CLK匯流排將命令及位址傳輸至多個記憶體裝置1200中的每一者及自多個記憶體裝置1200中的每一者傳輸命令及位址。記憶體控制器1100可根據資料時鐘經由DQ_CLK匯流排及DQ匯流排將資料脈衝串及DBI位元傳輸至多個記憶體裝置1200中的每一者。
記憶體控制器1100可包含包含傳輸裝置20及接收裝置30兩者的半導體裝置10作為第一裝置。多個記憶體裝置1200（或1210）中的每一者可包含包含傳輸裝置20及接收裝置30兩者的半導體裝置10作為第二裝置。
應理解，所屬領域中具有通常知識者將瞭解，可在不脫離本發明概念的原理的情況下對本文所描述的實施例進行許多變化及修改。因此，本發明概念不限於本文所描述的實施例。
10、10':半導體裝置 20、20':傳輸裝置 21:處理單元 23:傳輸電路 30、30':接收裝置 31:資料儲存單元 33:接收電路 100:編碼器 110、210:操作單元 120、220:暫存器 130、230:約束向量計算器 140、240:遮罩選擇器 150:傳輸遮罩簿選擇器 200:解碼器 250:接收遮罩簿選擇器 1000:記憶體系統 1100:記憶體控制器 1200、1210:記憶體裝置
圖1繪示在根據本發明概念的一些實施例的信號處理方法中操作的半導體裝置。 圖2為繪示經由資料匯流排傳輸及接收的信號的信號圖。 圖3及圖4為用於解釋根據本發明概念的一些實施例的信號處理方法的圖。 圖5為具體繪示圖1中所繪示的編碼器的實施例的圖。 圖6為用於解釋根據本發明概念的一些實施例的信號處理方法的圖。 圖7為繪示根據本發明概念的一些實施例的遮罩簿的圖。 圖8為用於解釋根據本發明概念的一些實施例的信號處理方法的圖。 圖9為具體繪示圖1中所繪示的解碼器的實施例的圖。 圖10為具體繪示圖1中所繪示的編碼器的另一實施例的圖。 圖11為具體繪示圖1中所繪示的解碼器的另一實施例的圖。 圖12a及圖12b繪示應用於本發明概念的一些實施例的多個遮罩簿。 圖13為用於解釋根據本發明概念的一些實施例的信號處理方法的圖。 圖14為用於解釋根據本發明概念的一些實施例的信號處理方法的圖。 圖15為用於解釋根據本發明概念的一些實施例的信號處理方法的圖。 圖16為用於解釋根據本發明概念的一些實施例的信號處理方法的圖。 圖17為用於解釋根據本發明概念的一些實施例的信號處理方法的圖。 圖18為繪示包含圖1的半導體裝置的記憶體系統的圖。

Claims (20)

  1. 一種半導體裝置的信號處理方法，所述信號處理方法包括： 接收第一數位信號的第一數位碼； 產生約束向量； 藉由基於所述約束向量的傳輸遮罩來遮蔽所述第一數位碼；以及 輸出經遮蔽的所述第一數位碼及所述遮罩的資料匯流排倒置（DBI）位元。
  2. 如請求項1所述的信號處理方法，其中所述第一數位碼基於四級或大於四級的脈波振幅調變的格雷編碼。
  3. 如請求項1所述的信號處理方法，其中所述約束向量是基於將所述第一數位碼與相對於所述第一數位碼為先前數位碼的第二數位碼進行比較以指示最大轉換碼能夠出現在所述第一數位碼中的位置的信號。
  4. 如請求項1所述的信號處理方法，其中所述傳輸遮罩包含對應於所述第一數位碼的位元數目的多個傳輸遮罩。
  5. 如請求項4所述的信號處理方法，其中遮蔽所述第一數位碼的所述傳輸遮罩是在所述多個傳輸遮罩中對應於所述約束向量及所述第一數位碼而計算的位元計數的總和最大的遮罩。
  6. 如請求項5所述的信號處理方法，其中所述位元計數是最大轉換碼能夠出現在所述第一數位碼中的位置的數目。
  7. 如請求項4所述的信號處理方法，其中所述DBI位元是對應於所述多個傳輸遮罩中的每一者的數位碼。
  8. 如請求項1所述的信號處理方法，其中所述傳輸遮罩包含多個傳輸遮罩簿，每一傳輸遮罩簿包含對應於所述第一數位碼的位元數目的多個傳輸遮罩。
  9. 如請求項1所述的信號處理方法，其中與傳輸半導體裝置通信的接收半導體裝置接收經遮蔽的所述第一數位碼及所述DBI位元； 選擇對應於所述DBI位元的接收遮罩；以及 藉由所選擇的所述接收遮罩對經遮蔽的所述第一數位碼進行解遮蔽。
  10. 如請求項9所述的信號處理方法，其中基於所述DBI位元及自相對於所述第一數位碼為先前數位碼的第二數位碼產生的另一約束向量，自多個接收遮罩中選擇所述接收遮罩。
  11. 一種半導體裝置，包括： 處理單元，輸出第一數位碼； 編碼器，藉由基於約束向量的傳輸遮罩來遮蔽所述第一數位碼；以及 傳輸電路，傳輸經遮蔽的所述第一數位碼及所述傳輸遮罩的資料匯流排倒置（DBI）位元， 其中所述約束向量基於相對於所述第一數位碼為先前數位碼的第二數位碼。
  12. 如請求項11所述的半導體裝置，其中所述約束向量是基於將所述第一數位碼的至少一個最低有效位元（LSB）與所述第二數位碼進行比較以指示最大轉換碼能夠出現在所述第一數位碼中的位置的信號。
  13. 如請求項11所述的半導體裝置，其中所述編碼器包括： 暫存器，儲存所述第二數位碼； 約束向量計算器，基於所述第二數位碼而產生所述約束向量； 遮罩選擇器，儲存多個傳輸遮罩且輸出對應於所述約束向量的所述傳輸遮罩；以及 操作單元，藉由自所述遮罩選擇器輸出的所述傳輸遮罩來遮蔽所述第一數位碼。
  14. 如請求項13所述的半導體裝置，其中所述DBI位元具有對應於所述多個傳輸遮罩中的每一者的多個碼值。
  15. 如請求項13所述的半導體裝置，更包括： 遮罩簿選擇器，儲存多個傳輸遮罩簿且選擇對應於所述約束向量的任一個傳輸遮罩簿。
  16. 如請求項15所述的半導體裝置，其中所述多個傳輸遮罩簿包含所述多個傳輸遮罩，且 所述遮罩簿選擇器自經選擇為對應於所述約束向量的所述傳輸遮罩簿中輸出任一個傳輸遮罩。
  17. 如請求項13所述的半導體裝置，其中由所述遮罩選擇器輸出的所述傳輸遮罩是在所述多個傳輸遮罩中對應於所述約束向量及所述第一數位碼而計算的位元計數的總和最大的遮罩。
  18. 一種半導體裝置，包括： 接收電路，接收第一數位碼及資料匯流排倒置（DBI）位元；以及 解碼器，藉由基於所述DBI位元的接收遮罩而對所述第一數位碼進行解遮蔽， 其中所述接收遮罩對應於基於第二數位碼而產生的約束向量，所述第二數位碼相對於所述第一數位碼為先前數位碼。
  19. 如請求項18所述的半導體裝置，其中所述解碼器包含： 暫存器，儲存所述第二數位碼； 約束向量計算器，基於所述第二數位碼而產生所述約束向量； 遮罩選擇器，儲存多個接收遮罩且輸出對應於所述DBI位元的所述接收遮罩；以及 操作單元，藉由自所述遮罩選擇器輸出的所述接收遮罩而對所述第一數位碼進行解遮蔽。
  20. 如請求項19所述的半導體裝置，更包括： 接收遮罩簿選擇器，儲存多個接收遮罩簿且選擇對應於所述約束向量的任一個接收遮罩簿， 其中所述遮罩選擇器輸出對應於所選擇的所述接收遮罩簿中的所述DBI位元的所述接收遮罩。
TW111113343A 2021-04-09 2022-04-08 半導體裝置以及半導體裝置的信號處理方法 TW202301346A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0046464 2021-04-09
KR1020210046464A KR20220140234A (ko) 2021-04-09 2021-04-09 멀티 레벨 신호 시스템에서 최적 전이 코드를 생성하기 위한 신호 처리 방법 및 반도체 장치

Publications (1)

Publication Number Publication Date
TW202301346A true TW202301346A (zh) 2023-01-01

Family

ID=83510740

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111113343A TW202301346A (zh) 2021-04-09 2022-04-08 半導體裝置以及半導體裝置的信號處理方法

Country Status (4)

Country Link
US (1) US11822492B2 (zh)
KR (1) KR20220140234A (zh)
CN (1) CN115208410A (zh)
TW (1) TW202301346A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230000456A (ko) * 2021-06-24 2023-01-02 에스케이하이닉스 주식회사 전송 장치, 이를 이용하는 송수신 시스템 및 송수신 방법
KR20240136111A (ko) * 2023-03-06 2024-09-13 삼성전자주식회사 인코딩 데이터를 제공하는 송신 회로, 이를 포함하는 전자 장치, 및 이를 포함하는 전자 장치의 동작하는 방법

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3753113A (en) * 1970-06-20 1973-08-14 Nippon Electric Co Multilevel code signal transmission system
US5280500A (en) * 1991-10-10 1994-01-18 Crescendo Communications, Inc. Method and apparatus for multilevel encoding for a local area network
US6137829A (en) * 1997-03-05 2000-10-24 Paradyne Corporation System and method for transmitting special marker symbols
CA2302466A1 (en) * 1997-07-31 1999-02-11 Stanford Syncom Inc. Means and method for a synchronous network communications system
US7233164B2 (en) * 2003-12-17 2007-06-19 Rambus Inc. Offset cancellation in a multi-level signaling system
GB0411053D0 (en) * 2004-05-18 2004-06-23 Ricardo Uk Ltd Data processing
US7081838B2 (en) * 2004-12-29 2006-07-25 Enigma Semiconductor, Inc. 16b/10s coding apparatus and method
US7844888B2 (en) * 2006-09-29 2010-11-30 Qimonda Ag Electronic device, method for operating an electronic device, memory circuit and method of operating a memory circuit
WO2009108562A2 (en) * 2008-02-25 2009-09-03 Rambus Inc. Code-assisted error-detection technique
US8026740B2 (en) 2008-03-21 2011-09-27 Micron Technology, Inc. Multi-level signaling for low power, short channel applications
US9116828B2 (en) * 2008-06-11 2015-08-25 Micron Technology, Inc. Data bus inversion usable in a memory system
US8510490B2 (en) * 2009-07-13 2013-08-13 Rambus Inc. Encoding data using combined data mask and data bus inversion
US8706958B2 (en) * 2011-09-01 2014-04-22 Thomas Hein Data mask encoding in data bit inversion scheme
US8854236B2 (en) * 2012-05-18 2014-10-07 Micron Technology, Inc. Methods and apparatuses for low-power multi-level encoded signals
KR20140008745A (ko) * 2012-07-11 2014-01-22 삼성전자주식회사 자기 메모리 장치
US9405721B2 (en) * 2014-06-06 2016-08-02 Micron Technology, Inc. Apparatuses and methods for performing a databus inversion operation
US9252997B1 (en) * 2014-07-10 2016-02-02 Qualcomm Incorporated Data link power reduction technique using bipolar pulse amplitude modulation
US20160352419A1 (en) * 2015-05-27 2016-12-01 John P. Fonseka Constrained interleaving for 5G wireless and optical transport networks
US10365833B2 (en) 2016-01-22 2019-07-30 Micron Technology, Inc. Apparatuses and methods for encoding and decoding of signal lines for multi-level communication architectures
US10692555B2 (en) * 2016-06-29 2020-06-23 Samsung Electronics Co., Ltd. Semiconductor memory devices enabling read strobe mode and related methods of operating semiconductor memory devices
US10277441B2 (en) * 2017-08-07 2019-04-30 Micron Technology, Inc. Uniformity between levels of a multi-level signal
US10491238B2 (en) 2018-01-24 2019-11-26 Nvidia Corp. Maximum transition avoidance (MTA) encoding
US11966348B2 (en) 2019-01-28 2024-04-23 Nvidia Corp. Reducing coupling and power noise on PAM-4 I/O interface
US11159153B2 (en) * 2018-03-29 2021-10-26 Nvidia Corp. Data bus inversion (DBI) on pulse amplitude modulation (PAM) and reducing coupling and power noise on PAM-4 I/O
US10404505B1 (en) * 2018-05-10 2019-09-03 Nvidia Corp. Bus-invert coding with restricted weight range for multi-level signaling
US10832768B2 (en) * 2018-07-03 2020-11-10 Micron Technology, Inc. Data storage based on data polarity
US10623200B2 (en) * 2018-07-20 2020-04-14 Nvidia Corp. Bus-invert coding with restricted hamming distance for multi-byte interfaces
US11216333B2 (en) * 2018-10-16 2022-01-04 Micron Technology, Inc. Methods and devices for error correction
US11249837B2 (en) * 2019-03-01 2022-02-15 Intel Corporation Flit-based parallel-forward error correction and parity
US10860417B1 (en) * 2019-08-02 2020-12-08 Micron Technology, Inc. Multiple memory die techniques
US11392299B2 (en) * 2019-12-20 2022-07-19 Micron Technology, Inc. Multi-purpose signaling for a memory system
KR20210081534A (ko) * 2019-12-24 2021-07-02 삼성전자주식회사 반도체 메모리 장치 및 메모리 시스템
KR102888450B1 (ko) * 2020-06-02 2025-11-18 삼성전자 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR102824213B1 (ko) * 2020-08-21 2025-06-26 삼성전자주식회사 메모리 장치, 그것을 제어하는 제어기, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
KR102903833B1 (ko) * 2020-09-03 2025-12-29 삼성전자주식회사 메모리 장치와 그 동작 방법, 및 메모리 시스템
KR102841474B1 (ko) * 2020-09-14 2025-08-05 삼성전자주식회사 메모리 장치, 그것의 신호 레벨 캘리브레이션 방법, 및 그것을 갖는 메모리저장 시스템
KR20220083883A (ko) * 2020-12-11 2022-06-21 삼성전자주식회사 메모리 장치, 그것의 데이터 출력 방법 및 그것을 갖는 메모리 시스템
US11539377B2 (en) * 2020-12-17 2022-12-27 Samsung Electronics Co., Ltd. Data transmission method and a data transmission device
US11757567B2 (en) * 2021-03-10 2023-09-12 Samsung Electronics Co., Ltd. Devices and methods for encoding and decoding to implement a maximum transition avoidance coding with minimum overhead

Also Published As

Publication number Publication date
US11822492B2 (en) 2023-11-21
KR20220140234A (ko) 2022-10-18
CN115208410A (zh) 2022-10-18
US20220327067A1 (en) 2022-10-13

Similar Documents

Publication Publication Date Title
TWI814271B (zh) 編碼及解碼設備
US5852634A (en) Data coding system
TWI455137B (zh) 用於在快閃記憶體中錯誤修正之方法與系統
JP3590209B2 (ja) 変調符号化方法
TWI352284B (en) Solid state non-volatile memory unit with coding a
JP5485736B2 (ja) 送信装置
TWI634535B (zh) 顯示裝置用資料傳送系統
CN110321314B (zh) 用于降低pam-4数据总线上的耦合噪声和功率噪声的放宽的433编码
CN108475520A (zh) 编码及解码多层级通信架构的信号线的设备及方法
TW202301346A (zh) 半導體裝置以及半導體裝置的信號處理方法
CN101027842B (zh) 数据处理电路和编码/解码输入数据字的方法
JPH0514420A (ja) シリアル信号伝送装置
JP2013524609A (ja) ソリッド・ステート・ストレージ・デバイスのｓレベル・ストレージに入力データを記録するための方法、エンコーダ装置、およびソリッド・ステート・ストレージ・デバイス
EP4057515B1 (en) Devices for encoding
CN1713626B (zh) 电压电平编码系统和方法
Hareedy et al. Efficient constrained codes that enable page separation in modern flash memories
US20250266931A1 (en) Transmitting device, transmitting and receiving system using the transmitting device, and transmitting and receiving method
KR20220127129A (ko) 멀티 모드 코딩을 구현하는 인코딩 및 디코딩 장치 및 방법
TWI865853B (zh) 低編碼開銷轉態編碼之編碼器及解碼器
CN118609617A (zh) 提供编码数据的发送电路、包括该发送电路的电子设备、以及操作该电子设备的方法
KR20220127113A (ko) 최소 오버헤드를 갖는 최대 천이 방지 코딩을 구현하는 인코딩 및 디코딩 장치 및 방법
US20250202501A1 (en) Data encoding, data decoding, a semiconductor apparatus and a semiconductor system using the same
JPH07202709A (ja) データ変調方法、復調方法、変調装置、復調装置、記録方法および再生方法
JP2011147087A (ja) 伝送装置、及び誤り訂正データの付加方法
Vinding Implementation of a ternary coder/decoder