TW202232532A

TW202232532A - 使用氧化鈦介電質及導電貴金屬氧化物電極的低洩漏薄膜電容器

Info

Publication number: TW202232532A
Application number: TW110130505A
Authority: TW
Inventors: 湯瑪斯桑納特; 肯恩歐固茲; 內蘭普拉岡卡; 艾列克珊德艾利克索夫; 漢寧布尼奇; 童奕澄
Original assignee: 美商英特爾股份有限公司
Priority date: 2020-09-25
Filing date: 2021-08-18
Publication date: 2022-08-16
Also published as: US12255225B2; CN114255988A; JP2022054402A; US20220102483A1; KR20220041725A

Abstract

本揭露描述一種用於去耦、電源傳輸、積體電路、相關系統及製造方法的低洩漏薄膜電容器。這種薄膜電容器包含二氧化鈦介電質及一個或多個貴金屬氧化物電極。這種薄膜電容器適用於高壓應用並提供低電流密度洩漏。

Description

使用氧化鈦介電質及導電貴金屬氧化物電極的低洩漏薄膜電容器

本發明係關於一種使用氧化鈦介電質及導電貴金屬氧化物電極的低洩漏薄膜電容器的結構及其製造方法。

去耦電容器用於在電源需求的瞬態尖峰(transient spike)期間提供電流至處理器晶粒，並最小化地降低電源供應雜訊。伺服器處理器等處理器的電源傳輸要求包括對晶粒上或晶粒附近更多去耦電容的需求不斷增加，以分別防止臨界電壓軌上的過度壓降，例如V _cc,in及V _cc,out、電壓調節器輸入及輸出。標準V _cc,in操作電壓為1.8伏(V)，但透過將此電壓增加到3V甚至進一步增加到5V可大幅地提高電源傳輸效率。電流去耦電容器不能在大於2V的情況下操作。例如，晶粒上的金屬-絕緣體-金屬(MIM)去耦電容器使用薄介電質層來實現所需的電容密度，這導致電場在2V時接近2~4MV/cm的介電質強度。

期望提供能夠在較高操作電壓及低洩漏電流下操作的去耦電容器。針對這些及其他考慮，需要當前的改善。隨著實現薄膜去耦電容器的需求變得更加普遍，這種改善可能變得至關重要。

及

現在參考所附圖式描述一個或多個實施例或實施方式。雖然討論了特定的配置及佈置，但應理解的是，這只是為了說明的目的。相關領域的技術人員將認識到，在不脫離描述的精神及範圍的情況下可採用其他配置及佈置。對於相關領域的技術人員來說顯而易見的是，這裡描述的技術及/或佈置也可用於除了這裡描述的之外的各種其他系統及應用中。

在下面的詳細描述中參考了形成其一部分的所附圖式，其中相同的數位可始終表示相同的部分以指示對應或類似的元件。應當理解，為了圖示的簡單及/或清楚起見，圖中所示的元件不一定按比例繪製。例如，為了清楚起見，一些元件的尺寸可能相對於其他元件被放大。此外，應理解的是，在不脫離所主張的範圍的情況下，可利用其他實施例，且可改變結構及/或邏輯。還應注意的是，方向及參考，例如，向上、向下、頂部、底部、上方、下方等，可用於促進所附圖式及實施例的討論，並不旨在限制所主張的標的的應用。因此，以下詳細描述不應被視為限制意義及由所附請求項及其等同物限定的要求保護的主題的範圍。

在以下描述中，闡述了許多細節。然而，對於本領域技術人員來說顯而易見的是，可在沒有這些具體細節的情況下實踐本發明。在某些情況下，眾所周知的方法及裝置以方塊圖形式而不是詳細示出，以避免混淆本發明。在整個說明書中對「實施例」或「一個實施例」的引用意味著結合該實施例描述的特定特徵、結構、功能或特性包括在本發明的至少一個實施例中。因此，在整個說明書的不同地方出現的詞語「在實施例中」或「在一個實施例中」不一定指本發明的相同實施例。此外，特定特徵、結構、功能或特性可在一個或多個實施例中以任何適合的方式組合。例如，在與兩個實施例相關聯的特定特徵、結構、功能或特性不互相排斥的任何地方，第一實施例可與第二實施例組合。

如在本發明的描述及所附請求項中使用的，單數形式「一個」及「該」也意旨包括複數形式，除非上下文另有明確指示。還應理解的是，本文所用的術語「及/或」是指並涵蓋一個或多個相關聯的所列項目的任何及所有可能的組合。

術語「耦合」及「連接」及其衍生詞在本文中可用於描述組件之間的結構關係。應理解的是，這些術語並非旨在作為彼此的同義詞。相反，在特定實施例中，「連接」可用於指示兩個或更多個元件彼此直接物理或電氣接觸。「耦合」可用於表示兩個或多個元件直接或間接(在它們之間有其他中間元件)物理或電氣接觸，及/或兩個或多個元件彼此互相合作或互相作用(例如，在因果關係中)。

如本文所用，術語「上方」、「下方」、「之間」、「上」及/或諸如此類是指一個材料層或組件相對於其他層或組件的相對位置。例如，設置在另一層之上或之下的一層可與另一層直接接觸或者可具有一個或多個中介層(intervening layer)。此外，設置在兩層之間的一層可與兩層直接接觸或者可具有一層或多層中介層。相反地，第二層「上」的第一層與該第二層直接接觸。類似地，除非另外明確說明，設置在兩個特徵之間之一者特徵可與相鄰特徵直接接觸或者可具有一個或多個中間特徵。術語緊鄰表示這些特徵是定向接觸的。此外，術語「實質上」、「接近」、「大約」、「接近」及「大約」通常是指在目標值的+/-10%內。這裡使用的術語層可包含單一材料或多種材料。如在整個說明書中以及在請求項中所使用的，由術語「至少一個」或「一個或多個」連接的項目列表可表示所列術語的任何組合。例如，詞語「A、B或C中的至少一個」可表示A；B；C；A及B；A及C；B及C；或A、B及C。

本文描述的薄膜電容器結構、裝置結構、設備、積體電路、計算平台及方法涉及具有包含貴金屬氧化物之一個或兩個電極的薄膜電容器。

如上所述，提供能夠在諸如3V、5V或更高的電壓的較高操作電壓下操作的低洩漏薄膜電容器可能是有利的。在一些實施例中，薄膜電容器包括位於第一電極與第二電極之間的介電質層，使得介電質層包括氧化鈦(即，包括鈦及氧)，且第一電極及第二電極中之一者或兩者包含貴金屬氧化物(即，包含貴金屬及氧)。如本文所用，術語貴金屬表示抗腐蝕及抗氧化的那些金屬，且包含以下元素：釕、銠、鈀、銀、鋨、銥、鉑及金。在一些實施例中，第一電極及第二電極皆包含貴金屬氧化物，使得兩個電極之間的貴金屬可相同或不同。在一些實施例中，第一電極及第二電極中僅一個包含貴金屬氧化物。在一些這樣的實施例中，另一個電極可包含實質上不含氧(absent oxygen)的貴金屬。如本文所用，關於材料組合物實質上不含的術語表示材料組合物中沒有或很少(例如，＜0.1%)元素。

值得注意的是，氧化鈦(包含二氧化鈦(TiO ₂))是一種順電(paraelectric)介電質，即使在非晶質或奈米晶狀的低溫沉積下，它也具有相對於其他高k介電質更高的相對介電常數(40~150)。然而，在後續製程中(例如，封裝組裝，例如在約250℃下回流或其他下游製程)的熱處理產生的氧空位缺陷(oxygen vacancy defect)會導致過大的洩漏電流。本文討論的結構及技術有利地採用具有氧化鈦介電質的導電貴金屬氧化物電極以減少或消除這種氧空位形成並實現具有低洩漏的高介電常數電容器。

本文討論的結構及技術提供使用氧化鈦的介電質層的去耦電容器。在一些實施例中，氧化鈦是二氧化鈦。在一些實施例中，氧化鈦相對於二氧化鈦可能不含氧。在一些實施例中，氧化鈦介電質層相對較厚(例如，20~100奈米(nm))。在一些實施例中，氧化鈦介電質層具有奈米晶狀材料微結構。如本文所用，術語奈米晶狀表示具有幾奈米等級(例如，2~10nm)的微晶尺寸(例如，取自代表性數量的微晶樣本的平均微晶尺寸)的多晶材料。在一些實施例中，氧化鈦介電質層具有非晶質材料微結構。如本文所用，術語非晶質表示不含長程有序的材料。這種氧化鈦介電質層具有高k(例如，80~100)且可透過濺鍍製程沉積。為了使用氧化鈦介電質層避免洩漏，在氧化鈦介電質層上或緊鄰氧化鈦介電質層的電容器電極材料之一或兩者由貴金屬氧化物形成(即，氧化釕、氧化銠、氧化鈀、氧化銀、氧化鋨、氧化銥、氧化鉑或氧化金)。這種貴金屬氧化物電極減少、消除或最小化氧化鈦介電質層中氧空位缺陷的形成以提高性能。例如，即使是相對低溫的熱處理(例如球附接回流(ball attach reflow))也會在3V至5V時導致無法接受的高洩漏電流，但至少一個導電的貴金屬氧化物電極可將回流或其他下游處理後的洩漏降至最低。如果僅提供一個電極作為貴金屬氧化物，則另一個電極可以是實質上不含氧的貴金屬或使用相同或不同貴金屬的另一貴金屬氧化物電極。這種電極材料使氧空位缺陷的形成最小化且在包括回流的後續熱處理之後提供低於可接受限度的洩漏電流。此外，電容器製造過程的所有步驟可有利地使用小於215℃的製程溫度，使得電容器可在包括有機封裝基板及矽基板的任何適合的基板上或中製造。

這種薄膜電容器允許在包括晶片上系統(system on a chip, SOC)應用在內的各種環境中提供更高電壓的電源傳輸。更高電壓電源傳輸的效率可與其他技術(例如，完全積體電壓調節器、同軸磁積體電感器等)相結合，以提高整體系統效率及性能。

圖1係根據本揭露的至少一些實施方式佈置的包括在電子封裝的一部分150中的薄膜電容器115的半導體封裝100的橫截面側視圖。部分150也可稱為電子封裝部分150。圖1還提供了電子封裝部分150的放大圖。

如圖所示，下面討論包括封裝基板113、組件135、熱擴散件101及其他組件的半導體封裝100。在一些實施例中，封裝基板113包括介電質材料層(例如，堆積層(build-up layer))及金屬層的交替層，且阻焊層可位於封裝基板113的最頂層或最底層上。封裝基板113可以是有芯或無芯封裝基板。在一些實施例中，電子封裝部分150被合併為封裝基板113的一部分。組件135電性耦合至封裝基板113。組件135可以是或包括任何適合之一個或多個電子元件。在一些實施例中，組件135是積體電路晶粒、晶粒堆疊等。在一些實施例中，組件135透過互連件107電性耦合至封裝基板113。在一些實施例中，底部填充物109封裝互連件107且位於組件135的底面與封裝基板113的頂面之間。半導體封裝100還可包括位於封裝基板113的底側上的互連件111，且互連件111可以是由焊料、銅、鉛、任何其他適合的金屬或合金或其任何組合形成的凸塊、柱等。

在一些實施例中，半導體封裝100包括一個或多個晶粒側多層陶瓷電容器103A(MLCC)或一個或多個焊盤側(landside)多層陶瓷電容器103B，以為組件135提供電容。如圖所示，MLCC 103A可與熱擴散件101及組件135相鄰，焊盤側多層陶瓷電容器103B可位於封裝基板113的底側上。在一些實施例中，半導體封裝100還可包括例如在組件135中之一個或多個晶粒上金屬-絕緣體-金屬(MIM)電容器(未示出)，以為組件135提供電容。

如所討論的，半導體封裝100還可包括熱擴散件101，其將熱能從組件135擴散到更大的區域，且可選地經由熱界面材料擴散到位於熱擴散件101之上並熱耦合至熱擴散件101的散熱件。如圖1所示，熱擴散件101可分別使用黏合劑105及熱界面材料133耦合至封裝基板113及組件135。

為了提高半導體封裝100的性能，至少一個薄膜電容器115可位在封裝基板113中。如本文所用，術語中表示薄膜電容器115完全或至少部分嵌入封裝基板113中。值得注意的是，薄膜電容器115的至少一部分可從封裝基板113暴露。薄膜電容器115為半導體封裝100提供去耦電容。例如，薄膜電容器115可向組件135提供去耦電容。在一些實施例中，薄膜電容器115被形成為封裝基板113的一部分，使得使用用於形成封裝基板113的製造操作及製程來形成薄膜電容器115。薄膜電容器115可位於封裝基板113中的任何位置。在一些實施例中，薄膜電容器115位於封裝基板113中以跨越組件135下方的封裝基板113的區域。在一些實施例中，薄膜電容器115位於組件135下方的封裝基板113的層中或之上，使得薄膜電容器115的區域(即，在xy平面中)至少部分地與組件135的區域(即，在x-y平面中)重疊。

如所討論的，薄膜電容器115可嵌入封裝基板113的層中。在一些實施例中，薄膜電容器115位於封裝基板113的最頂層。在一些實施例中，薄膜電容器115位於封裝基板113的最底層。在一些實施例中，薄膜電容器115位於封裝基板113的中介層中。在一些實施例中，在封裝基板113的相同或不同層中採用多個薄膜電容器115。

如圖所示，電子封裝部分150包括薄膜電容器115，其包括底部電極129、位於底部電極129上或上方的多層電容器材料堆疊123及位於多層電容器材料堆疊123上或上方的頂部電極125。在本文中，術語電極表示導電材料，透過其電氣進入或離開元件或元件部分。值得注意的是，薄膜電容器115可包括頂部及底部(或第一及第二)電極，且頂部及底部(或第一及第二)中的每一個可包括多個電極或電極層。例如，如本文進一步討論的，多層電容器材料堆疊123包括頂部與底部(或第一與第二)電極或電極層之間的介電質層。多層電容器材料堆疊123的底部電極位於底部電極129上或上方，且頂部電極125位於多層電容器材料堆疊123的頂部電極上或上方。

在一些實施例中，頂部電極125及底部電極129中的每一個由導電材料(例如，金屬、金屬合金等)形成。頂部電極125及底部電極129可由相同的材料形成或者它們可由不同材料形成。在一些實施例中，頂部電極125是V _CC電極，且底部電極129是V _SS電極。在一些實施例中，底部電極129是V _CC電極，且頂部電極125是V _SS電極。如本文進一步討論的，多層電容器材料堆疊123包括電極層之間的介電質層。為了清楚表示起見，儘管在圖1中將多層電容器材料堆疊123圖示為單層，但應理解，多層電容器材料堆疊123包括三層或更多層的堆疊，其中至少一層是介電質材料，例如高k介電質材料。如本文所用，高k介電質係指具有大於10的k值的介電質。在一些實施例中，高k介電質包含氧化鉿、氧化鉿矽、氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯矽、氧化鉿鋯、氧化鉭、氧化鈦、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鋁、鉛鈧鉭氧化物及鉛鋅鈮酸中的一種或多種。值得注意的是，如下所述，多層電容器材料堆疊123的介電質層有利地是氧化鈦，例如奈米晶狀或非晶質氧化鈦。

在一些實施例中，電子封裝部分150包括開口137A、137B，使得開口137A在多層電容器材料堆疊123中，且開口137B在頂部電極125中。開口137A、137B可位於彼此之上並露出底部電極129的表面。電子封裝部分150還包括位於頂部電極125上方的通孔131A、穿過開口137A、137B的通孔131B，其位於底部電極129上，以及位於焊盤139上的通孔131C。電子封裝部分150還可包括位於通孔131A上的焊盤121A、位於通孔131B上的焊盤121B及位於通孔131C上的焊盤121C。此外，互連件107A~107C(例如，凸塊、柱體等)分別位於焊盤121A~121C上，使得互連件107A~107C可以是焊料、銅、其他導電材料或它們的任何組合。

頂部電極125、多層電容器材料堆疊123、底部電極129、焊盤139、通孔131A~131C及開口137A、137B中的每一個都位於或嵌入由堆積薄膜(build-up film)形成的堆積層127。此外，阻焊層117可位於堆積層127上，且阻焊層117包括暴露焊盤121A~121C的表面的開口，使得互連件107A~107C位於焊盤121A~121C的暴露表面上。堆積層127可以是位於封裝基板113的最頂層之下或最底層之上的封裝基板113的最頂層或最底層。圖1的實施例將堆積層127圖示為封裝基板113的最頂層，使得薄膜電容器115可有利地盡可能設置在靠近組件135，從而為薄膜電容器115提供通向組件135的低電感路徑。然而，薄膜電容器115可位於封裝基板113的任何層中。

圖2A係根據本揭露的至少一些實施方式佈置的包括多層電容器材料堆疊123的薄膜電容器結構200的截面圖。如圖所示，薄膜電容器結構200可包括基板201、底部電極129(或底部導體)、第一電極202、介電質層203、第二電極204、金屬層205及頂部電極125(或頂部導體)。如所討論的，在一些實施例中，在封裝基板113中採用多層電容器材料堆疊123。例如，基板201可以是封裝基板113的一部分。在其他實施例中，多層電容器材料堆疊123實施在主板(motherboard)之上或之中、積體電路晶粒之上或之中等。例如，基板201可以是任何適合的微電子基板。在一些實施例中，基板201是主板。在一些實施例中，基板201是晶粒基板。基板201可包括任何適合的材料及任何類型的元件。例如，基板201可包括形成在半導體基板材料內的任何數量及類型的半導體元件。在一些示例中，基板201包括諸如單晶矽(Si)、鍺(Ge)、矽鍺(SiGe)、基於III-V材料的材料(例如砷化鎵(GaAs))、碳化矽(SiC)、藍寶石(Al ₂O ₃)或其任意組合的半導體材料。基板201內的半導體元件可包括電晶體(平面或非平面)、記憶體元件、電容器、電阻器、光電元件、開關或任何其他主動或被動電子元件。在一些實施例中，基板201包括沿z方向上升的單晶矽、絕緣體層(例如具有50nm至150nm範圍內的厚度的二氧化矽)及導體層或圖案化導體層(例如具有50nm至150nm範圍內的厚度的鈦)。

此外，可在這樣的上下文中採用包括第一電極202、介電質層203、第二電極204及金屬層205的多層電容器材料堆疊123，其具有下文進一步討論的特性。在一些實施例中，可在這樣的上下文中採用不包括金屬層205但包括第一電極202、介電質層203及第二電極204的多層電容器材料堆疊211。即，金屬層205是可選的，儘管它可在一些實施方式中提高性能。底部電極129(或底部導體)及頂部電極125(或頂部導體)可具有本文討論的任何特性。例如，電極129、125可提供或連接至採用薄膜電容器結構200的電路的導電佈線。電極129、125可具有任何合適的厚度，例如用於組件元件的應用(例如，在矽基板上)的約50nm至200nm、200nm至300nm、225nm至325nm等範圍內的厚度(在z維度上)，或用於封裝基板應用的大約5微米至25微米範圍內的厚度，且可採用任何適合的導電材料，例如銅、鋁或其他已知的導電材料。

薄膜電容器結構200可表徵為薄膜電容器(TFC)、電容器結構、積體電容器或簡單地為電容器。薄膜電容器結構200可用於任何適合的電路，例如電源傳輸電路、電源供應電路或其他應用。薄膜電容器結構200包括第一電極202、介電質層203及第二電極204。

如所討論的，在一些實施例中，介電質層203由氧化鈦形成。在一些實施例中，介電質層203是非晶質氧化鈦。在一些實施例中，介電質層203是具有幾奈米等級(例如，2~10nm)的微晶尺寸的奈米晶狀氧化鈦。在一些實施例中，介電質層203是非晶質氧化鈦。介電質層203可具有任何適合的厚度，例如厚度(在z維度上)。在一些實施例中，介電質層203具有20nm至100nm範圍內的厚度。在一些實施例中，介電質層203具有30nm至50nm範圍內的厚度。在一些實施例中，介電質層203具有35nm至45nm範圍內的厚度。在一些實施例中，介電質層203的厚度不小於20nm。在一些實施例中，介電質層203的厚度不小於40nm。在一些實施例中，介電質層203具有60nm至100nm範圍內的厚度。在一些實施例中，介電質層203具有80nm至100nm範圍內的厚度。在一些實施例中，介電質層203的厚度不小於80nm。

介電質層203位於第一電極202(例如，底部電極)與第二電極204(例如，頂部電極)之間。在一些實施例中，介電質層203緊接地位於第一電極202與第二電極204之間，使得它們之間沒有中介材料。在一些實施例中，薄材料層可位於介電質層203與第一電極202或介電質層203與第二電極204之間之一或兩者。第一電極202及第二電極204中之一者或兩者由貴金屬氧化物形成。值得注意的是，已經發現僅於第一電極202及第二電極204中之一者中提供貴金屬氧化物提供了介電質層203中所討論的氧缺陷減少及材料堆疊中的穩定性，在一些情況下，於第一電極202及第二電極204兩者中皆提供貴金屬氧化物可能是有利的。

在一些實施例中，第一電極202包含貴金屬氧化物且第二電極204包含實質上不含氧的貴金屬。第一電極202中的貴金屬與第二電極204中的貴金屬可以相同也可以不同。在一些實施例中，第一電極202及第二電極204中之一者或兩者包含氧化釕(即，釕及氧)、氧化銠(即，銠及氧)、氧化鈀(即，鈀及氧)、氧化銀(即，銀及氧)、氧化鋨(即，鋨及氧)、氧化銥(即，銥及氧)、氧化鉑(即，鉑及氧)或氧化金(即，金及氧)中之一種或多種。值得注意的是，當使用貴金屬氧化物時，穿過第一電極202及/或第二電極204的厚度的氧濃度可實質上恆定。即，氧化物不僅僅形成在第一電極202及/或第二電極204的表面。

貴金屬氧化物(例如，NMO _x，其中NM表示任何貴金屬元素)的組成物可以是任何適合的濃度。在一些實施例中，貴金屬氧化物是化學計量的NMO _x(即，在銥的情況下為IrO ₂)。在一些實施例中，貴金屬氧化物可能不含氧(即，在此情況下為IrO _2-δ或銥，其中δ＞0且小於2但通常不小於1)。在一些實施例中，貴金屬氧化物包含不少於30%的氧。在一些實施例中，貴金屬氧化物包含不少於40%的氧。在一些實施例中，貴金屬氧化物包含不少於50%的氧。在一些實施例中，貴金屬氧化物包含不少於60%的氧。在一些實施例中，貴金屬氧化物包含30%至67%範圍內的氧的氧濃度。

如所討論的，第一電極202及第二電極204中之一者或兩者使用貴金屬氧化物。在一些實施例中，第一電極202及第二電極204中之一者或兩者包含氧化銥。在一些實施例中，第一電極202及第二電極204中之一者或兩者包含氧化釕。在一些實施例中，第一電極202及第二電極204中之一者或兩者包含氧化銀。在一些實施例中，第一電極202及第二電極204中之一者或兩者包含氧化鋨。此外，在第一電極202及第二電極204中只有一者包含貴金屬氧化物的實施例中，另一者可包含功函數不小於5eV的金屬且該金屬可實質上不含氧(即，它可以是一種相對純的金屬，沒有氧化(作用))。在一些實施例中，不採用貴金屬氧化物的電極包含貴金屬但實質上不含氧。包含貴金屬氧化物及貴金屬但實質上不含氧的電極可以使用相同的貴金屬或它們可以不同。

在一些實施例中，第一電極202及第二電極204皆包含貴金屬氧化物。這樣的實施例可提供改善的吸氧機制，其使用貴金屬氧化物從介電質層203的氧化鈦中吸氧並防止氧空位。然而，已經發現僅在第一電極202及第二電極204中之一者中使用貴金屬氧化物產生相同或相似的益處。如所討論的，在第一電極202及第二電極204中之一者或兩者中使用的貴金屬氧化物可以是氧化釕、氧化銠、氧化鈀、氧化銀、氧化鋨、氧化銥、氧化鉑或氧化金中的任一種。在一些實施例中，當第一電極202及第二電極204中之一者使用貴金屬氧化物時，另一者使用實質上不含氧的相同貴金屬。

在一些實施例中，第一電極202及第二電極204中之一者包含氧化釕、氧化銠、氧化鈀、氧化銀、氧化鋨、氧化銥、氧化鉑或氧化金，另一者包含分別為實質上不含氧的釕、銠、鈀、銀、鋨、銥、鉑或金。在一些實施例中，第一電極202及第二電極204中之一者包含氧化銥，且另一者包含實質上不含氧的釕、銀或鋨中的一種。在一些實施例中，第一電極202及第二電極204中之一者包含氧化釕，而另一者包含實質上不含氧的銥、銀或鋨中的一種。在一些實施例中，第一電極202及第二電極204中之一者包含氧化銀，且另一者包含實質上不含氧的釕、銥或鋨中的一種。在一些實施例中，第一電極202及第二電極204中之一者包含氧化鋨，另一者包含實質上不含氧的釕、銀或銥中的一種。

第一電極202及第二電極204可以以任何適合的厚度(在z維度上)提供，使得在薄膜層中獲得它們的大量功函數值(bulk work function value)或特性。在一些實施例中，第一電極202的厚度不小於5nm。在一些實施例中，第一電極202的厚度不小於8nm。在一些實施例中，第一電極202的厚度不小於10nm。在一些實施例中，第一電極202具有10nm至100nm範圍內的厚度。在一些實施例中，第一電極202的厚度不小於100nm。在一些實施例中，第一電極202具有30nm至50nm範圍內的厚度，其中40nm是特別有利的。類似地，在一些實施例中，第二電極204的厚度不小於5nm。在一些實施例中，第二電極204的厚度不小於8nm。在一些實施例中，第二電極204的厚度不小於10nm。在一些實施例中，第二電極204具有10nm至100nm範圍內的厚度。在一些實施例中，第二電極204的厚度不小於100nm。在一些實施例中，第二電極204具有30nm至50nm範圍內的厚度。

此外，如圖所示，可在第二電極204上或上方提供金屬層205。儘管關於在第二電極204上或上方進行說明，但金屬層205可另外或替代地施加在第一電極202之下，使得它緊鄰第一電極202。儘管關於在金屬層205與第二電極204之間沒有中介材料進行說明，但是在一些實施例中，可採用中介層。在採用金屬層205的情況下，可調整第二電極204(及/或第一電極202)的厚度。在一些實施例中，金屬層205的厚度在10nm至60nm的範圍內。在一些實施例中，第二電極204具有在30nm至50nm範圍內的厚度，其中40nm是特別有利的。在這種情況下，第一電極202及第二電極204中之一者或兩者可具有大約10nm至30nm範圍內或15nm至25nm範圍內的厚度，其中20nm是特別有利的。金屬層205可包含任何適合的導電材料(即，金屬)以分別將第二電極204及/或第一電極202耦合至底部電極129及/或頂部電極125。在一些實施例中，金屬層205包含實質上不含氧的鈦。例如，金屬層205可提供阻障層及黏合層。

在一些實施例中，底部電極129及頂部電極125包含具有約200nm至300nm範圍內的厚度(例如，約250nm的厚度)或約5微米至25微米範圍內的厚度的銅，第一電極202包含銥且實質上不含氧且具有約30nm至50nm範圍內的厚度(例如，約40nm的厚度)，介電質層203包含具有約30nm至50nm範圍內的厚度(例如，約40nm的厚度)的鈦及氧(例如，氧化鈦)，第二電極204包含具有約15nm至25nm範圍內的厚度(例如，約20nm的厚度)的銥及氧(例如，氧化銥)，且金屬層205包含鈦且實質上不含氧且具有約30nm至50nm範圍內的厚度(例如，大約40nm的厚度)；儘管可採用這裡討論的任何材料及特性。

如所討論的，在一些實施例中，第一電極202包含貴金屬氧化物。在這樣的實施例中，在第一電極202與底部電極129之間提供實質上不含氧的貴金屬層可能是有利的。

圖2B係根據本揭露的至少一些實施方式佈置的包括多層電容器材料堆疊123的另一薄膜電容器結構220的截面圖。如圖所示，薄膜電容器結構220可包括基板201、底部電極129(或底部導體)、阻障層221、第一電極202、介電質層203、第二電極204、金屬層205及頂部電極125(或頂部導體)。關於薄膜電容器結構200的類似組件可具有本文關於圖2A及本文其他地方討論的任何特性。

值得注意的是，在第一電極202包含貴金屬氧化物的實施例中，在底部電極129上提供阻障層221以防止在第一電極202的貴金屬氧化物形成期間底部電極129的氧化(作用)可能是有利的。阻障層221可包括防止或減少這種氧化(作用)的任何適合的材料。在一些實施例中，阻障層221包含與第一電極202的貴金屬氧化物相同的貴金屬但不含氧。例如，如果第一電極202的貴金屬氧化物是氧化銥，則阻障層221可包含實質上不含氧的銥。此類配置可用於本文討論的任何貴金屬氧化物。在其他實施例中，阻障層221的材料與第一電極202的貴金屬氧化物的貴金屬的材料不匹配。在一些實施例中，阻障層221包含本文討論的任何貴金屬且實質上不含氧。在一些實施例中，阻障層221包含鈀且實質上不含氧。在一些實施例中，阻障層221包含銥且實質上不含氧。阻障層221可具有任何適合的厚度(在z維度上)。在一些實施例中，阻障層221具有不小於3nm的厚度。在一些實施例中，阻障層221具有3nm至10nm範圍內的厚度。在一些實施例中，阻障層221具有4nm至6nm範圍內的厚度。在一些實施例中，阻障層221具有約5nm的厚度。在一些實施例中，阻障層221具有約20nm的厚度，例如在封裝基板應用中，其中這樣的厚度提供良好的膜覆蓋及有利地更高的粗糙度。

值得注意的是，本文討論的技術提供了用於在各種情況下改善電容器性能的具有氧化鈦介電質及一個或多個導電貴金屬氧化物電極的薄膜電容器。在一些實施例中，本文討論的薄膜電容器用於電壓調節器中，例如用於更高效率電源傳輸的完全積體電壓調節器。薄膜電容器可被圖案化為與其他元件整合所需的任何幾何形狀，且它們可製造在晶粒(例如，矽晶粒)、封裝基板或主板上，或者它們可被製造至此類元件的堆積層中(例如，在電子封裝基板的堆積層中或在任何其他基板上。

圖3係根據本揭露的至少一些實施方式佈置的系統300的圖示，該系統300採用一個或多個薄膜電容器，該薄膜電容器具有帶有氧化鈦介電質層及至少一個導電貴金屬氧化物電極的材料堆疊。如圖所示，系統300包括主板301(或平台)、平台電壓調節器(VR)303及包括整合VR 304及一個或多個組件305的封裝302。例如，封裝302可實現半導體封裝100，使得組件305包括一個或多個組件135。

值得注意的是，系統300的任何、一些或所有組件可包括或採用薄膜電容器結構200、薄膜電容器結構200之一個或多個部分(例如，多層電容器材料堆疊123或多層電容器材料堆疊211)。在一些實施例中，平台VR 303為主板301提供電壓調節且可提供從例如12V到5V的電壓降壓，使得封裝302透過整合VR 304接收5V的輸入電壓。在一些實施例中，如本文所討論的薄膜電容器可為平台VR 303提供去耦電容器(例如，用於在需求的瞬態尖峰期間供應電流並最小化雜訊)。以類似的方式，整合VR 304為封裝302提供電壓調節，且可提供從例如5V至0.9V的電壓降壓，使得一個或多個組件135(例如，積體電路晶粒)於0.9V接收輸入電壓。在一些實施例中，如本文所討論的薄膜電容器可為整合VR 304提供去耦電容器。此外或替代地，一個或多個組件135可採用如本文所討論的薄膜電容器以用於內部電源供應、電壓調節等。

在一些實施例中，系統300包括電源供應器、封裝基板(例如，封裝302)、積體電路晶粒(例如，組件135)及封裝基板中的薄膜電容器，使得薄膜電容器在第一電極與第二電極之間包括介電質層，其包含鈦及氧，且使得第一電極或第二電極中之一者或兩者包含貴金屬及氧。薄膜電容器可包括這裡討論的關於薄膜電容器、薄膜電容器結構等的任何特性。此外，在一些實施例中，薄膜電容器是電源傳輸電路(或電壓調節器電路)的組件，第一電極包含貴金屬及氧，第二電極包含貴金屬且實質上不含氧，且第一電極在電源傳輸電路的操作中被負偏壓。例如，薄膜電容器可僅在一個方向上偏壓，從而使用最低洩漏偏壓方向。在一些實施例中，對於貴金屬氧化物第二電極204(頂部電極)，最低洩漏偏壓方向為負，意味著負電荷位於貴金屬氧化物頂部接觸上。這種偏壓可能允許5V偏壓，洩漏低於可接受的限制。

如所討論的，使用本文所討論的技術所採用的薄膜電容器包括具有氧化鈦介電質層及至少一個導電貴金屬氧化物電極的材料堆疊。在一些實施例中，貴金屬氧化物電極與氧化鈦介電質直接接觸，如此改善了氧化鈦膜的穩定性，以減少例如焊球回流製程或其他製程的後續製程後的洩漏電流，否則會降低性能。在一些實施例中，氧化鈦沉積在銥第一(底部)電極上，且電容器包括氧化銥第二(頂部)電極。

圖4係根據本揭露的至少一些實施方式佈置的，比較包括及不包括導電貴金屬氧化物電極的薄膜電容器的回流製程之後的示例洩漏電流對電壓曲線圖401。如圖所示，洩漏電流對電壓曲線圖401繪製了電流密度(mA/cm ²)(向上移動曲線401)對直流(DC)電壓(V)的曲線。同樣如圖所示，針對薄膜電容器411所提供電流對電壓曲線415，該薄膜電容器411包括使用本文討論的材料系統的第一電極202、介電質層203、第二電極204及金屬層205，使得第二電極204包含貴金屬氧化物，而第一電極202包含貴金屬且實質上不含氧。類似地，針對薄膜電容器421所提供電流對電壓曲線425，該薄膜電容器421包括使用與薄膜電容器相同的材料的第一電極202及介電質層203，但沒有第二電極204，取而代之的是包括金屬層422，其包括與金屬層205(例如，鈀、Pd)相同的材料，約為第二電極204及金屬層205的厚度的組合厚度。

如圖所示，在用於形成薄膜電容器411、421的例如回流製程的後續製程之後，在電壓源412施加的正偏壓及負偏壓下，薄膜電容器411在相同的施加電壓下具有低得多的電流密度(即，洩漏)。值得注意的是，薄膜電容器411即使在較高偏壓下也具有可接受的洩漏電流，而薄膜電容器421在這種情況下會崩潰(break down)。如所討論的，圖4示出了正負偏壓下洩漏電流密度與電壓的關係，將具有貴金屬氧化物(NMO _x)頂部電極(即，第二電極204)的薄膜電容器與具有不含氧的金屬(例如，鈀)的頂部電極的薄膜電容器進行比較。應注意，貴金屬氧化物(NMO _x)頂部電極相對於具有不含氧的金屬(例如，鈀)的頂部電極亦增加了電容密度。此外，薄膜電容器411或本文討論的任何其他薄膜電容器或薄膜電容器結構中的洩漏電流可透過以電容密度的折衷的氧化鈦介電質層應用製程及厚度調整來降低。

現在討論用於形成具有氧化鈦介電質及一個或多個貴金屬氧化物電極的薄膜電容器的方法。

圖5係示出根據本揭露的至少一些實施方式佈置的用於形成薄膜電容器結構的方法500的流程圖。例如，方法500可用於在電子封裝基板中形成薄膜電容器結構。圖6A、6B、6C、6D、6E、6F及6G係根據本揭露的至少一些實施方式佈置的在方法500中的選定製造操作被執行時的示例性薄膜電容器結構的截面圖。圖7A、7B、7C、7D、7E、7F、7G、7H及7I係根據本揭露的至少一些實施方式佈置的在方法500中的選定製造操作被執行時的示例性薄膜電容器結構的截面圖。例如，圖7A~7G提供了與圖6A~7G類似的製程，其中頂部金屬層更薄，寬度上顯示的電容器層更少。此外，圖7H及7I提供了用於為薄膜電容器結構提供互連件的附加操作，這也可應用在圖7G的薄膜電容器結構之後。

如圖5所示，方法500開始於操作501，其中接收基板(例如，工件)以進行製程。接收的基板可以是部分製造的結構，其可形成於諸如基板板體或基板晶圓的基板上。可預先在基板內、上及/或之上形成元件層。元件層可包括任何元件，例如電晶體、記憶體元件、電容器、電阻器、光電元件、開關或任何其他主動或被動電子元件。接收的基板還可包括位於元件層上方之一個或多個金屬化層。在一些實施例中，在元件層上方不形成金屬化層。可使用任何適合的技術或本領域已知的技術來形成這些元件及(多個)金屬化層。

製程在操作502處繼續，其中在基板上方形成導電層。可使用任何適合的技術或多種技術在基板上方形成導電層。在一些實施例中，透過在基板上提供主體層(bulk layer)(例如，透過電鍍)並使用微影及蝕刻技術圖案化來形成導電層。在一些實施例中，導電層是銅層，其是金屬化層的一部分，且形成用於薄膜電容器的焊盤或電極。

製程在操作503處繼續，其中在導電層上方形成或設置第一電極層。例如，第一電極層可以是主體共形(bulk conformal)層。第一電極層可使用任何適合的一種或多種技術形成，且可包含關於第一電極202討論的任何材料、多種材料或特性。在一些實施例中，使用濺鍍或共反應濺鍍技術形成第一電極層。在第一電極層包含貴金屬氧化物(即，貴金屬元素及氧)的實施例中，可採用共反應濺鍍技術使得包含貴金屬的靶材被濺鍍至含有氧的電漿中。然而，可採用諸如共蒸發沉積技術之類的其他技術。在一些實施例中，有利地在不大於215℃的溫度下形成第一電極層。此外，在第一電極層包含貴金屬氧化物的實施例中，具有關於阻障層221所討論的任何特性的阻障層可使用任何適合的技術形成，例如濺鍍沉積或電鍍技術。

製程在操作504處繼續，其中在第一電極層上方形成包含鈦及氧(即，氧化鈦)的介電質層。例如，介電質層可以是主體共形層。介電質層可使用任何適合的一種或多種技術形成且可包含關於介電質層203討論的特性。在一些實施例中，使用濺鍍或氣相沉積技術形成介電質層。

製程在操作505處繼續，其中在介電質層上方形成第二電極層。例如，第二電極層可以是主體共形層。第二電極層可使用任何適合的一種或多種技術形成，且可包含關於第二電極204討論的任何材料、多種材料或特性。在一些實施例中，使用濺鍍或共反應濺鍍技術形成第二電極層。在第二電極層包含貴金屬氧化物的實施例中，如關於操作503所討論的，可採用共反應濺鍍技術。在一些實施例中，有利地在不大於215℃的溫度下形成第一電極層。

製程在操作506處繼續，其中在第二電極層上方形成導電層。例如，導電層可以是主體共形層。電層可使用任何適合的一種或多種技術形成，且可包含關於金屬層205討論的任何材料、多種材料或特性。在一些實施例中，使用濺鍍或電鍍技術形成導電層。

製程在操作507處繼續，其中第一電極層、介電質層、第二電極層及導電層(以及阻障層，如果採用的話)被圖案化，以形成具有任何適合形狀及幾何形狀的薄膜電容器。所討論的層可使用任何適合的一種或多種技術例如微影及蝕刻技術來圖案化。薄膜電容器可具有這裡討論的任何特性，且可形成在任何基板之上。

製程500還可包括透過第二導電層接觸薄膜電容器並進一步提供到薄膜電容器的佈線(例如，使用通孔及金屬化層)。系統電路的附加佈線可由封裝互連件、接合等提供。因此，形成的薄膜電容器可包括在任何適合的電路中。

圖6A圖示了包括堆積層601的示例薄膜電容器結構600。例如，堆積層601可以是封裝基板的頂部或暴露層。儘管關於在堆積層601或封裝基板上形成薄膜電容器結構進行了說明，如所討論的，這裡的薄膜電容器結構可形成在任何適合的基板上，例如矽晶片基板(包括在其中形成的元件)、主板或平台基板等。

圖6B示出了在堆積層601及底部電極605及焊盤697中形成通孔603之後，類似於薄膜電容器結構600的示例薄膜電容器結構602。通孔603可使用任何適合的一種或多種技術形成，例如鑽通堆積層601、圖案化及蝕刻技術等。底部電極605及焊盤697也可使用任何適合的一種或多種技術形成，例如在堆積層601上及通孔603中沉積金屬層，並使用微影及蝕刻技術來圖案化金屬層。在一些實施例中，底部電極605及焊盤697使用半加成(semi-additive)製程來形成。

圖6C示出了在形成包括第一電極層631、介電質層632、第二電極層633及可選金屬層634的材料堆疊607之後，類似於薄膜電容器結構602的示例薄膜電容器結構604，可統稱為薄膜電晶體材料堆疊。在第一電極層631包含貴金屬氧化物的實施例中，材料堆疊607可包括阻障層(圖6C中未示出)，使得阻障層位於材料堆疊607的底部，且第一電極層631位於如關於圖2B所討論的阻障層上。

第一電極層631可使用任何適合的一種或多種技術形成並，且可包含關於第一電極202討論的任何材料、多種材料或特性。在一些實施例中，如關於操作503所討論的，使用濺鍍或共反應濺鍍技術來形成第一電極層631。介電質層632包含氧化鈦且可包含關於介電質層203討論的特性。介電質層632可使用任何適合的技術形成，例如濺鍍或氣相沉積技術。第二電極層633可使用任何適合的一種或多種技術形成且可包含關於第二電極204討論的任何材料、材料或特性。在一些實施例中，如關於操作505所討論的，使用濺鍍或共反應濺鍍技術形成第二電極層633。金屬層634可使用任何適合的一種或多種技術形成，且可包含關於金屬層205討論的任何材料、材料或特性。在一些實施例中，使用濺鍍或電鍍技術來形成金屬層634。

圖6D示出了在形成導電層613之後，類似於薄膜電容器結構604的示例薄膜電容器結構606。導電層613可包含用於導電電極或層的任何適合的金屬材料，例如銅等。導電層613可使用任何適合的技術形成，例如電鍍或沉積技術。

圖6E示出了在導電層613上形成微影膠圖案615之後，類似於薄膜電容器結構606的示例薄膜電容器結構608。例如，可使用微影技術沉積及圖案化主體光阻材料，以提供光阻圖案615。儘管關於微影技術進行了討論，但可採用任何圖案化技術。

圖6F示出了在對導電層613及材料堆疊607 (包括可選的阻障層、第一電極層631、介電質層632、第二電極層633及可選的金屬層634)進行圖案化之後，類似於薄膜電容器結構608的示例薄膜電容器結構610，以形成薄膜電容器699，其包括導電層613(形成於頂部電極或頂部電極層中)、底部電極605及材料堆疊607的剩餘部分，使得薄膜電容器699包括位於第一電極與第二電極之間的氧化鈦介電質層，其中一者或兩者包含如本文所討論的貴金屬氧化物，並形成著陸表面(landing surface)621。此外，光阻圖案615可使用任何適合的技術去除，例如光阻剝離(resist ash)技術。

圖6G示出了在形成堆積層617及通孔開口619A、619B、619C之後，類似於薄膜電容器結構610的示例薄膜電容器結構612。如圖所示，堆積層617可被定位(例如，層疊(laminated)等)於底部電極605、材料堆疊607、導電層613、堆積層601及焊盤697的暴露表面上。隨後，形成通孔開口619A、619B、619C，使得通孔開口619A位於頂部電極613上或上方，通孔開口619B位於底部電極605上或上方，且通孔開口619C位於焊盤697上或上方。可在形成通孔開口619A~619C之後執行額外的製程操作，包括使用導電材料填充通孔開口619A~619C直到形成具有任意數量層的基板。所得基板可接合至如圖1所示的組件。儘管關於封裝堆積層進行了說明，但是在一些實施例中，使用主體介電質沉積、圖案化及蝕刻技術等來提供這種堆積。

圖7A圖示了示例薄膜電容器結構700，其包括具有與上面的圖6B類似的通孔開口703在其中的堆積層701。儘管關於在堆積層701或封裝基板上形成薄膜電容器結構進行了說明，但如所討論的，這裡的薄膜電容器結構可形成在任何適合的基板上，例如矽晶圓基板(包括在其中形成的元件)、主板或平台基板等。通孔703可使用任何適合的一種或多種技術形成，例如鑽通堆積層701、圖案化及蝕刻技術等。

圖7B圖示了在形成底部電極705及焊盤797之後，類似於薄膜電容器結構700的示例薄膜電容器結構702。底部電極705及焊盤797可使用任何適合的一種或多種技術形成，例如在堆積層701上及通孔703中沉積金屬層，並使用微影及蝕刻技術圖案化金屬層。在一些實施例中，底部電極705及焊盤797使用半加成製程形成。

圖7C示出了在形成包括第一電極層631、介電質層632、第二電極層633及可選金屬層634的材料堆疊707之後，類似於薄膜電容器結構702的示例薄膜電容器結構704，其可以是統稱為薄膜電晶體材料堆疊。材料堆疊707及其組件可使用這些技術形成，且具有關於圖6C或本文其他地方所討論的任何特性。在第一電極層631包含貴金屬氧化物的實施例中，材料堆疊707可包括阻障層，使得阻障層位於材料堆疊707的底部，且第一電極層631位於阻障層上，如本文所討論的。如所討論的，第一電極層631可包含關於第一電極202討論的任何材料、材料或特性，介電質層632包含氧化鈦，且可包括關於介電質層203討論的特性，第二電極層633可包含關於第二電極204討論的任何材料、多種材料或特性，且可選的金屬層205可包含關於金屬層205討論的任何材料、多種材料或特性。

圖7D示出了在形成導電層709之後，類似於薄膜電容器結構704的示例薄膜電容器結構706。導電層709可使用任何適合的技術形成，例如電鍍或沉積技術。導電層709可包含用於導電電極或層的任何適合的金屬材料，例如銅等。

圖7E示出了在導電層709上形成光阻圖案711之後，類似於薄膜電容器結構706的示例薄膜電容器結構708。例如，可使用微影技術沉積及圖案化主體光阻材料，以提供光阻圖案711。儘管關於微影技術進行了討論，但可採用任何圖案化技術。

圖7F示出了在對導電層709及材料堆疊707(包括可選的阻障層、第一電極層631、介電質層632、第二電極層633及可選的金屬層634)進行圖案化之後，類似於薄膜電容器結構708的示例薄膜電容器結構710，以形成薄膜電容器799，薄膜電容器799包括導電層709(形成於頂部電極或頂部電極層中)、底部電極705及材料堆疊707的剩餘部分，使得薄膜電容器799包括位於第一電極與第二電極之間的氧化鈦介電質層，其中一個或兩個包含如本文所討論的貴金屬氧化物。

圖7G示出了在去除光阻圖案711之後及在形成具有通孔開口715的阻焊層713之後，類似於薄膜電容器結構710的示例薄膜電容器結構712。例如，阻焊層713可層疊在底部電極層705、導電層709、堆積層701、材料堆疊707及焊盤797的暴露表面上，且隨後被圖案化以形成暴露底部電極層705的表面、導電層709的表面及焊盤797的表面的通孔開口715。

圖7H示出了在底部電極層705、導電層709及焊盤797的暴露表面上及通孔開口715內形成表面光製(surface finish)717之後，類似於薄膜電容器結構712的示例薄膜電容器結構714。表面光製717可使用任何適合的技術或本領域已知的技術形成。

圖7I圖示了在形成互連件719之後，類似於薄膜電容器結構714的示例薄膜電容器結構716。儘管示出關於凸塊，互連件719可以是任何適合的互連件結構，例如支柱、柱體等。這種互連件719可使用本領域已知的任何一種或多種適合的技術形成。

圖8係根據本揭露的至少一些實施方式佈置的示例多層薄膜電容器電路800的圖示。值得注意的是，本文討論的薄膜電容器結構可形成為單獨一個電容器層或具有多層，以增加電容密度。如圖所示，多層薄膜電容器電路800提供電路，如關於電路圖831所示，使得由多層薄膜電容器電路800提供的總電容(C _total)是多層薄膜電容電路800的每一層的電容的總和(C _total=C ₁+C ₂+C ₃)。

此外，如圖所示，多層薄膜電容器電路800包括三個多層電容器材料堆疊802、804、806，其可具有如本文關於多層電容器材料堆疊123及/或多層電容器材料堆疊211所討論的任何特性。在第一電極202包含貴金屬氧化物的實施例中，可在第一電極202下方提供阻障層221，如本文所討論的。此外，多層薄膜電容器電路800包括金屬層或電極801、803、805，以提供用於多層薄膜電容器電路800的耦合電路。這樣的金屬層或電極801、803、805分別耦合至通孔811、812、813，且金屬互連件822、823、824(可選地具有通孔814)與多層電容器材料堆疊802、804、806互連件，以形成多層薄膜電容器電路800的電容器C ₁、C ₂及C ₃。如圖所示，此類組件可嵌入介電質或堆積層821內。儘管關於三個多層電容器材料堆疊802、804、806進行了說明，但可採用任何數量。此外，多層電容器材料堆疊802、804、806可包含相同的材料系統或者它們可以不同。

圖9係根據本揭露的至少一些實施方式佈置的封裝系統900的橫截面側視圖。如圖所示，封裝系統900包括安裝至板體985(例如PCB、主板、平台等)的半導體封裝984。此外，半導體封裝984包括封裝基板970及組件940，例如安裝至封裝基板970之一個或多個晶粒、一個或多個晶粒堆疊。在一些實施例中，封裝984包括與上文結合半導體封裝100描述的組件相似或相同的組件。在一些實施例中，封裝984包括封裝基板970，其包括一個或多個薄膜電容器920。薄膜電容器920可包括本文別處討論的任何特性、材料堆疊等。此外，安裝到封裝基板970的組件940可包括一個或多個薄膜電容器920。如圖所示，組件940可使用互連件943電性耦合至封裝基板970。

此外，半導體封裝984可經由互連件973例如球(如圖所示)、支柱或任何其他適合的互連件架構電性耦合至板985，互連件架構例如引線接合、球柵陣列、引腳柵陣列、焊盤柵陣列等。此外，如圖所示，板體985可包括一個或多個薄膜電容器920。如圖9所示，薄膜電容器920可用於板體985、封裝基板970及組件940中之一者、一些或全部中。因此，所討論的薄膜電容器結構可有利地用於系統架構中的任何級別，以提高性能。

圖10係根據本揭露的至少一些實施方式佈置的採用具有薄膜電容器的元件的行動計算平台1000的說明圖。具有薄膜電容器的任何晶粒或元件，包括本文討論的任何組件、材料或特性，可由行動計算平台1000的任何組件來實現。行動計算平台1000可以是針對電子資料顯示、電子資料處理、無線電子資料傳輸等中的每一個配置的任何便攜式裝置。例如，行動計算平台1000可以是平板電腦、智慧手機、筆記型電腦、膝上型電腦等中的任一個，且可包括顯示螢幕1005，其在示例性實施例中是觸控螢幕(例如，電容式、電感式、電阻式等觸控螢幕)、晶粒級(晶片上系統-SoC)或封裝級整合系統1010及電池1015。電池1015可包括用於提供電源的任何適合的裝置，例如由一個或多個電化學電池及連接到外部裝置的電極組成的裝置。行動計算平台1000還可包括電源供應器，以將電源從電源電壓轉換為行動計算平台1000的其他設備所採用之一個或多個電壓。

整合系統1010在展開圖1020中進一步示出。在示例性實施例中，封裝元件1050(在圖10中符號為「記憶體/處理器」)包括至少一個記憶體晶粒(例如，RAM)及/或至少一個處理器晶粒(例如，微處理器、多核微處理器，或圖形處理器等)。在一個實施例中，封裝元件1050包括SRAM快取記憶體的微處理器。如圖所示，封裝元件1050可採用具有本文討論的任何薄膜電容器結構及/或相關特性的晶粒或元件。封裝元件1050可進一步耦合至(例如，通訊耦合至)板體、基板或內插件1060連同電源管理積體電路(PMIC)1030、RF(無線)積體電路(RFIC)1025及其控制器1035中之一者或多者，其中RFIC 1025包括寬帶RF (無線)發射器及/或接收器(TX/RX)(例如，包括數位基帶及類比前端模組，進一步包括發射路徑上的功率放大器及接收路徑上的低雜訊放大器)。通常，封裝元件1050還可耦合至(例如，通訊耦合至)顯示器1005。如圖所示，PMIC 1030及RFIC 1025中的一者或兩者可採用具有本文討論的任何薄膜電容器結構及/或相關特性的晶粒或元件。

在功能上，PMIC 1030可執行電池功率調節、DC轉DC轉換等，因此具有耦合至電池1015的輸入及向其他功能模組提供電流供應的輸出。在一個實施例中，PMIC 1030可執行高壓操作。如進一步說明的，在示例性實施例中，RFIC 1025具有耦合至天線(未示出)的輸出，以實現多個無線標準或協議中的任何一個，包括但不限於Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍牙、其衍生物，及任何其他被指定為3G、4G、5G及更高版本的無線協議。在替代實施方案中，這些板級模組中的每一個都可以整合至獨立的IC上或單一個IC(SoC)內，這些獨立的IC耦合至封裝元件1050的封裝基板，單一個IC耦合至封裝元件1050的封裝基板。

圖11係根據本揭露的至少一些實施方式佈置的計算裝置1100的功能方塊圖。例如，計算裝置1100可在平台1000內部找到，且還包括託管多個組件的主板1102，例如但不限於處理器1101(例如，應用處理器)及一個或多個通訊晶粒1104、1105。處理器1101可物理地及/或電氣地耦合至主板1102。在一些示例中，處理器1101包括封裝在處理器1101內的積體電路晶粒。一般而言，術語「處理器」可指處理來自暫存器及/或記憶體的電子資料以將該電子資料轉換成可儲存在暫存器及/或記憶體中的其他電子資料的任何元件或元件的一部分。計算裝置1100的任何一個或多個元件或組件可包括具有如本文所討論的本文所討論的任何薄膜電容器結構及/或相關特性的晶粒或元件。

在各種示例中，一個或多個通訊晶粒1104、1105也可物理地及/或電氣地耦合至主板1102。在進一步實施方式中，通訊晶粒1104可以是處理器1101的一部分。取決於其應用，計算裝置1100可包括可或非物理及電性耦合至主板1102的其他組件。這些其他組件可包括，但不限於，揮發性記憶體(例如，DRAM)1107、1108、非揮發性記憶體(例如，ROM)1110、圖形處理器1112、快閃記憶體、全球定位系統(GPS)元件1113，羅盤1114、晶粒組1106、天線1116、功率放大器1109、觸控螢幕控制器1111、觸控螢幕顯示器1117、揚聲器1115、相機1103、電池1118及電源供應器1119，以及其他數位訊號處理器、密碼處理器、音頻編解碼器、視頻編解碼器、加速度計、陀螺儀及大容量儲存元件(如硬碟驅動器、固態驅動器(SSD)、光碟(CD))等組件、數位多功能光碟(DVD)等)等。

通訊晶粒1104、1105可實現無線通訊，用於向計算裝置1100傳輸資料及從計算裝置1100傳輸資料。術語「無線」及其衍生詞可用於描述電路、元件、系統、方法、技術、通訊頻道等，這些可由非固態媒體透過調變電磁輻射的使用來傳送資料。該術語並不暗示相關聯的元件不包含任何電線，儘管在一些實施例中它們可能不包含。通訊晶粒1104、1105可實現多種無線標準或協議中的任何一種，包括但不限於本文別處描述的那些。如所討論的，計算裝置1100可包括多個通訊晶粒1104、1105。例如，第一通訊晶粒可專用於諸如Wi-Fi及藍牙之類的短距離無線通訊，而第二通訊晶粒可專用於諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其他者之類的長距離無線通訊。此外，電源供應器1119可將源功率從源電壓轉換為行動計算平台1000的其他裝置採用之一個或多個電壓。在一些實施例中，電源供應器1119將交流電源轉換為直流電源。在一些實施例中，電源供應器1119將DC電源轉換成一種或多種不同(較低)電壓的DC電源。在一些實施例中，多個電源供應器被分級以從交流轉換為直流，然後從較高電壓下的直流轉換為計算裝置1100的組件所指定的較低電壓下的直流。

儘管已經參考各種實施方式描述了本文中闡述的某些特徵，但是該描述並不旨在被解釋為限制性的。因此，對本揭露所屬領域的技術人員顯而易見的在此描述的實施方式以及其他實施方式的各種修改被認為落入本揭露的精神及範圍內。

在一個或多個第一實施例中，薄膜電容器包括第一電極、第二電極及位於第一電極與第二電極之間包含鈦及氧的介電質層，其中第一電極或第二電極中的至少一個包含貴金屬金屬及氧。

在一個或多個第二實施例中，進一步對第一實施例而言，第一電極包含貴金屬及氧，且第二電極包含氧及貴金屬或第二貴金屬之一。

在一個或多個第三實施例中，進一步對第一實施例或第二實施例而言，第一電極包含貴金屬及氧，且第二電極包含貴金屬或第二貴金屬中之一種且實質上不含氧。

在一個或多個第四實施例中，進一步對第一實施例至第三實施例中的任一個而言，第一電極包含貴金屬及不少於30%的氧，且貴金屬包含銥。

在一個或多個第五實施例中，進一步對第一實施例至第四實施例中的任一個而言，薄膜電容器還包括位於第一電極上的包含鈦的層。

在一個或多個第六實施例中，進一步對第一實施例至第五實施例中的任一個而言，第二電極包含銥且實質上不含氧。

在一個或多個第七實施例中，進一步對第一實施例至第六實施例中的任一個而言，第二電極位於銅層上。

在一個或多個第八實施例中，進一步對第一實施例至第七實施例中的任一個而言，第二電極包含銥及氧，且薄膜電容器進一步包含銅層及位於第二電極與銅層之間包含銥且實質上不含氧的第二層。

在一個或多個第九實施例中，進一步對第一至第八實施例中的任一個而言，介電質層具有20nm至100nm範圍內的厚度。

在一個或多個第十實施例中，進一步對第一實施例至第九實施例中的任一個而言，介電質層包含奈米晶狀或非晶質氧化鈦中的一種。

在一個或多個第十一實施例中，進一步對第一實施例至第十實施例中的任一個而言，第一電極包含貴金屬及不少於30%的氧，貴金屬包含銥、釕、銀或鋨中的一種，且第二電極包含銥、釕、銀或鋨中的一種。

在一個或多個第十二實施例中，一種系統包括電源供應器、位於封裝基板上方並耦合至電源供應器的積體電路晶粒、以及根據第一實施例至第十一實施例中任一個的薄膜電容器。

在一個或多個第十三實施例中，一種系統包括電源供應器、位於封裝基板上並耦合至電源供應器的積體電路晶粒、以及位於封裝基板中的薄膜電容器，薄膜電容器包括位於第一電極與第二電極之間包含鈦及氧的介電質層，其中第一電極或第二電極中的至少一者包含貴金屬及氧。

在一個或多個第十四實施例中，進一步對第十三實施例而言，第一電極包含貴金屬及不少於30%的氧，貴金屬包含銥，第二電極包含銥且實質上不含氧，薄膜電容器還包括位於第一電極上包含鈦的層。

在一個或多個第十五實施例中，進一步對第十三實施例或第十四實施例而言，介電質層包含具有20nm至100nm範圍內的厚度的奈米晶狀或非晶質氧化鈦。

在一個或多個第十六實施例中，在第十三實施例至第十五實施例中的任一個而言，第一電極包含貴金屬及不少於30%的氧，且貴金屬包含銥、釕、銀或鋨中的一種。

在一個或多個第十七實施例中，進一步對第十三實施例至第十六實施例中的任一個而言，第一電極包含貴金屬及氧，且第二電極包含貴金屬且實質上不含氧。

在一個或多個第十八實施例中，進一步對第十三實施例至第十七實施例中的任一個而言，薄膜電容器包括電源傳輸電路的組件，且第一電極在電源傳輸電路的操作中被負偏壓。

在一個或多個第十九實施例中，一種形成薄膜電容器的方法，包括在基板上方形成第一導電層，在第一導電層上方設置第一電極層，在第一電極層上設置包含鈦及氧的介電質層，在介電質層上設置電極層，第一電極層或第二電極層中的至少一個包含貴金屬及氧，在第二電極層上設置導電層，並圖案化第一電極層、介電質層、第二電極層以及導電層，以形成薄膜電容器，該薄膜電容器包括位於第一導電層上方的第一電極、位於第一電極上方的介電質層、位於介電質層上方的第二電極以及位於第二電極上方的第二導電層。

在一個或多個第二十實施例中，進一步對第十九實施例而言，第一電極層或第二電極層之一者包含貴金屬且不小於30%的氧，且貴金屬包含銥、釕、銀或鋨中的一種。

在一個或多個第二十一實施例中，進一步對第十九實施例或第二十實施例而言，第一電極層包含銥且實質上不含氧，第二電極層包含貴金屬及不少於30%的氧，貴金屬包含銥，且導電層包含鈦。

將識別到，本發明不限於如此描述的實施例，而是可在不脫離所附請求項的範圍的情況下透過修改及改變來實踐。例如，上述實施例可包括特徵的特定組合。然而，以上實施例不限於此，且在各種實施方式中，以上實施例可包括僅保證此類特徵的子集、保證此類特徵的不同順序、保證此類特徵的不同組合，及/或保證明確列出的那些功能以外的功能。因此，本發明的範圍應當參考所附請求項以及這些請求項所賦予的等效物的全部範圍來確定。

100:半導體封裝 101:熱擴散件 103A:晶粒側多層陶瓷電容器 103B:焊盤側多層陶瓷電容器 105:黏合劑 107:互連件 107A:互連件 107B:互連件 107C:互連件 109:底部填充物 111:互連件 113:封裝基板 115:薄膜電容器 117:阻焊層 121A:焊盤 121B:焊盤 121C:焊盤 123:多層電容器材料堆疊 125:頂部電極 127:堆積層 129:底部電極 131A:通孔 131B:通孔 131C:通孔 133:熱界面材料 135:組件 137A:開口 137B:開口 139:焊盤 150:電子封裝部分 200:薄膜電容器結構 201:基板 202:第一電極 203:介電質層 204:第二電極 205:金屬層 211:多層電容器材料堆疊 221:阻障層 220:膜電容器結構 300:系統 301:主板 302:封裝 303:平台電壓調節器 304:整合電壓調節器 305:組件 411:薄膜電容器 412:電壓源 421:薄膜電容器 422:金屬層 415:電流對電壓曲線 425:電流對電壓曲線 401:洩漏電流對電壓曲線圖 500:用於形成薄膜電容器結構的方法 501~507:操作 600:薄膜電容器結構 601:堆積層 602:薄膜電容器結構 603:通孔 604:薄膜電容器結構 605:底部電極 606:薄膜電容器結構 607:材料堆疊 613:導電層 631:第一電極層 632:介電質層 633:第二電極層 634:金屬層 697:焊盤 699:薄膜電容器 615:光阻圖案 621:著陸表面 619A:通孔開口 619B:通孔開口 619C:通孔開口 617:堆積層 612:薄膜電容器結構 700:薄膜電容器結構 701:堆積層 702:薄膜電容器結構 703:通孔 704:薄膜電容器結構 705:底部電極 706:薄膜電容器結構 707:材料堆疊 708:薄膜電容器結構 709:導電層 710:薄膜電容器結構 711:光阻圖案 714:薄膜電容器結構 713:阻焊層 715:通孔開口 797:焊盤 712:薄膜電容器結構 716:薄膜電容器結構 719:互連件 717:表面光製 800:多層薄膜電容器電路 801:金屬層或電極 802:多層電容器材料堆疊 803:金屬層或電極 804:多層電容器材料堆疊 805:金屬層或電極 806:多層電容器材料堆疊 811:通孔 812:通孔 813:通孔 814:通孔 821:介電質或堆積層 822:金屬互連件 823:金屬互連件 824:金屬互連件 831:電路圖 900:封裝系統 920:薄膜電容器 940:組件 943:互連件 970:封裝基板 973:互連件 984:半導體封裝 985:板體 1000:行動計算平台 1005:顯示螢幕 1010:封裝級整合系統 1015:電池 1025:RF積體電路 1035:控制器 1050:封裝元件 1060:板體、基板或內插件 1020:展開圖 1030:電源管理積體電路 1100:計算裝置 1101:處理器 1102:主板 1104:通訊晶粒 1105:通訊晶粒 1106:晶粒組 1107:揮發性記憶體 1108:揮發性記憶體 1109:功率放大器 1110:非揮發性記憶體 1111:觸控螢幕控制器 1112:圖形處理器 1113:全球定位系統元件 1114:羅盤 1115:揚聲器 1116:天線 1117:觸控螢幕顯示器 1118:電池 1119:電源供應器

在所附圖式中透過示例而非限制的方式來說明本文描述的內容。為了圖示的簡單及清楚起見，圖中所示的元件不一定按比例繪製。例如，為了清楚起見，一些元件的尺寸可能相對於其他元件被誇大。此外，在認為適合的情況下，在圖中重複了參考符號以指示對應或類似的元件。在這些圖中：

[圖1]係繪示電子封裝的一部分中包括薄膜電容器的半導體封裝的橫截面側視圖。

[圖2A]係繪示包括多層電容器材料堆疊的薄膜電容器結構的截面圖。

[圖2B]係繪示包括多層電容器材料堆疊的另一種薄膜電容器結構的橫截面圖。

[圖3]係繪示使用一個或多個薄膜電容器的系統的圖示，該薄膜電容器具有氧化鈦介電質層及至少一個導電貴金屬氧化物電極的材料堆疊。

[圖4]係繪示回流製程後比較包括及不包括導電貴金屬氧化物電極的薄膜電容器的示例洩漏電流對電壓曲線圖。

[圖5]係繪示形成薄膜電容器結構的方法500的流程圖。

[圖6A、6B、6C、6D、6E、6F及6G]係繪示在執行圖5的方法中的選定製造操作時示例性薄膜電容器結構的截面圖。

[圖7A、7B、7C、7D、7E、7F、7G、7H及7I]係繪示在執行圖5的方法中的選定製造操作時示例性薄膜電容器結構的截面圖。

[圖8]係繪示示例多層薄膜電容器電路的示意圖。

[圖9]係繪示封裝系統的橫截面側視圖。

[圖10]係繪示採用具有薄膜電容器的裝置的行動計算平台的示意圖。

[圖11]係繪示全部根據本揭露的至少一些實施方式佈置的計算裝置的功能方塊圖。

123:多層電容器材料堆疊

125:頂部電極

129:底部電極

200:薄膜電容器結構

201:基板

202:第一電極

203:介電質層

204:第二電極

205:金屬層

211:多層電容器材料堆疊

Claims

一種薄膜電容器，包括：第一電極；第二電極；及位於該第一電極與該第二電極之間包含鈦及氧的介電質層，其中該第一電極或該第二電極中之至少一者包含貴金屬及氧。
如請求項1所述的薄膜電容器，其中，該第一電極包含該貴金屬及氧，以及該第二電極包含氧及該貴金屬或第二貴金屬中之一種。
如請求項1所述的薄膜電容器，其中，該第一電極包含該貴金屬及氧，且該第二電極包含該貴金屬或第二貴金屬中之一種且實質上不含氧。
如請求項1至3中任一項所述的薄膜電容器，其中，該第一電極包含該貴金屬及不少於30%的氧，且該貴金屬包含銥。
如請求項4所述的薄膜電容器，還包括：位於該第一電極上包含鈦的層。
如請求項5所述的薄膜電容器，其中，該第二電極包含銥且實質上不含氧。
如請求項6所述的薄膜電容器，其中，該第二電極位於銅層上。
如請求項5所述的薄膜電容器，其中，該第二電極包含銥及氧，該薄膜電容器還包括：銅層；及位於該第二電極與該銅層之間包含銥且實質上不含氧的第二層。
如請求項1至3中任一項所述的薄膜電容器，其中，該介電質層具有20至100nm範圍內的厚度。
如請求項9所述的薄膜電容器，其中，該介電質層包含奈米晶狀或非晶質氧化鈦中之一種。
如請求項1至3中任一項所述的薄膜電容器，其中，該第一電極包含該貴金屬及不少於30%的氧，該貴金屬包含銥、釕、銀或鋨中之一種，且該第二電極包含銥、釕、銀或鋨中之一種。
一種系統，包括：電源供應器；位於封裝基板上且耦合至該電源供應器的積體電路晶粒；及位於該封裝基板中的薄膜電容器，該薄膜電容器包括位於第一電極與第二電極之間包含鈦及氧的介電質層，其中該第一電極或該第二電極中之至少一者包含貴金屬及氧。
如請求項12所述的系統，其中，該第一電極包含該貴金屬及氧，以及該第二電極包含氧及該貴金屬或第二貴金屬中之一種。
如請求項12所述的系統，其中，該第一電極包含該貴金屬及氧，且該第二電極包含該貴金屬或第二貴金屬中之一種且實質上不含氧。
如請求項12至14中任一項所述的系統，其中，該第一電極包含該貴金屬及不少於30%的氧，該貴金屬包含銥，且該第二電極包含銥且實質上不含氧。
如請求項15所述的系統，其中，該薄膜電容器還包括位於該第一電極上包含鈦的層。
如請求項12至14中任一項所述的系統，其中，該介電質層包含具有20nm至100nm範圍內的厚度的奈米晶狀或非晶質氧化鈦。
如請求項12至14中任一項所述的系統，其中，該第一電極包含該貴金屬及不少於30%的氧，且該貴金屬包含銥、釕、銀或鋨中之一種。
如請求項12至14中任一項所述的系統，其中，該第一電極包含該貴金屬及氧，且該第二電極包含該貴金屬且實質上不含氧。
如請求項19所述的系統，其中，該薄膜電容器包括電源傳輸電路的組件，且其中在該電源輸送電路的操作中該第一電極被負偏壓。
一種形成薄膜電容器的方法，包括：在基板上形成第一導電層；在該第一導電層上方設置第一電極層；在該第一電極層上設置包含鈦及氧的介電質層；在該介電質層上設置一電極層，該第一電極層或該第二電極層中之至少一者包含貴金屬及氧；在該第二電極層上方設置導電層；及圖案化該第一電極層、該介電質層、該第二電極層及該導電層以形成薄膜電容器，該薄膜電容器包括位於該第一導電層上方的第一電極、位於該第一電極上方的介電質層、位於該介電質層上方的第二電極以及位於該第二電極上方的第二導電層。
如請求項21所述的方法，其中，該第一電極層或該第二電極層中之一者包含該貴金屬及不少於30%的氧，且該貴金屬包含銥、釕、銀或鋨中之一種。
如請求項21所述的方法，其中，該第一電極層包含銥且實質上不含氧，該第二電極層包含該貴金屬及不少於30%的氧，該貴金屬包含銥，且該導電層包含鈦。
如請求項21所述的方法，其中，該介電質層具有20nm至100nm範圍內的厚度。