[go: up one dir, main page]

TW202236671A - 積體晶片 - Google Patents

積體晶片 Download PDF

Info

Publication number
TW202236671A
TW202236671A TW110126778A TW110126778A TW202236671A TW 202236671 A TW202236671 A TW 202236671A TW 110126778 A TW110126778 A TW 110126778A TW 110126778 A TW110126778 A TW 110126778A TW 202236671 A TW202236671 A TW 202236671A
Authority
TW
Taiwan
Prior art keywords
source
gate
backside
backside contact
drain region
Prior art date
Application number
TW110126778A
Other languages
English (en)
Inventor
陳怡秀
凱雄 巫
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202236671A publication Critical patent/TW202236671A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/014—Manufacture or treatment of FETs having zero-dimensional [0D] or one-dimensional [1D] channels, e.g. quantum wire FETs, single-electron transistors [SET] or Coulomb blockade transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6219—Fin field-effect transistors [FinFET] characterised by the source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/254—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes extend entirely through the semiconductor bodies, e.g. via-holes for back side contacts
    • H10P50/642—
    • H10P50/644—
    • H10W20/069—
    • H10W20/0696—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明一些實施例關於積體晶片，其包括通道結構，延伸於第一源極/汲極區與第二源極/汲極區之間。此外，閘極直接配置於通道結構上，且上側內連線接點配置於閘極上並耦接至閘極。背側接點配置於第一源極/汲極區之下並耦接至第一源極/汲極區。背側接點的寬度自背側接點的最底部表面朝背側接點的最頂部表面減少。

Description

積體晶片
本發明實施例關於積體晶片，更特別關於採用濕蝕刻形成背側接點於電晶體的源極/汲極區上，使背側接點的寬度自背側接點的最底部表面朝最頂部表面的寬度連續減少。
隨著技術快速進展，工程師製造更小且更複雜的裝置以改善並發展電子裝置，使其更有效、更可信，且功能更強。由於電子裝置包含大量的電晶體以一起執行裝置功能，因此為了達到這些目標的方法之一為改善電晶體設計。水平與垂直方向的尺寸更小、耗能更低、且切換速度更快的電晶體，可能有利於整體的電子裝置效能。
本發明一些實施例關於積體晶片，包括：通道結構，延伸於第一源極/汲極區與第二源極/汲極區之間；閘極，直接配置於通道結構上；上側內連線接點，配置於閘極上並耦接至閘極；以及背側接點，配置於第一源極/汲極區之下並耦接至第一源極/汲極區，其中背側接點的寬度在自背側接點的最底部表面至背側接點的最頂部表面的不同高度處持續減少。
本發明的其他實施例關於積體晶片，包括：通道結構，延伸於第一源極/汲極區與第二源極/汲極區之間；閘極，直接配置於通道結構上；上側內連線接點，配置於閘極上並耦接至閘極；以及第一背側接點，配置於第一源極/汲極區之下並耦接至第一源極/汲極區，其中第一背側接點的最底部表面具有第一寬度，第一背側接點的最頂部表面具有第二寬度，其中第一寬度為第一背側接點的最大寬度，且第二寬度為第一背側接點的最小寬度。
本發明其他實施例關於積體晶片的形成方法，包括：形成第一虛置閘極結構與第二虛置閘極結構於基板的前側上；依據第一虛置閘極結構與第二虛置閘極結構移除基板的部分，以進行第一移除製程而形成溝槽，其中溝槽定義第一通道結構於第一虛置閘極結構之下，並定義第二通道結構於第二虛置閘極結構之下；進行第二移除製程以形成空洞於基板中，其中空洞配置於第一通道結構與第二通道結構之下，其中空洞的第一寬度大於溝槽的第二寬度，其中第一寬度為空洞的最大寬度，而第二寬度為溝槽的最大寬度，形成虛置材料於空洞中；形成源極/汲極區於溝槽中；將第一虛置閘極結構與第二虛置閘極結構分別置換成第一閘極與第二閘極；形成上側內連線結構於第一閘極與第二閘極上；薄化基板的背側以露出空洞中的虛置材料；以及將虛置材料置換成導電材料，以形成背側接點而耦接至源極/汲極區，其中背側接點的最大寬度小於或等於空洞的第一寬度。
下述詳細描述可搭配圖式說明，以利理解本發明的各方面。值得注意的是，各種結構僅用於說明目的而未按比例繪製，如本業常態。實際上為了清楚說明，可任意增加或減少各種結構的尺寸。
下述內容提供的不同實施例或實例可實施本發明的不同結構。下述特定構件與排列的實施例係用以簡化本發明內容而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸的實施例，或兩者之間隔有其他額外構件而非直接接觸的實施例。此外，本發明之多個實例可重複採用相同標號以求簡潔，但多種實施例及/或設置中具有相同標號的元件並不必然具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。
在一些實施例中，積體晶片可包含電晶體裝置配置於基板上。在一些設置中，為了增加基板上的裝置密度，電晶體裝置可包含奈米片場效電晶體、鰭狀場效電晶體、或一些其他種類的電晶體。隨著電晶體裝置的尺寸縮小以增加裝置密度，可形成內連線結構於電晶體裝置上的基板前側上，接著可圖案化基板的背側以形成背側接點而耦接至電晶體裝置的一或多個構件(如源極/汲極區或閘極)。舉例來說，採用電晶體裝置的前側與背側的一些優點包括增加裝置密度、減少導電結構之間的電容及/或串音，並可在封裝時採用電晶體裝置的兩側。
在一些例子中，形成電晶體裝置於基板前側上時，可進行第一移除製程以形成溝槽於半導體材料中而定義通道結構。為了容納背側接點於源極/汲極區上，溝槽進一步延伸至通道結構下，且溝槽的上側部分設置於通道結構之間。虛置源極/汲極材料可形成於溝槽的下側部分中，且源極/汲極區可形成於溝槽的上側部分中。在形成電晶體裝置與配置於電晶體裝置上的前側內連線結構之後，可薄化基板背側以露出溝槽的下側部分中的虛置源極/汲極材料的表面。接著移除溝槽的下側部分的虛置源極/汲極材料並置換為導電材料，進而形成背側接點以耦接至源極/汲極區。然而溝槽的下側部分的寬度自電晶體裝置的背側朝電晶體裝置的前側增加，其於沉積導電材料於溝槽的下側部分中時，會使孔洞形成於背側接點中。
本發明多種實施例關於在第一移除製程之後進行第二移除製程，以形成寬空洞於通道結構之下。因此一些實施例中的第一移除製程可形成溝槽以定義電晶體裝置的通道結構。在第一移除製程之後，可採用濕蝕刻進行第二移除製程，以形成空洞於溝槽之下並連接至溝槽。第二移除製程的濕蝕刻可在垂直方向與水平方向中移除基板的部分，使空洞的最大寬度大於溝槽的最大寬度。一些實施例之後可薄化基板背側，使虛置源極/.汲極材料的露出表面為保留的虛置源極/汲極材料的最寬表面。此方法移除虛置源極/汲極材料時，背側開口可自電晶體裝置的背側朝源極/汲極區延伸。此外，背側開口的寬度自電晶體裝置的背側朝源極/汲極區減少。在這些實施例中，形成導電材料於背側開口中，可形成背側接點以耦接至源極/汲極區。由於背側開口的寬度自電晶體裝置的背側朝源極/汲極區減少，可緩解背側接點中的孔洞及/或縫隙，以增加背側接點的可信度與整體的裝置效能。
圖1A係一些實施例中，含有奈米片場效電晶體的積體電路的剖視圖100A，且奈米片場效電晶體包括背側接點。
剖視圖100A的積體晶片在xz平面中，且包括源極/汲極區106配置於通道結構107之間。在一些實施例中，閘極104配置於通道結構107上。在一些實施例中，每一通道結構107包括多個奈米片通道結構102，其中閘極104配置於每一奈米片通道結構102之上與之下。在一些實施例中，閘極介電層112配置於閘極104與通道結構107之間。在一些實施例中(未圖示)，閘極介電層112亦配置於閘極104的下側部分與每一奈米片通道結構102之間。在一些實施例中，內側閘極間隔物結構108在z方向中直接配置於奈米片通道結構102之間，且在x方向中圍繞閘極104的外側側壁。在一些實施例中，上側閘極間隔物結構110配置於通道結構107上的閘極104的外側側壁上。
在一些實施例中，上側內連線結構117配置於閘極104上。在一些實施例中，上側內連線結構117包括內連線接點116與內連線導電結構118埋置於上側內連線介電結構114中。在一些實施例中，上側內連線結構117電性耦接至閘極104。在一些實施例中，內連線接點116的最頂部表面比最底部表面寬。在一些實施例中，內連線導電結構118為另一內連線接點、內連線線路、內連線通孔、或類似物。
在一些實施例中，源極/汲極區106在z方向中自上側內連線結構117延伸至下側內連線結構124。在一些實施例中，下側內連線結構124包括下側內連線介電結構120所圍繞的背側接點122，且背側接點122電性耦接至源極/汲極區106。在一些實施例中，藉由形成下側內連線結構124於奈米片場效電晶體上，可增加裝置密度且可增加背側接點122與閘極104、內連線接點116、及/或內連線導電結構118之間的電性隔離。在一些實施例中，背側接點122的最頂部表面122t在x方向中具有第一寬度w 1，而最底部表面122bm在x方向中具有第二寬度w 2。在一些實施例中，第一寬度w 1為背側接點122的最小寬度，而第二寬度為背側接點122的最大寬度。因此，第二寬度w 2大於第一寬度w 1。此外，一些實施例的背側接點122的最頂部表面122t經由背側接點122的最外側側壁122s耦接至背側接點122的最底部表面122bm。在一些實施例中，背側接點122的最外側側壁122s實質上平坦。
在一些實施例中，第一寬度w 1可介於近似10 nm至近似75 nm之間。在一些實施例中，第二寬度w 2可介於近似20 nm至近似80 nm之間。此外，一些實施例的最外側側壁122s，配置為在背側接點122的最外側側壁122s與閘極104的最底部表面之間具有第一角度a 1。在一些實施例中，第一角度a 1為銳角(比如小於90度)。在一些實施例中，第一角度a 1可介於近似40度至近似60度之間。在一些實施例中，背側接點122在z方向中的最頂部表面122t與最底部表面122bm之間的高度可介於近似10 nm至近似40 nm之間。
此外，一些實施例中的背側接點122在x方向中的寬度，在z方向中自背側接點122的最底部表面122bm朝背側接點122的最頂部表面122t持續減少。在一些實施例中，為了形成背側接點122，可形成導電材料於下側內連線介電結構120中的背側開口中。背側開口的輪廓與背側接點122相同，因此背側開口的寬度在z方向中自下側內連線介電結構120朝上側內連線介電結構114持續減少。在一些實施例中，在形成源極/汲極區之前，可採用濕蝕刻形成背側開口。濕蝕刻可加寬背側開口。由於背側接點122的寬度自背側接點122的最底部表面122bm朝背側接點122的最頂部表面122t持續減少，背側接點122不具有孔洞及/或縫隙或孔洞及/或縫隙的數目減少。因此奈米片場效電晶體可包含上側內連線結構117與下側內連線結構124以保留x方向中的空間，進而增加奈米片場效電晶體的裝置密度，並緩解背側接點122的可信度問題。
圖1B係一些實施例中，圖1A的奈米片場效電晶體在yz平面上的剖視圖100B。在一些實施例中，圖1B的剖視圖對應圖1A的剖線BB'。
在一些這些實施例中，背側接點122在yz平面上仍可具有梯形形狀，其中背側接點122的最頂部表面122t比最底部表面122bm窄。在一些實施例中，yz平面實質上垂直於圖1A的xz平面。在一些實施例中，內側閘極間隔物結構108配置於源極/汲極區106的上側表面上，且可橫向圍繞源極/汲極區106。在一些實施例中，xz平面中的源極/汲極區106可具有六角形輪廓。在一些其他實施例中，xz平面中的源極/汲極區106可具有八角形、鑽石型、五角形、或類似形狀。然而應理解自yz平面與xz平面所見的奈米片場效電晶體中，源極/汲極區106可具有不同形狀。
圖2A係一些其他實施例中，含有奈米片場效電晶體的積體電路的剖視圖200A，而奈米片場效電晶體包括背側接點。
在一些實施例中，背側接點122的最外側側壁122s可實質上圓潤化。在一些實施例中，最外側側壁122s相對於xz平面可向下凹陷。在一些實施例中，背側接點122的寬度可持續減少，比如背側接點122在x方向中的寬度，可在z方向中自背側接點122的最底部表面122bm朝背側接點122的最頂部表面122t減少。在一些實施例中，第一寬度w 1可介於近似10 nm至近似90 nm之間。在一些實施例中，第二寬度w 2可介於近似20 nm至近似100 nm之間。應理解的是如圖11A及11B所示的下述方法，形成背側開口所用的不同濕蝕刻劑造成背側接點122具有多種形狀。
圖2B係一些實施例中，圖2A的奈米片場效電晶體在yz平面上的剖視圖。在一些實施例中，圖2B的剖視圖200B對應圖2A的剖線BB'。
在一些實施例中，背側接點122仍可具有實質上圓潤的最外側側壁122s，其可在yz平面中耦接背側接點122的最頂部表面122t至最底部表面122bm。此外，由yz平面可知，一些實施例的背側接點122的最頂部表面122t仍比背側接點122的最底部表面122bm窄。
圖3A顯示一些實施例中，含有鰭狀場效電晶體的積體電路之剖視圖300A，而鰭狀場效電晶體包括背側接點。
在一些其他實施例中，圍繞源極/汲極區106的通道結構107可為鰭狀結構302。在一些實施例中，鰭狀結構302在z方向中可自下側內連線介電結構120延伸至閘極104。在一些實施例中，背側接點122可配置於源極/汲極區106之下並耦接至源極/汲極區106。在一些實施例中，背側接點122可具有梯形形狀，如圖1A所示。
在一些實施例中，通道結構107可包含第一半導體材料，而源極/汲極區106可包含第二半導體材料，且第一半導體材料與第二半導體材料不同。在一些實施例中，第一半導體材料包括多晶矽、鍺、或類似物，而第二半導體材料包括矽鍺。在一些實施例中，背側接點122可包含導電材料如鎢、釕、鋁、銅、或一些其他合適的導電材料。在一些實施例中(未圖示)，可配置襯墊層及/或阻障層於背側接點122與下側內連線介電結構120之間，及/或背側接點122與源極/汲極區106之間。
圖3B係一些其他實施例中，包含鰭狀場效電晶體的積體晶片的剖視圖300B，且鰭狀場效電晶體包含背側接點。
在一些其他實施例中，配置於鰭狀場效電晶體的源極/汲極區106之下並耦接至源極/汲極區的背側接點122，其最外側側壁122s實質上圓潤化。因此一些實施例中的背側接點122可具有圓潤化的形狀，如圖2A所示。
圖4A係一些實施例中，含有奈米片場效電晶體的積體晶片的剖視圖400A，其具有第一源極/汲極區與第二源極/汲極區於通道結構之間，其中第一背側接點配置於第一源極/汲極區上。
在一些實施例中，奈米片場效電晶體401包括通道結構107延伸於第一源極/汲極區106a與第二源極/汲極區106b之間。應理解的是，一些其他實施例的奈米片場效電晶體401可視作全繞式閘極場效電晶體、閘極圍繞式電晶體、多橋通道電晶體、奈米線場校電晶體、或類似物。在一些實施例中，閘極104配置於通道結構107上，並經由上側內連線結構117耦接至閘極電壓線V G。在一些實施例中，汲極接點404配置於第二源極/汲極區106b上並耦接至第二源極/汲極區106b。因此一些實施例的汲極電壓線V D1可經由上側內連線結構117耦接至第二源極/汲極區106b。在一些實施例中，上側內連線結構的內連線接點116與汲極接點404的上表面比下表面寬。
在一些實施例中，通道結構107包括奈米片通道結構102，其中閘極104亦在z方向中配置於奈米片通道結構102之間。在一些實施例中，第一源極/汲極區106a耦接至配置在第一源極/汲極區106a之下的第一背側接點122a。在這些實施例中，為了減少第一背側接點122a中的缺陷(如孔洞、縫隙、或類似物)，第一背側接點122a的寬度在z方向中自下側內連線介電結構120朝上側內連線介電結構114持續減少。
在一些實施例中，第一源極/汲極區106a為源極區，而第二源極/汲極區106b為汲極區。在一些實施例中，第一源極/汲極區106a經由第一背側接點122a耦接至源極電壓線V S1。當閘極電壓線V G、源極電壓線V S1、與汲極電壓線V D1施加大於奈米片場效電晶體401的臨界電壓的偏電壓至奈米片通道結構102時，可開啟奈米片通道結構102，使可移動的電荷載子穿過第一源極/汲極區106a與第二源極/汲極區106b之間的通道區402。至少因為第一背側接點122a的寬度在z方向中自下側內連線介電結構120朝上側內連線介電結構114減少，在施加電壓至閘極電壓線V G、源極電壓線V S1、與汲極電壓線V D1時，能可信地開啟與關閉奈米片場效電晶體401。
圖4B係一些實施例中，圖4A的奈米片場效電晶體的下視圖400B。在一些實施例中，圖4B的下視圖400B係由圖4A的底側方向所示。此外，一些實施例中的圖4B的下視圖400B省略圖4A的下側內連線介電結構120。圖4B的下視圖在xy平面中。在一些實施例中，圖4A的剖視圖400A對應圖4B的剖線AA'。
如圖4B的下視圖400B所示，一些實施例的第一源極/汲極區106a配置於第一背側接點122a之後，因此第一源極/汲極區106a以虛線表示。在一些實施例中，閘極104在y方向中的高度大於第一源極/汲極區106a與第二源極/汲極區106b的高度。在一些實施例中，耦接至閘極104的內連線接點116與耦接至第二源極/汲極區106b的汲極接點404分別配置於閘極104與第二源極/汲極區106b之後，因此未圖示於圖4B的下視圖中。
圖4C係一些其他實施例中，奈米片場效電晶體的剖視圖400C，其中背側接點配置於第一源極/汲極區與第二源極/汲極區上。
如圖4C的剖視圖400C所示，一些其他實施例的第二背側接點122b可配置於奈米片場效電晶體401的第二源極/汲極區106b (而非汲極接點(如圖4A的汲極接點404))之下並耦接至第二源極/汲極區106b。在這些實施例中，第二背側接點122b的寬度在Z方向中，亦可自下側內連線介電結構120朝上側內連線介電結構114持續減少。這些實施例的第一背側接點122a與第二背側接點122b在x方向中，可彼此隔有下側內連線介電結構120。為了減少第一背側接點122a與第二背側接點122b中的缺陷(如孔洞、縫隙、或類似物)，第一背側接點122a與第二背側接點122b的寬度在z方向中自下側內連線介電結構120朝上側內連線介電結構114持續減少。
當閘極電壓線V G、源極電壓線V S1、與汲極電壓線V D1施加大於奈米片場效電晶體401的臨界電壓的偏電壓至奈米片通道結構102時，可開啟奈米片通道結構102，使可移動的電荷載子可穿過第一源極/汲極區106a與第二源極/汲極區106b之間的通道區402。至少因為第一背側接點122a與第二背側接點122b的寬度在z方向中自下側內連線介電結構120朝上側內連線介電結構114減少，在施加電壓至閘極電壓線V G、源極電壓線V S1、與汲極電壓線V D1時，能可信地開啟與關閉奈米片場效電晶體401。
圖4D係一些實施例中，圖4C的奈米片場效電晶體的下視圖400D。在一些實施例中，圖4D的下視圖400D來自圖4C的底側方向。此外，一些實施例之圖4D的下視圖400D忽略圖4C的下側內連線介電結構120。圖4D的下視圖400D來自於xy平面。在一些實施例中，圖4C的剖視圖400C可對應圖4D的剖線CC'。
如圖4D的下視圖400D所示，一些實施例的第一源極/汲極區106a配置於第一背側接點122a之後，且第二源極/汲極區106b配置於第二背側接點122b之後。因此以虛線表示第一源極/汲極區106a與第二源極/汲極區106b。在一些實施例中，耦接至閘極104的內連線接點116在閘極104之後，因此未圖示於圖4D的下視圖400D中。
圖5A至24係一些實施例中，形成背側接點於電晶體裝置的源極/汲極區上的方法之剖視圖500A至2400。雖然圖5A至24的說明與方法相關，但應理解圖5A至24的結構並不限於此方法而可獨立於方法之外。
如圖5A的剖視圖500A所示，提供基板502。在多種實施例中，基板502可包含任何種類的半導體主體(如矽/互補式金氧半基體、鍺、矽鍺、絕緣層上矽、或類似物)，比如半導體晶圓或晶圓上的一或多個晶粒，以及形成其上及/或與其相關的任何其他種類的半導體及/或磊晶層。
在一些實施例中，基板502包含下側半導體層503、蝕刻停止層505配置於下側半導體層503上、以及上側半導體層507配置於蝕刻停止層505上。在一些實施例中，蝕刻停止層505包含半導體材料如矽鍺，其與下側半導體層503與上側半導體層507不同。在一些其他實施例中，蝕刻停止層505可包含氧化物。在一些其他實施例中，蝕刻停止層505可包含氧化物。在這些其他實施例中，基板502可為絕緣層上矽基板，且蝕刻停止層505可包含氧化矽。在一些實施例中，蝕刻停止層505可部分摻雜。換言之，一些實施例的蝕刻停止層505的摻雜濃度介於約60%至約85%之間。在一些實施例中，蝕刻停止層505的厚度可介於近似10 nm至近似20 nm之間。
在一些實施例中，半導體層堆疊501形成於基板502的前側502f上。半導體層堆疊501可包含交錯配置的間隔物層504與半導體層506。在一些實施例中，間隔物層504的材料與半導體層506不同。在一些實施例中，間隔物層504包含矽鍺或鍺，而半導體層506包含矽。在一些實施例中，半導體層506與間隔物層504的形成方法可為自基板502進行磊晶成長製程。在一些實施例中，可多於或少於三個半導體層506與三個間隔物層504。
圖5B顯示圖5A的一些其他實施例的剖視圖500B，其中基板502為基體基板而不包含蝕刻停止層(如圖5A的蝕刻停止層505)。
如圖6的剖視圖600所示的一些實施例，配置於閘極介電層112上的虛置閘極結構604可形成於半導體層堆疊501上。在一些實施例中，為了形成虛置閘極結構604與閘極介電層112，可形成連續閘極介電層於半導體層堆疊501上。在一些實施例中，連續閘極介電層(與閘極介電層112)包括介電材料如氮化物(比如氮化矽或氮氧化矽)、碳化物(如碳化矽)、氧化物(如氧化矽)、或一些其他合適材料。在一些實施例中，接著形成連續虛置閘極層於連續閘極介電層上。在一些實施例中，虛置閘極層(與虛置閘極結構604)可包含多晶矽。在一些實施例中，連續閘極介電層與連續虛置閘極層的形成方法，可為熱氧化製程及/或沉積製程(如物理氣相沉積、化學氣相沉積、電漿輔助化學氣相沉積、原子層沉積、或類似方法)。
一些實施例接著可自連續閘極介電層與連續虛置閘極層分別形成閘極介電層112與虛置閘極結構604，且形成方法可採用光微影與移除製程(如蝕刻)。在一些實施例中，超過一個虛置閘極結構604與下方的閘極介電層112可配置於半導體堆疊501上。舉例來說，在圖6的剖視圖600中，半導體層堆疊501上的兩個虛置閘極結構604可彼此分開。
如圖7的剖視圖700所示，一些實施例可形成順應性的第一閘極層710於半導體層堆疊501與虛置閘極結構604上。在一些實施例中，順應性的第一閘極層710包括氧化物(如氧化矽)、氮化物(如氮化矽或氮氧化矽)、碳化物(如碳化矽)、或一些其他合適的介電材料。在一些實施例中，順應性的第一閘極層710的形成方法為沉積製程(如物理氣相沉積、化學氣相沉積、電漿輔助化學氣相沉積、原子層沉積、或類似方法)。
如圖8A所示的剖視圖800A，一些實施例進行第一移除製程802以形成溝槽804於虛置閘極結構604之間，進而形成與第二通道結構107b隔有溝槽804的第一通道結構107a於基板502的前側502f上。在一些實施例中，溝槽804在z方向中的深度介於近似40 nm至近似100 nm之間。在一些實施例中，第一移除製程802移除虛置閘極結構604未覆蓋的半導體層(如圖7的半導體層506)的部分與間隔物層(如圖7的間隔物層504)的部分。在一些實施例中，虛置閘極結構604可作為第一移除製程802所用的遮罩結構，使每一第一通道結構107a與第二通道結構107b可直接配置於虛置閘極結構604之下。一些實施例在第一移除製程802之後，第一通道結構107a與第二通道結構107b包括多個奈米片通道結構102，其彼此隔有圖案化的間隔物層806。此外，一些實施例的第一移除製程802移除順應性的第一閘極層(如圖7的第一閘極層710)的實質上水平部分，以形成上側閘極間隔物結構110於虛置閘極結構604與閘極介電層112的最外側側壁上。
在一些實施例中，第一移除製程802移除基板502的一部分。舉例來說，一些實施例的溝槽804延伸至第一通道結構107a與第二通道結構107b之下，且延伸至基板502中的距離為第一距離d 1。在一些實施例中，第一距離d 1介於近似5 nm至近似55 nm之間。在一些實施例中，第一移除製程802包括乾蝕刻劑，且進行的方向可為實質上垂直或z方向。在一些這些實施例中，溝槽804可具有在x方向中量測的寬度，其可自虛置閘極結構604朝基板502持續減少。
圖8B係一些其他實施例的方法之剖視圖800B，其中第一移除製程之後的第一通道結構107a與第二通道結構107b包括鰭狀結構302。換言之，一些其他實施例中圖5A至24的方法可用於奈米片場效電晶體以外的電晶體。舉例來說，一些實施例之圖5A至24的方法所示的形成背側接點於源極/汲極區上之步驟，可用於鰭狀場效電晶體。在這些其他實施例中，方法可省略形成半導體層堆疊(如圖5A的半導體層堆疊501)。在這些實施例中，第一移除製程802之後的第一通道結構107a與第二通道結構107b可各自包含鰭狀結構302，其連續地連接至基板502並與基板502包含相同材料。
如圖9的剖視圖900所示，在第一移除製程(如圖8A的第一移除製程802)之後可形成連續保護層902，其形成於虛置閘極結構604上、沿著第一通道結構107a與第二通道結構107b的外側側壁、以及基板502上。在一些實施例中，連續保護層902可包含氧化物如氧化矽、氮化物如氮化矽或氮氧化矽、碳化物如碳化矽、或一些其他合適材料。在一些實施例中，連續保護層902的形成方法可為熱氧化製程或沉積製程(如物理氣相沉積、化學氣相沉積、電漿輔助化學氣相沉積、原子層沉積、或類似方法)。
如圖10的剖視圖1000所示，一些實施例進行移除製程以自基板502與虛置閘極結構604移除連續保護層(如圖9的連續保護層902)的實質上水平部分，進而形成保護層1002於第一通道結構107a與第二通道結構107b的外側側壁上。在一些實施例中，圖10中用於形成保護層1002的移除製程包括採用乾蝕刻劑的乾蝕刻製程，且進行方向為實質上垂直或z方向。
如圖11A的剖視圖1100A所示，一些實施例進行第二移除製程1102以形成空洞1104於基板502中，且空洞1104耦接至溝槽804。在一些實施例中，空洞1104配置於第一通道結構107a與第二通道結構107b之下。在一些實施例中，第二移除製程1102為採用濕蝕刻劑的濕蝕刻製程。因此一些實施例的空洞1104比溝槽804寬，且直接配置於第一通道結構107a與第二通道結構107b之下，因為第二移除製程1102的濕蝕刻劑可在x方向與y方向中移除基板502的部分。在一些實施例中，保護層1002保護第一通道結構107a與第二通道結構107b免於被第二移除製程1102移除。換言之，一些實施例中的保護層1002、虛置閘極結構604、與上側閘極間隔物結構110可實質上抵抗第二移除製程1102。
在一些實施例中，第二移除製程1102時採用的濕蝕刻劑包括氫氧化銨。在這些實施例中，空洞1104在xz平面中可具有六角形輪廓(如圖11A)，因為氫氧化銨沿著基板502的這些平面移除基板502的蝕刻速率不同。在這些實施例中，氫氧化銨為非等向蝕刻，因為其在不同方向中具有不同蝕刻速率。在一些實施例中，氫氧化銨移除基板502的[111]平面的速率，大於移除基板502的[100]平面的速率(大了10倍至20倍)。此外，一些實施例的氫氧化銨移除基板502的[100]平面的速率，大於移除基板502的[110]平面的速率(大了1倍至2倍)。在一些實施例中，空洞1104的下表面1104b由基板502的蝕刻停止層505所定義。因此一些實施例的基板502的蝕刻停止層505，可實質上抵抗第二移除製程1102並避免第二移除製程1102延伸穿過整個基板502。在一些這些實施例中，空洞1104形成於上側半導體層507中，而非基板502的下側半導體層503中。
應理解的是，空洞1104的確切形狀取決於基板502的材料、基板502的結晶結構、及/或第二移除製程1102的參數(如蝕刻時間、蝕刻劑組成、或類似參數)。在一些實施例中，第二移除製程1102包括等向濕蝕刻劑如氫氧化銨，而形成於基板502中的空洞1104將具有一些種類的多邊形形狀。
在一些實施例中，水溶劑中的氫氧化銨近似20重量%至近似35重量%之間。在一些實施例中，氫氧化銨與水溶劑之間的濃度比例介於近似1:3至近似1:20之間。在一些實施例中，可在單一晶圓製程腔室中執行第二移除製程1102，其溫度設定為介於約25℃至約60℃之間。在一些實施例中，第二移除製程1102採用氫氧化銨時，可進行近似10秒至近似120秒。
在一些實施例中，空洞1104的下表面1104b與空洞1104的下側最外側側壁之間配置有第一角度a 1。類似地，一些實施例的空洞1104的上側最外側側壁與基板502的前側502f之間配置有第一角度a 1。在一些實施例中，第一角度a 1為銳角(比如小於90度)。在一些實施例中，第一角度a 1可介於近似40度至近似60度之間。在一些實施例中，空洞的下表面1104b配置在比基板502的前側502f低第二距離d 2處。在一些實施例中，第二距離d 2介於近似40 nm至近似90 nm之間。此外，一些實施例沿著x方向量測空洞1104的可變寬度1104w。在一些實施例中，空洞1104具有沿著z方向的可變寬度1104w。在一些實施例中，空洞1104的可變寬度1104w可介於近似20 nm至近似80 nm之間。在一些實施例中，可變寬度1104w的最大值配置在比最下側的圖案化的間隔物層806低第三距離d 3處。類似地，一些實施例的可變寬度1104w的最大值配置在比蝕刻停止層505高第四距離d 4處。
圖11B顯示一些其他實施例的剖視圖1100B，其中第二移除製程1102所形成的空洞1104在xz平面上為圓形。
在一些這些實施例中，第二移除製程1102可包含等向濕蝕刻劑。舉例來說，一些實施例的等向濕蝕刻劑包含稀釋氫氟酸與臭氧化的水的混合物。在這些實施例中，稀釋氫氟酸與臭氧化的水的混合物的等向蝕刻劑的臭氧化的水可氧化基板502的部分(比如氧化矽基板成氧化矽)，而稀釋氫氟酸與臭氧化的水的混合物的等向蝕刻劑的稀釋氫氟酸可移除基板502的氧化部分(如氧化矽)以形成空洞1104。在這些實施例中，等向濕蝕刻劑可由所有方向的實質上固定速率移除基板502的部分，使空洞1104具有完整的圓形。
在一些實施例中，臭氧化的水中的氫氟酸可介於近似40重量%至近似60重量%之間。在一些實施例中，氫氟酸與臭氧化的水之間的濃度比例可介於近似1:1至近似1:10之間。在一些實施例中，可在單一晶圓製程腔室中進行第二移除製程1102，其溫度設定為介於約20℃至約40℃之間。在一些實施例中，第二蝕刻製程1102採用稀釋氫氟酸與臭氧化的水的混合物的等向蝕刻劑時，可歷時近似30分鐘至近似120分鐘。
在一些實施例中，空洞的下表面1104b由蝕刻停止層505所定義，其配置為比基板502的前側502f低第二距離d 2。在一些實施例中，第二距離d 2可介於近似40 nm至近似90 nm之間。此外，一些實施例的空洞1104具有在x方向中的可變寬度1104w。在一些實施例中，空洞1104的可變寬度1104w隨著空洞1104的z方向變化。在一些實施例中，空洞1104的可變寬度1104w可介於近似20 nm至近似100 nm之間。在一些實施例中，可變寬度1104w的最大值配置在比最底部的圖案化的間隔物層806低第三距離d 3處。類似地，一些實施例的可變寬度1104之最大值配置在比蝕刻停止層505高第四距離d 4處。
圖11C係一些其他實施例的方法中，第二移除製程1102之後的剖視圖1100C，其中第一通道結構107a與第二通道結構107b包括鰭狀結構302。
在一些這些實施例中，第二移除製程1102時所用的濕蝕刻劑可包含氫氧化銨。在這些實施例中，空洞1104在xz平面中可具有六角形輪廓如圖11A所說明，因為氫氧化銨可由不同的蝕刻速率沿著基板502的這些表面移除基板502。在一些其他實施例中(未圖示)，第二移除製程1102的濕蝕刻劑可包含稀釋氫氟酸與臭氧化水的混合物之等向蝕刻劑(如圖11B所說明)，因此圖11C的空洞1104可具有更圓潤的輪廓。
在一些實施例中，圖11C的空洞1104的深度等於z方向中的第二距離d 2。在一些實施例中，第二距離d 2介於近似40 nm至近似80 nm之間。在一些實施例中，空洞1104的上側部分的深度等於第三距離d 3，而空洞1104的下側部分的深度等於第四距離d 4，其中第二距離d 2等於第三距離d 3與第四距離d 4的總和。在一些實施例中，第三距離d 3可介於近似10 nm至近似30 nm之間，而第四距離d 4可介於近似30 nm至近似50 nm之間。
如圖12的剖視圖1200所示，一些實施例的方法可進行圖11A至圖12的步驟。在圖12的一些實施例中，自第一通道結構107a與第二通道結構107b移除保護層(如圖11A的保護層1002)。在一些實施例中，移除保護層(如圖11A的保護層1002)的步驟可為濕蝕刻製程或乾蝕刻製程。
如圖13的剖視圖1300所示，一些實施例可進行橫向移除製程以選擇性移除圖案化的間隔物層806的外側部分。在一些實施例中，橫向移除製程使圖案化的間隔物層806減少的寬度，可為第五距離d 5的兩倍。在一些實施例中，橫向移除製程為濕蝕刻製程或乾蝕刻製程。在一些實施例中，橫向移除製程包括等向蝕刻劑。在一些實施例中，奈米片通道結構102與基板502的材料不同於圖案化的間隔物層806的材料，且可抵抗圖13的橫向移除製程。
如圖14的剖視圖1400所示，一些實施例形成間隔物層1408於第一通道結構107a、第二通道結構107b、與基板502的蝕刻停止層505上。在一些實施例中，間隔物層1408包括介電材料如氮化矽、氮氧化矽、碳氮化矽、或一些其他合適的介電材料。在一些實施例中，間隔物層1408的形成方法可為沉積製程(如物理氣相沉積、化學氣相沉積、電漿輔助化學氣相沉積、原子層沉積、或類似方法)。在一些實施例中，間隔物層1408的厚度至少等於第三距離d 3。
如圖15的剖視圖1500所示，進行移除製程移除未直接配置於圖案化的間隔物層806上的間隔物層1408的部分，以形成直接位於奈米片通道結構102之間的內側閘極間隔物結構108。在一些實施例中，圖15的移除製程包括濕蝕刻劑或乾蝕刻劑。
可以理解的視，一些其他實施例的第一通道結構與第二通道結構不包含奈米片通道結構102 (比如在鰭狀場效電晶體裝置中)，因此可省略圖13至15中的步驟。
如圖16的剖視圖1600所示，一些實施例形成虛置源極/汲極材料1604於基板502的空洞(如圖15的空洞1104)中，並形成源極/汲極區106於虛置源極/汲極材料1604上，且源極/汲極區106直接位於第一通道結構107a與第二通道結構107b之間。在一些實施例中，虛置源極/汲極材料1604可包含半導體材料，其形成方法可為自基板502的蝕刻停止層505磊晶成長而成。舉例來說，一些實施例的虛置源極/汲極材料1604包括矽鍺或一些其他合適的半導體材料。虛置源極/汲極材料1604與基板502的蝕刻停止層505可包含相同或不同的材料。在一些實施例中，源極/汲極區106亦可包含半導體材料，其形成方法可為磊晶成長製程。在一些實施例中，源極/汲極區106包括摻雜(如n型或p型)的矽鍺或一些其他合適的半導體材料。在一些實施例中，虛置源極/汲極材料1604包括未摻雜的半導體材料，而源極/汲極區106包括摻雜的材料。此外，一些實施例的虛置源極/汲極材料1604比源極/汲極區106寬。
如圖17的剖視圖1700所示，一些實施例形成上側內連線介電結構114於源極/汲極區106之上與虛置閘極結構604之間。在一些實施例中，上側內連線介電結構114包括氮化物如氮化矽或氮氧化矽、碳化物如碳化矽、氧化物如氧化矽、硼矽酸鹽玻璃、磷矽酸鹽玻璃、硼磷矽酸鹽玻璃、低介電常數的氧化物如摻雜碳的氧化物或碳氫氧化矽、或類似物。在一些實施例中，上側內連線介電結構114的形成方法可為沉積製程如物理氣相沉積、化學氣相沉積、電漿輔助化學氣相沉積、原子層沉積、或類似方法。
如圖18的剖視圖1800所示，一些實施例移除虛置閘極結構(如圖17的虛置閘極結構604)並置換成閘極104。在一些實施例中，可由蝕刻製程(如濕蝕刻或乾蝕刻)移除虛置閘極結構(如圖17的虛置閘極結構604)。在一些實施例中，內側閘極間隔物結構108、上側閘極間隔物結構110、與閘極介電層112可實質上抵抗圖18的移除製程。在一些實施例中，閘極104形成於奈米片通道結構102之上與之間。在一些實施例中，閘極104的形成方法為沉積製程如物理氣相沉積、化學氣相沉積、電漿輔助化學氣相沉積、原子層沉積、濺鍍、或類似方法。在一些實施例中，閘極104包括導電材料如鈦、鉭、鋁、或一些其他合適的導電材料。
此外，一些實施例在移除虛置閘極結構(如圖17的虛置閘極結構604)之後但在形成閘極104之前，可形成額外的閘極介電層於奈米片通道結構102上。在一些實施例中，閘極104可進一步包含多層的導電材料。
如圖19所示的剖視圖1900，一些實施例形成上側內連線結構117於閘極104上。在一些實施例中，上側內連線結構117包括內連線接點116與內連線導電結構118配置於上側內連線介電結構114中。在一些實施例中，內連線接點116與內連線導電結構118可包含導電材料如銅、鋁、鎢、鉭、鈦、或一些其他合適的導電材料。在一些實施例中，上側內連線結構117的形成方法可為多種步驟，其包括沉積製程(如物理氣相沉積、化學氣相沉積、電漿輔助化學氣相沉積、原子層沉積、濺鍍、或類似方法)、移除製程(如濕蝕刻、乾蝕刻、化學機械平坦化、或類似方法)、及/或圖案化製程(如光微影與蝕刻)。此外，一些實施例的上側內連線結構117不包含任何接點或通孔耦接至源極/汲極區106。
如圖20的剖視圖2000所示，一些實施例形成第一接合層2006於上側內連線結構117上，接著將配置於承載基板2002上的第二接合層2004接合至第一接合層2006。換言之，一些實施例經由第一接合層2006與第二接合層2004接合承載基板2002至基板502的前側502f上的上側內連線結構117。
在一些實施例中，第一接合層2006與第二接合層2004的形成方法可為沉積製程(如物理氣相沉積、化學氣相沉積、電漿輔助化學氣相沉積、原子層沉積、或類似方法)。在一些實施例中，第一接合層2006與第二接合層2004包括氧化物如氧化矽。在一些實施例中，接合第一接合層2006至第二接合層2004的接合製程，可包含熱接合製程。應理解的是，其他接合製程亦屬於本發明實施例的範疇。
如圖21的剖視圖2100所示，一些實施例翻轉圖20的剖視圖2000中的結構，使基板502的背側502b朝上以進行圖案化。在一些實施例中，承載基板2002可保護上側內連線結構117免於損傷。
如圖22A的剖視圖2200A所示，一些實施例在基板(如圖21的基板502)的背側(如圖21的背側502b)上進行薄化製程，移除基板的部分(如圖21的基板502的下側半導體層503與蝕刻停止層505)以及虛置源極/汲極材料1604，以露出虛置源極/汲極材料1604的表面1604s。在一些實施例中，薄化製程包括平坦化製程如化學機械平坦化。在一些實施例中，在露出虛置源極/汲極材料1604的表面1604s之後，以移除製程移除基板(如圖21的基板502的上側半導體層507)，並置換成下側內連線介電結構120。在一些實施例中，下側內連線介電結構120的形成方法可為沉積製程如物理氣相沉積、化學氣相沉積、電漿輔助化學氣相沉積、原子層沉積、或類似製程，且可包含氮化物如氮化矽或氮氧化矽、碳化物如碳化矽、氧化物如氧化矽、硼矽酸鹽玻璃、磷矽酸鹽玻璃、硼磷矽酸鹽玻璃、低介電常數的氧化物如摻雜碳的氧化物或碳氫氧化矽、或類似物。在一些實施例中，上側內連線介電結構114的形成方法可為沉積製程如物理氣相沉積、化學氣相沉積、電漿輔助化學氣相沉積、原子層沉積、或類似方法。在一些實施例中，虛置源極/汲極材料可實質上抵抗移除基板(如圖21的基板502)所用的移除製程。
在一些實施例中，虛置源極/汲極材料1604的露出表面1604s的第二寬度w 2，為圖22A中的虛置源極/汲極材料1604的最大寬度。在一些實施例中，圖22A的第二寬度w 2小於或等於圖11A中之前形成的空洞(如圖11A的空洞1104)的可變寬度(如圖11A的可變寬度1104w)的最大值。在一些實施例中，虛置源極/汲極材料1604之間的界面1604i具有第一寬度w 1，其為虛置源極/汲極材料1604的最小寬度。此外，一些實施例之圖22A的虛置源極/汲極材料1604的寬度自露出表面1604s至界面1604i持續減少。因此一旦圖22A的虛置源極/汲極材料1604的寬度自露出表面1604s至界面1604i持續減少，即停止圖22A的薄化製程。
因此一些實施例中的虛置源極/汲極材料1604在z方向中的第一高度h 1，小於或等於第三距離(如圖21的第三距離d 3)。因此圖22A的薄化製程移除的圖21的虛置源極/汲極材料1604的厚度，至少等於第四距離(圖21的第四距離d 4)，使圖22A中的薄化製程之後的虛置源極/汲極材料1604的露出表面1604s其第二寬度w 2為虛置源極/汲極材料1604的最大寬度。
圖22B係一些其他實施例中，圖22A所示的薄化製程之後的虛置源極/汲極材料1604的剖視圖2200B。
因此一些其他實施例的薄化製程之後，虛置源極/汲極材料1604的第一高度h 1可具有露出表面1604s，其非虛置源極/汲極材料1604的最大寬度。在這些實施例中，虛置源極/汲極材料1604的露出表面1604s的第二寬度w 2介於圖22A中的虛置源極/汲極材料1604的最大寬度與最小寬度之間。在一些這些實施例中，可減少薄化製程的時間，使虛置源極/汲極材料的第一高度h 1大於第三距離(如圖21的第三距離d 3)。在一些實施例中，可重複薄化製程直到露出表面1604s的第二寬度w 2成為虛置源極/汲極材料1604的最大寬度，或者方法可繼續進行下一步驟而不重複薄化製程。
如圖23的剖視圖2300所示的一些實施例(其接續圖22A)，自源極/汲極區106移除虛置源極/汲極材料(如圖22A的虛置源極/汲極材料1604)，進而形成背側開口2302於下側內連線介電結構120之中與源極/汲極區106之上。在一些實施例中，採用濕蝕刻或乾蝕刻移除虛置源極/汲極材料(如圖22A的虛置源極/汲極材料1604)。在一些實施例中，背側開口2302的下表面具有第一寬度w 1，而上表面具有第二寬度w 2。此外，一些實施例的背側開口2302的寬度在z方向中，自下側內連線介電結構120朝上側內連線結構117持續減少。
如圖24的剖視圖所示，一些實施例形成導電材料於背側開口(如圖23的背側開口2302)中，以形成背側接點122而耦接至源極/汲極區106，且下側內連線介電結構120圍繞背側接點122。在一些實施例中，背側接點122的形成方法為沉積製程(如物理氣相沉積、化學氣相沉積、電漿輔助化學氣相沉積、原子層沉積、濺鍍、或類似方法)，接著進行移除製程(如化學機械平坦化)使背側接點122的表面與下側內連線介電結構120實質上共平面。在一些實施例中，背側接點122包括導電材料如鎢、釕、鋁、銅、或一些其他合適的導電材料。
因此在一些實施例中，下側內連線結構124包括背側接點122與下側內連線介電結構120，且配置於電晶體裝置如奈米片場效電晶體的背側上，如圖24的剖視圖2400所示。在一些實施例中，第一角度a 1為銳角，使背側接點122在寬度在z方向中自下側內連線介電結構120朝上側內連線結構117持續減少。若第一角度a 1為鈍角，則上述寬度在z方向中將會自下側內連線介電結構120朝上側內連線結構117增加。在一些實施例中，第一角度a 1依據基板502的[111]平面與[100]平面之間的角度。在一些實施例中，第一角度a 1可介於近似50度至60度之間。在一些實施例中，第一寬度w 1與第二寬度w 2之間的差異的一半(如1/2(w 2-w 1))等於第一高度h 1除以第一角度a 1的正切值(h 1/tan(a 1))。舉例來說，一些實施例的第一角度a 1可等於54.7度。在這些實施例中，第一高度h 1可等於1.41 (1/2(w 2-w 1))，因為tan 54.7˚大致等於1.41。
由於背側開口(如圖23的背側開口2302)的寬度在z方向中自下側內連線介電結構120朝上側內連線結構117持續減少，形成於背側開口(如圖23的背側開口2302)中的背側接點122不具有孔洞或縫隙(或孔洞與縫隙可緩解)。這種方式所形成的背側接點122，可減少缺陷數目而增加整體的奈米片場效電晶體的可信度。此外，這些實施例採用奈米片場效電晶體的前側與背側，以增加整體裝置的裝置密度。
圖25係一些實施例中方法2500的流程圖，其對應圖5A至24所示之具有背側接點以耦接至源極/汲極區的奈米片場效電晶體或鰭狀場效電晶體的形成方法。
雖然下述的方法2500以一系列的步驟說明，但應理解所述步驟的順序並非用於侷限本發明實施例。舉例來說，可由不同於此處所述及/或所示的順序進行一些步驟，及/或同時進行一些步驟與其他步驟。此外，此處所述的一或多個實施例不必實施所有所述步驟。此外，此處所述的一或多個步驟可由一或多個分開的步驟及/或方式進行。
在步驟2502中，形成第一虛置閘極結構與第二虛置閘極結構於基板前側上。圖6係一些實施例中，對應步驟2502的剖視圖600。
在步驟2504中，進行第一移除製程以形成溝槽於基板之中以及第一虛置閘極結構與第二虛置閘極結構之間。圖8A及8B分別為一些實施例中，對應步驟2504的剖視圖800A及800B。
在步驟2506中，進行第二移除製程以形成空洞於基板中，空洞位於溝槽之下並連接至溝槽，且空洞的最大寬度大於溝槽的最大寬度。圖11A及11B分別為一些實施例中，對應步驟2506的剖視圖1100A及1100B。
在步驟2508中，形成虛置材料於空洞中。
在步驟2510中，形成源極/汲極區於溝槽中。圖16係一些實施例中，對應步驟2508及2510的剖視圖1600。
在步驟2512中，將第一虛置閘極結構與第二虛置閘極結構分別置換為第一閘極與第二閘極。圖18係一些實施例中，對應步驟2512的剖視圖1800。
在步驟2514中，形成上側內連線結構於第一閘極與第二閘極上。圖19係一些實施例中，對應步驟2514的剖視圖1900。
在步驟2516中，薄化基板背側以露出空洞中的虛置材料。圖22A係一些實施例中，對應步驟2516的剖視圖2200A。
在步驟2518中，將虛置材料置換成導電材料以形成耦接至源極/汲極區的背側接點，其中背側接點的最大寬度小於或等於空洞的最大寬度。圖24係一些實施例中，對應步驟2518的剖視圖2400。
因此本發明實施例關於採用濕蝕刻形成背側接點於電晶體的源極/汲極區上的方法，使背側接點的寬度自背側接點的最底部表面朝最頂部表面的寬度連續減少，以緩解背側接點的缺陷。
綜上所述，本發明一些實施例關於積體晶片，包括：通道結構，延伸於第一源極/汲極區與第二源極/汲極區之間；閘極，直接配置於通道結構上；上側內連線接點，配置於閘極上並耦接至閘極；以及背側接點，配置於第一源極/汲極區之下並耦接至第一源極/汲極區，其中背側接點的寬度在自背側接點的最底部表面至背側接點的最頂部表面的不同高度處持續減少。
在一些實施例中，通道結構包括彼此隔有閘極的多個奈米片通道結構。
在一些實施例中，背側接點配置於下側內連線介電結構中，其中通道結構包括鰭狀結構，其中鰭狀結構連續延伸於下側內連線介電結構與閘極之間。
在一些實施例中，背側接點的最外側側壁實質上平坦。
在一些實施例中，背側接點的最外側側壁實質上彎曲。
在一些實施例中，上側內連線接點的寬度自上側內連線接點的最底部表面朝上側內連線接點的最頂部表面增加。
在一些實施例中，積體晶片更包括：額外背側接點，配置於第二源極/汲極區之下並耦接至第二源極/汲極區，其中額外背側接點的寬度自額外背側接點的最底部表面朝額外背側接點的最頂部表面減少。
本發明的其他實施例關於積體晶片，包括：通道結構，延伸於第一源極/汲極區與第二源極/汲極區之間；閘極，直接配置於通道結構上；上側內連線接點，配置於閘極上並耦接至閘極；以及第一背側接點，配置於第一源極/汲極區之下並耦接至第一源極/汲極區，其中第一背側接點的最底部表面具有第一寬度，第一背側接點的最頂部表面具有第二寬度，其中第一寬度為第一背側接點的最大寬度，且第二寬度為第一背側接點的最小寬度。
在一些實施例中，第一背側接點的寬度自第一背側接點的最底部表面朝最頂部表面持續減少。
在一些實施例中，第一背側接點的最外側側壁耦接第一背側接點的最頂部表面至最底部表面，且最外側側壁實質上平直。
在一些實施例中，第一背側接點的最外側側壁耦接第一背側接點的最頂部表面至最底部表面，且其中最外側側壁圓潤化。
在一些實施例中，通道結構包括多個奈米片通道結構，其中閘極配置於每一奈米片通道結構的上側表面與下側表面之間。
在一些實施例中，積體晶片更包括：下側內連線介電結構，其中第一背側接點配置於下側內連線介電結構中。
在一些實施例中，積體晶片更包括：第二背側接點配置於第二源極/汲極區之下並耦接至第二源極/汲極區，其中第二背側接點與第一背側接點隔有下側內連線介電結構。
本發明其他實施例關於積體晶片的形成方法，包括：形成第一虛置閘極結構與第二虛置閘極結構於基板的前側上；依據第一虛置閘極結構與第二虛置閘極結構移除基板的部分，以進行第一移除製程而形成溝槽，其中溝槽定義第一通道結構於第一虛置閘極結構之下，並定義第二通道結構於第二虛置閘極結構之下；進行第二移除製程以形成空洞於基板中，其中空洞配置於第一通道結構與第二通道結構之下，其中空洞的第一寬度大於溝槽的第二寬度，其中第一寬度為空洞的最大寬度，而第二寬度為溝槽的最大寬度，形成虛置材料於空洞中；形成源極/汲極區於溝槽中；將第一虛置閘極結構與第二虛置閘極結構分別置換成第一閘極與第二閘極；形成上側內連線結構於第一閘極與第二閘極上；薄化基板的背側以露出空洞中的虛置材料；以及將虛置材料置換成導電材料，以形成背側接點而耦接至源極/汲極區，其中背側接點的最大寬度小於或等於空洞的第一寬度。
在一些實施例中，方法更包括：形成連續保護層，且連續保護層位於第一虛置閘極結構與第二虛置閘極結構之上、位於基板的前側上、並沿著第一通道結構與第二通道結構的外側側壁；以及進行第三移除製程以移除配置於基板前側上的連續保護層的部分，進而形成保護層於第一通道結構與第二通道結構的外側側壁上，其中保護層形成於第一移除製程與第二移除製程之間，且保護層實質上抵抗第二移除製程。
在一些實施例中，方法更包括：在形成上側內連線結構之後與薄化基板背側之前，將承載基板接合至上側內連線結構。
在一些實施例中，第二移除製程包括濕蝕刻劑，其在垂直方向與水平方向中移除基板的部分。
在一些實施例中，濕蝕刻劑包括氫氟酸或氫氧化銨。
在一些實施例中，空洞的最底部表面由配置於基板中的蝕刻停止層所定義。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
AA’,BB’,CC’:剖線 a 1:第一角度 d 1:第一距離 d 2:第二距離 d 3:第三距離 d 4:第四距離 d 5:第五距離 h 1:第一高度 V D1:汲極電壓線 V G:閘極電壓線 V S1:源極電壓線 w 1:第一寬度 w 2:第二寬度 100A,200A,200B,300A,300B,400A,400C,500A,500B,600,700,800A,800B,900,1000,1100A,1100B,1100C,1200, 1300,1400,1500,1600,1700,1800,1900,2000,2100,2200A,2200B,2300,2400:剖視圖 102:奈米片通道結構 104:閘極 106:源極/汲極區 106a:第一源極/汲極區 106b:第二源極/汲極區 107:通道結構 107a:第一通道結構 107b:第二通道結構 108:內側閘極間隔物結構 110:上側閘極間隔物結構 112:閘極介電層 114:上側內連線介電結構 116:內連線接點 117:上側內連線結構 118:內連線導電結構 120:下側內連線介電結構 122:背側接點 122a:第一背側接點 122b:第二背側接點 122bm:最底部表面 122s:最外側側壁 122t:最頂部表面 124:下側內連線結構 302:鰭狀結構 400B,400D:下視圖 401:奈米片場效電晶體 402:通道區 404:汲極接點 501:半導體層堆疊 502:基板 502b:背側 502f:前側 503:下側半導體層 504,1408:間隔物層 505:蝕刻停止層 506:半導體層 507:上側半導體層 604:虛置閘極結構 710:第一閘極層 802:第一移除製程 804:溝槽 806:圖案化的間隔物層 902:連續保護層 1002:保護層 1102:第二移除製程 1104:空洞 1104b:下表面 1104w:可變寬度 1604:虛置源極/汲極材料 1604i:界面 1604s:表面 2002:承載基板 2004:第二接合層 2006:第一接合層 2302:背側開口 2500:方法 2502,2504,2506,2508,2510,2512,2514,2516,2518:步驟
圖1A係一些實施例中，具有奈米片場效電晶體的積體晶片的剖視圖，其具有背側接點配置於源極/汲極區之下並耦接至源極/汲極區，其中背側接點的最底部表面比最頂部表面寬。 圖1B係圖1A的積體晶片對應不同方向的剖視圖。 圖2A係一些其他實施例中，具有奈米片場效電晶體的積體晶片的剖視圖，其具有背側接點配置於源極/汲極區之下並耦接至源極/汲極區，其中背側接點的最底部表面比最頂部表面寬。 圖2B係圖2A的積體晶片對應不同方向的剖視圖。 圖3A及3B係一些實施例中，具有鰭狀場效電晶體的積體晶片的剖視圖，其具有背側接點配置於源極/汲極區之下並耦接至源極/汲極區，其中背側接點的最底部表面比最頂部表面寬。 圖4A係一些實施例中，具有奈米片場效電晶體的積體晶片的剖視圖，其具有第一背側接點配置於第一源極/汲極區之下並耦接至第一源極/汲極區，其中第一背側接點的最底部表面比最頂部表面寬。 圖4B係一些實施例中，對應圖4A的剖視圖的下視圖。 圖4C係一些實施例中，具有奈米片場效電晶體的積體晶片的剖視圖，其具有第一背側接點與第二背側接點分別配置於第一源極/汲極區與第二源極/汲極區之下並耦接至第一源極/汲極區與第二源極/汲極區，其中第一背側接點與第二背側接點的最底部表面比最頂部表面寬。 圖4D係一些實施例中，對應圖4C的剖視圖的下視圖。 圖5A、5B、6、7、8A、8B、9、10、11A、11B、11C、12、13、14、15、16、17、18、19、20、21、22A、22B、23、及24係一些實施例中，形成電晶體的剖視圖，其具有背側接點配置於源極/汲極區之下並耦接至源極/汲極區，其中背側接點形成於背側溝槽中，且背側溝槽的頂部具有最大寬度。 圖25係一些實施例中，對應圖5A、5B、6、7、8A、8B、9、10、11A、11B、11C、12、13、14、15、16、17、18、19、20、21、22A、22B、23、及24的方法之流程圖。
a1:第一角度
h1:第一高度
w1:第一寬度
w2:第二寬度
102:奈米片通道結構
104:閘極
106:源極/汲極區
107a:第一通道結構
107b:第二通道結構
108:內側閘極間隔物結構
110:上側閘極間隔物結構
112:閘極介電層
114:上側內連線介電結構
116:內連線接點
117:上側內連線結構
118:內連線導電結構
120:下側內連線介電結構
122:背側接點
124:下側內連線結構
2002:承載基板
2004:第二接合層
2006:第一接合層
2400:剖視圖

Claims (1)

  1. 一種積體晶片，包括： 一通道結構，延伸於一第一源極/汲極區與一第二源極/汲極區之間； 一閘極，直接配置於該通道結構上； 一上側內連線接點，配置於該閘極上並耦接至該閘極；以及 一背側接點，配置於該第一源極/汲極區之下並耦接至該第一源極/汲極區， 其中該背側接點的寬度在自該背側接點的最底部表面至該背側接點的最頂部表面的不同高度處持續減少。
TW110126778A 2020-11-13 2021-07-21 積體晶片 TW202236671A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/097,468 US11437480B2 (en) 2020-11-13 2020-11-13 Forming a cavity with a wet etch for backside contact formation
US17/097,468 2020-11-13

Publications (1)

Publication Number Publication Date
TW202236671A true TW202236671A (zh) 2022-09-16

Family

ID=80695993

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110126778A TW202236671A (zh) 2020-11-13 2021-07-21 積體晶片

Country Status (3)

Country Link
US (4) US11437480B2 (zh)
CN (1) CN114220809A (zh)
TW (1) TW202236671A (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11437480B2 (en) * 2020-11-13 2022-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Forming a cavity with a wet etch for backside contact formation
US20230411466A1 (en) * 2022-05-24 2023-12-21 International Business Machines Corporation Self-aligned backside contact with increased contact area
US20240064953A1 (en) * 2022-08-22 2024-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. Connection Between Gate Structure And Source/Drain Feature
US20240105615A1 (en) * 2022-09-28 2024-03-28 Samsung Electronics Co., Ltd. Field-effect transistor with uniform source/drain regions on self-aligned direct backside contact structures of backside power distribution network (bspdn)
US12419079B2 (en) 2022-10-04 2025-09-16 International Business Machines Corporation Field effect transistor with backside source/drain
US12538553B2 (en) * 2022-12-14 2026-01-27 International Business Machines Corporation Contact structure for power delivery on semiconductor device
US20240203793A1 (en) * 2022-12-16 2024-06-20 Samsung Electronics Co., Ltd. Backside contact formation using pillar patterning
US20240258387A1 (en) * 2023-01-27 2024-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Complementary Field Effect Transistors and Methods of Forming the Same
US20240332064A1 (en) * 2023-03-27 2024-10-03 Intel Corporation Back side interconnect patterning and front side metal interconnect on a transistor layer
US20240332175A1 (en) * 2023-03-31 2024-10-03 Intel Corporation Backside transistor contact surrounded by oxide
US20240373654A1 (en) * 2023-05-05 2024-11-07 International Business Machines Corporation Hybrid memory on front and backside of a wafer
US20250220950A1 (en) * 2023-12-29 2025-07-03 Intel Corpration Transistors with asymmetric source and drain contacts

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9799655B1 (en) * 2016-04-25 2017-10-24 International Business Machines Corporation Flipped vertical field-effect-transistor
US10388519B2 (en) * 2017-08-16 2019-08-20 Tokyo Electron Limited Method and device for incorporating single diffusion break into nanochannel structures of FET devices
US11437283B2 (en) * 2019-03-15 2022-09-06 Intel Corporation Backside contacts for semiconductor devices
US11984487B2 (en) * 2020-06-04 2024-05-14 Intel Corporation Non-planar transistor arrangements with asymmetric gate enclosures
US12342574B2 (en) * 2020-06-25 2025-06-24 Intel Corporation Contact resistance reduction in transistor devices with metallization on both sides
US11437480B2 (en) * 2020-11-13 2022-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Forming a cavity with a wet etch for backside contact formation

Also Published As

Publication number Publication date
US20220359689A1 (en) 2022-11-10
US20250234583A1 (en) 2025-07-17
US20220157956A1 (en) 2022-05-19
US11942527B2 (en) 2024-03-26
US20240194753A1 (en) 2024-06-13
CN114220809A (zh) 2022-03-22
US11437480B2 (en) 2022-09-06
US12272733B2 (en) 2025-04-08

Similar Documents

Publication Publication Date Title
TW202236671A (zh) 積體晶片
US11799002B2 (en) Semiconductor devices and methods of forming the same
KR101782218B1 (ko) 반도체 디바이스 구조물 및 반도체 디바이스 구조물의 형성 방법
TW202117927A (zh) 積體晶片
US12310057B2 (en) Semiconductor devices including backside vias and methods of forming the same
TWI724685B (zh) 遮蔽閘極溝槽式金氧半導體場效電晶體元件
US20240379792A1 (en) Thin film transfer using substrate with etch stop layer and diffusion barrier layer
US12199030B2 (en) Semiconductor devices including decoupling capacitors
US20240021684A1 (en) Semiconductor devices and methods of forming the same
US20250343110A1 (en) Semiconductor devices including through vias and methods of forming the same
TWI715132B (zh) 積體電路及其製造方法
US20250254936A1 (en) High voltage device with gate extensions
TWI731705B (zh) 積體晶片及其形成方法
US20250038076A1 (en) Through-substrate via formation to enlarge electrochemical plating window
US20250343145A1 (en) Semiconductor devices with backside routing and method of forming same
US20250336677A1 (en) Etch Stop Region for Semiconductor Device Substrate Thinning
US20250194441A1 (en) Horn shaped spacer for memory devices
CN116193858B (zh) 三维存储器及其制备方法
US7897473B2 (en) Method of manufacturing a dual contact trench capacitor
US20200357912A1 (en) Formation method of semiconductor device structure with gate stacks
US20240113187A1 (en) Composite gate dielectric for high-voltage device
US20250359210A1 (en) Through-substrate via and method for forming the same
US20250081523A1 (en) Contacts in semiconductor devices and methods of forming the same
US20250351489A1 (en) Semiconductor devices with embedded backside capacitors
US20250323183A1 (en) Semiconductor device with seal ring structure and method for forming the same