[go: up one dir, main page]

TW202220386A - 鎖相環電路及其操作方法以及子範圍控制電路 - Google Patents

鎖相環電路及其操作方法以及子範圍控制電路 Download PDF

Info

Publication number
TW202220386A
TW202220386A TW110140574A TW110140574A TW202220386A TW 202220386 A TW202220386 A TW 202220386A TW 110140574 A TW110140574 A TW 110140574A TW 110140574 A TW110140574 A TW 110140574A TW 202220386 A TW202220386 A TW 202220386A
Authority
TW
Taiwan
Prior art keywords
signal
circuit
phase
voltage level
locked loop
Prior art date
Application number
TW110140574A
Other languages
English (en)
Other versions
TWI786913B (zh
Inventor
林昂生
張鈞維
闕資展
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW202220386A publication Critical patent/TW202220386A/zh
Application granted granted Critical
Publication of TWI786913B publication Critical patent/TWI786913B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一種鎖相環（PLL）電路及其操作方法和子範圍控制電路。PLL電路包括TDC、環路濾波器、DCO、回饋電路、SDM和預測電路。TDC包括相位檢測器和處理電路。相位檢測器根據輸入頻率信號和回饋信號產生充電電流信號。處理電路根據預測信號將與充電電流信號對應的電壓位準限制在特定電壓範圍內以產生數位輸出。環路濾波器根據數位輸出執行低通濾波操作。DCO根據環路濾波器的輸出產生DCO頻率信號。回饋電路根據DCO頻率信號產生回饋信號。SDM根據回饋電路的資訊及分數頻率資訊產生表示累積相移資訊的相位信號至預測電路。預測電路根據相位信號產生預測信號。

Description

鎖相環電路及其操作方法以及子範圍控制電路
本發明涉及鎖相環電路，更具體地，涉及對鎖相環電路中傳統的時間數位轉換器（time-to-digital converter，TDC）電路所引起的非線性問題的改進。
一般而言，傳統的時間數位轉換器（time-to-digital converter，TDC）電路，例如R-內插TDC或相移TDC，其性能（例如，對應於解析度的平均時間間隔）可減少至0.9皮秒或0.5皮秒。然而，很難進一步降低到0.3皮秒來滿足高速系統的新要求。此外，傳統TDC會遭遇到其相位檢測器（phase detector）所引起的積分非線性（integral nonlinearity，INL）問題。
因此，本發明的目的之一在於提供一種鎖相環(PLL)電路、子範圍控制電路和鎖相環電路的操作方法，以解決上述問題。
根據本發明的實施例，公開了一種鎖相環(PLL)電路。PLL電路包括時間數位轉換器（TDC）、環路濾波器、數位控制振盪器(DCO)、回饋電路、∑-Δ調製器(SDM)和預測電路。TDC包括相位檢測器和處理電路。相位檢測器用以根據輸入頻率信號和回饋信號產生充電電流信號。處理電路耦接至相位檢測器，用以根據預測信號將與充電電流信號對應的電壓位準限制在特定電壓範圍內，以產生數位輸出。環路濾波器耦接至TDC，用以根據所述數位輸出執行低通濾波操作。DCO耦接至環路濾波器，用以根據環路濾波器的輸出產生DCO頻率信號。回饋電路耦接至DCO和相位檢測器，用以根據DCO頻率信號產生回饋信號。∑-Δ調製器（SDM）耦接至回饋電路，用以根據回饋電路的資訊及分數頻率資訊產生表示累積相移資訊的相位信號至預測電路。預測電路耦接至SDM，用以根據相位信號產生預測信號。
根據實施例，公開了一種子範圍控制電路。子範圍控制電路設置在鎖相環(PLL)電路中的電荷泵和模數轉換器(ADC)之間。子範圍控制電路包括多個電容器組和控制邏輯電路。每個電容器組包括多個電容器單元和多個開關單元。每個電容器單元的第一端耦接至電荷泵的輸出端並耦接所述ADC的輸入端。每個開關單元的第一端耦接至對應的電容器單元的第二端，每個開關單元的第二端選擇性地耦接至參考電壓和地電壓中之一。控制邏輯電路耦接至所述多個電容器組，通過分別控制至少一個電容器組中的多個開關單元的狀態，將所述電荷泵的輸出端對應的電壓位準限制在特定電壓範圍內，以動態地一次或多次調低所述電壓位準，以生成用於所述ADC的調整後的電壓位準。
根據實施例，公開了一種鎖相環(PLL)電路的操作方法。該方法包括：使用相位檢測器根據輸入頻率信號和回饋電路產生的回饋信號產生充電電流信號；根據預測信號將與所述充電電流信號對應的電壓位準限制在特定電壓範圍內，以產生數位輸出；使用環路濾波器根據所述數位輸出執行低通濾波操作；使用數位控制振盪器（DCO）根據所述環路濾波器的輸出產生DCO頻率信號；使用所述回饋電路根據所述DCO頻率信號產生所述回饋信號；使用∑-Δ調製器（SDM）根據所述回饋電路的資訊和分數頻率資訊，產生指示累積相移資訊的相位信號；以及根據所述相位信號產生所述預測信號。
根據本發明，鎖相環電路的性能可以實現對應於小解析度的平均時間間隔，大大減少由鎖相環電路中的傳統TDC引起的非線性問題。
在閱讀了在各個附圖和附圖中示出的優選實施例的以下詳細描述之後，本發明的這些和其他目的將對本領域習知技藝者變得顯而易見。
在說明書及申請專利範圍當中使用了某些詞彙來指稱特定的元件。本領域習知技藝者應可理解，電子設備製造商可以會用不同的名詞來稱呼同一元件。本說明書及申請專利範圍並不以名稱的差異來作為區別元件的方式，而是以元件在功能上的差異來作為區別的基準。在通篇說明書及申請專利範圍當中所提及的“包含”是開放式的用語，故應解釋成“包含但不限定於”。此外，“耦接”一詞在此是包含任何直接及間接的電氣連接手段。因此，若文中描述第一裝置電性連接於第二裝置，則代表該第一裝置可直接連接於該第二裝置，或通過其他裝置或連接手段間接地連接至該第二裝置。
第1圖是根據本發明實施例的鎖相環（phase-locked loop，PLL）電路100的簡化框圖。 PLL電路100可以例如是全數位PLL（all-digital PLL，ADPLL）電路。參照第1圖，PLL電路100包括時間數位轉換器(time-to-digital converter，TDC)103、諸如低通濾波器的環路濾波器130、數位控制振盪器(digital controlled oscillator，DCO)135、結合了∑-Δ調製器(sigma-delta modulator，SDM) 145和預測電路150的回饋電路140，TDC 103包括誤差檢測器（例如相位檢測器(phase detector，PD)105）和處理電路107。根據 PLL 100 的回饋路徑上的相位/時間差（或偏移/誤差）資訊，TDC 103產生數位輸出至環路濾波器130。
PD 105耦接到輸入頻率信號，例如參考頻率信號REF和從回饋電路140生成的回饋信號FB，回饋電路140例如可以是時鐘/邊沿發生器或多模分頻器（multi-modulus divider，MMD）。PD 105根據參考頻率信號REF和回饋信號FB產生諸如充電電流信號(或電流信號)I_pump的PD輸出信號，然後將電流信號I_pump泵送到處理電路107。
回饋電路140根據DCO 135的輸出頻率信號F_DCO產生回饋信號FB，SDM 145根據來自回饋電路140的資訊信號INFO以及由“.f”表示的分數頻率資訊，產生相位信號PS以指示累積的相移資訊。預測電路150根據該相位信號PS，預測並產生預測信號S_P，並將預測信號S_P的資訊傳送至TDC 103。PLL 100用以追蹤/鎖定頻率信號REF的相位，以通過跟蹤兩個信號的相位差來產生輸出頻率信號 F_DCO。
對於高性能合成器，需要實現高解析度的TDC，然而，相位檢測器可能會惡化信號的非線性度並將非線性問題引入到後續電路（例如處理電路107中包括的類比數位轉換器（ADC））中。為了避免或減輕處理電路 107 使用的諸如類比數位轉換器 (ADC)的電路元件的輸入動態範圍的非線性問題，TDC 103通過根據預測電路150產生的預測信號S_P一次或多次調低PD 105的輸出電壓位準（例如，折疊PD 105的輸出電壓曲線），以限制 PD 105 的輸出電壓範圍（例如，限制ADC的輸入電壓範圍）。
SDM 145基於分數頻率資訊“.f”操作以獲得相位信號PS，為了產生預測信號S_P，預測電路150可以基於SDM 145在第一時間點產生的相位信號PS，在第一時間點（或PLL的跟蹤操作的開始時間點）預測該第一時間點之後的第N個時間點處ADC的未來電壓位準（由於電流信號I_pump導致該未來電壓位準增加或升高），其中相位信號PS指示基於特定步長生成的累積相位，該特定步長與 ADC的輸入電壓位準的電壓變化相關。預測電路150可預測ADC在未來不同時間點的未來電壓位準，然後產生並輸出預測信號S_P至TDC 103(或處理電路107)，以控制TDC 103在未來時間點自動調低ADC的輸入電壓位準（例如，折疊ADC輸入電壓位準的電壓曲線）、自動補償由電壓折疊（voltage folding）引起的ADC數位輸出、和/或自動補償由電壓折疊引起的量化雜訊。
預測信號S_P攜帶的資訊，將用於在未來時間點下調ADC的輸入電壓位準以及用於補償電壓折疊後ADC的數位輸出的相應位元資訊，TDC 103(或處理電路107)可以精確控制ADC的輸入電壓位準在具有較好線性度的電壓範圍內，然後補償ADC的數位輸出，以產生更準確的數位輸出信號。這種預測方法在高速系統中更有用，因為在高速系統中很難實現暫態電壓檢測來檢測PD的輸出電壓（或ADC的輸入電壓）。在高速系統中很容易實現這種預測方法來實現線性電壓域TDC。
第2圖是根據本發明實施例示出第1圖的處理電路107的示例的示意圖。處理電路107包括具有逐次逼近寄存器(successive approximation register，SAR)演算法/電路的SAR ADC 110、由加法器符號(但不限於)表示的補償器單元115、具有特定增益K1的放大器單元120以及例如由減法符號表示的量化雜訊消除器（但不限於）雜訊消除單元125。在其他實施例中，雜訊消除單元125可以是可選的並且可以從處理電路107中排除。
在本實施例中，預測信號S_P分別被傳送到SAR ADC 110、補償器單元115和雜訊消除單元125。SAR ADC 110用於根據預測信號S_P在PD 105的輸出電壓位準增加並達到未來電壓位準時調低PD 105的輸出電壓位準，然後用於執行SAR ADC操作以將PD 105的輸出電壓位準轉換為數位輸出。補償單元115耦接到SAR ADC 110，用於根據預測信號S_P所攜帶的資訊對SAR ADC 110的數位輸出進行補償。
實際上，在一個實施例中，預測信號S_P可以指示SAR ADC 110要調整的電壓幅度對應的最高有效位(most significant bit，MSB)的資訊。在PD 105的輸出電壓位準(即，SAR ADC 110的輸入電壓位準)被SAR ADC 110調整一次或多次後，SAR ADC可以根據調整後的輸入電壓位準，以SAR演算法執行ADC操作，以產生與初始數位輸出（original digital output）的最低有效位 (least significant bit，LSB)相關聯的數位輸出，該初始數位輸出未經電壓折疊調整。補償器單元115用於將MSB資訊與LSB資訊組合，以產生與初始數位輸出等效或近似的組合數位輸出。
放大器單元120用於以特定增益Kl對組合數位輸出進行放大操作以產生放大的數位輸出，並且雜訊消除單元125用於基於預測信號S_P的資訊，對放大的數位輸出執行量化雜訊消除，來產生最終的數位輸出（resultant digital output）至環路濾波器130。應當注意，在一些實施例中，雜訊消除單元125可以在不參考預測信號 S_P的資訊的情況下對放大的數位輸出執行這種量化雜訊消除。
第3圖是根據本發明的實施例示出將PD的輸出電壓位準調低多次（例如四次，但不限於此）以在第2圖所示的SAR ADC 110的輸入端處產生輸入電壓的鋸齒狀波形的示例的圖。如第2圖所示的基於預測信號 S_P，SAR ADC 110例如可使用第3圖中的多個可調延遲單元或延遲元件（例如，四個延遲單元，但不限於此）分別以相同或不同的延遲量依次延遲充電開始信號（charging start signal）（即，如下面第4圖或第5圖中電荷泵的充電開始信號，例如控制信號EN），從而在四個不同的時間點產生四個不同的控制信號S0、S1、S2和S3，以便在特定的預測時間點t0-t3依次觸發/執行電壓折疊操作，依次向下調整或折疊SAR ADC 110的輸入電壓位準的初始波形W1以產生鋸齒狀波形W2，從而使輸入電壓位準保持在線性電壓範圍/區域。電壓折疊操作可以通過使用第5圖中的多個電容器組（但不限於此）來實現，如之後所詳細介紹的；也可以利用其他電路元件來實現電壓折疊操作。延遲量的調整和/或電壓折疊操作的執行，可由SAR ADC 110基於第2圖中的預測信號S_P來確定。另外，在一個實施例中，四個延遲單元可以用來產生四個控制信號S0-S3，以在一個時間間隔內依次觸發電壓折疊操作，該時間間隔可例如設置在輸入參考頻率信號REF的一個上升沿/下降沿與回饋信號FB的一個上升/下降沿之間的時間間隔。例如，該時間間隔可以在信號REF和FB的兩個上升沿之間，即一個CKV。然而，這並不是對本發明的限制。
在其他實施例中，本申請提供設置在相位檢測器和ADC之間的子範圍（sub-range）控制電路，以減輕或避免由相位檢測器引起的非線性問題。第4圖是根據本發明另一實施例的PLL電路200的簡化框圖。在實踐中，PLL電路200例如是ADPLL電路並且包括子範圍轉換器205（例如子範圍時間電壓轉換器(time-voltage converter，TVC)）、SAR ADC 210、補償器單元115、環路濾波器130、DCO 135、回饋電路140、SDM 145和預測電路150。子範圍轉換器205包括相位頻率檢測器(phase frequency detector，PFD)2051、電荷泵(charge pump，CP)2052和子範圍控制電路2053。預測信號S_P被傳送至子範圍控制電路2052及補償器單元115。PFD 2015例如根據參考頻率信號REF及回饋信號FB產生對應的電壓信號，接著CP 2052基於此對應的電壓信號產生電流信號I_pump，該電流信號I_pump的DC值與兩個輸入（即，參考頻率信號REF和回饋信號FB）的相位之間的差成線性比例。子範圍控制電路2053根據預測信號S_P，一次或多次向下調整與電流信號I_pump對應的升高的電壓位準。電壓調整/折疊操作與上述類似。V1指示由子範圍控制電路2053調整後並且傳送至SAR ADC 210輸入端的鋸齒狀波形。如第4圖所示，電壓調整/折疊操作可以在兩個信號REF和FB的上升沿期間執行，並且可以執行不同的次數，例如在時間間隔T1期間執行四次，在時間間隔T2期間執行兩次，以及在時間間隔T3期間執行三次；這並不意味著對本發明的限制。在SAR ADC 210產生並輸出LSB的資訊之後，補償器單元115將LSB的資訊與預測信號S_P指示的MSB的資訊組合，以產生組合的數位輸出作為提供至環路濾波器 130的數位輸出。
第5圖是根據本發明的一個實施例的第4圖中子範圍轉換器205、SAR ADC 210和補償器單元115的詳細電路圖。如第5圖所示，CP 2052包括用於提供充電電流信號I_pump的電流源I1，並且還包括由PFD 2051產生的控制信號EN和RST分別控制的兩個開關單元SWA和SWB。SAR ADC 210包括運算放大器2101和SAR電路2102。子範圍控制電路2053包括控制邏輯電路2054和多個電容器組（例如2 N個電容器組）。例如，N的值等於3（但不限於），即電容器組C0-C7。每個電容器組可以包括2 N個電容器單元和對應的2 M個開關單元（為簡單起見，第5圖中僅示出了多個開關單元中的一個開關單元（SW0-SW7）），其中2 M例如等於64（但不限於此）。需要說明的是，N和M分別為不同的正整數，也可以為相同的正整數。每個電容器組的每個電容器單元的第一端耦接到中間節點Nd1（位於開關單元SWA和SWB之間），即，CP 2052的輸出端，每個電容器單元的第二端耦接到對應的開關單元的一端，該對應的開關單元的另一端可以選擇性地耦接到地電壓和參考電壓位準（例如電源電壓VDD）之一。等效地，電容器組並聯連接，對應的開關單元的電容器單元也並聯連接。每個電容器組中的開關單元由控制邏輯電路2054控制。
預測電路150產生預測信號S_P至控制邏輯電路2054和補償器單元115。實際上，預測信號S_P例如可以包括信號THPS、S_Fold和LSF。信號THPS指示控制邏輯電路2054所使用的延遲量，其中控制邏輯電路2054使用該延遲量控制可調延遲單元(如第3圖中所示)分別產生控制信號。信號S_Fold指示哪個（或哪些）電容器組用於執行電壓折疊操作。信號LSF指示使用了SAR ADC 210的哪個輸入動態範圍；信號 LSF 可以是可選的。傳送至補償器單元115的預測信號S_P可包括具有MSB資訊的信號RR，MSB資訊可例如由RR[2:0]表示的三個MSB位元（但不限於此）。
控制邏輯電路2054可以包括上述的其連接方式如第3圖所示的可調延遲單元，可調延遲單元的數量並不作為限制。控制邏輯電路2054用以根據預測信號S_P產生控制信號以控制各電容器組的開關單元導通/關斷(即閉合/斷開)。根據實施例，最初在充電開始之前，每個電容器組的所有開關單元選擇性地連接到地電壓，並且PFD 2051產生信號EN和信號RST，控制開關單元SWA打開並且開關單元SWB變為閉合，以重置所有開關單元的電荷。重置後，PFD 2051產生信號EN和信號RST控制開關單元SWA變為閉合和開關單元SWB變為打開，控制邏輯電路2054產生控制信號控制每個電容器組的所有開關單元連接到參考電壓（例如，電源電壓位準 VDD）。相應地，充電開始，電流源I1利用其充電電流對中間節點Nd1處的電壓位準（即SAR ADC 210的輸入電壓位準）進行充電，並且輸入電壓位準在線性電壓範圍內隨時間線性增加。控制邏輯電路2054接著通過利用延遲單元的電路設計，在不同的時間點依此產生控制信號，例如如第3圖所示的S0-S3，從而在時間點t0-t3折疊ADC的輸入電壓位準的電壓曲線。應注意，這些時間點是基於由預測電路150產生的預測信號S_P的信號THPS所指示的延遲量來確定的。
此外，例如信號S_Fold可以指示要在時間點t0-t3切換的電容器組編號。例如，根據信號S_Fold的資訊，控制邏輯電路2054可以依次發送控制信號S0-S3，以分別控制SW0-SW3表示的所有開關單元在如第3圖所示的不同時間點t0-t3從參考電壓VDD切換到地電壓。相應地，輸入電壓位準的電壓曲線將被折疊四次以產生鋸齒狀波形。SAR ADC 210根據已調整的輸入電壓位準，確定並產生與由S_ADC[6:0]表示的LSB資訊（例如，七個 LSB 位元）相關聯的數位輸出S_ADC。補償器單元 115 將 MSB位元RR[2:0]與LSB位元S_ADC[6:0] 組合，以產生作為 TDC 的數位輸出信號 S_TDC[8:0] 的具有九位元解析度的最終的數位輸出（resultant digital output）。
在一個實施例中，控制邏輯電路2054能夠精細地控制兩個電容器組（例如C6和C7）的至少一部分（或全部）開關單元在地電壓和參考電壓VDD之間切換，以產生數位輸出信號UP[5:0]和DN[5:0]，然後SAR ADC 210可以將數位輸出信號UP[5:0]和DN[5:0]重疊，以補償電壓誤差或殘差電壓位準，以便更準確地生成 LSB位元S_ADC[6:0]。但這並非是對本發明的限制。
此外，在另一實施例中，預測電路150可產生控制信號至CP 2052以控制電流源Il提供充電電流I_pump，該充電電流I_pump從較低電流逐漸增加至特定電流位準。舉例來說，當預測電路150判斷初始相移較大時，預測電路150可控制充電電流I_pump由較低電流位準逐漸或線性增加至特定電流位準，以避免預測誤差。當預測電路150判斷相移不大時，預測電路150可將充電電流I_pump控制在特定電流位準。相應地，若充電電流I_pump由預測電路150控制，則補償單元115通過與調整後的充電電流I_pump的資訊對應的預測信號S_P，對ADC的數位輸出進行相應的補償，以準確產生用於回路濾波器130的最終數位輸出。
本領域習知技藝者將容易地認識到，在保留本發明的教導的同時可以對裝置和方法進行許多修改和改變。因此，上述公開應被解釋為僅受所附申請專利範圍的範圍和界限的限制。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:PLL電路 103:時間數位轉換器 130:環路濾波器 135:數位控制振盪器 145:∑-Δ調製器 150:預測電路 140:回饋電路 105:相位檢測器 107:處理電路 110:SAR ADC 115:補償器單元 120:放大器單元 125:雜訊消除單元 205:子範圍轉換器 210:SAR ADC 2051:相位頻率檢測器 2052:電荷泵 2053:子範圍控制電路 2101:運算放大器 2102:SAR電路 2054:控制邏輯電路
第1圖是根據本發明實施例的鎖相環(PLL)電路的簡化框圖。 第2圖是根據本發明實施例示出第1圖的處理電路的示例的示意圖。 第3圖是根據本發明的實施例示出將PD的輸出電壓位準調低多次（例如四次，但不限於此）以在第2圖所示的SAR ADC的輸入端處產生輸入電壓的鋸齒狀波形的示例的圖。 第4圖是根據本發明另一實施例的PLL電路的簡化框圖。 第5圖是根據本發明的一個實施例的第4圖中子範圍轉換器、SAR ADC和補償器單元的詳細電路圖。
100:PLL電路
103:時間數位轉換器
130:環路濾波器
135:數位控制振盪器
145:Σ-△調製器
150:預測電路
140:回饋電路
105:相位檢測器
107:處理電路

Claims (19)

  1. 一種鎖相環電路，包括： 時間數位轉換器（TDC），包括： 相位檢測器，用以根據輸入頻率信號和回饋信號產生充電電流信號；以及 處理電路，耦接至所述相位檢測器，用以根據預測信號將與所述充電電流信號對應的電壓位準限制在特定電壓範圍內，以產生數位輸出； 環路濾波器，耦接至所述TDC，用以根據所述數位輸出執行低通濾波操作； 數位控制振盪器（DCO），耦接至所述環路濾波器，用以根據所述環路濾波器的輸出產生DCO頻率信號； 回饋電路，耦接至所述DCO和所述相位檢測器，用以根據所述DCO頻率信號產生所述回饋信號； ∑-Δ調製器（SDM），耦接至所述回饋電路，用以根據所述回饋電路的資訊及分數頻率資訊產生表示累積相移資訊的相位信號至所述預測電路；以及 所述預測電路，耦接至所述SDM，用以根據所述相位信號產生所述預測信號。
  2. 如請求項1之鎖相環電路，其中所述處理電路用於： 通過根據所述預測信號動態下調所述電壓位準，將所述充電電流信號對應的所述電壓位準限制在所述特定電壓範圍內，以產生調整後的電壓位準； 根據所述調整後的電壓位準產生具有最低有效位（LSB）資訊的數位輸出；以及 將所述LSB資訊與所述預測信號攜帶的最高有效位（MSB）資訊組合，以產生組合數位輸出作為所述數位輸出。
  3. 如請求項2之鎖相環電路，其中所述調整後的電壓位準與鋸齒狀波形信號相關聯。
  4. 如請求項1之鎖相環電路，其中所述處理電路包括： 串聯連接的多個可調延遲單元，用以產生多個控制信號，所述多個控制信號分別用於調低所述電壓位準； 其中，所述多個可調延遲單元的延遲量由所述預測信號確定，以確定產生所述多個控制信號的時間點。
  5. 如請求項4之鎖相環電路，其中在由所述輸入頻率信號的信號邊沿和所述回饋信號的信號邊沿指定的時間間隔期間產生所述多個控制信號。
  6. 如請求項5之鎖相環電路，其中所述輸入頻率信號的信號邊沿為上升沿或下降沿，所述回饋信號的信號邊沿為另一上升沿或另一下降沿。
  7. 如請求項5之鎖相環電路，其中所述輸入頻率信號的信號邊沿為上升沿，所述回饋信號的信號邊沿為另一上升沿。
  8. 如請求項2之鎖相環電路，其中所述處理電路用於通過將一個電容器組的一個位元資訊與另一電容器組的另一位元資訊重疊來產生所述LSB資訊。
  9. 一種子範圍控制電路，設置在鎖相環電路中的電荷泵和類比數位轉換器（ADC）之間，所述子範圍控制電路包括： 多個電容器組，每個電容器組包括： 多個電容器單元，每個電容器單元的第一端耦接至所述電荷泵的輸出端並耦接所述ADC的輸入端；以及 多個開關單元，每個開關單元的第一端耦接至對應的電容器單元的第二端，每個開關單元的第二端選擇性地耦接至參考電壓和地電壓中之一；以及 控制邏輯電路，耦接至所述多個電容器組，通過分別控制至少一個電容器組中的多個開關單元的狀態，將所述電荷泵的輸出端對應的電壓位準限制在特定電壓範圍內，以動態地一次或多次調低所述電壓位準，以生成用於所述ADC的調整後的電壓位準。
  10. 如請求項9之子範圍控制電路，其中所述控制邏輯電路用於當所述電荷泵的充電開始時，控制每個電容器組中的所有開關單元變為連接到所述參考電壓並且從所述地電壓斷開。
  11. 如請求項10之子範圍控制電路，其中所述控制邏輯電路用於控制特定電容器組的開關單元在特定時間點變為連接到所述地電壓並且從所述參考電壓斷開，以降低所述電壓位準。
  12. 一種鎖相環電路的操作方法，包括： 使用相位檢測器根據輸入頻率信號和回饋電路產生的回饋信號產生充電電流信號； 根據預測信號將與所述充電電流信號對應的電壓位準限制在特定電壓範圍內，以產生數位輸出； 使用環路濾波器根據所述數位輸出執行低通濾波操作； 使用數位控制振盪器（DCO）根據所述環路濾波器的輸出產生DCO頻率信號； 使用所述回饋電路根據所述DCO頻率信號產生所述回饋信號； 使用∑-Δ調製器（SDM）根據所述回饋電路的資訊和分數頻率資訊，產生指示累積相移資訊的相位信號；以及 根據所述相位信號產生所述預測信號。
  13. 如請求項12之鎖相環電路的操作方法，其中所述限制步驟包括： 通過根據所述預測信號動態下調所述電壓位準，將所述充電電流信號對應的所述電壓位準限制在所述特定電壓範圍內，以產生調整後的電壓位準； 根據所述調整後的電壓位準產生具有最低有效位（LSB）資訊的數位輸出；以及 將所述LSB資訊與所述預測信號攜帶的最高有效位（MSB）資訊組合，以產生組合數位輸出作為所述數位輸出。
  14. 如請求項13之鎖相環電路的操作方法，其中所述調整後的電壓位準與鋸齒狀波形信號相關聯。
  15. 如請求項12之鎖相環電路的操作方法，其中所述產生數位輸出的步驟包括： 使用串聯連接的多個可調延遲單元，產生多個控制信號，所述多個控制信號分別用於調低所述電壓位準； 其中，所述多個可調延遲單元的延遲量由所述預測信號確定，以確定產生所述多個控制信號的時間點。
  16. 如請求項15之鎖相環電路的操作方法，其中在由所述輸入頻率信號的信號邊沿和所述回饋信號的信號邊沿指定的時間間隔期間產生所述多個控制信號。
  17. 如請求項16之鎖相環電路的操作方法，其中所述輸入頻率信號的信號邊沿為上升沿或下降沿，所述回饋信號的信號邊沿為另一上升沿或另一下降沿。
  18. 如請求項16之鎖相環電路的操作方法，其中所述輸入頻率信號的信號邊沿為上升沿，所述回饋信號的信號邊沿為另一上升沿。
  19. 如請求項13之鎖相環電路的操作方法，其中所述處理電路用於通過將一個電容器組的一個位元資訊與另一電容器組的另一位元資訊重疊來產生所述LSB資訊。
TW110140574A 2020-11-12 2021-11-01 鎖相環電路及其操作方法以及子範圍控制電路 TWI786913B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063112665P 2020-11-12 2020-11-12
US63/112,665 2020-11-12
US17/488,339 2021-09-29
US17/488,339 US11456750B2 (en) 2020-11-12 2021-09-29 Phase-locked loop circuit having linear voltage-domain time-to-digital converter with output subrange

Publications (2)

Publication Number Publication Date
TW202220386A true TW202220386A (zh) 2022-05-16
TWI786913B TWI786913B (zh) 2022-12-11

Family

ID=81453686

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110140574A TWI786913B (zh) 2020-11-12 2021-11-01 鎖相環電路及其操作方法以及子範圍控制電路

Country Status (3)

Country Link
US (1) US11456750B2 (zh)
CN (1) CN114499504A (zh)
TW (1) TWI786913B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11791829B2 (en) * 2021-02-24 2023-10-17 Morse Micro Pty. Ltd. Digital phase-locked loop with fast output frequency digital control
CN113098506B (zh) * 2021-03-30 2022-06-17 联芸科技（杭州）有限公司 分频电路、分频方法及锁相环
US11595049B1 (en) * 2022-03-31 2023-02-28 Texas Instruments Incorporated Period error correction in digital frequency locked loops
US12119831B2 (en) * 2022-04-07 2024-10-15 Maxim Integrated Products, Inc. Ultra-low power instant lock phase lock loop (PLL)
CN117559993B (zh) * 2023-11-22 2024-12-13 中国科学技术大学 一种电荷舵数字鉴相器及其电荷舵采样全数字锁相环
US12283965B1 (en) * 2024-01-03 2025-04-22 Realtek Semiconductor Corp. Charge pump for fractional-n frequency synthesizer

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271781B1 (en) * 1998-06-10 2001-08-07 Lockheed Martin Corporation Nonlinear filter correction of multibit ΣΔ modulators
US6429693B1 (en) * 2000-06-30 2002-08-06 Texas Instruments Incorporated Digital fractional phase detector
US7064617B2 (en) * 2003-05-02 2006-06-20 Silicon Laboratories Inc. Method and apparatus for temperature compensation
US20050068118A1 (en) * 2003-09-30 2005-03-31 Silicon Laboratories, Inc. Reconfigurable terminal
US7288998B2 (en) * 2003-05-02 2007-10-30 Silicon Laboratories Inc. Voltage controlled clock synthesizer
US7436227B2 (en) * 2003-05-02 2008-10-14 Silicon Laboratories Inc. Dual loop architecture useful for a programmable clock source and clock multiplier applications
US6927611B2 (en) 2003-10-29 2005-08-09 International Business Machines Corporation Semidigital delay-locked loop using an analog-based finite state machine
US8193866B2 (en) * 2007-10-16 2012-06-05 Mediatek Inc. All-digital phase-locked loop
US8553827B2 (en) 2009-10-20 2013-10-08 Qualcomm Incorporated ADC-based mixed-mode digital phase-locked loop
US8477631B2 (en) * 2009-08-25 2013-07-02 Texas Instruments Incorporated Dynamic low power radio modes
KR101749583B1 (ko) 2011-05-30 2017-06-21 삼성전자주식회사 시간차 가산기, 시간차 누산기, 시그마-델타 타임 디지털 변환기, 디지털 위상 고정 루프 및 온도 센서
US8957712B2 (en) * 2013-03-15 2015-02-17 Qualcomm Incorporated Mixed signal TDC with embedded T2V ADC
US9225348B2 (en) * 2014-01-10 2015-12-29 International Business Machines Corporation Prediction based digital control for fractional-N PLLs
US9344271B1 (en) * 2014-03-25 2016-05-17 Microsemi Storage Solutions (U.S.), Inc. Digital correction of spurious tones caused by a phase detector of a hybrid analog-digital delta-sigma modulator based fractional-N phase locked loop
JP2016140021A (ja) * 2015-01-29 2016-08-04 株式会社半導体理工学研究センター 位相検出器とそれを用いたデジタルｐｌｌ回路
US9285778B1 (en) * 2015-08-18 2016-03-15 Cadence Design Systems, Inc. Time to digital converter with successive approximation architecture
US9740175B2 (en) * 2016-01-18 2017-08-22 Marvell World Trade Ltd. All-digital phase locked loop (ADPLL) including a digital-to-time converter (DTC) and a sampling time-to-digital converter (TDC)
US9588497B1 (en) * 2016-07-27 2017-03-07 Silicon Laboratories Inc. Differential voltage-controlled oscillator analog-to-digital converter using input-referred offset
US9705521B1 (en) * 2016-07-27 2017-07-11 Silicon Laboratories Inc. Noise shaping signed digital-to-analog converter
US11038521B1 (en) * 2020-02-28 2021-06-15 Silicon Laboratories Inc. Spur and quantization noise cancellation for PLLS with non-linear phase detection
US11522553B2 (en) * 2020-05-05 2022-12-06 Stmicroelectronics International N.V. Sigma-delta analog-to-digital converter circuit with real time correction for digital-to-analog converter mismatch error
US11316522B2 (en) * 2020-06-15 2022-04-26 Silicon Laboratories Inc. Correction for period error in a reference clock signal

Also Published As

Publication number Publication date
TWI786913B (zh) 2022-12-11
CN114499504A (zh) 2022-05-13
US20220149849A1 (en) 2022-05-12
US11456750B2 (en) 2022-09-27

Similar Documents

Publication Publication Date Title
TWI786913B (zh) 鎖相環電路及其操作方法以及子範圍控制電路
US10895850B1 (en) Mixed-domain circuit with differential domain-converters
CN105897258B (zh) 时数转换器和锁相环
US9584177B2 (en) Time to digital converter and phase locked loop
US9461653B2 (en) Fractional-N phase-locked loop
CN107046421B (zh) 全数字锁相环及其控制方法
USRE48275E1 (en) Digital-to-time converter
US20210044300A1 (en) High Linearity Phase Interpolator
CN114765461A (zh) 用于高带宽低噪声锁相环的高增益检测器技术
CN105814797A (zh) 开关电容回路滤波器
CN1992520A (zh) 精确三角波形发生器
JP4216075B2 (ja) フラクショナル補償法（ｆｒａｃｔｉｏｎａｌｃｏｍｐｅｎｓａｔｉｏｎｍｅｔｈｏｄ）を使用するフラクショナルｎ周波数シンセサイザ（ｆｒａｃｔｉｏｎａｌ−ｎｆｒｅｑｕｅｎｃｙｓｙｎｔｈｅｓｉｚｅｒ）
CN107431488A (zh) 锁相环(pll)架构
EP1458099B1 (en) A phase-locked loop circuit with switched-capacitor conditioning of the control current
US20090146705A1 (en) Delay locked loop circuit and method for eliminating jitter and offset therein
WO2010047005A1 (ja) デジタルｐｌｌ回路及び通信装置
US12381567B2 (en) Digital-to-time converter calibration
JP4648380B2 (ja) 分数周波数シンセサイザ
US11231741B1 (en) Systems and methods for generating clock signals
CN120263175A (zh) 用于分数-n频率合成器的电荷泵
JP4181045B2 (ja) オフセット補正システムおよび高利得信号チャネルのための方法
CN117559993B (zh) 一种电荷舵数字鉴相器及其电荷舵采样全数字锁相环
WO2012030780A1 (en) Nonlinear and concurrent digital control for a highly digital phase-locked loop
JP3988034B2 (ja) クロック同期装置
US20060097793A1 (en) Control device of a pll and control method thereof