[go: up one dir, main page]

TW202226474A - 撓性半導體封裝構造 - Google Patents

撓性半導體封裝構造 Download PDF

Info

Publication number
TW202226474A
TW202226474A TW109145666A TW109145666A TW202226474A TW 202226474 A TW202226474 A TW 202226474A TW 109145666 A TW109145666 A TW 109145666A TW 109145666 A TW109145666 A TW 109145666A TW 202226474 A TW202226474 A TW 202226474A
Authority
TW
Taiwan
Prior art keywords
edge
chip
layer
heat dissipation
exposed surface
Prior art date
Application number
TW109145666A
Other languages
English (en)
Other versions
TWI738596B (zh
Inventor
李東昇
龐規浩
魏兆璟
郭晉村
李佩螢
Original Assignee
頎邦科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 頎邦科技股份有限公司 filed Critical 頎邦科技股份有限公司
Priority to TW109145666A priority Critical patent/TWI738596B/zh
Priority to CN202120060945.8U priority patent/CN214254395U/zh
Priority to CN202110031745.4A priority patent/CN114520197A/zh
Priority to CN202120299508.1U priority patent/CN215008198U/zh
Priority to CN202110144595.8A priority patent/CN114520201B/zh
Priority to JP2021026628A priority patent/JP7152543B2/ja
Priority to KR1020210023227A priority patent/KR20220091317A/ko
Application granted granted Critical
Publication of TWI738596B publication Critical patent/TWI738596B/zh
Publication of TW202226474A publication Critical patent/TW202226474A/zh

Links

Images

Classifications

    • H10W40/255—
    • H10W40/226—
    • H10W70/611—
    • H10W70/688—
    • H10W74/012—
    • H10W74/114—
    • H10W74/15—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

一種撓性半導體封裝構造包含一撓性基板、一晶片及一散熱貼片，該晶片設置於該撓性基板，該散熱貼片以一黏著層貼附於該晶片的一顯露表面，使該散熱貼片及該晶片之間形成一容膠空間，該容膠空間並環繞該黏著層，藉由該容膠空間使得該黏著層受壓時，能容納被壓力擠出的該黏著層，以避免該黏著層溢流出或凸出於該散熱貼片。

Description

撓性半導體封裝構造
本發明關於一種撓性半導體封裝構造，尤其是一種可撓、可捲收，且貼附有一散熱貼片的撓性半導體封裝構造。
薄膜覆晶封裝(COF)為目前薄膜電晶體液晶顯示器(Thin film transistor liquid crystal display，TFT LCD)的一驅動積體電路(IC)的封裝方式之一，在高解析度及高性能的需求下，會使得薄膜覆晶封裝產生高熱，而高熱將使該驅動積體電路(IC)損壞。
台灣申請第109209860號專利揭露一種「薄膜覆晶封裝結構」，其以一第一散熱件13的一黏著層貼附於晶片12及薄膜基板11上，以對晶片12進行散熱，請參閱台灣申請第109209860號專利的圖1C，其揭露該黏著層的邊緣與基材13、導熱層133、第一金屬層134、第二金屬層136的邊緣平齊，因此，當該薄膜覆晶封裝結構被擠壓時，該黏著層將會因外力(如捲收時的壓力等)而溢流或凸出於該基材131、該導熱層133、該第一金屬層134、該第二金屬層136的邊緣，而污染該薄膜覆晶封裝結構，且當該薄膜覆晶封裝結構被捲收時，溢流或凸出於該基材131、該導熱層133、該第一金屬層134、該第二金屬層136的各該邊緣的該黏著層，會造成薄膜覆晶封裝結構互相黏著，其影響了該薄膜覆晶封裝結構的品質及良率。
本發明的主要目的是避免貼附於一晶片的一散熱貼片的一黏著層溢流或凸出於該散熱貼片，而造成一撓性半導體封裝構造受污染。
本發明之一種撓性半導體封裝構造包含一撓性基板、一晶片及一散熱貼片，該撓性基板具有一電路層，該晶片設置於該撓性基板，且該晶片與該電路層電性連接，該晶片並顯露出一顯露表面，該散熱貼片設置於該晶片的該顯露表面，該散熱貼片包含一載體、一散熱層及一黏著層，該散熱層位於該載體與該黏著層之間，該黏著層以一第一黏著面貼附於該晶片的該顯露表面，使該散熱層及該晶片之間形成一容膠空間，該容膠空間並環繞該黏著層。
本發明藉由該容膠空間，使得該黏著層受壓時，能容納被壓力擠出的該黏著層，以避免該黏著層溢流出或凸出於該散熱貼片，並可避免捲收複數個撓性半導體封裝構造時，造成該些撓性半導體封裝構造互相黏著。
請參閱第1及2圖，本發明的一種撓性半導體封裝構造100(如薄膜覆晶封裝，COF等)包含一撓性基板110、一晶片120及一散熱貼片130，該撓性基板110具有一電路層111及一保護層112，在本實施例中，該電路層111設置於該撓性基板110的一表面，且該保護層112覆蓋該電路層111，該保護層112並顯露出該電路層111的複數個內引腳111a。
請參閱第1及2圖，該晶片120設置於該撓性基板110，且該晶片120以複數個凸塊121與該電路層111的該些內引腳111a電性連接，該晶片120並顯露出一顯露表面120a，在本實施例中，一填充膠140填充於該撓性基板110與該晶片120之間，且該填充膠140包覆該些凸塊121。
請參閱第1及2圖，該散熱貼片130設置於該晶片120的該顯露表面120a，該散熱貼片130包含一載體131、一散熱層132及一黏著層133，該散熱層132位於該載體131與該黏著層133之間，該黏著層133具有一第一黏著面133a及一第二黏著面133b，該黏著層133以該第一黏著面133a貼附於該晶片120的該顯露表面120a，該黏著層133以該第二黏著面133b貼附於該散熱層132的一表面132a，並使該散熱層132及該晶片120之間形成一容膠空間R，該容膠空間R並環繞該黏著層133。
請參閱第1及2圖，該黏著層133投影至該顯露表面120a，並於該晶片120的該顯露表面120a形成一第一投影區域A1，該黏著層133投影至該散熱層132的該表面132a，並於該表面132a形成一第二投影區域A2，該載體131投影至該晶片120的該顯露表面120a，並於該顯露表面120a形成一第三投影區域A3。
請參閱第1及2圖，該第一投影區域A1位於該顯露表面120a中，且該第一投影區域A1的一區域面積小於該顯露表面120a的一表面積，該第二投影區域A2位於該表面132a中，且該第二投影區域A2的一區域面積小於該表面132a的一表面積，在本實施例中，該晶片120的該顯露表面120a具有一第一邊緣120b，該散熱層132的該表面132a具有一第二邊緣132b，該第一投影區域A1具有一第三邊緣A11，該第二投影區域A2具有一第四邊緣A21，該第三投影區域A3具有一第五邊緣A31，該第五邊緣A31位於該顯露表面120a的該第一邊緣120b與該第一投影區域A1的該第三邊緣A11之間，較佳地，該第五邊緣A31與該顯露表面120a的該第一邊緣120b重疊。
請參閱第1及2圖，在本實施例中，該第一邊緣120b與該第三邊緣A11之間具有一間距，該間距不小於20微米，該第二邊緣132b與該第四邊緣A21之間具有一間距，該間距不小於20微米，且該第一邊緣120b、該第二邊緣132b、該第三邊緣A11定義出該容膠空間R，或者，在不同的實施例中，該第二邊緣132b、該第三邊緣A11、該第四邊緣A21定義出該容膠空間R，在本實施例中，是以該第一邊緣120b、該第二邊緣132b、該第三邊緣A11、該第四邊緣A21定義該容膠空間R，該容膠空間R為一預留空間，當該黏著層133受壓時，藉由預留的該容膠空間R容納受壓的該黏著層133，以避免該黏著層133溢流出或凸出於該散熱貼片130，而污染該撓性半導體封裝構造100，且可避免捲收複數個撓性半導體封裝構造100時，造成該些撓性半導體封裝構造100互相黏著。
本發明之保護範圍當視後附之申請專利範圍所界定者為準，任何熟知此項技藝者，在不脫離本發明之精神和範圍內所作之任何變化與修改，均屬於本發明之保護範圍。
100:撓性半導體封裝構造 110:撓性基板 111:電路層 111a:內引腳 112:保護層 120:晶片 120a:顯露表面 120b:第一邊緣 121:凸塊 130:散熱貼片 131:載體 132:散熱層 132a:表面 132b:第二邊緣 133:黏著層 133a:第一黏著面 133b:第二黏著面 140:填充膠 A1:第一投影區域 A11:第三邊緣 A2:第二投影區域 A21:第四邊緣 A3:第三投影區域 A31:第五邊緣 R:容膠空間
第1圖：本發明的電路板的俯視圖。 第2圖：本發明的電路板的剖視圖。
100:撓性半導體封裝構造
110:撓性基板
111:電路層
111a:內引腳
112:保護層
120:晶片
120a:顯露表面
120b:第一邊緣
121:凸塊
130:散熱貼片
131:載體
132:散熱層
132a:表面
132b:第二邊緣
133:黏著層
133a:第一黏著面
133b:第二黏著面
140:填充膠
A1:第一投影區域
A11:第三邊緣
A2:第二投影區域
A21:第四邊緣
A3:第三投影區域
A31:第五邊緣
R:容膠空間

Claims (9)

  1. 一種撓性半導體封裝構造，包含： 一撓性基板，具有一電路層； 一晶片，設置於該撓性基板，且該晶片與該電路層電性連接，該晶片並顯露出一顯露表面；以及 一散熱貼片，設置於該晶片的該顯露表面，該散熱貼片包含一載體、一散熱層及一黏著層，該散熱層位於該載體與該黏著層之間，該黏著層以一第一黏著面貼附於該晶片的該顯露表面，使該散熱層及該晶片之間形成一容膠空間，該容膠空間並環繞該黏著層。
  2. 如請求項1之撓性半導體封裝構造，其中該黏著層投影至該顯露表面，並於該顯露表面形成一第一投影區域，該第一投影區域的一區域面積小於該顯露表面的一表面積，且該第一投影區域位於該顯露表面中，該黏著層以一第二黏著面貼附於該散熱層的一表面，該黏著層投影至該散熱層的該表面，並於該表面形成一第二投影區域，該第二投影區域的一區域面積小於該表面的一表面積，且該第二投影區域位於該表面中。
  3. 如請求項2之撓性半導體封裝構造，其中該晶片的該顯露表面具有一第一邊緣，該散熱層的該表面具有一第二邊緣，該第一投影區域具有一第三邊緣，該第一邊緣、該第二邊緣、該第三邊緣定義出該容膠空間。
  4. 如請求項2之撓性半導體封裝構造，其中，該散熱層的該表面具有一第二邊緣，該第一投影區域具有一第三邊緣，該第二投影區域具有一第四邊緣，該第二邊緣、該第三邊緣、該第四邊緣定義出該容膠空間。
  5. 如請求項2之撓性半導體封裝構造，其中，該顯露表面具有一第一邊緣，該散熱層的該表面具有一第二邊緣，該第一投影區域具有一第三邊緣，該第二投影區域具有一第四邊緣，該第一邊緣、該第二邊緣、該第三邊緣、該第四邊緣定義出該容膠空間。
  6. 如請求項3之撓性半導體封裝構造，其中該第二投影區域具有一第四邊緣，該第二邊緣與該第四邊緣之間具有一間距，該間距不小於20微米。
  7. 如請求項3之撓性半導體封裝構造，其中該第一邊緣與該第三邊緣之間具有一間距，該間距不小於20微米。
  8. 如請求項1至7中任一項之撓性半導體封裝構造，其中該載體投影至該顯露表面，並於該顯露表面形成一第三投影區域，該第三投影區域具有一第五邊緣，該第五邊緣位於該顯露表面的該第一邊緣與該第一投影區域的一第三邊緣之間。
  9. 如請求項8之撓性半導體封裝構造，其中該第五邊緣與該顯露表面的該第一邊緣重疊。
TW109145666A 2020-11-19 2020-12-23 撓性半導體封裝構造 TWI738596B (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
TW109145666A TWI738596B (zh) 2020-12-23 2020-12-23 撓性半導體封裝構造
CN202120060945.8U CN214254395U (zh) 2020-11-19 2021-01-11 挠性半导体封装构造
CN202110031745.4A CN114520197A (zh) 2020-11-19 2021-01-11 挠性半导体封装构造
CN202120299508.1U CN215008198U (zh) 2020-11-19 2021-02-02 半导体散热封装构造
CN202110144595.8A CN114520201B (zh) 2020-11-19 2021-02-02 半导体散热封装构造及其制造方法
JP2021026628A JP7152543B2 (ja) 2020-12-23 2021-02-22 半導体パッケージ構造
KR1020210023227A KR20220091317A (ko) 2020-12-23 2021-02-22 가요성 반도체 패키지 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109145666A TWI738596B (zh) 2020-12-23 2020-12-23 撓性半導體封裝構造

Publications (2)

Publication Number Publication Date
TWI738596B TWI738596B (zh) 2021-09-01
TW202226474A true TW202226474A (zh) 2022-07-01

Family

ID=78777942

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109145666A TWI738596B (zh) 2020-11-19 2020-12-23 撓性半導體封裝構造

Country Status (3)

Country Link
JP (1) JP7152543B2 (zh)
KR (1) KR20220091317A (zh)
TW (1) TWI738596B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI867893B (zh) * 2023-12-13 2024-12-21 南茂科技股份有限公司 薄膜覆晶封裝

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW258829B (zh) * 1994-01-28 1995-10-01 Ibm
JP2001007262A (ja) * 1999-06-17 2001-01-12 Nec Corp 半導体装置及び半導体装置の製造方法
JP3459804B2 (ja) * 2000-02-28 2003-10-27 Ｎｅｃエレクトロニクス株式会社 半導体装置
TW200527620A (en) * 2004-02-04 2005-08-16 Siliconware Precision Industries Co Ltd Semiconductor package
KR100760770B1 (ko) * 2006-03-29 2007-09-21 삼성에스디아이 주식회사 플라즈마 표시장치
TWI296424B (en) * 2006-05-10 2008-05-01 Siliconware Precision Industries Co Ltd Semiconductor device, chip structure thereof and method for manufacturing the same
US20090091021A1 (en) * 2007-10-03 2009-04-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
US20100019379A1 (en) * 2008-07-24 2010-01-28 Broadcom Corporation External heat sink for bare-die flip chip packages
JP2012164846A (ja) * 2011-02-08 2012-08-30 Renesas Electronics Corp 半導体装置、半導体装置の製造方法、及び表示装置
US10770368B2 (en) * 2015-12-02 2020-09-08 Novatek Microelectronics Corp. Chip on film package and heat-dissipation structure for a chip package
CN214254395U (zh) * 2020-11-19 2021-09-21 颀邦科技股份有限公司 挠性半导体封装构造
TWM610924U (zh) * 2020-12-23 2021-04-21 頎邦科技股份有限公司 撓性半導體封裝構造

Also Published As

Publication number Publication date
TWI738596B (zh) 2021-09-01
JP2022100191A (ja) 2022-07-05
JP7152543B2 (ja) 2022-10-12
KR20220091317A (ko) 2022-06-30

Similar Documents

Publication Publication Date Title
US7911050B2 (en) Semiconductor device and method for manufacturing the same
TW464927B (en) Metal bump with an insulating sidewall and method of fabricating thereof
US7435914B2 (en) Tape substrate, tape package and flat panel display using same
US8222089B2 (en) Tape for heat dissipating member, chip on film type semiconductor package including heat dissipating member, and electronic apparatus including the same
TWI751797B (zh) 電路板及其散熱貼片
JP5207477B2 (ja) 放熱部材を具備したｃｏｆ型半導体パッケージ
CN214254395U (zh) 挠性半导体封装构造
TWI604579B (zh) 薄膜覆晶封裝結構
TWI740962B (zh) 薄膜覆晶(cof)封裝及包含其的顯示裝置
US20100144096A1 (en) Method of manufacturing semiconductor device in which bottom surface and side surface of semiconductor substrate are covered with resin protective film
TWI738596B (zh) 撓性半導體封裝構造
US7446407B2 (en) Chip package structure
TWM610924U (zh) 撓性半導體封裝構造
US20110134618A1 (en) Connection structure for chip-on-glass driver ic and connection method therefor
US11728261B2 (en) Chip on film package and display apparatus including the same
KR101585756B1 (ko) 씨오에프형 반도체 패키지 및 그 제조 방법
CN215008198U (zh) 半导体散热封装构造
TWI509756B (zh) 薄膜覆晶封裝結構
US20060208365A1 (en) Flip-chip-on-film package structure
TWI744156B (zh) 半導體散熱封裝構造及其製造方法
TWM611792U (zh) 半導體散熱封裝構造
CN115701652A (zh) 膜上芯片封装
CN114864513A (zh) 薄膜覆晶封装结构
US20240188221A1 (en) Device substrate and manufacturing method thereof
KR20130025641A (ko) 방열성을 향상시킨 칩 온 필름 패키지