TW202224034A

TW202224034A - 晶片封裝方法以及晶片封裝單元

Info

Publication number: TW202224034A
Application number: TW110116416A
Authority: TW
Inventors: 顏豪疄; 黃恒賫; 永中胡
Original assignee: 立錡科技股份有限公司
Priority date: 2020-12-07
Filing date: 2021-05-06
Publication date: 2022-06-16
Also published as: CN114597132A

Abstract

一種晶片封裝方法，包含：提供一底材，包含多個指狀接點；在底材上設置多個晶片以及圍繞各晶片的多個垂直導熱結構，其中晶片以覆晶(Flip chip)方式設置於底材上，並使垂直導熱結構分別接觸對應之指狀接點；提供一封裝材料，封裝底材、晶片與垂直導熱結構；藉由一黏著層，將一金屬薄膜黏著於封裝材料上，以形成一封裝結構；以及切割封裝結構，以形成多個晶片封裝單元，其中各晶片封裝單元中包含各晶片、圍繞各晶片的對應之多個垂直導熱結構、切割後底材以及切割後金屬薄膜。

Description

晶片封裝方法以及晶片封裝單元

本發明係有關一種晶片封裝方法，特別是指一種封裝過程中，圍繞各晶片的多個垂直導熱結構分別熱連接底材以及金屬薄膜的晶片封裝方法。

先前技術中，參照圖1，其顯示美國專利案US 9984992的晶片封裝結構，其中包含兩晶片，下方晶片CH設置於底材110上，位於多個打線材100以及其他晶片所環繞形成的法拉第籠(Faraday cage)中，其形成一內部電磁保護結構。打線材100設置於底材110上，與底材110中線路相連，為封裝材料120所包覆，此為防電磁感擾設計。根據圖式，晶片CH散熱主要為往下透過底材110，而往上方的散熱途徑過長，且通過其他晶片，散熱效果有限。

參照圖2，其顯示美國專利案US 9812402的晶片封裝結構。類似於圖1，圖2中打線材100與導電薄膜115環繞形成一法拉第籠，打線材100與底材110中線路相連，以形成防電磁感擾設計。然而，導電薄膜115之外又包含一金屬蓋130，此金屬蓋130雖可加強防電磁感擾，但反而造成晶片產生的熱被積聚在金屬蓋130內，其散熱效果不佳。

又參照圖3，其中顯示美國專利案US 7355289的晶片封裝結構，其中為加強晶片CH的熱傳導，在晶片CH上形成多個打線材100，以加強晶片CH散熱效果。其中打線材100外露於晶片CH上方的封裝材料120外側。此設計雖考慮散熱需求，但打線材100離晶片CH距離遠，且打線材100外露於封裝結構外的面積小，散熱效果有限。

參照圖4，其顯示美國專利案US 6023096的晶片封裝單元，其中位於晶片CH下方的底材110上具有一開孔，開孔下方設有一金屬薄膜120，封裝材料100充填於晶片CH下方、底材110的開孔、以及金屬薄膜120之間。此金屬薄膜120具有加強晶片CH散熱的功能，但此製程十分複雜。首先，底材110上需有開孔，金屬薄膜120設置於未完全硬化的封裝材料100上，其金屬薄膜120設置有相當難度。

參照圖5，其顯示美國專利案US 6411507的晶片封裝單元，其中藉由依形狀複雜的金屬蓋140，其中金屬蓋140設計為與晶片CH熱接觸。其中金屬蓋140的形狀複雜，其加工有一定難度，金屬蓋140定位步驟中如何能正確放到位置，以達到與晶片CH間具有最佳熱接觸，也是另一技術困擾。此外，因製作技術限制，金屬蓋140有尺寸的下限，無法用於小尺寸的晶片封裝單元。

針對先前技術之缺點，本發明提供一晶片封裝單元，此設計具有過程簡單、製造容易、成本低、不受尺寸限制的優點。

就其中一個觀點言，本發明提供了一種晶片封裝方法，以解決前述之困擾。此晶片封裝方法，包含：提供一底材(base material)，包含多個指狀接點(finger)；在底材上設置多個晶片以及圍繞各晶片的多個垂直導熱結構，其中晶片以覆晶(Flip chip)方式設置於底材上，並垂直導熱結構分別設置於對應之指狀接點上，並藉由指狀接點熱連接底材，以形成熱傳路徑；提供一封裝材料，封裝底材、晶片與垂直導熱結構；提供一黏著層，並藉由此黏著層將一金屬薄膜黏著於封裝材料上，以形成一封裝結構；以及切割封裝結構，以形成多個晶片封裝單元，其中各晶片封裝單元中包含各晶片、圍繞各晶片的對應之多個垂直導熱結構、切割後底材以及切割後金屬薄膜。各晶片封裝單元中，晶片所產生的熱，可藉由切割後底材與切割後金屬薄膜傳遞至晶片封裝單元外。垂直導熱結構可進一步加強從晶片至切割後底材與切割後金屬薄膜的熱傳效果。此外，本發明的方法中，可應用至各種尺寸的晶片封裝單元，無需特製的金屬蓋，也無需打線(Wiring)就可具有高效率的熱傳效果。

一實施例中，前述的在底材上設置晶片以及圍繞各晶片的垂直導熱結構的步驟中，包含：在底材上設置晶片之後、設置圍繞各晶片的垂直導熱結構；或者，在底材上設置垂直導熱結構之後、設置垂直導熱結構所圍繞的各晶片。使用者可依照製程的特性與需要，選擇晶片與垂直導熱結構的設置順序。

一實施例中，垂直導熱結構接觸黏著層或金屬薄膜。垂直導熱結構可經由黏著層而連接至金屬薄膜、或者，垂直導熱結構可穿過黏著層而連接至金屬薄膜。

另一觀點中，本發明提供一種晶片封裝單元，其包含：一底材，其包含多個指狀接點；一晶片，以覆晶方式設置於底材上；多個垂直導熱結構，設置於指狀接點上並圍繞晶片；一封裝材料，封裝底材、晶片與垂直導熱結構；以及一黏著層與一金屬薄膜，金屬薄膜藉由黏著層以黏著於封裝材料上。

底下藉由具體實施例詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。

本發明中的圖式均屬示意，主要意在表示各電路組成部分間之相互關係，至於形狀與尺寸則並未依照比例繪製。

圖6A至6G、7A至7C，顯示本發明中兩個實施例的晶片封裝方法，7A至7C實施例的後續步驟也請參照圖6D至6G。其中，本發明之晶片封裝方法主要包括：包含：提供一底材110(圖6A、7A)，底材110包含多個指狀接點(Substrate finger)，此指狀接點可浮接或連接至底材110的其他線路，圖式中顯示指狀接點的側向剖面圖，從底材110垂直方向的視角上可呈現其指狀接點的幾何特徵；在底材110上設置晶片CH以及圍繞各晶片CH的多個垂直導熱結構205(圖6B、6C、7B、7C)，其中晶片CH以覆晶(Flip chip)方式設置於底材110上(晶片CH的訊號接點位於晶片CH與底材110間的空隙中)，並垂直導熱結構205設置於對應的指狀接點上，藉由指狀接點熱連接底材110，以形成晶片CH往下的熱傳路徑；提供一封裝材料100，封裝底材110、晶片CH與垂直導熱結構205，封裝材料100填入底材110、晶片CH與垂直導熱結構205間的空間(圖6D)，其中封裝材料100可包覆晶片CH的頂面、也可不包覆晶片CH的頂面(圖6D中顯示不包覆的實施例，圖8顯示封裝材料100包覆晶片CH頂面的實施例)；提供一黏著層210，並藉由此黏著層210將一金屬薄膜220黏著於封裝材料100上(圖6E)，以形成一封裝結構，此封裝結構包含晶片CH、垂直導熱結構205、底材110以及金屬薄膜220；以及切割封裝結構(圖6F、6G)，以形成多個晶片封裝單元250，其中各晶片封裝單元250中包含各晶片CH、圍繞各晶片的對應之多個垂直導熱結構205、切割後底材110A以及切割後金屬薄膜220A。各晶片封裝單元250中，晶片CH所產生的熱，可藉由切割後底材110A與切割後金屬薄膜220A傳遞至晶片封裝單元250外。垂直導熱結構205可進一步加強從晶片CH至切割後底材110A與切割後金屬薄膜220A的熱傳效果。此外，本發明的方法中，可應用至各種尺寸的晶片封裝單元，無需類似先前技術中特製的金屬蓋，也無需打線(Wiring)就可產生高效率的熱傳效果。

前述的實施例圖式中，藉由單一個晶片封裝單元250以舉例說明本發明方法的步驟。一實施例中，底材110可為引線框架(Lead frame)。一實施例中，此引線框架可屬於一引線框架條(Lead frame stripe)的一部分。一實施例中，底材110可為一印刷電路板(printed circuit board, PCB)。一實施例中，此印刷電路板可屬於一大範圍電路板其中一部分。

需說明的是，一般而言，引線框架通常用於四方平面無引腳 (quad flat no leads, QFN) 封裝與小型封裝(small outline package, SOP)；而印刷電路板通常用於球柵陣列 (ball grid array, BGA) 封裝、平面陣列 (land grid array, LGA) 封裝、晶片尺寸封裝(chip scale package, CSP)，此為本領域中具有通常知識者所熟知，在此不予贅述。

本發明的垂直導熱結構205，可為金屬材質，將晶片CH所產生的熱，通過切割後底材110A以及切割後金屬薄膜220A，以高效率地傳遞至各晶片封裝單元250外。其中，垂直導熱結構205可為不同幾何斷面的延伸結構，斷面例如圓形、橢圓形、方形、三角形、矩形等。

一實施例中，前述的在底材110上設置晶片CH以及圍繞各晶片CH的垂直導熱結構205的步驟中，可依需要而有不同的步驟。例如，在底材110上設置晶片CH之後、設置圍繞各晶片CH的垂直導熱結構205(圖6B、6C)。又例如，在底材110上設置垂直導熱結構205之後、設置垂直導熱結構205所圍繞的各晶片CH(圖7B、7C)。使用者可依照製程的特性與需要，選擇晶片CH與垂直導熱結構205的設置順序。

切割後金屬薄膜220A與切割後底材110A的表面積，基本上等同於晶片封裝單元250的頂面積與底面積。如此，晶片封裝單元250可具有最大散熱面積的頂面積與底面積。操作晶片封裝單元250中晶片CH時，切割後金屬薄膜220A與切割後底材110A具有提升其中散熱效率、增加散熱面積、大幅降低熱集中、達到熱分散以及快速傳熱的效果。前述的黏著層210，可包含具高熱傳性能的黏著材料。切割後金屬薄膜220A藉由黏著層210黏固於晶片CH，晶片CH操作過程所產生的熱，可藉由黏著層210傳遞至切割後金屬薄膜220A，然後傳遞至晶片封裝單元250外。

本發明中，可根據封裝材料100是否包覆晶片CH的頂面(頂面為晶片CH中面對底材110的相反側)，來決定黏著層210是否接觸晶片CH。例如，當封裝材料100包覆晶片CH的頂面，黏著層210不接觸晶片CH的頂面，黏著層210接觸晶片CH頂面上的封裝材料100(圖8)，晶片封裝單元250中晶片CH產生的熱經過頂面上的封裝材料100、黏著層210而傳遞至切割後金屬薄膜220A。又例如，當封裝材料100不包覆晶片CH的頂面，黏著層210接觸晶片CH的頂面(圖6E)，晶片封裝單元250中晶片CH產生的熱可直接經過黏著層210傳遞至切割後金屬薄膜220A。

一實施例中，前述的切割封裝結構，以形成晶片封裝單元250的步驟中，包含：烘烤黏著層210以黏固金屬薄膜220於晶片CH上，加強金屬薄膜220與晶片CH間的黏固狀態。又一實施例中，又可在封裝結構上進行標印(Marking)，定位後續切割的晶片封裝單元(圖6F)，便於標示位置以進行切割。

圖6G顯示封裝結構上切割為多個晶片封裝單元250，此切割為已知技術、故不詳述內容。

一實施例中，垂直導熱結構205接觸黏著層210或金屬薄膜220。垂直導熱結構205可經由黏著層210而連接金屬薄膜220；或者垂直導熱結構205可穿過黏著層210，而接觸至金屬薄膜220。使用者可依需要，而決定垂直導熱結構205是否接觸至金屬薄膜220。

本發明中的底材110、垂直導熱結構205以及金屬薄膜220間的熱接觸，可形成高效率熱傳的結構，其不同於先前技術中法拉第籠(Faraday cage)，本發明主要特徵之一為垂直導熱結構以及金屬薄膜可不接地，也可不連接訊號。

參照圖6E、8，本發明提供一種晶片封裝單元，其包含：一底材110，其包含多個指狀接點；一晶片CH，以覆晶(Flip chip)方式設置於底材110上；多個垂直導熱結構205，設置於指狀接點上並圍繞晶片CH；一封裝材料100，封裝底材110、晶片CH與垂直導熱結構205，封裝材料100填入底材110、晶片CH與垂直導熱結構205間的空間；以及一黏著層210與一金屬薄膜220，金屬薄膜220藉由黏著層210以黏固於封裝材料100上。

關於晶片封裝單元中各部分的詳細內容，請參見前述晶片封裝方法中的解釋與說明，在此不贅述。

本發明的晶片封裝方法或晶片封裝單元，可應用於球柵陣列封裝(Ball grid array package，BGA)、平面陣列封裝(Land grid array package，LGA)、晶片尺寸封裝(Chip scale package，CSP)、四方平面無引腳封裝(quad flat no leads, QFN)、或小型封裝(small outline package, SOP)。

參照圖9，一實施例中，當底材110包含引線框架時，各晶片封裝單元250又可設置於一外接電路板上，以連接對外訊號。

以上已針對實施例來說明本發明，唯以上所述者，僅係為使熟悉本技術者易於了解本發明的內容而已，並非用來限定本發明之權利範圍。在本發明之相同精神下，熟悉本技術者可以思及各種等效變化。

100:封裝材料 110:底材 110A:切割後底材 115:導電薄膜 120,220:金屬薄膜 130,140:金屬蓋 205:垂直導熱結構 210:黏著層 250:晶片封裝單元 220A:切割後金屬薄膜 CH:晶片

圖1至5顯示先前技術中晶片封裝單元的示意圖。圖6A至6G、7A至7C顯示根據本發明兩實施例的晶片封裝方法示意圖。圖8、9顯示根據本發明兩個實施例的晶片封裝單元的示意圖。

100:封裝材料

110:底材

205:垂直導熱結構

210:黏著層

220:金屬薄膜

CH:晶片

Claims

一種晶片封裝方法，包含：提供一底材(base material)，包含多個指狀接點(finger)；在該底材上設置多個晶片以及圍繞各該晶片的多個垂直導熱結構，該些晶片以覆晶(Flip chip)方式設置於該底材上，該些垂直導熱結構分別設置於對應之該指狀接點上；提供一封裝材料，封裝該底材、該些晶片與該些垂直導熱結構；藉由一黏著層，將一金屬薄膜黏著於該封裝材料上，以形成一封裝結構；以及切割該封裝結構，以形成多個晶片封裝單元，其中各該晶片封裝單元中包含各該晶片、圍繞各該晶片的對應之該些垂直導熱結構、切割後該底材以及切割後該金屬薄膜。
如請求項1所述之晶片封裝方法，其中該底材包含一引線框架(Lead frame)、或一印刷電路板。
如請求項2所述之晶片封裝方法，其中當該底材包含該引線框架，各該晶片封裝單元設置於一外接電路板上。
如請求項2所述之晶片封裝方法，其中當該底材包含該引線框架，該引線框架位於一引線框架條(Lead frame stripe)中。
如請求項1所述之晶片封裝方法，其中該些垂直導熱結構為金屬材質。
如請求項1所述之晶片封裝方法，其中前述的在該底材上設置該些晶片以及圍繞各該晶片的該些垂直導熱結構的步驟中，包含：在該底材上設置該些晶片之後，設置圍繞各該晶片的該些垂直導熱結構；或者，在該底材上設置該些垂直導熱結構之後，設置該些垂直導熱結構所圍繞的各該晶片。
如請求項1所述之晶片封裝方法，其中切割後該金屬薄膜的表面積，基本上等同於該晶片封裝單元的頂面積。
如請求項1所述之晶片封裝方法，其中該黏著層接觸各該晶片，而將該金屬薄膜黏著於該封裝材料與各該晶片上。
如請求項1所述之晶片封裝方法，其中前述的切割該封裝結構，以形成該些晶片封裝單元的步驟中，更包含：在該封裝結構上進行標印(Marking)，以定位後續切割的該些晶片封裝單元。
如請求項1所述之晶片封裝方法，其中該些垂直導熱結構接觸該黏著層或該金屬薄膜。
一種晶片封裝單元，包含：一底材(base material)，其包含多個指狀接點(finger)；一晶片，以覆晶(Flip chip)方式設置於該底材上；多個垂直導熱結構，設置於該些指狀接點上並圍繞該晶片；一封裝材料，封裝該底材、該晶片與該些垂直導熱結構；以及一黏著層與一金屬薄膜，該金屬薄膜藉由該黏著層以黏固於該封裝材料上。
如請求項11所述之晶片封裝單元，其中該些垂直導熱結構接觸該黏著層或該金屬薄膜。
如請求項11所述之晶片封裝單元，可應用於球柵陣列(ball grid array, BGA)封裝、平面陣列 (land grid array, LGA) 封裝、晶片尺寸封裝(chip scale package, CSP) 、四方平面無引腳 (quad flat no leads, QFN) 封裝、或小型封裝(small outline package, SOP)。