TW202141334A

TW202141334A - 半導體元件

Info

Publication number: TW202141334A
Application number: TW109140172A
Authority: TW
Inventors: 蔡維欣; 楊榮展; 陳庭榆; 田麗鈞
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2020-04-15
Filing date: 2020-11-17
Publication date: 2021-11-01
Also published as: CN113540079A; US11081479B1

Abstract

半導體元件包括以第一鰭片至鰭片間距配置的第一組半導體鰭片和以第二鰭片至鰭片間距配置的第二組半導體鰭片。第一組半導體鰭片和第二組半導體鰭片被無鰭片區域分開，此無鰭片區域大於第一鰭片至鰭片間距和第二鰭片至鰭片間距。半導體元件還包括在第一組半導體鰭片和第二組半導體鰭片上延伸的閘極結構、在閘極結構上延伸的Vdd線和Vss線。從上視圖來看，第一組半導體鰭片和第二組半導體鰭片在Vdd線和Vss線之間，並且從上視圖看，Vdd線和第一組半導體鰭片之間的重疊面積不同於Vss線和第二組半導體鰭片之間的重疊面積。

Description

具有不對稱金屬線的積體電路佈局

隨著積體電路尺寸的微縮，積體電路的佈局被改變以減小積體電路所佔據的總面積。可透過使用比先前的積體電路元件小之新結構的積體電路元件來實現佈局面積的減小。亦可以透過減小積體電路層中電路元件之間的距離來實現佈局面積的減小。

以下公開提供了用於實現所提供的主題的不同特徵之許多不同的實施例或示例。以下描述元件和配置的特定示例以簡化。當然，這些僅是示例，並不旨在進行限制。例如，在下面的描述中，在第二特徵之上或上方形成第一特徵可以包括其中第一特徵和第二特徵以直接接觸形成的實施例，並且還可以包括在第一特徵和第二特徵之間形成附加特徵，使得第一特徵和第二特徵可以不直接接觸的實施例。另外，可以在各個示例中重複參考數字及/或文字。此重複是出於簡單和清楚的目的，並且其本身並不指示所討論的各種實施例及/或配置之間的關係。

更甚者，空間相對的詞彙（例如，「低於」、「下方」、「之下」、「上方」、「之上」等相關詞彙）於此用以簡單描述如圖所示之元件或特徵與另一元件或特徵的關係。在使用或操作時，除了圖中所繪示的轉向之外，這些空間相對的詞彙涵蓋裝置的不同的轉向。再者，這些裝置可旋轉（旋轉90度或其他角度），且在此使用的空間相對的描述語可作對應的解讀。

場效應電晶體（field effect transistor, FET）是積體電路的元件。場效應電晶體包括通道區域以及由通道區域間隔開的源極區域和汲極區域（統稱為源極/汲極區域）。閘極在通道區域上方。透過向閘極施加電壓，通道區域的電導率增加以允許電流從源極區域流到汲極區域。場效應電晶體利用導電的閘極接觸電連接到閘極，以將閘極電壓施加到場效應電晶體，並且源極/汲極接觸電連接到源極/汲極區域以將電流傳導到場效應電晶體或從場效應電晶體傳導電流。閘極接觸從位於閘極接觸上方的下一層上的導線（在中可互換地稱為「M0」線）接收閘極電壓。一些積體電路包括多組半導體鰭片，且每組半導體鰭片可包括例如分享共同的源極/汲極接觸並且被例如兩個閘極結構跨越的三個鰭片。如果將落在這兩個閘極結構上的兩個閘極接觸設計為電連接到不同的網路(nets)，則可以利用鰭片組之間的兩條M0線分別連接到兩個閘極接觸。然而，在相鄰鰭片組之間放置兩條M0線可能會減少其中一個鰭片組中的鰭片數，以便為M0線留出足夠的空間。亦或是，如果兩個閘極接觸設計為使用同一條M0線電連接到不同的網路，則需要使用額外的微影和蝕刻步驟以將M0線分成用於不同網路之不同的部分。然而，額外的微影和蝕刻步驟將增加製造成本。

在的部分實施例中，在半導體元件的佈局設計中移動M0線，使得M0線相對於相鄰的鰭片組佈局圖案以不對稱的方式配置，其中相鄰的鰭片組佈局圖案中的每一個均包括多個鰭片（例如，三個鰭片）。M0線的不對稱配置允許在相鄰的鰭片組佈局圖案之間配置多條M0線（例如，兩條M0線）而不會與鰭片組佈局圖案重疊。以此方式，M0線允許多個閘極接觸（例如，兩個閘極接觸）電連接到不同的網路，而無須減少鰭片數量或額外的微影和蝕刻步驟（這將在下面更詳細地描述）。

第1A圖是根據部分實施例之半導體元件的佈局100的佈局圖。佈局100可用於製造如第1B圖至第1D圖所示的半導體元件100A。

參照第1A圖，佈局100包括第一鰭片組佈局圖案110和第二鰭片組佈局圖案120。第一鰭片組佈局圖案110和第二鰭片組佈局圖案120定義了半導體元件100A之相應的第一鰭片組區域110A和第二鰭片組區域120B（第1B圖至第1D圖）。第一鰭片組佈局圖案110和第二鰭片組佈局圖案120沿著佈局100的第一方向（例如，X方向）延伸，並且沿著佈局100的第二方向（例如，Y方向）彼此間隔開。在部分實施例中，第二方向Y垂直於第一方向X。

第一鰭片組佈局圖案110包括沿著X方向延伸並且沿著Y方向彼此間隔開的三個第一鰭片佈局圖案112。每個第一鰭片佈局圖案112在Y方向上與相鄰的第一鰭片佈局圖案112間隔開第一鰭片至鰭片間距(fin-to-fin spacing)S11，並且每個第一鰭片佈局圖案112具有在Y方向上測量的第一鰭片寬度W11。類似地，第二鰭片組佈局圖案120包括沿著X方向延伸並且沿著Y方向彼此間隔開的三個第二鰭片佈局圖案122。每個第二鰭片佈局圖案122在Y方向上與相鄰的第二鰭片佈局圖案122間隔開第二鰭片至鰭片間距S12，並且每個第二鰭片佈局圖案122具有在Y方向上測量的第二鰭片寬度W12。第一鰭片組佈局圖案110透過無鰭片區域D1在Y方向上與第二鰭片組佈局圖案120分開，此無鰭片區域D1大於第一鰭片至鰭片間距S11和第二鰭片至鰭片間距S12。在部分實施例中，第一鰭片佈局圖案112的第一鰭片至鰭片間距S11與第二鰭片佈局圖案122的第二鰭片至鰭片間距S12相同。在部分實施例中，第一鰭片至鰭片間距S11不同於第二鰭片至鰭片間距S12。在部分實施例中，第一鰭片佈局圖案112的第一鰭片寬度W11與第二鰭片佈局圖案122的第二鰭片寬度W12相同。在一些其他實施例中，第一鰭片寬度W11與第二鰭片寬度W12不同。第一鰭片佈局圖案112和第二鰭片佈局圖案122定義了半導體元件100A之對應的第一鰭片112A和第二鰭片122A（第1B圖至第1D圖）。鰭片佈局圖案112和122在附圖中標示為「fin」。

第一鰭片佈局圖案112中的每個均包括第一源極區域佈局圖案和第一汲極區域佈局圖案（統稱為第一源極/汲極區域佈局圖案114），其定義了半導體元件100A之相應的第一源極/汲極區域114A（第1B圖至第1D圖）。類似地，第二鰭片佈局圖案122中的每個均包括第二源極區域佈局圖案和第二汲極區域佈局圖案（統稱為第二源極/汲極區域佈局圖案124），其定義了半導體元件100A之相應的第二源極/汲極區域124A（第1B圖至第1D圖）。

鰭片佈局圖案112和122透過隔離結構佈局圖案104在同一佈局層上彼此分離並與佈局100的其他元件分離。隔離結構佈局圖案104定義了半導體元件100A之相應的隔離結構104A（第1B圖至第1D圖）。

佈局100還包括在第一鰭片組佈局圖案110和120上方的多個閘極佈局圖案131、132、133和134。閘極佈局圖案131至134定義了半導體元件100A之對應的閘極結構131A、132A、133A和134A（第1B圖至第1D圖）。每個閘極佈局圖案131至134沿Y方向延伸跨越鰭片組佈局圖案110和120。每個閘極佈局圖案131至134在X方向上與相鄰的閘極佈局圖案131至134之一間隔開閘極至閘極間距S13。在所描繪的實施例中，閘極至閘極間距S13大於鰭片至鰭片間距S11和S12。閘極佈局圖案131至134和在閘極佈局圖案131至134的相對側上之對應的源極/汲極區域佈局圖案114形成多個場效應電晶體。在部分實施例中，閘極佈局圖案131至134也被稱為多晶矽（POLY）佈局圖案，並且在附圖中標示為「PO」。

佈局100包括覆蓋在第一源極/汲極區域佈局圖案114上的多個第一源極/汲極接觸佈局圖案142，以提供與第一源極/汲極區域佈局圖案114的電連接。此外，第一源極/汲極接觸佈局圖案142沿著Y方向延伸跨越三個第一鰭片佈局圖案112的第一源極/汲極區域佈局圖案114，因此，三個第一鰭片佈局圖案112共享公共的源極/汲極接觸佈局圖案142。類似地，佈局100還包括覆蓋第二源極/汲極區域佈局圖案124的多個第二源極/汲極接觸佈局圖案144，以提供與第二源極/汲極區域佈局圖案124的電連接。此外，第二源極/汲極接觸佈局圖案144沿著Y方向延伸跨越在三個第二鰭片佈局圖案122的第二源極/汲極區域佈局圖案124，因此三個第二鰭片佈局圖案122共享公共的源極/汲極接觸佈局圖案144。

源極/汲極接觸佈局圖案142和144定義了半導體元件100A之對應的源極/汲極接觸142A和144A（第1B圖至第1D圖）。源極/汲極接觸佈局圖案142和144中的每一個均在第二方向Y上延伸並且在對應之一對相鄰的閘極佈局圖案131至134之間。源極/汲極接觸佈局圖案142和144在附圖中標示為「MD」。

佈局100還包括多個金屬線佈局圖案161、162、163、164、165、166和167，其沿著X方向延伸並且沿著Y方向彼此間隔開。金屬線佈局圖案161至167定義了半導體元件100A之對應的金屬線161A至167A（第1B圖至第1D圖）。金屬線佈局圖案161至167在附圖中標示為「M0」。

佈局100的上邊界處的金屬線佈局圖案161是Vdd線佈局圖案，佈局100的下邊界處的金屬線佈局圖案167是Vss線佈局圖案。金屬線佈局圖案162至166配置在Vdd線佈局圖案161和Vss線佈局圖案167之間。每個金屬線佈局圖案162至166在Y方向與相鄰的金屬線佈局圖案162至166間隔開線至線間距(line-to-line spacing)S14，並且每個金屬線佈局圖案162至166具有在Y方向上量測的線寬W13。在部分實施例中，金屬線佈局圖案162至166的線寬大於第一鰭片佈局圖案112和第二鰭片佈局圖案122的鰭片寬度W11和W12。

金屬線佈局圖案162至166被移位，因此相對於鰭片組佈局圖案110和120以非對稱的方式配置。更詳細地，第一鰭片組佈局圖案110和第二鰭片組佈局圖案120對稱於在X方向上延伸的對稱軸A，但是金屬線佈局圖案162至166對於鰭片組佈局圖案110和120的對稱軸A不對稱。金屬線佈局圖案162至166的不對稱配置允許金屬線佈局圖案163和164配置在鰭片組佈局圖案110和120之間，而不與鰭片佈局圖案112和122中的任何一個重疊。

Vdd線佈局圖案161在Y方向上具有Vdd線寬W14，並且Vss線佈局圖案167在Y方向上具有Vss線寬W15。在第1A圖所描繪的實施例中，Vdd線寬W14大於Vss線寬W15，這將允許金屬線佈局圖案162至166向第二鰭片組佈局圖案120偏移，同時保持Vdd線佈局圖案161和相鄰的金屬線佈局圖案162之間的線至線間距S15與Vss線佈局圖案167和相鄰的金屬線佈局圖案166之間的線至線間距S16相同。在實施例中，Vdd線寬W14與Vss線寬W15之比在大約101.5%至大約111.5%的範圍內。如果Vdd線寬W14與Vss線寬W15之比過度地超過上限，則P型場效應電晶體的電流將過度地高於N型場效應電晶體。如果Vdd線寬W14與Vss線寬W15之比過度地低於下限，則金屬線佈局圖案162至166的不對稱配置可能不允許金屬線佈局圖案163和164配置在鰭片組佈局圖案110和120之間而不與鰭片佈局圖案112和122中的任何一個重疊。

在部分實施例中，因為金屬線佈局圖案162至166朝向第二鰭片組佈局圖案120偏移，所以更多的金屬線佈局圖案與第二鰭片組佈局圖案120重疊，並且更少的金屬線佈局圖案與第一鰭片組佈局圖案110重疊。作為示例而非限制，金屬線佈局圖案162至166中的兩個（例如，金屬線佈局圖案165和166）與第二鰭片組佈局圖案120重疊，而金屬線佈局圖案162至166中的一個（例如，金屬線佈局圖案162）與第一鰭片組佈局圖案110重疊。此外，Vdd線寬W14大於Vss線寬W15，因此，Vdd線佈局圖案161和源極/汲極接觸佈局圖案142之間的重疊區域大於Vss線佈局圖案167和源極/汲極接觸佈局圖案144之間的重疊區域。類似地，Vdd線佈局圖案161和第一鰭片佈局圖案112之間的重疊區域大於Vss線佈局圖案167和第二鰭片佈局圖案122之間的重疊區域。作為示例而非限制，Vdd線佈局圖案161與第一鰭片佈局圖案112中之最上一個的整個部分重疊，並且Vss線佈局圖案167僅與第二鰭片佈局圖案122中之最下一個的部分區域重疊。

線至線間距S14與線寬W13的兩倍的總和小於第一鰭片組佈局圖案110和第二鰭片組佈局圖案120之間的無鰭片區域D1的寬度（即，第一鰭片佈局圖案112中的最下一個和第二鰭片佈局圖案122中的最上一個的距離）。這將允許金屬線佈局圖案163和164不與第一鰭片組佈局圖案110和第二鰭片組佈局圖案120重疊。在部分實施例中，金屬線佈局圖案162至166的線至線間距S14等同於Vdd線佈局圖案161與相鄰的金屬線佈局圖案162之間的線至線間距S15，以及Vss線佈局圖案167與相鄰的金屬線佈局圖案166之間的線至線間距S16。在部分實施例中，金屬線佈局圖案162至166的線至線間距S14小於金屬線佈局圖案162至166的線寬W13，這將允許金屬線佈局圖案162至166的緊密配置。

佈局100還包括覆蓋在閘極佈局圖案133上的閘極接觸佈局圖案171和覆蓋在閘極佈局圖案132上的閘極接觸佈局圖案172。閘極接觸佈局圖案171和172定義了半導體元件100A之對應的閘極接觸171A和172A（第1B圖至第1D圖）。閘極接觸佈局圖案171與閘極佈局圖案133和金屬線佈局圖案163的相交處重疊，從而提供了閘極佈局圖案133和金屬線佈局圖案163之間的電連接。閘極接觸佈局圖案172與閘極佈局圖案132和金屬線佈局圖案164的相交處重疊，從而在閘極佈局圖案132和金屬線佈局圖案164之間提供電連接。透過這種方式，閘極結構132A和133A電連接到不同的金屬線164A和163A（第1B圖至第1D圖），其將允許閘極結構132A和133A電連接到不同的網路。每個網路是在共同形成電路的半導體元件的節點或端子之間的單獨導電路徑。例如，網路是超大型積體電路（very large scale integration, VLSI）的一個或多個微影級上的一個或多個金屬化圖案（例如，閘極接觸以及在閘極接觸上方的金屬線和導孔）之單獨的導電部分。在部分實施例中，在附圖中使用標示「VG」代表閘極接觸佈局圖案171和172。

佈局100還包括兩個切割佈局圖案150，其沿著Y方向延伸跨越金屬線佈局圖案162至166。切割佈局圖案150代表依據積體電路設計為了斷開電連接而去除金屬線佈局圖案162至166的切割部分或圖案化區域。切割佈局圖案150沿Y方向延伸，因此，切割佈局圖案150和閘極佈局圖案131至134彼此平行。此外，切割佈局圖案150可以在佈局100的相對側處與閘極佈局圖案131和134重疊。在部分實施例中，切割佈局圖案150用於指示M0線的切割部分並且在附圖中標識為「CM0」。

第1B圖至第1D圖是根據部分實施例之使用佈局100製造的半導體元件100A的視圖，因此，如下面更詳細描述的，半導體元件100A繼承了佈局100中那些圖案的幾何形狀。第1B圖是半導體元件100A的上視圖。第1C圖是沿第1B圖的半導體元件100A的線C- C’截取的剖面圖。第1D圖是沿第1B圖的半導體元件100A的線D-D’截取的剖面圖。半導體元件100A是用於幫助本揭露的說明的非限制性示例。

參照第1B圖至第1D圖，半導體元件100A包括基板102A，其中半導體元件100A的各種元件形成在基板102A上。基板102A包括但不限於塊狀矽基板、絕緣體上矽（silicon-on-insulator, SOI）基板或矽鍺基板。其他包括III族、IV族和V族元素的半導體材料皆在的範圍內。

半導體元件100A還包括從基板102A向上延伸的第一鰭片組110A和第二鰭片組120A，以及沿著Y方向延伸跨越鰭片組110A和120A的閘極結構131A、132A、133A和134A。第一鰭片組110A包括以第一鰭片至鰭片間距S11A配置的三個第一鰭片112A，而第二鰭片組120A包括以第二鰭片至鰭片間距S12A配置的三個第二鰭片122A。在部分實施例中，第一鰭片至鰭片間距S11A與佈局100中的第一鰭片佈局圖案112的第一鰭片至鰭片間距S11相當，並且第二鰭片至鰭片間距S12A與佈局100中的第二鰭片佈局圖案122的第二鰭片至鰭片間距S12相當。在部分實施例中，即使在佈局100中已經將第一鰭片至鰭片間距S11和第二鰭片至鰭片間距S12設置為相同（如第1A圖所示），然而，由於用於製造鰭片112A和122A的微影和蝕刻技術的天性，第一鰭片至鰭片間距S11A可能與第二鰭片至鰭片間距S12A稍有不同。

第一鰭片112A和第二鰭片122A可以透過使用微影和蝕刻技術來對半導體基板102A進行圖案化而形成，因此，所得的鰭片112A和122A也由半導體材料形成。因此，在中，這些鰭片可以被互換地稱為半導體鰭片。例如，間距圖像轉移（spacer image transfer, SIT）圖案化技術可用於半導體鰭片。在此方法中，使用合適的微影和蝕刻製程在基板102A上形成犧牲層並對其進行圖案化以形成心軸。使用自對準製程在心軸旁邊形成間隔物。然後透過適當的選擇性蝕刻製程去除犧牲層。接著，每個剩餘的間隔物可以作為硬遮罩，以透過使用例如反應性離子蝕刻（reactive ion etching, RIE）將溝槽蝕刻到基板102A中來圖案化各個鰭片112A和122A。

鰭片112A和122A透過隔離結構104A彼此電隔離。在部分實施例中，隔離結構104A是淺溝槽隔離（shallow trench isolation, STI）結構，其包括填充有一種或多種介電材料的溝槽。在部分實施例中，淺溝槽隔離結構包括二氧化矽、氮化矽、氮氧化矽或任何其他合適的絕緣材料。

淺溝槽隔離結構104A可以透過沉積一種或多種介電材料（例如，氧化矽）以完全地填充鰭片112A和122A周圍的溝槽，然後使介電材料的頂表面凹陷至鰭片112A和122A最上端之下而形成。淺溝槽隔離結構104A之介電材料的沉積可以使用高密度電漿化學氣相沉積（high density plasma chemical vapor deposition, HDP-CVD）、低壓化學氣相沉積（low-pressure chemical vapor deposition, LPCVD）、次大氣壓化學氣相沉積（sub-atmospheric chemical vapor deposition, SACVD）、可流動化學氣相沉積（flowable chemical vapor deposition, FCVD）、自旋及/或類似物或其組合。在沉積之後，可以執行退火製程或固化製程。在一些情況下，淺溝槽隔離結構104A可以包括襯墊（例如，透過氧化矽表面而生長的熱氧化物襯墊）。凹陷製程可以使用例如平坦化製程（例如，化學機械平坦化（chemical mechanical polish, CMP）），隨後是選擇性蝕刻製程（例如，濕式蝕刻或乾式蝕刻或其組合），以使淺溝槽隔離結構104A中的介電材料的頂表面凹陷，以使得第一鰭片112A和第二鰭片122A的上部從周圍的絕緣淺溝槽隔離結構104A中突出。在一些情況下，還可以透過平坦化製程來去除用於形成第一鰭片112A和第二鰭片122A之圖案化的硬遮罩。

第一鰭片112A和第二鰭片122A各自包括多個源極/汲極區域114A和124A。源極/汲極區域114A和124A是位於相應之閘極結構131A至134A的相對側上之摻雜的半導體區域。在部分實施例中，源極/汲極區域114A和124A包括p型摻雜劑（例如，硼），以用於形成p型場效應電晶體。在其他實施例中，源極/汲極區域114A和124A包括n型摻雜劑（例如，磷），以用於形成n型場效應電晶體。

在部分實施例中，源極/汲極區域114A和124A可以是磊晶生長的區域。例如，可以透過沉積間隔物材料並各向異性地蝕刻間隔物材料以形成沿著虛設閘極結構（其將被最終閘極結構131A至134A代替）的閘極間隔物106A，隨後形成與閘極間隔物106A自對準的閘極源極/汲極區域114A和124A（其形成可透過先蝕刻鰭片112A和122A以形成凹槽，然後透過選擇性磊晶生長（selective epitaxial growth, SEG）製程在凹槽中沉積晶體半導體材料，以填充鰭片112A和122A中的凹槽，並可以延伸超出鰭片112A和122A的原始表面，以在部分實施例中形成凸起的源極/汲極磊晶結構）。晶體半導體材料可以是元素的（例如，矽（Si）或鍺（Ge）等）或者是合金的（例如，矽碳（Si_1-x C_x ）或矽鍺（Si_1-x Ge_x ）等）。選擇性磊晶生長製程可以使用任何合適的磊晶生長方法（例如，氣相磊晶/固相磊晶/液相磊晶（vapor phase epitaxy, VPE/solid phase epitaxy, SPE /liquid phase epitaxy, LPE）或金屬有機化學氣相沉積（metal-organic chemical vapor deposition, MOCVD）或分子束磊晶（molecular beam epitaxy, MBE）等）。可以透過在選擇性磊晶生長期間原位摻雜或在選擇性磊晶生長之後執行離子佈植製程或其組合，以將高劑量（例如，濃度大約10¹⁴ cm^-2 至10¹⁶ cm^-2 ）的摻雜劑注入源極/汲極區域114A和124A。

閘極結構131A至134A沿著Y方向延伸跨越第一鰭片112A和第二鰭片122A。閘極結構131A至134A以閘極至閘極間距(gate-to-gate spacing)S13A配置。閘極至閘極間距S13A大於鰭片至鰭片間距S11A和S12A。閘極至閘極間距S13A與佈局100中的閘極佈局圖案131至134的閘極至閘極間距S13相當。在部分實施例中，閘極結構131A至134A可以是使用後閘極製程流程（可互換地稱為閘極替換流程）形成的高介電常數金屬閘極（high-k metal gate, HKMG）閘極結構。在後閘極製程流程中，在形成淺溝槽隔離結構104A之後形成犧牲虛設閘極結構（例如，未繪示的多晶矽閘極）。虛設閘極結構可以包括虛設閘極介電質、虛設閘極電極（例如，多晶矽閘極）和硬遮罩。首先，可以沉積虛設閘極介電質材料（例如，氧化矽、氮化矽等）。接下來，可以在虛設閘極介電質上沉積虛設閘極材料（例如，多晶矽），然後將其平坦化（例如，透過化學機械平坦化）。可以在虛設閘極材料上形成硬遮罩層（例如，氮化矽、碳化矽等）。然後透過對硬遮罩層進行圖案化並使用適當的微影和蝕刻技術將圖案轉移到虛設閘極介電質和虛設閘極材料上來形成虛設閘極結構。虛設閘極結構可以沿著突出的鰭片112A、122A的多個側面延伸，並且在淺溝槽隔離結構104A表面上方的鰭片112A、122A之間延伸。在形成源極/汲極區域114A之後，虛設閘極結構被高介電常數金屬閘極閘極結構131A至134A代替（如第1B圖至第1D圖所示）。可以使用任何合適的方法（例如，化學氣相沉積、電漿增強化學氣相沉積、原子層沉積、電漿增強原子層沉積或透過熱氧化半導體表面或其組合）來沉積用於形成虛設閘極結構和硬遮罩的材料。

在部分實施例中，高介電常數金屬閘極閘極結構131A至134A中的每一個均包括高介電常數閘極介電質材料和一種或多種閘極金屬。示例性的高介電常數閘極介電材料包括但不限於氮化矽、氮氧化矽、氧化鉿（HfO₂ ）、氧化鉿矽（HfSiO）、氧氮化鉿矽（HfSiON）、氧化鉭鉿（HfTaO）、氧化鈦鉿（HfTiO）、氧化鋯鉿（HfZrO）、金屬氧化物、金屬氮化物、金屬矽酸鹽、過渡金屬氧化物、過渡金屬氮化物、過渡金屬矽酸鹽、金屬的氧氮化物、金屬鋁酸鹽、矽酸鋯、鋁酸鋯、鋯氧化物、氧化鈦、氧化鋁、二氧化鉿-氧化鋁（HfO₂ -Al₂ O₃ ）合金、其他合適的高介電常數介電材料及/或它們的組合。在部分實施例中，閘極介電質包括界面介電質(interfacial dielectric)材料和高介電常數介電質材料的堆疊。在部分實施例中，界面介電材料包括二氧化矽。在閘極介電質上方形成閘極金屬。示例性閘極金屬包括例如，銅（Cu）、鋁（Al）、鈦（Ti）、氮化鈦（TiN）、鉭（Ta）、氮化鉭（TaN）、碳化鉭（TaC）、鉭氮化矽（TaSiN）、鎢（W）、氮化鎢（WN）或氮化鉬（MoN）。

半導體元件100A進一步包括第一源極/汲極接觸142A和第二源極/汲極接觸144A，其中每個第一源極/汲極接觸142A均延伸跨越三個第一鰭片112A的第一源極/汲極區域114A，而每個第二源極/汲極接觸144A均延伸跨越三個第二鰭片122A的第二源極/汲極區域124A。在部分實施例中，源極/汲極接觸132A包括導電材料（例如，鈷（Co）、銅（Cu）、鎢（W）或其他合適的金屬）。源極/汲極接觸142A和144A的形成包括例如在形成高介電常數金屬閘極閘極結構131A至134A之後，在鰭片112A、122A上方的第一層間介電質（interlayer dielectric, ILD）層（未示出）中蝕刻源極/汲極接觸開口，在源極/汲極接觸開口中沉積一種或多種導電材料，並執行化學機械平坦化製程以使一種或多種導電材料與閘極結構131A至134A齊平。

半導體元件100A還包括分別在對應的閘極結構133A和132A之上的閘極接觸171A和172A。在部分實施例中，閘極接觸171A和172A包括導電材料（例如，鈷、銅、鎢或其他合適的金屬）。閘極接觸171A和172A的形成包括例如在閘極結構131A至134A上方的第二層間介電質層（其在形成源極/汲極接觸142A和144A之後沉積在第一層間介電質層上）中蝕刻閘極接觸開口，在閘極接觸開口中沉積一種或多種導電材料，並透過使用例如化學機械平坦化製程來平坦化一種或多種導電材料。

半導體元件100A進一步包括多條金屬線161A、162A、163A、164A、165A、166A和167A，其位於閘極接觸171A和172A上方的下一層中。金屬線161A至167A沿著與Y方向垂直的X方向延伸，其中閘極結構131A至134A以及源極/汲極接觸142A和144A沿著此Y方向延伸。第1B圖所示之最上面的金屬線161A是Vdd線，而第1B圖所示之最下面的金屬線167A是Vss線。Vdd線161A電連接至Vdd電壓（例如，正電壓），並且Vss線167A電連接至Vss電壓（例如，接地或負電壓）。金屬線162A至166A配置在Vdd線161A和Vss線167A之間，並且可以連接到與Vdd線161A和Vss線167A不同的電壓。

在部分實施例中，金屬線161A至167A包括導電材料（例如，鈷、銅、鎢或其他合適的金屬）。金屬線161A至167A的形成包括例如在閘極接觸171A和172A上方的第三層間介電質層（其形成在未繪示的第二層間介電質層上方）中蝕刻溝槽，沉積一個或多個導電材料於此溝槽中並執行化學機械平坦化製程以平坦化一種或多種導電材料。隨後，使用佈局100中的切割佈局圖案150來圖案化金屬線162A至166A。例如，首先在半導體元件100A上塗覆光阻，然後使用佈局100中的切割佈局圖案150來圖案化光阻，之後，透過使用圖案化的光阻作為蝕刻遮罩的蝕刻製程來圖案化金屬線162A至166A。作為蝕刻過程的結果，金屬線162至166A中的每一個被分成不連續的金屬線（如第1B圖所示）。

每個金屬線162A至166A在Y方向上與相鄰的金屬線162A至166A間隔開線至線間距S14A，並且每個金屬線162A至166A均具有在Y方向上測量的線寬W13A。線至線間距S14A與佈局100中的金屬線佈局圖案162至166的線至線間距S14相當，並且線寬W13A與佈局100中的金屬線佈局圖案162至166的線寬W13相當。在部分實施例中，由於用於製造金屬線162A至166A的微影和蝕刻技術的天性，線至線間距S14A可能彼此略有不同，並且線寬W13A也可以彼此稍有不同。

金屬線162A至166A被移位並且因此相對於鰭片組110A和120A以不對稱的方式配置。更詳細地，第一鰭片組110A和第二鰭片組120A對於在X方向上延伸的對稱軸A對稱，但是金屬線162A至166A對於鰭片組110A和120A的對稱軸A不對稱。金屬線162A至166A的不對稱配置允許金屬線163A和164A配置在鰭片組110A和120A之間並且不與鰭片112A和122A重疊。

Vdd線161A在Y方向上具有Vdd線寬W14A，而Vss線167A在Y方向上具有Vss線寬W15A。Vdd線寬W14A與佈局100中的Vdd線寬W14相當，並且Vss線寬W15A與佈局100中的Vss線寬W15相當。在第1B圖所示的實施例中，Vdd線寬W14A大於Vss線寬W15A，這將允許金屬線162A至166A向第二鰭片組120偏移，同時保持在Vdd線161A和相鄰的金屬線162A之間的線至線間距S15A與在Vss線167A和相鄰的金屬線166A之間的線至線間距S16A相當。在部分實施例中，由於用於製造金屬線161A至167A的微影和蝕刻製程的天性，線至線間距S15A可能與線至線間距S16A稍微不同。在部分實施例中，Vdd線寬W14A與Vss線寬W15A之比在從大約101.5%到大約111.5%的範圍內。如果Vdd線寬W14A與Vss線寬W15A之比過度地超過上限，則P型場效應電晶體的電流將過度地高於N型場效應電晶體的電流。如果Vdd線寬W14A與Vss線寬W15A之比過度地低於下限，則金屬線的不對稱配置可能不允許金屬線163A和134A配置在鰭片組110和120之間而不重疊鰭片112A和122A中的任何一個。

線至線間距S14A和線寬W13A的兩倍的總和小於第一鰭片組110A和第二鰭片組120A之間的無鰭片區域D1A的寬度（即，第一鰭片110A中的最下一個鰭片和第二鰭片120A中的最上一個鰭片之間的距離）。這將允許金屬線163A和164A不與第一鰭片組110A和第二鰭片組120A重疊。

第2A圖是根據一些其他實施例之半導體元件的佈局200的示意圖。佈局200可用於製造如第2B圖至第2C圖所示的半導體元件200A。佈局200與佈局100實質上相同，除了Vss線寬大於Vdd線寬之外（其將在下面更詳細地描述）。在以下實施例中可以採用與第1A圖至第1D圖所描述的相同或相似的配置，並且可以省略其詳細說明。

參考第2A圖，佈局200包括第一鰭片組佈局圖案210和第二鰭片組佈局圖案220。第一鰭片組佈局圖案210和第二鰭片組佈局圖案220定義了半導體元件200A之相應的第一鰭片組210A和第二鰭片組220B（第2B圖至第2C圖）。第一鰭片組佈局圖案210包括沿著X方向延伸並且沿著Y方向彼此間隔開的三個第一鰭片佈局圖案212。每個第一鰭片佈局圖案212在Y方向上與相鄰的第一鰭片佈局圖案212間隔開第一鰭片至鰭片間距S21，並且每個第一鰭片佈局圖案212具有在Y方向上測量的第一鰭片寬度W21。類似地，第二鰭片組佈局圖案220包括沿著X方向延伸並且沿著Y方向彼此間隔開的三個第二鰭片佈局圖案222。每個第二鰭片佈局圖案222在Y方向上與相鄰的第二鰭片佈局圖案222間隔開第二鰭片至鰭片間距S22，並且每個第二鰭片佈局圖案222具有在Y方向上測量的第二鰭片寬度W22。第一鰭片組佈局圖案210在Y方向上透過無鰭片區域D2與第二鰭片組佈局圖案220間隔開，此無鰭片區域D2寬度大於第一鰭片至鰭片間距S21和第二鰭片至鰭片間距S22。第一鰭片佈局圖案212的第一鰭片至鰭片間距S21可以與第二鰭片佈局圖案222的第二鰭片至鰭片間距S22相同或不同。第一鰭片佈局圖案212的第一鰭片寬度W21與第二鰭片佈局圖案222的第二鰭片寬度W22相同或不同。第一鰭片佈局圖案212和第二鰭片佈局圖案222定義了半導體元件200A之對應的第一鰭片212A和第二鰭片222A（第2B圖至第2C圖）。

每個第一鰭片佈局圖案212均包括第一源極/汲極區域佈局圖案214，其定義了半導體元件200A之對應的第一源極/汲極區域214A（第2B圖至第2C圖）。類似地，每個第二鰭片佈局圖案222均包括第二源極/汲極區域佈局圖案224，其定義了半導體元件200A之對應的第二源極/汲極區域224A（第2B圖至第2C圖）。鰭片佈局圖案212和222透過隔離結構佈局圖案204彼此分離並與在同一佈局層上之佈局200的其他元件分離。隔離結構佈局圖案204定義了半導體元件200A之對應的隔離結構204A（第2B圖至第2C圖）。

佈局200還包括沿著Y方向延伸跨越鰭片組佈局圖案210和220的多個閘極佈局圖案231、232、233和234。閘極佈局圖案231至234定義半導體元件200A之相應的閘極結構231A、232A、233A和234A（第2B圖至第2C圖）。每個閘極佈局圖案231至234與相鄰的閘極佈局圖案231至234在X方向上間隔開閘極至閘極間距S23。閘極至閘極間距S23大於鰭片至鰭片間距S21和S22。閘極佈局圖案231至234和在閘極佈局圖案231至234的相對側上之對應的源極/汲極區域佈局圖案214和224形成多個場效應電晶體。

佈局200包括多個第一源極/汲極接觸佈局圖案242，其沿著Y方向延伸跨越三個第一鰭片佈局圖案212的第一源極/汲極區域佈局圖案214，因此，三個第一鰭片佈局圖案212共享公共的源極/汲極接觸佈局圖案242。類似地，佈局200還包括多個第二源極/汲極接觸佈局圖案244，其沿Y方向延伸跨越三個第二鰭片佈局圖案222的第二源極/汲極區域佈局圖案224，因此，三個第二鰭片佈局圖案222共享公共的源極/汲極接觸佈局圖案244。源極/汲極接觸佈局圖案242和244定義了半導體元件200A之對應的源極/汲極接觸242A和244A（第2B圖至第2C圖）。

佈局200還包括多個金屬線佈局圖案261、262、263、264、265、266和267，其沿著X方向延伸並且沿著Y方向彼此間隔開。金屬線佈局圖案261至267定義了半導體元件200A之對應的金屬線261A至267A（第2B圖至第2C圖）。

在佈局200的上邊界處的金屬線佈局圖案261是Vdd線佈局圖案，並且在佈局200的下邊界處的金屬線佈局圖案267是Vss線佈局圖案。金屬線佈局圖案262至266配置在Vdd線佈局圖案261和Vss線佈局圖案267之間。每個金屬線佈局圖案262至266在Y方向上與相鄰的金屬線佈局圖案262至266間隔開線至線間距S24，並且每個金屬線佈局圖案262至266具有在Y方向上測量的線寬W23。在部分實施例中，金屬線佈局圖案262至266的線寬W23大於第一鰭片佈局圖案212和第二鰭片佈局圖案222的鰭片寬度W21和W22。

金屬線佈局圖案262至266被移位並且因此相對於鰭片組佈局圖案210和220以不對稱的方式配置。更詳細地，第一鰭片組佈局圖案210和第二鰭片組佈局圖案220對於在X方向上延伸的對稱軸A對稱，而金屬線佈局圖案262至266對於鰭片組佈局圖案210和220的對稱軸A不對稱。金屬線佈局圖案262至266的不對稱配置允許金屬線佈局圖案264和265配置在鰭片組佈局圖案210和220之間，而不與鰭片佈局圖案212和222中的任何一個重疊。

Vdd線佈局圖案261在Y方向上具有Vdd線寬W24，而Vss線佈局圖案267在Y方向上具有Vss線寬W25。在第2A圖中所描繪的實施例中，Vss線寬W25大於Vdd線寬W24，這將允許金屬線佈局圖案262至266朝著第一鰭片組佈局圖案210移動，同時保持在Vdd線佈局圖案261與相鄰的金屬線佈局圖案262之間的線至線間距S25與在Vss線佈局圖案267與相鄰的金屬線佈局圖案266之間的線至線間距S26相同。在部分實施例中，Vss線寬W25與Vdd線寬W24之比在大約101.5%至大約111.5%的範圍內。如果Vss線寬W25與Vdd線寬W24之比過度地超過上限，則N型場效應電晶體的電流將過度地高於P型場效應電晶體。如果Vss線寬W25與Vdd線寬W24之比過度地低於下限，則金屬線佈局圖案262至266的不對稱配置可能不允許金屬線佈局圖案264和265配置在鰭片組佈局圖案210和220之間而不與鰭片佈局圖案212和222中的任何一個重疊。

在部分實施例中，因為Vdd線寬W24小於Vss線寬W25，所以Vdd線佈局圖案261與源極/汲極接觸佈局圖案242之間的重疊區域小於Vss線佈局圖案267和源極/汲極接觸佈局圖案244之間的重疊區域。類似地，Vdd線佈局圖案261和第一鰭片佈局圖案212之間的重疊區域小於Vss線佈局圖案267和第二鰭片佈局圖案222之間的重疊區域。作為示例而非限制，Vss線佈局圖案267與第二鰭片佈局圖案222中之最下一個的全部重疊，並且Vdd線佈局圖案261僅與第一鰭片佈局圖案212中之最上一個的一部分重疊。

線至線間距S24與線寬W23的兩倍之和小於第一鰭片組佈局圖案210和第二鰭片組佈局圖案220之間的無鰭片區域D2的寬度（即，第一鰭片佈局圖案212中的最下一個和第二鰭片佈局圖案222中的最上一個之間的距離）。這將允許金屬線佈局圖案264和165不與第一鰭片組佈局圖案210和第二鰭片組佈局圖案220重疊。在部分實施例中，金屬線佈局圖案262至266的線至線間距S24等同於Vdd線佈局圖案261與相鄰的金屬線佈局圖案262之間的線至線間距S25，並且等同於Vss線佈局圖案267與相鄰的金屬線佈局圖案266之間的線至線間距S26。在部分實施例中，金屬線佈局圖案262至266的線至線間距S24小於金屬線佈局圖案262至266的線寬W23，這將允許金屬線佈局圖案262至266的緊密配置。

佈局200還包括分別覆蓋在對應的閘極佈局圖案232和233上方的閘極接觸佈局圖案271和272。閘極接觸佈局圖案271和272定義了半導體元件200A之對應的閘極接觸271A和272A（第2B圖至第2C圖）。閘極接觸佈局圖案271與閘極佈局圖案232和金屬線佈局圖案264的相交處重疊，從而提供了在閘極佈局圖案232和金屬線佈局圖案264之間的電連接。閘極接觸佈局圖案272與閘極佈局圖案233和金屬線佈局圖案265的相交處重疊，從而在閘極佈局圖案233和金屬線佈局圖案265之間提供電連接。如此，閘極結構232A和233A電連接到不同的金屬線264A和265A（第2B圖至第2C圖），其將允許閘極結構232A和233A電連接到不同的網路。

佈局200還包括兩個切割佈局圖案250，其沿著Y方向延伸跨越金屬線佈局圖案262至266。切割佈局圖案250代表根據積體電路設計為了斷開電連接而去除金屬線佈局圖案262至266的切割部分或圖案化區域。

第2B圖和第2C圖是根據部分實施例之使用佈局200製造的半導體元件200A的視圖，因此，半導體元件200A繼承了佈局200中的那些圖案的幾何形狀（如下面更詳細地描述的）。第2B圖是半導體元件200A的上視圖。第2C圖是沿第2B圖中半導體元件200A的線C-C’截取的剖面圖。半導體元件200A是用於幫助本揭露的說明的非限制性示例。

參考第2B圖和第2C圖，半導體元件200A包括基板202A，從基板202A向上延伸的第一鰭片組210A和第二鰭片組220A，以及沿Y方向延伸跨越鰭片組210A和220A的閘極結構231A、232A、233A和234A。第一鰭片組210A包括以第一鰭片至鰭片間距S21A配置的三個第一鰭片212A，而第二鰭片組220A包括以第二鰭片至鰭片間距S22A配置的三個第二鰭片222A。在部分實施例中，第一鰭片至鰭片間距S21A與佈局200中的第一鰭片佈局圖案212的第一鰭片至鰭片間距S21相當，並且第二鰭片至鰭片間距S22A與佈局200中的第二鰭片佈局圖案222的第二鰭片至鰭片間距S22相當。在部分實施例中，由於用於製造鰭片212A和222A的微影和蝕刻技術的本質的因素，第一鰭片至鰭片間距S21A可能與第二鰭片至鰭片間距S22A稍微不同。基板202A、鰭片212A、222A和閘極結構231A至234A的示例性材料和製造方法與第1B圖至第1D圖中所示的相似，因此為了簡潔起見不再重複。

鰭片212A和222A透過隔離結構204A彼此電隔離。在部分實施例中，隔離結構204A是淺溝槽隔離結構，其包括填充有一種或多種介電材料的溝槽。淺溝槽隔離結構204A的示例性材料和製造方法與在第1B圖至第1D圖中所示的淺溝槽隔離結構104A的描述相似，因此為了簡潔起見不再重複。

鰭片212A和222A包括多個源極/汲極區域214A和224A。源極/汲極區域214A和224A是位於相應閘極結構231A至234A的相對側上之摻雜的半導體區域。在部分實施例中，源極/汲極區域214A和224A包括p型摻雜劑（例如，硼），以用於形成p型場效應電晶體。在其他實施例中，源極/汲極區域214A和224A包括n型摻雜劑（例如，磷），以用於形成n型場效應電晶體。源極/汲極區域214A和224A的示例性製造方法類似於在第1B圖至第1D圖中所示的源極/汲極區域114A和124A的描述，因此為了簡潔起見不再重複。

閘極結構231A至234A沿著Y方向延伸穿過第一鰭片212A和第二鰭片222A。閘極結構231A至234A以閘極至閘極間距S23A配置。閘極至閘極間距S23A大於鰭片至鰭片間距S21A和S22A。閘極至閘極間距S23A與佈局200中閘極佈局圖案231至234的閘極至閘極間距S23相當。在部分實施例中，閘極結構231A至234A是高介電常數金屬閘極閘極結構，其可以使用後閘極製程流程形成（如先前關於第1B圖至第1D圖所示的閘極結構131A至134A所描述的）。因此，為了簡潔起見，不再重複高介電常數金屬閘極閘極結構的示例性材料和製造方法。

半導體元件200A進一步包括第一源極/汲極接觸242A和二源極/汲極接觸244A，其中每個第一源極/汲極接觸242A延伸跨越三個第一鰭片212A的第一源極/汲極區域214A，而每個第二源極/汲極接觸244A延伸跨越三個第二鰭片222A的第二源極/汲極區域224A。半導體元件200A還分別在相應的閘極結構232A和233A上包括閘極接觸271A和272A。源極/汲極接觸242A、244A和閘極接觸271A、272A的示例性材料和製造方法與在第1B圖至第1D圖中所示的源極/汲極接觸142A、144A和閘極接觸171A、172A的描述相似，因此為了簡潔起見不再重複。

半導體元件200A進一步包括多個金屬線261A、262A、263A、264A、265A、266A和267A，它們位於閘極接觸271A和272A上方的下一層。金屬線261A至267A沿著垂直於Y方向的X方向延伸（其中閘極結構231A至234A以及源極/汲極接觸242A和244A沿著此Y方向延伸）。第2B圖所示之最上面的金屬線261A是Vdd線，而第2B圖所示的最下面的金屬線267A是Vss線。Vdd線261A電連接至Vdd電壓（例如，正電壓），並且Vss線267A電連接至Vss電壓（例如，接地或負電壓）。金屬線262A至266A配置在Vdd線261A和Vss線267A之間，並且可以連接到與Vdd線261A和Vss線267A不同的電壓。金屬線261A至267A的示例性材料和製造方法與在第1B圖至第1D圖中所示的金屬線161A至167A的描述相似，因此為了簡潔起見不再重複。

每條金屬線262A至266A在Y方向上與相鄰的金屬線262A至266A隔開線至線間距S24A，並且每條金屬線262A至266A具有在Y方向上測量的線寬W23A。線至線間距S24A與佈局200中的金屬線佈局圖案262至266的線至線間距S24相當，線寬W23A與佈局200中的金屬線佈局圖案262至266的線寬W23相當。在部分實施例中，由於用於製造金屬線262A至266A的微影和蝕刻技術的天性，線至線間距S24A可能略有不同，並且線寬W23A也可能略有不同。

金屬線262A至266A被移位並且因此相對於鰭片組210A和220A以不對稱的方式配置。更詳細地，第一鰭片組210A和第二鰭片組220A與在X方向上延伸的對稱軸A對稱，而金屬線262A至266A與鰭片組210A和220A的對稱軸A不對稱。金屬線262A至266A的不對稱配置允許金屬線264A和265A配置在鰭片組210A和220A之間而不與鰭片212A和222A重疊。

Vdd線261A在Y方向上具有Vdd線寬W24A，而Vss線267A在Y方向上具有Vss線寬W25A。 Vdd線寬W24A與佈局200中的Vdd線寬W24相當，並且Vss線寬W25A與佈局200中的Vss線寬W25相當。在第2B圖所示的實施例中，Vss線寬W25A大於Vdd線寬W24A，這將允許金屬線262A至266A向第一鰭片組210A移動，而保持在Vdd線261A和相鄰的金屬線262A之間的線至線間距S25A與在Vss線267A和相鄰金屬線266A之間的線至線間距S26A相當。在部分實施例中，由於用於製造金屬線261A至267A的微影和蝕刻製程的天性，線至線間距S25A可以與線至線間距S26A稍有不同。在部分實施例中，Vss線寬W25A與Vdd線寬W24A之比在大約101.5%到大約111.5%的範圍內。如果Vss線寬W25A與Vdd線寬W24A之比過度地超過上限，則N型場效應電晶體的電流將過度地高於P型場效應電晶體的電流。如果Vss線寬W25A與Vdd線寬W24A之比過度地低於下限，則配置在鰭片組210A和220A之間之金屬線264A和265A的不對稱配置可能會重疊鰭片212A和222A中的任何一個。

線至線間距S24A與線寬W23A的兩倍之和小於第一鰭片組210A與第二鰭片組220A之間的無鰭片區域D2A的寬度（即，第一鰭片212A中的最下一個與第二鰭片222A中的最上一個之間的距離）。這將允許金屬線264A和265A不與第一鰭片組110A和第二鰭片組120A重疊。

第3A圖是根據一些其他實施例之半導體元件的佈局300的視圖。佈局300可用於製造如第3B圖至第3C圖所示的半導體元件300A。佈局300繪示使用兩條相鄰的M0金屬線形成不同的網路NET_1和NET_2。網路NET_1和NET_2是不同的網路，因此沒有電連接。因此，網路NET_1和NET_2可以電連接到不同的電壓。在以下實施例中可以採用如第1A圖至第1D圖所示的結構，並且可以省略其詳細說明。

參照第3A圖，佈局300包括第一鰭片組佈局圖案310和第二鰭片組佈局圖案320。第一鰭片組佈局圖案310和第二鰭片組佈局圖案320定義了半導體元件300A之相應的第一鰭片組區域310A和第二鰭片組區域320A（第3B圖至第3C圖）。第一鰭片組佈局圖案310包括沿著X方向延伸並且沿著Y方向彼此間隔開的三個第一鰭片佈局圖案312，而第二鰭片組佈局圖案320包括沿著X方向延伸並且沿Y方向彼此間隔開的三個第二鰭片佈局圖案322。

第一鰭片佈局圖案312中的每個均包括第一源極/汲極區域佈局圖案314，其定義半導體元件300A之對應的第一源極/汲極區域314A（第3B圖至第3C圖）。類似地，第二鰭片佈局圖案322中的每個均包括第二源極/汲極區域佈局圖案324，其定義了半導體元件300A之對應的第二源極/汲極區域324A（第3B圖至第3C圖）。鰭片佈局圖案312和322透過隔離結構佈局圖案304彼此間隔開並與在相同佈局層上之佈局300的其他元件分離。隔離結構佈局圖案304定義了半導體元件300A之相應的隔離結構304A（第3B圖至第3C圖）。

佈局300還包括沿著Y方向延伸跨越鰭片組佈局圖案310和320的多個閘極佈局圖案331、332、333、334、335、336、337和338。閘極佈局圖案331至338定義了半導體元件300A之對應的閘極結構331A、332A、333A、334A、335A、336A、337A和338A（第3B圖至第3C圖）。閘極佈局圖案331至338以及在閘極佈局圖案331至338的相對側上之對應的源極/汲極區域佈局圖案314和324形成多個場效應電晶體。

佈局300包括多個第一源極/汲極接觸佈局圖案342，其沿Y方向延伸跨越三個第一鰭片佈局圖案312的第一源極/汲極區域佈局圖案314，因此三個第一鰭片佈局圖案312共享公共的源極/汲極接觸佈局圖案342。類似地，佈局300還包括多個第二源極/汲極接觸佈局圖案344，其沿著Y方向延伸跨越三個第二鰭片佈局圖案322的第二源極/汲極區域佈局圖案324，因此三個第二鰭片佈局圖案322共享公共的源極/汲極接觸佈局圖案344。源極/汲極接觸佈局圖案342和344定義了半導體元件300A之對應的源極/汲極接觸342A和344A（第3B圖至第3C圖）。

佈局300還包括多個金屬線佈局圖案361、362、363、364、365、366和367，其沿著X方向延伸並且沿著Y方向彼此間距隔開。金屬線佈局圖案361至367定義了半導體元件300A之對應的金屬線361A至367A（第3B圖至第3C圖）。在佈局300的上邊界處的金屬線佈局圖案361是Vdd線佈局圖案，而在佈局300的下邊界處的金屬線佈局圖案367是Vss線佈局圖案。金屬線佈局圖案362至366配置在Vdd線佈局圖案361和Vss線佈局圖案367之間。

金屬線佈局圖案361至367被移位並且因此相對於鰭片組佈局圖案310和320以不對稱的方式配置。例如，Vdd線佈局圖案361與一個第一鰭片佈局圖案312的整個部分重疊，然而Vss線佈局圖案367僅與一個第二鰭片佈局圖案322的一部分（例如，此第二鰭片佈局圖案322的長側）重疊。金屬線佈局圖案361至367的不對稱配置允許金屬線佈局圖案363和364配置在鰭片組佈局圖案310和320之間，而不與鰭片佈局圖案312和322中的任何一個重疊。

佈局300還包括分別覆蓋在對應的閘極佈局圖案332、334、335和338上的閘極接觸佈局圖案371、372、373和374。閘極接觸佈局圖案371至374定義了半導體元件300A之對應的閘極接觸371A、372A、373A和374A（第3B圖至第3C圖）。

閘極接觸佈局圖案371與閘極佈局圖案332和金屬線佈局圖案364的相交處重疊，從而在閘極佈局圖案332和金屬線佈局圖案364之間提供電連接。閘極接觸佈局圖案372與閘極佈局圖案334和金屬線佈局圖案363的相交處重疊，從而在閘極佈局圖案334和金屬線佈局圖案363之間提供電連接。閘極接觸佈局圖案373與閘極佈局圖案335和金屬線佈局圖案364的相交處重疊，從而在閘極佈局圖案335和金屬線佈局圖案364之間提供電連接。閘極接觸佈局圖案374與閘極佈局圖案338和金屬線佈局圖案363的相交處重疊，從而在閘極佈局圖案338和金屬線佈局圖案363之間提供電連接。金屬線佈局圖案363和364彼此不電連接。以這種方式，可以透過使用金屬線佈局圖案364將閘極佈局圖案332和335電連接到第一網路NET_1，並且可以透過使用金屬線佈局圖案363將閘極佈局圖案334和338電連接到不同於第一網路NET_1的第二網NET_2。因此，可以透過使用兩條M0線來實現不同的網路NET_1和NET_2，這將節省繞線(routing)資源並提高繞線靈活性。

第3B圖和第3C圖是根據部分實施例使用佈局300製造的半導體元件300A的視圖，因此，半導體元件300A繼承了佈局300中那些圖案的幾何形狀（如下面更詳細地描述的）。第3B圖是半導體元件300A的上視圖。第3C圖是第3B圖中半導體元件300A沿線C-C’截取的的剖面圖。半導體元件300A是用於幫助本揭露的說明的非限制性示例。

參考第3B圖和第3C圖，半導體元件300A包括基板302A，從基板302A向上延伸的第一鰭片組310A和第二鰭片組320A，以及沿Y方向延伸跨越鰭片組310A和320A的閘極結構331A、332A、333A、334A、335A、336A、337A和338A。第一鰭片組310A包括三個間隔開設置的第一鰭片312A，而第二鰭片組310A包括三個間隔開設置的第二鰭片322A。基板302A、鰭片312A、322A和閘極結構331A至334A的示例性材料和製造方法與第1B圖至第1D圖中所示的相似，因此為了簡潔起見不再重複。

鰭片312A和322A透過隔離結構304A彼此電隔離。在部分實施例中，隔離結構304A是淺溝槽隔離結構，其包括填充有一種或多種介電材料的溝槽。淺溝槽隔離結構304A的示例性材料和製造方法類似於關於第1B圖至第1D圖中所示的淺溝槽隔離結構104A的描述，因此為了簡潔起見不再重複。

鰭片312A和322A包括多個源極/汲極區域314A和324A。源極/汲極區域314A和324A是位於相應的閘極結構331A至338A之相對側上的摻雜的半導體區域。在部分實施例中，源極/汲極區域314A和324A包括p型摻雜劑（例如，硼），以用於形成p型場效應電晶體。在其他實施例中，源極/汲極區域314A和324A包括n型摻雜劑（例如，磷），以用於形成n型場效應電晶體。源極/汲極區域314A和324A的示例性材料和製造方法類似於關於第1B圖至第1D圖中所示的關於源極/汲極區域114A和124A的描述，因此為了簡潔起見不再重複。

閘極結構331A至338A沿著Y方向延伸跨越第一鰭片312A和第二鰭片322A。在部分實施例中，閘極結構331A至338A可以是使用後閘極製程流程形成的高介電常數金屬閘極閘極結構（如先前關於第1B圖至第1D圖所示之閘極結構131A至134A所描述的）。

半導體元件300A進一步包括第一源極/汲極接觸342A和第二源極/汲極接觸344A，其中每個第一源極/汲極接觸342A均延伸跨越三個第一鰭片312A的第一源極/汲極區域314A，而每個第二源極/汲極接觸344A均延伸跨越三個第二鰭片322A的第二源極/汲極區域324A。半導體元件300A進一步包括分別在對應的閘極結構332A、334A、335A和338A之上的閘極接觸371A、372A、373A和374A。源極/汲極接觸342A、344A和閘極接觸371A至374A的示例性材料和製造方法與第1B圖至第1D圖中關於源極/汲極接觸143A、144A和閘極接觸171A、173A的描述相似，因此為了簡潔起見不再重複。

半導體元件300A進一步包括多條金屬線361A、362A、363A、364A、365A、366A和367A，它們沿著X方向在閘極接觸371A至374A上方的下一層上延伸。金屬線363A和364A彼此不電連接，因此用於不同的網路。金屬線364A與閘極接觸371A和373A重疊，並且因此將閘極結構332A和335A電連接到第一網路NET_1。金屬線363A與閘極接觸372A和374A重疊，並且因此將閘極結構334A和338A電連接到第二網路NET_2。因此，透過使用兩條M0線可以實現不同的網路，從而節省了繞線資源並提高了繞線靈活性。

第3B圖所示之最上面的金屬線361A是Vdd線，而第3B圖所示的最下面的金屬線367A是Vss線。 Vdd線361A電連接到Vdd電壓（例如，正電壓），而Vss線367A電連接到Vss電壓（例如，接地或負電壓）。金屬線362A至366A配置在Vdd線361A和Vss線367A之間，並且可以連接到與Vdd線361A和Vss線367A不同的電壓。金屬線361A至367A的示例性材料和製造方法與第1B圖至第1D圖中關於金屬線161A至167A的描述相似，因此為了簡潔起見不再重複。

金屬線361A至367A被移位並且因此相對於鰭片組310A和320A以不對稱的方式配置。例如，Vdd線361A與一個第一鰭片312A的整個部分重疊，然而Vss線367A僅與一個第二鰭片322A的一部分（例如，此第二鰭片佈局圖案322A的長側）重疊。金屬線361A至367A的不對稱配置允許金屬線363A和364A配置在鰭片組310A和320A之間而不與鰭片312A和322A重疊。

第4A圖是根據一些其他實施例之半導體元件的佈局400的視圖。佈局400可用於製造如第4B圖至第4C圖所示的半導體元件400A。佈局400類似於佈局100，除了附加的源極/汲極導孔佈局圖案和不同的切割圖案（如以下更詳細地描述的）。在以下實施例中可以採用與第1A圖至第1D圖所示之相同或相似的配置，並且可以省略其詳細說明。

參考第4A圖，佈局400包括第一鰭片組佈局圖案410和第二鰭片組佈局圖案420。第一鰭片組佈局圖案410和第二鰭片組佈局圖案420定義了半導體元件400A之相應的第一鰭片組區域410A和第二鰭片組區域420A（第4B圖至第4C圖）。第一鰭片組佈局圖案410包括三個第一鰭片佈局圖案412，並且第二鰭片組佈局圖案420包括三個第二鰭片佈局圖案422。第一鰭片佈局圖案412中的每一個均包括第一源極/汲極區域佈局圖案414，其定義半導體元件400A之對應的第一源極/汲極區域414A（第4B圖至第4C圖）。類似地，第二鰭片佈局圖案422中的每一個均包括第二源極/汲極區域佈局圖案424，其定義了半導體元件400A之對應的第二源極/汲極區域424A（第4B圖至第4C圖）。在部分實施例中，鰭片佈局圖案412和422的鰭片寬度和鰭片至鰭片間距與第1A圖所示的鰭片佈局圖案112和122的鰭片寬度和鰭片至鰭片間距相同，因此，為了避免重複，不再贅述。鰭片佈局圖案412和422透過隔離結構佈局圖案404彼此分離並與在同一佈局層上之佈局400的其他元件間隔開。隔離結構佈局圖案404定義了半導體元件400A之對應的隔離結構404A（第4B圖至第4C圖）。

佈局400還包括沿著Y方向延伸跨越鰭片組佈局圖案410和440的多個閘極佈局圖案431、432、433和434。閘極佈局圖案431至434定義半導體元件400A之對應的閘極結構431A、432A、433A和434A（第4B圖至第4C圖）。閘極佈局圖案431至434以及在閘極佈局圖案431至434的相對側上之對應的源極/汲極區域佈局圖案414和424形成多個場效應電晶體。在部分實施例中，閘極佈局圖案431至434的閘極至閘極間距與第1A圖所示之閘極佈局圖案131至134的閘極至閘極間距相同，因此為了簡潔起見不重複。

佈局400包括多個第一源極/汲極接觸佈局圖案442，其沿著Y方向延伸跨越三個第一鰭片佈局圖案412的第一源極/汲極區域佈局圖案414，因此，三個第一鰭片佈局圖案412共享共用的源極/汲極接觸佈局圖案442。類似地，佈局400還包括多個第二源極/汲極接觸佈局圖案444，其沿著Y方向延伸跨越三個第二鰭片佈局圖案422的第二源極/汲極區域佈局圖案424，因此，三個第二鰭片佈局圖案422共享公共的源極/汲極接觸佈局圖案444。源極/汲極接觸佈局圖案442和444定義了半導體元件400A之對應的源極/汲極接觸442A和444A（第4B圖至第4C圖）。

佈局400還包括多個金屬線佈局圖案461、462、463、464、465、466和467，其沿著X方向延伸並且沿著Y方向彼此間隔開。金屬線佈局圖案461至467定義了半導體元件400A之對應的金屬線461A至467A（第4B圖至第4C圖）。佈局400的上邊界處的金屬線佈局圖案461是Vdd線佈局圖案，並且佈局400的下邊界處的金屬線佈局圖案467是Vss線佈局圖案，其中Vss線佈局圖案的寬度小於Vdd線佈局圖案461的寬度。金屬線佈局圖案462至466配置在Vdd線佈局圖案461和Vss線佈局圖案467之間。

金屬線佈局圖案462至466被偏移並因此對於鰭片組佈局圖案410和420以非對稱方式配置。例如，金屬線佈局圖案462至466朝著第二鰭片組佈局圖案420偏移。金屬線佈局圖案462至466的不對稱配置允許金屬線佈局圖案463和464配置在鰭片組佈局圖案410和420之間，而不與鰭片佈局圖案412和422中的任何一個重疊。在部分實施例中，金屬線佈局圖案461至467的線寬、線至線間距和不對稱配置與第1A圖所示的金屬線佈局圖案161至167相同，因此不再重複為了簡潔起見。

佈局400還包括分別覆蓋在對應的閘極佈局圖案433和432上的閘極接觸佈局圖案471和472。閘極接觸佈局圖案471和472定義了半導體元件400A之對應的閘極接觸471A和472A（第4B圖至第4C圖）。閘極接觸佈局圖案471與閘極佈局圖案433和金屬線佈局圖案463的相交處重疊，從而提供了閘極佈局圖案433和金屬線佈局圖案463之間的電連接。閘極接觸佈局圖案472與閘極佈局圖案432和金屬線佈局圖案464的相交處重疊，從而在閘極佈局圖案432和金屬線佈局圖案464之間提供電連接。透過這種方式，閘極結構432A和433A電連接到不同的金屬線464A和463A（第4B圖至第4C圖），其將允許閘極結構432A和433A電連接到不同的網路。

佈局400還包括沿Y方向延伸跨越金屬線佈局圖案466的兩個切割佈局圖案450。切割佈局圖案450僅與金屬線佈局圖案465的一部分重疊。換句話說，切割佈局圖案450延伸超過金屬線佈局圖案465的下部長側，並且從金屬線佈局圖案465的上部長側向後縮回。切割佈局圖案450代表根據積體電路設計去除金屬線佈局圖案465和466的切割部分或圖案化區域。

佈局400還包括分別位於對應的源極/汲極接觸佈局圖案444上方的源極/汲極導孔佈局圖案481、482和483。源極/汲極導孔佈局圖案481、482和483定義了半導體元件400A之對應的源極/汲極導孔481A、482A和483A（第4B圖至第4C圖）。源極/汲極導孔佈局圖案481與左側的源極/汲極接觸佈局圖案444和金屬線佈局圖案466的相交處重疊，從而在其間提供電連接。源極/汲極導孔佈局圖案482與中間的源極/汲極接觸佈局圖案444和金屬線佈局圖案465的相交處重疊，從而在它們之間提供電連接。源極/汲極導孔佈局圖案483與右側的源極/汲極接觸佈局圖案444和金屬線佈局圖案466的相交處重疊，從而在其間提供電連接。因此，佈局400可以僅使用四個M0線佈局圖案（即，線圖案463、464、465和466）來對閘極接觸和源極/汲極導孔進行佈線，這將節省佈線資源並提高佈線靈活性。

第4B圖和第4C圖是根據部分實施例之使用佈局400製造的半導體元件400A的視圖，因此，半導體元件400A繼承了佈局400中那些圖案的幾何形狀（如下面更詳細地描述的）。第4B圖是半導體元件400A的上視圖。第4C圖是第4B圖中沿著線C-C’截取的的半導體元件400A的剖面圖。半導體元件400A是用於幫助本揭露的說明的非限制性示例。

參考第4B圖和第4C圖，半導體元件400A包括基板402A，從基板402A向上延伸的第一鰭片組410A和第二鰭片組420A，以及沿Y方向延伸跨越鰭片組410A和440A的閘極結構431A、434A、433A和434A。第一鰭片組410A包括沿著X方向延伸的三個第一鰭片412A，而第二鰭片組420A也包括沿著X方向延伸的三個第二鰭片422A。基板402A和鰭片412A、422A的示例性材料和製造方法與第1B圖至第1D圖中所示的相似，因此為了簡潔起見不再重複。在部分實施例中，鰭片412A和422A的鰭片寬度和鰭片至鰭片間距與第1B圖所示的鰭片112A和122A的鰭片寬度和鰭片至鰭片間距相同，因此為簡潔起見不再重複。

鰭片412A和422A透過隔離結構404A彼此電隔離。在部分實施例中，隔離結構404A是淺溝槽隔離結構，其包括填充有一種或多種介電材料的溝槽。淺溝槽隔離結構404A的示例性材料和製造方法類似於在第1B圖至第1D圖中所示的淺溝槽隔離結構104A的描述，因此為了簡潔起見不再重複。

鰭片412A和422A包括多個源極/汲極區域414A和424A。源極/汲極區域414A和424A是位於相應的閘極結構431A至434A的相對側上之摻雜的半導體區域。在部分實施例中，源極/汲極區域414A和424A包括p型摻雜劑（例如，硼），以用於形成p型場效應電晶體。在其他實施例中，源極/汲極區域414A和424A包括n型摻雜劑（例如，磷），以用於形成n型場效應電晶體。源極/汲極區域414A和424A的示例性製造方法類似於在第1B圖至第1D圖中所示之關於源極/汲極區域114A和124A的描述，因此為了簡潔起見不再重複。

閘極結構431A至434A沿著Y方向延伸跨第一鰭片412A和第二鰭片422A。在部分實施例中，閘極結構431A至434A可以是使用後閘極製程流程形成的高介電常數金屬閘極閘極結構（如先前相對於第1B圖至第1D圖所示之閘極結構131A至134A所描述的）。因此，為了簡潔起見，不再重複高介電常數金屬閘極閘極結構的示例性材料和製造方法。閘極結構431A至434A的閘極至閘極間距與閘極結構131A至134A的閘極至閘極間距相同，因此為了簡潔起見不再重複。

半導體元件400A還包括第一源極/汲極接觸442A和第二源極/汲極接觸444A，其中每個第一源極/汲極接觸442A均延伸跨越三個第一鰭片412A的第一源極/汲極區域414A，而每個第二源極/汲極接觸444A均延伸跨越三個第二鰭片422A的第二源極/汲極區域424A。半導體元件400A還包括在閘極結構433A上方的閘極接觸471A和在閘極結構432A上方的閘極接觸472A。源極/汲極接觸442A、444A和閘極接觸471A、474A的示例性材料和製造方法與在第1B圖至第1D圖所示的源極/汲極接觸142A、144A和閘極接觸171A、172A的描述相似，因此為了簡潔起見不再重複。

半導體元件400A還包括多條金屬線461A、462A、463A、464A、465A、466A和467A，它們沿著X方向在閘極接觸471A和474A上方的下一層上延伸。第4B圖所示之最上面的金屬線461A是Vdd線，而第4B圖所示之最下面的金屬線467A是Vss線。Vdd線461A電連接至Vdd電壓（例如，正電壓），而Vss線467A電連接至Vss電壓（例如，接地或負電壓）。金屬線462A至466A配置在Vdd線461A和Vss線467A之間，並且可以連接到與Vdd線461A和Vss線467A不同的電壓。金屬線461A至467A的示例性材料和製造方法與在第1B圖至第1D圖中所示的金屬線161A至167A的描述相似，因此為了簡潔起見不再重複。金屬線461A至467A的線寬、線至線間距和不對稱的配置與前所述之金屬線161A至167A的線寬、線至線間距和不對稱配置相同，因此為了簡潔起見不再重複。

在如第4B圖所示的實施例中，當從上方觀察時，金屬線465A具有凹陷區域R，並且金屬線466A是不連續的線。這是因為使用切割佈局圖案450（第4A圖）對金屬線465A和466A進行圖案化。例如，首先將光阻塗覆在半導體元件400A上，然後使用佈局400中的切割佈局圖案450進行圖案化，接著，透過使用圖案化的光阻作為蝕刻遮罩的蝕刻製程對金屬線465A至466A進行圖案化。作為蝕刻製程的結果，金屬線466A被分成不連續的金屬線，並且金屬線465A具有凹陷區域R（如第4B圖所示）。此外，金屬線461A至464A和467A在圖案化金屬線465A和466A期間保持完整，這是因為切割佈局圖案450不與佈局400中的金屬線佈局圖案461至464和467重疊。

半導體元件400A還包括分別在源極/汲極接觸444A上方的源極/汲極導孔481A、482A和483A。源極/汲極導孔481A位於金屬線466A和左側的源極/汲極接觸444A的相交處，從而在其間提供電連接。源極/汲極導孔482A位於金屬線465A和中間的源極/汲極接觸444A的相交處，從而在其間提供電連接。源極/汲極導孔483A位於金屬線466A和右側的源極/汲極接觸444A的相交處，從而在其間提供電連接。因為左側的源極/汲極接觸444A和右側的源極/汲極接觸444A均電連接到金屬線466A，因此它們可以電連接到相同的電壓。

在部分實施例中，源極/汲極導孔481A至483A包括導電材料（例如，鈷、銅、鎢或其他合適的金屬）。源極/汲極導孔481A至483A的形成包括例如在源極/汲極接觸444A上方的第二層間介電質層（其形成在未繪示的第一層間介電質層上方）中蝕刻源極/汲極導孔開口，在源極/汲極導孔開口中沉積一種或多種導電材料，並透過使用例如化學機械平坦化製程來平坦化一種或多種導電材料。在部分實施例中，源極/汲極導孔481A至483A與閘極接觸471A和472A同時形成，因此源極/汲極導孔481A至483A與閘極接觸471A和472A具有相同的導電材料。如第4B圖所示，半導體元件400A可以僅使用四條M0線（即，金屬線463A、464A、465A和466A）來對閘極接觸471A、472A和源極/汲極導孔481A至483A進行佈線，這將節省繞線資源並提高繞線靈活性。

第5A圖是根據一些其他實施例之半導體元件的佈局500的視圖。佈局500可用於製造如第5B圖至第5C圖所示的半導體元件500A。佈局500類似於佈局200，除了附加的源極/汲極導孔佈局圖案和不同的切割圖案以外（如下文更詳細地描述）。在以下實施例中可以採用與第2A圖至第2D圖所描述之相同或相似的配置，並且可以省略詳細說明。

參照第5A圖，佈局500包括第一鰭片組佈局圖案510和第二鰭片組佈局圖案520。第一鰭片組佈局圖案510和第二鰭片組佈局圖案520定義了半導體元件500A之相應的第一鰭片組區域510A和第二鰭片組區域520A（第5B圖至第5C圖）。第一鰭片組佈局圖案510包括三個第一鰭片佈局圖案512，而第二鰭片組佈局圖案520包括三個第二鰭片佈局圖案522。第一鰭片佈局圖案512中的每一個均包括第一源極/汲極區域佈局圖案514，其定義半導體元件500A之對應的第一源極/汲極區域514A（第5B圖至第5C圖）。類似地，第二鰭片佈局圖案522中的每一個均包括第二源極/汲極區域佈局圖案524，其定義了半導體元件500A之對應的第二源極/汲極區域524A（第5B圖至第5C圖）。在部分實施例中，鰭片佈局圖案512和522的鰭片寬度和鰭片至鰭片間距與第2A圖所示之鰭片佈局圖案212和222的鰭片寬度和鰭片至鰭片間距相同，因此，為了避免重複，不再贅述。鰭片佈局圖案512和522透過隔離結構佈局圖案504彼此分離並在相同的佈局層上與佈局500的其他元件間隔開。隔離結構佈局圖案504定義了半導體元件500A之對應的隔離結構504A（第5B圖至第5C圖）。

佈局500還包括沿著Y方向延伸跨越鰭片組佈局圖案510和520的多個閘極佈局圖案531、532、533和534。閘極佈局圖案531至534定義了半導體元件500A之對應的閘極結構531A、532A、533A和534A（第5B圖至第5C圖）。閘極佈局圖案531至534以及在閘極佈局圖案531至534的相對側上之對應的源極/汲極區域佈局圖案514和524形成多個場效應電晶體。在部分實施例中，閘極佈局圖案531至534的閘極至閘極間距與如第2A圖所示之閘極佈局圖案231至234的閘極至閘極間距相同，因此為了簡潔起見不重複。

佈局500包括沿Y方向延伸跨越三個第一鰭片佈局圖案512的第一源極/汲極區域佈局圖案514的多個第一源極/汲極接觸佈局圖案542，因此，三個第一鰭片佈局圖案512共享公共的源極/汲極接觸佈局圖案542。類似地，佈局500還包括沿著Y方向延伸跨越三個第二鰭片佈局圖案522的第二源極/汲極區域佈局圖案524的多個第二源極/汲極接觸佈局圖案544，因此，三個第二鰭片佈局圖案522共享公共的源極/汲極接觸佈局圖案544。源極/汲極接觸佈局圖案542和544定義了半導體元件500A之對應的源極/汲極接觸542A和544A（第5B圖至第5C圖）。

佈局500還包括沿著X方向延伸並且沿著Y方向彼此間隔開的多個金屬線佈局圖案561、562、563、564、565、566和567。金屬線佈局圖案561至567定義半導體元件500A之對應的金屬線561A至567A（第5B圖至第5C圖）。在佈局500的上邊界處的金屬線佈局圖案561是Vdd線佈局圖案，並且在佈局500的下邊界處的金屬線佈局圖案567是Vss線佈局圖案，其中Vss線佈局圖案的寬度大於Vdd線佈局圖案561的寬度。金屬線佈局圖案562至566配置在Vdd線佈局圖案561和Vss線佈局圖案567之間。

金屬線佈局圖案562至566被移位，因此相對於鰭片組佈局圖案510和520以非對稱方式配置。例如，金屬線佈局圖案562至566朝著第一鰭片組偏移。金屬線佈局圖案562至566的不對稱配置允許金屬線佈局圖案564和565配置在鰭片組佈局圖案510和520之間，而不與鰭片佈局圖案512和522中的任何一個重疊。在部分實施例中，金屬線佈局圖案561至567的線寬、線至線間距和不對稱配置與第2A圖所示之金屬線佈局圖案261至267相同，因此為了簡潔起見，不再重複描述。

佈局500還包括分別覆蓋在對應之閘極佈局圖案532和533上的閘極接觸佈局圖案571和572。閘極接觸佈局圖案571和572定義了半導體元件500A之對應的閘極接觸571A和572A（第5B圖至第5C圖）。閘極接觸佈局圖案571與閘極佈局圖案532和金屬線佈局圖案564的相交處重疊，從而提供了在閘極佈局圖案532和金屬線佈局圖案564之間的電連接。閘極接觸佈局圖案572與閘極佈局圖案533和金屬線佈局圖案565的相交處重疊，從而在閘極佈局圖案533和金屬線佈局圖案565之間提供電連接。透過這種方式，閘極結構532A和533A電連接到不同的金屬線564A和565A（第5B圖至第5C圖），其將允許閘極結構532A和533A電連接到不同的網路。

佈局500進一步包括沿Y方向延伸跨越金屬線佈局圖案562的兩個切割佈局圖案550。切割佈局圖案550僅與金屬線佈局圖案563的一部分重疊。換句話說，切割佈局圖案550延伸超過金屬線佈局圖案563的上部長側，並且從金屬線佈局圖案563的下部長側向後縮回。切割佈局圖案550代表根據積體電路設計去除金屬線佈局圖案562和563的切割部分或圖案化區域。

佈局500還包括分別覆蓋在對應的源極/汲極接觸佈局圖案542上的源極/汲極導孔佈局圖案581、582和583。源極/汲極導孔佈局圖案581、582和583定義了半導體元件500A之對應的源極/汲極導孔581A、582A和583A（第5B圖至第5C圖）。源極/汲極導孔佈局圖案581與左側的源極/汲極接觸佈局圖案542和金屬線佈局圖案562的相交處重疊，從而在其間提供電連接。源極/汲極導孔佈局圖案582與中間的源極/汲極接觸佈局圖案542和金屬線佈局圖案563的相交處重疊，從而在其間提供電連接。源極/汲極導孔佈局圖案583與右側的源極/汲極接觸佈局圖案542和金屬線佈局圖案562的相交處重疊，從而在其間提供電連接。因此，佈局500可以僅使用四個M0線佈局圖案（即，線圖案562、563、564和565）來對閘極接觸和源極/汲極導孔進行佈線，這將節省佈線資源並提高佈線靈活性。

第5B圖和第5C圖是根據部分實施例之使用佈局500製造的半導體元件500A的視圖，因此，半導體元件500A繼承了佈局500中的那些圖案的幾何形狀（如下面更詳細地描述的）。第5B圖是半導體元件500A的上視圖。第5C圖是第5B圖沿線C-C’截取的半導體元件500A的剖面圖。半導體元件500A是用於幫助本揭露的說明的非限制性示例。

參考第5B圖和第5C圖，半導體元件500A包括基板502A，從基板502A向上延伸的第一鰭片組510A和第二鰭片組520A，以及沿Y方向延伸跨越鰭片組510A和520A的閘極結構531A、532A、533A和534A。第一鰭片組510A包括沿著X方向延伸的三個第一鰭片512A，而第二鰭片組520A也包括沿著X方向延伸的三個第二鰭片522A。基板502A、鰭片512A、522A的示例性材料和製造方法與第2B圖至第2C圖中所示的相似，因此為了簡潔起見不再重複。在部分實施例中，鰭片512A和522A的鰭片寬度和鰭片至鰭片間距與第2B圖所示的鰭片212A和222A的鰭片寬度和鰭片至鰭片間距相同，因此為簡潔起見不再重複。

鰭片512A和522A透過隔離結構504A彼此電隔離。在部分實施例中，隔離結構504A是淺溝槽隔離結構，其包括填充有一種或多種介電材料的溝槽。淺溝槽隔離結構504A的示例性材料和製造方法類似於在第1B圖至第1D圖中所示的淺溝槽隔離結構104A的描述，因此為了簡潔起見不再重複。

鰭片512A和522A包括多個源極/汲極區域514A和524A。源極/汲極區域514A和524A是位於相應的閘極結構431A至534A的相對側上之摻雜的半導體區域。在部分實施例中，源極/汲極區域514A和524A包括p型摻雜劑（例如，硼），以用於形成p型場效應電晶體。在其他實施例中，源極/汲極區域514A和524A包括n型摻雜劑（例如，磷），以用於形成n型場效應電晶體。源極/汲極區域514A和524A的示例性製造方法類似於在第2B圖至第2C圖中所示的源極/汲極區域214A和224A的描述，因此為了簡潔起見不再重複。

閘極結構531A至534A沿著Y方向延伸跨越第一鰭片512A和第二鰭片522A。在部分實施例中，閘極結構531A至534A是高介電常數金屬閘極閘極結構，其可以使用後閘極製程流程形成（如先前關於第2B圖至第2C圖所示的閘極結構231A至234A所述）。因此，為了簡潔起見，不再重複高介電常數金屬閘極閘極結構的示例性材料和製造方法。閘極結構531A至534A的閘極至閘極間距與閘極結構231A至234A的閘極至閘極間距相同，因此為了簡潔起見不重複。

半導體元件500A進一步包括第一源極/汲極接觸542A和第二源極/汲極接觸544A，其中每個第一源極/汲極接觸542A均延伸跨越三個第一鰭片512A的第一源極/汲極區域514A，而每個第二源極/汲極接觸544A均延伸跨越三個第二鰭片522A的第二源極/汲極區域524A。半導體元件500A還包括在閘極結構532A上方的閘極接觸571A和在閘極結構533A上方的閘極接觸572A。源極/汲極接觸542A、544A和閘極接觸571A、572A的示例性材料和製造方法與在第2B圖至第2C圖所示的源極/汲極接觸242A、244A和閘極接觸271A、272A的描述相似，因此為了簡潔起見不再重複。

半導體元件500A進一步包括多個金屬線561A、562A、563A、564A、565A、566A和567A，其沿著X方向在閘極接觸571A和572A上方的下一層上延伸。第5B圖所示之最上面的金屬線561A是Vdd線，而第5B圖所示之最下面的金屬線567A是Vss線。Vdd線561A電連接至Vdd電壓（例如，正電壓），而Vss線567A電連接至Vss電壓（例如，接地或負電壓）。金屬線562A至566A配置在Vdd線561A和Vss線567A之間，並且可以連接到與Vdd線561A和Vss線567A不同的電壓。金屬線561A至567A的示例性材料和製造方法與在第1B圖至第1D圖中所示的金屬線161A至167A的描述相似，因此為了簡潔起見不再重複。金屬線561A至567A的線寬、線至線間距和不對稱的配置與如前所述之金屬線261A至267A的線寬、線至線間距和不對稱配置相同，因此為了簡潔起見不再重複。

在如第5B圖所示的實施例中，當從上方觀察時，金屬線563A具有凹陷區域R並且金屬線562A是不連續的線。這是因為使用切割佈局圖案550（第5A圖）對金屬線562A和563A進行了圖案化。例如，首先將光阻塗覆在半導體元件500A上，然後使用佈局500中的切割佈局圖案550將其圖案化，隨後，透過使用圖案化的光阻作為蝕刻遮罩的蝕刻製程來圖案化金屬線562A至563A。作為蝕刻製程的結果，金屬線562A被分成不連續的金屬線，並且金屬線563A具有凹陷區域R（如第5B圖所示）。此外，金屬線561A和564A至567A在圖案化金屬線562A和563A期間保持完整，這是因為切割佈局圖案550不與佈局500中的金屬線佈局圖案561和564至567重疊。

半導體元件500A還包括分別在源極/汲極接觸542A上方的源極/汲極導孔581A、582A和583A。源極/汲極導孔581A位於金屬線562A與左側的源極/汲極接觸542A的相交處，從而在其間提供電連接。源極/汲極導孔582A位於金屬線563A與中間的源極/汲極接觸542A的相交處，從而在其間提供電連接。源極/汲極導孔583A位於金屬線562A與右側的源極/汲極接觸542A的相交處，從而在其間提供電連接。因為左側的源極/汲極接觸542A和右側的源極/汲極接觸542A均電連接到金屬線562A，所以它們可以電連接到相同的電壓。源極/汲極導孔581A至583A的示例性材料和製造方法類似於在第4B圖和第4C圖所示的源極/汲極導孔481A至483A的描述，因此為了簡潔起見不再重複。

第6圖是根據部分實施例之電子設計自動化（electronic design automation, EDA）系統600的示意圖。根據部分實施例，本文描述之根據一個或多個實施例產生的設計佈局（例如，佈局100、200、300、400和500）的方法可例如使用電子設計自動化系統600來實現。在部分實施例中，電子設計自動化系統600是通用電腦裝置，其包括硬體處理器602和非暫態電腦可讀儲存媒體604。除其他之外，電腦可讀儲存媒體604被編碼（即，儲存）可執行指令集606、設計佈局607、設計規則檢查（design rule check, DRC）平台609或用於執行指令集的任何中間數據。每個設計佈局607包括積體晶片的圖形表示（例如，GSII文件）。每個設計規則檢查平台609包括特定用於製造設計佈局607而選擇的半導體製程的設計規則的列表。由硬體處理器602執行的指令606、設計佈局607和設計規則檢查平台609（至少部分地）表示根據一個或多個實現之方法的一部分或全部（以下簡稱為所提到的過程及/或方法）的電子設計自動化工具。

處理器602透過匯流排608電耦合到電腦可讀儲存媒體604。處理器602也透過匯流排608電耦合到輸入/輸出（I/O）介面610。網路介面612也透過匯流排608電耦合到處理器602。網路介面612連接到網路614，以便處理器602和電腦可讀儲存媒體604能夠透過網路614連接到外部元件。處理器602配置為執行編碼在電腦可讀儲存媒體604中的指令606，以使電子設計自動化系統600可用於執行所述過程及/或方法的一部分或全部。在一個或多個實施例中，處理器602是中央處理器（central processing unit, CPU）、多元處理器、分佈式處理系統、特殊應用積體電路（application specific integrated circuit, ASIC）及/或合適的處理單元。

在一個或多個實施例中，電腦可讀儲存媒體604是電、磁、光、電磁、紅外及/或半導體系統（或裝置或設備）。例如，電腦可讀儲存媒體604包括半導體或固態記憶體、磁帶、可移動電腦磁碟、隨機存取記憶體（random access memory, RAM）、唯讀記憶體（read-only memory, ROM）、剛性磁碟及/或光碟。在使用光碟的一個或多個實施例中，電腦可讀儲存媒體604包括唯讀光碟（compact disk-read only memory, CD-ROM）、讀/寫光碟（CD-R/W）及/或數位影音光碟（digital video disc, DVD）。

在一個或多個實施例中，電腦可讀儲存媒體604儲存指令606，設計佈局607（例如，先前討論的佈局100、200、300、400和500）和設計規則檢查平台609被配置為使電子設計自動化系統600（其中這樣的執行（至少部分地）代表電子設計自動化工具）可用於執行所提到的過程及/或方法的一部分或全部。在一個或多個實施例中，電腦可讀儲存媒體604還儲存有助於執行部分或全部所述過程及/或方法的訊息。

電子設計自動化系統600包括輸入/輸出（I/O）介面610。I/O介面610耦合到外部電路。在一個或多個實施例中，I/O介面610包括鍵盤、小鍵盤、鼠標、軌跡球、觸控板、觸摸屏及/或光標方向鍵，以用於將訊息和指令傳達給處理器602。

電子設計自動化系統600還包括耦合到處理器602的網路介面612。網路介面612允許電子設計自動化系統600與一個或多個其他電腦系統連接到的網路614通訊。網路介面612包括無線網路介面（例如，藍牙（BLUETOOTH）、無線網路（WIFI）、全球互通微波存取（WIMAX）、通用封包無線服務（GPRS）或寬頻分碼多重進接（WCDMA））；或有線網路介面（例如，乙太網路（ETHERNET）、通用序列匯流排（USB）或IEEE-1364）。在一個或多個實施例中，在兩個或更多個電子設計自動化系統600中執行一部分或全部所述過程及/或方法。

電子設計自動化系統600被配置為透過I/O介面610接收訊息。透過I/O介面610接收的訊息包括指令、數據、設計規則、標準單元庫及/或經由處理器602處理的其他參數中的一個或多個。訊息經由匯流排608傳輸到處理器602。電子設計自動化系統600配置為透過I/O介面610接收與使用者介面（user interface, UI）616有關的訊息。此訊息儲存在電腦可讀儲存媒體604中作為使用者介面616。

在部分實施例中，可使用諸如從CADENCE DESIGN SYSTEMS公司獲得的VIRTUOSO®工具或另一種合適的佈局生成工具來產生包括標準單元的佈局圖。

在部分實施例中，這些過程被實現為儲存在非暫態電腦可讀記錄媒體中的程式的功能。非暫態電腦可讀記錄媒體的示例包括但不限於外部/可移動及/或內部/內置儲存或記憶體單元（例如，光碟（例如，數位影音光碟）、磁碟（例如，硬碟）、半導體記憶體（例如，唯讀記憶體、隨機存取記憶體、記憶卡等））。

在第6圖中繪示與電子設計自動化系統600相關聯的製造工具。例如，遮罩室630透過諸如網路614從電子設計自動化系統600接收設計佈局，遮罩室630具有遮罩製造工具632（例如，遮罩寫入器（mask writer）），以用於從基於電子設計自動化系統600生成的設計佈局來製造一個或多個光罩（例如，用於製造諸如半導體元件100A、200A、300A、400A及/或500A的光罩）。積體電路系統製造商（Fab）620可以透過諸如網路614連接到遮罩室630和電子設計自動化系統600。製造商620包括用於使用由遮罩室630製造的光罩以製造積體電路晶片（例如，半導體元件100A、200A、300A、400A及/或500A）。作為示例而非限制，積體電路製造工具622包括一個或多個用於製造積體電路晶片的集結式加工機台（cluster tool）。集結式加工機台可以是多反應室型複合設備，其包括在其中心處插入有晶圓處理機器人的多面體傳輸室，其中多個處理室（例如，化學氣相沉積室、物理氣相沉積室、蝕刻室、退火室等）位在多面體傳輸室的每個壁面上，而晶圓裝載室（loadlock chamber）安裝在傳輸室的另一壁面上。

第7圖是根據部分實施例之半導體元件製造系統700以及與其相關聯的裝置製造流程的框圖。在部分實施例中，基於設計佈局（例如，佈局100、200、300、400或500），使用製造系統700來製造一個或多個光罩中之至少一個或半導體元件中的一層中的至少一個元件。

在第7圖中，元件製造系統700包括多個實體（例如，設計廠720、光罩廠730和製造商750），它們在設計、開發和製造週期及/或與製造半導體元件760有關的服務中彼此關聯。元件製造系統700中的實體透過通訊網路連接。在部分實施例中，通訊網路是單個網路。在部分實施例中，通訊網路是各種不同的網路（例如，企業內部網路和網際網路）。此通訊網路包括有線及/或無線通訊通道。每個實體與一個或多個其他實體進行互動，並向一個或多個其他實體提供服務及/或從其接收服務。在部分實施例中，設計廠720、光罩廠730和製造商750中的兩個或更多個由單個較大的公司擁有。在部分實施例中，設計廠720、光罩廠730和製造商750中的兩個或更多個共存於公共設施中並使用公共資源。

設計廠（或設計團隊）720生成設計佈局722（例如，佈局100、200、300、400及/或500）。設計佈局722包括為半導體元件760（例如，半導體元件100A、200A、300A、400A及/或500A）設計的各種幾何圖案。幾何圖案對應於構成要製造的半導體元件760的各種元件的金屬、氧化物或半導體層的圖案。各個層組合以形成各種元件特徵。例如，設計佈局722的一部分包括各種電路特徵（例如，要形成在基板（例如，矽晶片）上的半導體鰭片、閘極結構、閘極接觸、源極/汲極接觸、源極/汲極導孔以及金屬線及/或互連導孔）。設計廠720執行適當的設計過程以形成設計佈局722。設計過程包括邏輯設計、實體設計（physical design）或佈局和佈線中的一個或多個。設計佈局722呈現在一個或多個數據文件中，此數據文件具有幾何圖案的訊息和各種網路的網表。例如，設計佈局722可以以GDSII文件格式或DFII文件格式表達。

光罩廠730執行數據準備732和光罩製造744。光罩廠730使用設計佈局722（例如，佈局100、200、300、400或500）來製造一個或多個光罩745，以根據設計佈局722用於製造半導體元件760中的各種層。光罩廠730執行光罩數據準備732，其將設計佈局722轉換成代表性數據文件（representative data file, RDF）。光罩數據準備732將代表性數據文件提供給光罩製造744。光罩製造744包括光罩寫入器。光罩寫入器將代表性數據文件轉換為基板（例如，光罩（光罩板）745或半導體晶圓753）上的圖像。光罩數據準備732處理設計佈局722，以符合光罩寫入器的特定特性及/或製造商750的規則。在第7圖中，光罩數據準備732和光罩製造744被示為分離的元件。在部分實施例中，光罩數據準備732和光罩製造744可以統稱為光罩數據準備。

在部分實施例中，光罩數據準備732包括光學鄰近修正（optical proximity correction, OPC），其使用微影增強技術來補償圖像誤差（例如，可能由繞射、干涉或其他製程結果等引起的圖像誤差）。光學鄰近修正調整設計佈局722。在部分實施例中，光罩數據準備732包括其他解析度增強技術（resolution enhancement techniques, RET）（例如，離軸照光、次解析度輔助功能、相位移遮罩、其他合適的技術等或其組合）。在部分實施例中，還使用反向微影技術（inverse lithography technology, ILT），其將光學鄰近修正視為反成像問題。

在部分實施例中，光罩數據準備732包括光罩規則檢查器（mask rule checker, MRC），此光罩規則檢查器使用一組光罩創建規則來檢查已經在光學鄰近修正中進行過處理的設計佈局722，此光罩創建規則包含某些幾何及/或連接性限制以確保足夠的充裕程度，以解決半導體製造製程中的可變性等問題。在部分實施例中，光罩規則檢查器修改設計佈局圖722以補償在光罩製造744期間的限制，其可以撤消由光學鄰近修正執行之部分的修改以滿足光罩創建規則。

在部分實施例中，光罩數據準備732包括微影製程檢查（lithography process checking, LPC），其模擬將由製造商750執行以製造半導體元件760的製程。微影製程檢查基於設計佈局722來模擬此製程，以創建模擬的被製造元件裝置（例如，被製造出的半導體元件760）。微影製程檢查模擬中的處理參數可以包括與積體電路製造週期的各種過程相關的參數、與用於製造積體電路的工具相關的參數及/或與製造過程的其他方面相關的參數。微影製程檢查考慮了各種因素（例如，空間影像對比度（aerial image contrast）、焦距深度（depth of focus, DOF）、光罩誤差增強因素（mask error enhancement factor, MEEF）和其他合適的因素等或其組合）。在部分實施例中，在微影製程檢查已經建立了模擬的製造裝置之後，如果模擬的裝置在形狀上不夠接近以滿足設計規則，則重複光學鄰近修正及/或光罩規則檢查器以進一步完善設計佈局722。

可理解到，為了清楚起見，光罩數據準備732的以上描述已被簡化。在部分實施例中，數據準備732包括諸如邏輯運算（logic operation, LOP）之類的附加特徵，以根據製造規則來修改設計佈局722。另外，可以以各種不同的順序執行在數據準備732期間應用於設計佈局722的過程。

在光罩數據準備732之後以及在光罩製造744期間，基於設計佈局722製造光罩745或一組光罩745。在部分實施例中，光罩製造744包括基於設計佈局722執行的一個或多個微影曝光。在部分實施例中，基於設計佈局722，使用電子束（e-beam）或多個電子束的機制在光罩745上形成圖案。光罩745可以以各種技術形成。在部分實施例中，使用二進制技術形成光罩745。在部分實施例中，光罩圖案包括不透明區域和透明區域。用於曝光已經塗覆在晶片上的輻射敏感材料層（例如，光阻）的輻射束（例如，紫外線（UV）束）被不透明區域阻擋並且穿透過透明區域。在一個示例中，光罩745的二元光罩版本包括透明基板（例如，熔融石英）和塗覆在二元光罩的不透明區域中的不透明材料（例如，鉻）。在另一示例中，使用相位移技術形成光罩745。在光罩745的相位移光罩（phase shift mask, PSM）版本中，形成在相位移光罩上的圖案中的各種特徵被配置為具有適當的相差以增強解析度和成像品質。在各種示例中，相位移光罩可以是衰減式相位移光罩或交替式相位移光罩。由光罩製造744產生的光罩可用於多種製程中。例如，可在離子佈植製程中使用這樣的光罩以在半導體晶片753中形成各種摻雜區域，可在蝕刻製程中使用這種光罩以在半導體晶片753中形成各種蝕刻區域，及/或可在其他合適的製程中使用這種光罩。

製造商750包括晶圓製造752。製造商750是包括一個或多個用於製造各種不同積體電路產品的製造設備的製造企業。在部分實施例中，製造商750是半導體代工廠。例如，可能有一個製造商用於多個積體電路產品的前段製程（front-end-of-line, FEOL），而第二個製造商可以為積體電路產品的互連和封裝提供後段製程（back-end-of-line, BEOL），並且第三個製造商可以為代工廠提供其他服務。

製造商750使用由光罩廠730製造的光罩745來製造半導體元件760。因此，製造商750至少間接地使用設計佈局722來製造半導體元件760。在部分實施例中，製造商750使用光罩745製造半導體晶片753以形成半導體元件760。在部分實施例中，裝置製造包括至少間接地基於設計佈局722執行一次或多次微影曝光。半導體晶片753包括矽基板或在其上具有材料層之其他合適的基板。半導體晶片753進一步包括各種摻雜區域、介電質特徵、多層互連和（在隨後的製造步驟中形成之）其他結構中的一個或多個。

基於以上討論，可以看出提供了益處。然而，應當理解，其他實施例可以提供附加的益處，並且在此不必公開所有益處，並且對於所有實施例均不需要特定的益處。其中一個益處是，M0線的不對稱配置允許在相鄰鰭片組之間配置多條M0線（例如，兩條M0線）而不與鰭片組中的任何鰭片重疊，從而允許多個閘極接觸（例如，兩個閘極接觸）與電連接到不同網路的M0線重疊，而無需減少鰭片數量或增加額外的微影和蝕刻步驟。另一個益處是，Vdd線和Vss線之間的寬度差有助於等距地排列非對稱配置的M0線。

在部分實施例中，半導體元件包括第一組半導體鰭片、第二組半導體鰭片、第一閘極結構、Vdd線和Vss線。第一組半導體鰭片沿著第一方向延伸並且以第一鰭片至鰭片間距配置。第二組半導體鰭片沿著第一方向延伸並且以第二鰭片至鰭片間距配置。第二組半導體鰭片與第一組半導體鰭片透過無鰭片區域間隔開，其中此無鰭片區域大於第一鰭片至鰭片間距和第二鰭片至鰭片間距。第一閘極結構沿著與第一方向不同的第二方向延伸跨越第一組半導體鰭片、無鰭片區域和第二組半導體鰭片。Vdd線和Vss線沿著第一方向在第一閘極結構上延伸。從上視圖來看，第一組半導體鰭片和第二組半導體鰭片在Vdd線和Vss線之間，並且從上視圖看，Vdd線和第一組半導體鰭片之間的重疊區域不同於Vss線和第二組半導體鰭片之間的重疊區域。

在部分實施例中，半導體元件包括第一組半導體鰭片、第二組半導體鰭片、第一閘極結構、第二閘極結構、第一金屬線、第二金屬線、第一閘極接觸、第二閘極接觸、Vdd線和Vss線。第一組半導體鰭片和第二組半導體鰭片沿著第一方向延伸並且由無鰭片區域間隔開。第一閘極結構和第二閘極結構沿著不同於第一方向的第二方向延伸跨越第一組半導體鰭片、無鰭片區域和第二組半導體鰭片。第一金屬線和第二金屬線在無鰭片區域內沿著第一方向延伸。從上視圖來看，第一閘極接觸與第一金屬線和第一閘極結構的相交處重疊，並且從上視圖來看，第二閘極接觸與第二金屬線和第二閘極結構的相交處重疊。Vdd線和Vss線在與第一金屬線和第二金屬線相同的水平上延伸。Vdd線與第一組半導體鰭片相鄰，Vss線與第二組半導體鰭片相鄰，並且Vdd線和Vss線具有不同的寬度。

在部分實施例中，一種方法包括在佈局中生成沿著第一方向延伸的第一組鰭片佈局圖案和第二組鰭片佈局圖案，第一組鰭片佈局圖案和第二組鰭片佈局圖案對稱於對稱軸；在佈局中產生沿第二方向延伸跨越第一組鰭片佈局圖案和第二組鰭片佈局圖案的多個閘極佈局圖案，第二方向不同於第一方向；在佈局中生成沿第一方向延伸跨越多個閘極佈局圖案的多個金屬線佈局圖案，金屬線佈局圖案不對稱於第一組鰭片佈局圖案和第二組鰭片佈局圖案的對稱軸；根據佈局製造半導體元件。

前述概述了幾個實施例的特徵，使得本領域技術人員可以更好地理解的各方面。本領域技術人員應當理解，他們可以容易地將用作設計或修改其他過程和結構的基礎，以實現與本文介紹之實施例相同的目的及/或實現相同的益處。本領域技術人員還應該理解，這樣的等效構造不脫離的精神和範圍，並且在不脫離的精神和範圍的情況下，它們可以進行各種改變、替換和變更。

100:佈局 100A:半導體元件 102A:基板 104:隔離結構佈局圖案 104A:隔離結構 106A:閘極間隔物 110:鰭片組佈局圖案 110A:鰭片組區域 112:鰭片佈局圖案 112A:鰭片 114:源極/汲極區域佈局圖案 114A:源極/汲極區域 120:鰭片組佈局圖案 120A:鰭片組 120B:鰭片組區域 122:鰭片佈局圖案 122A:鰭片 124:源極/汲極區域佈局圖案 124A:源極/汲極區域 131:閘極佈局圖案 131A:閘極結構 132:閘極佈局圖案 132A:閘極結構 133:閘極佈局圖案 133A:閘極結構 134:閘極佈局圖案 134A:閘極結構 142:源極/汲極接觸佈局圖案 142A:源極/汲極接觸 143A:源極/汲極接觸 144:源極/汲極接觸佈局圖案 144A:源極/汲極接觸 150:切割佈局圖案 161:金屬線佈局圖案 161A:金屬線 162:金屬線佈局圖案 162A:金屬線 163:金屬線佈局圖案 163A:金屬線 164:金屬線佈局圖案 164A:金屬線 165:金屬線佈局圖案 165A:金屬線 166:金屬線佈局圖案 166A:金屬線 167:金屬線佈局圖案 167A:金屬線 171:閘極接觸佈局圖案 171A:閘極接觸 172:閘極接觸佈局圖案 172A:閘極接觸 173A:閘極接觸 200:佈局 200A:半導體元件 202A:基板 204:隔離結構佈局圖案 204A:隔離結構 210:鰭片組佈局圖案 210A:鰭片組 212:鰭片佈局圖案 212A:鰭片 214:源極/汲極區域佈局圖案 214A:源極/汲極區域 220:鰭片組佈局圖案 220A:鰭片組 220B:鰭片組 222:鰭片佈局圖案 222A:鰭片 224:源極/汲極區域佈局圖案 224A:源極/汲極區域 231:閘極佈局圖案 231A:閘極結構 232:閘極佈局圖案 232A:閘極結構 233:閘極佈局圖案 233A:閘極結構 234:閘極佈局圖案 234A:閘極結構 242:源極/汲極接觸佈局圖案 242A:源極/汲極接觸 244:源極/汲極接觸佈局圖案 244A:源極/汲極接觸 250:切割佈局圖案 261:金屬線佈局圖案 261A:金屬線 262:金屬線佈局圖案 262A:金屬線 263:金屬線佈局圖案 263A:金屬線 264:金屬線佈局圖案 264A:金屬線 265:金屬線佈局圖案 265A:金屬線 266:金屬線佈局圖案 266A:金屬線 267:金屬線佈局圖案 267A:金屬線 271:閘極接觸佈局圖案 271A:閘極接觸 272:閘極接觸佈局圖案 272A:閘極接觸 300:佈局 300A:半導體元件 302A:基板 304:隔離結構佈局圖案 304A:隔離結構 310:鰭片組佈局圖案 310A:鰭片組區域 312:鰭片佈局圖案 312A:鰭片 314:源極/汲極區域佈局圖案 314A:源極/汲極區域 320:鰭片組佈局圖案 320A:鰭片組區域 322:鰭片佈局圖案 322A:鰭片 324:源極/汲極區域佈局圖案 324A:源極/汲極區域 331:閘極佈局圖案 331A:閘極結構 332:閘極佈局圖案 332A:閘極結構 333:閘極佈局圖案 333A:閘極結構 334:閘極佈局圖案 334A:閘極結構 335:閘極佈局圖案 335A:閘極結構 336:閘極佈局圖案 336A:閘極結構 337:閘極佈局圖案 337A:閘極結構 338:閘極佈局圖案 338A:閘極結構 342:源極/汲極接觸佈局圖案 342A:源極/汲極接觸 344:源極/汲極接觸佈局圖案 344A:第源極/汲極接觸 361:金屬線佈局圖案 361A:金屬線 362:金屬線佈局圖案 362A:金屬線 363:金屬線佈局圖案 363A:金屬線 364:金屬線佈局圖案 364A:金屬線 365:金屬線佈局圖案 365A:金屬線 366:金屬線佈局圖案 366A:金屬線 367:金屬線佈局圖案 367A:金屬線 371:閘極接觸佈局圖案 371A:閘極接觸 372:閘極接觸佈局圖案 372A:閘極接觸 373:閘極接觸佈局圖案 373A:閘極接觸 374:閘極接觸佈局圖案 374A:閘極接觸 400:佈局 400A:半導體元件 402A:基板 404:隔離結構佈局圖案 404A:隔離結構 410:鰭片組佈局圖案 410A:鰭片組區域 412:鰭片佈局圖案 412A:鰭片 414:源極/汲極區域佈局圖案 414A:源極/汲極區域 420:鰭片組佈局圖案 420A:鰭片組區域 422:鰭片佈局圖案 422A:鰭片 424:源極/汲極區域佈局圖案 424A:源極/汲極區域 431:閘極佈局圖案 431A:閘極結構 432:閘極佈局圖案 432A:閘極結構 433:閘極佈局圖案 433A:閘極結構 434:閘極佈局圖案 434A:閘極結構 440:鰭片組佈局圖案 440A:鰭片組 442:源極/汲極接觸佈局圖案 442A:源極/汲極接觸 444:源極/汲極接觸佈局圖案 444A:源極/汲極接觸 450:切割佈局圖案 461:金屬線佈局圖案 461A:金屬線 462:金屬線佈局圖案 462A:金屬線 463:金屬線佈局圖案 463A:金屬線 464:金屬線佈局圖案 464A:金屬線 465:金屬線佈局圖案 465A:金屬線 466:金屬線佈局圖案 466A:金屬線 467:金屬線佈局圖案 467A:金屬線 471:閘極接觸佈局圖案 471A:閘極接觸 472:閘極接觸佈局圖案 472A:閘極接觸 474A:閘極接觸 481:源極/汲極導孔佈局圖案 481A:源極/汲極導孔 482:源極/汲極導孔佈局圖案 482A:源極/汲極導孔 483:源極/汲極導孔佈局圖案 483A:源極/汲極導孔 500:佈局 500A:半導體元件 502A:基板 504:隔離結構佈局圖案 504A:隔離結構 510:鰭片組佈局圖案 510A:鰭片組區域 512:鰭片組佈局圖案 512A:鰭片 514:源極/汲極區域佈局圖案 514A:源極/汲極區域 520:鰭片組佈局圖案 520A:鰭片組區域 522:鰭片佈局圖案 522A:鰭片 524:源極/汲極區域佈局圖案 524A:源極/汲極區域 531:閘極佈局圖案 531A:閘極結構 532:閘極佈局圖案 532A:閘極結構 533:閘極佈局圖案 533A:閘極結構 534:閘極佈局圖案 534A:閘極結構 535A:閘極結構 542:源極/汲極接觸佈局圖案 542A:源極/汲極接觸 544:源極/汲極接觸佈局圖案 544A:源極/汲極接觸 550:切割佈局圖案 561:金屬線佈局圖案 561A:金屬線 562:金屬線佈局圖案 562A:金屬線 563:金屬線佈局圖案 563A:金屬線 564:金屬線佈局圖案 564A:金屬線 565:金屬線佈局圖案 565A:金屬線 566:金屬線佈局圖案 566A:金屬線 567:金屬線佈局圖案 567A:金屬線 571:閘極接觸佈局圖案 571A:閘極接觸 572:閘極接觸佈局圖案 572A:閘極接觸 581:源極/汲極導孔佈局圖案 581A:源極/汲極導孔 582:源極/汲極導孔佈局圖案 582A:源極/汲極導孔 583:源極/汲極導孔佈局圖案 583A:源極/汲極導孔 600:電子設計自動化系統 602:處理器 604:電腦可讀儲存媒體 606:指令集、指令 607:設計佈局 608:匯流排 609:設計規則檢查平台 610:輸入/輸出介面 612:網路介面 614:網路 616:介面 620:製造商 622:積體電路製造工具 630:遮罩室 632:遮罩製造工具 700:製造系統 720:設計廠 722:設計佈局 730:光罩廠 732:數據準備 744:光罩製造 745:光罩 750:製造商 752:晶圓製造 753:半導體晶圓 760:半導體元件 A:對稱軸 CM0:切割佈局圖案 C-C’:線 D-D’:線 D1:無鰭片區域 D1A:無鰭片區域 D2:無鰭片區域 D2A:無鰭片區域 fin:鰭片佈局圖案 M0:金屬線佈局圖案 MD:源極/汲極接觸佈局圖案 NET_1:網路 NET_2:網路 PO:多晶矽佈局圖案 R:凹陷區域 S11:鰭片至鰭片間距 S11A:鰭片至鰭片間距 S12:鰭片至鰭片間距 S12A:鰭片至鰭片間距 S13:閘極至閘極間距 S13A:閘極至閘極間距 S14:線至線間距 S14A:線至線間距 S15:線至線間距 S15A:線至線間距 S16:線至線間距 S16A:線至線間距 S21:鰭片至鰭片間距 S21A:鰭片至鰭片間距 S22:鰭片至鰭片間距 S22A:鰭片至鰭片間距 S23:閘極至閘極間距 S23A:閘極至閘極間距 S24:線至線間距 S24A:線至線間距 S25:線至線間距 S25A:線至線間距 S26:線至線間距 S26A:線至線間距 VG:閘極接觸佈局圖案 W11:鰭片寬度 W12:鰭片寬度 W13:線寬 W13A:線寬 W14:線寬 W14A:線寬 W15:線寬 W15A:線寬 W21:鰭片寬度 W22:鰭片寬度 W23:線寬 W23A:線寬 W24:線寬 W24A:線寬 W25:線寬 W25A:線寬 X:方向 Y:方向

當結合附圖閱讀時，根據以下詳細描述可以最好地理解的各方面。應理解，根據行業中的標準實踐，各種特徵未按比例繪製。實際上，為了清楚起見，各種特徵的尺寸可以任意地增加或減小。第1A圖是根據部分實施例之半導體元件的佈局圖。第1B圖至第1D圖是根據部分實施例之使用第1A圖的佈局製造的半導體元件的視圖。第2A圖是根據部分實施例之半導體元件的佈局圖。第2B圖至第2C圖是根據部分實施例之使用第2A圖的佈局製造的半導體元件的視圖。第3A圖是根據部分實施例之半導體元件的佈局圖。第3B圖至第3C圖是根據部分實施例之使用第3A圖的佈局製造的半導體元件的視圖。第4A圖是根據部分實施例之半導體元件的佈局圖。圖第4B圖至第4C圖是根據部分實施例之使用第4A圖的佈局製造的半導體元件的視圖。第5A圖是根據部分實施例之半導體元件的佈局圖。第5B圖至第5C圖是根據部分實施例之使用第5A圖的佈局製造的半導體元件的視圖。第6圖是根據部分實施例之用於設計半導體元件的佈局之系統的示意圖。第7圖是根據部分實施例之半導體元件製造系統的框圖。

國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無

100:佈局

104:隔離結構佈局圖案

110:鰭片組佈局圖案

112:鰭片佈局圖案

114:源極/汲極區域佈局圖案

120:鰭片組佈局圖案

122:鰭片佈局圖案

124:源極/汲極區域佈局圖案

131:閘極佈局圖案

132:閘極佈局圖案

133:閘極佈局圖案

134:閘極佈局圖案

142:源極/汲極接觸佈局圖案

144:源極/汲極接觸佈局圖案

150:切割佈局圖案

161:金屬線佈局圖案

162:金屬線佈局圖案

163:金屬線佈局圖案

164:金屬線佈局圖案

165:金屬線佈局圖案

166:金屬線佈局圖案

167:金屬線佈局圖案

171:閘極接觸佈局圖案

172:閘極接觸佈局圖案

A:對稱軸

CM0:切割佈局圖案

D1:無鰭片區域

fin:鰭片佈局圖案

M0:金屬線佈局圖案

MD:源極/汲極接觸佈局圖案

PO:多晶矽佈局圖案

S11:鰭片至鰭片間距

S12:鰭片至鰭片間距

S13:閘極至閘極間距

S14:線至線間距

S15:線至線間距

S16:線至線間距

VG:閘極接觸佈局圖案

W11:第一鰭片寬度

W12:第二鰭片寬度

W13:線寬

W14:線寬

W15:線寬

X:方向

Y:方向

Claims

一種半導體元件，包含：一第一組半導體鰭片，沿一第一方向延伸並以一第一鰭片至鰭片間距配置；一第二組半導體鰭片，沿該第一方向延伸並以一第二鰭片至鰭片間距配置，該第二組半導體鰭片與該第一組半導體鰭片透過一無鰭片區域分開，該無鰭片區域大於該第一鰭片至鰭片間距和該第二鰭片至鰭片間距；一第一閘極結構，沿不同於該第一方向的一第二方向跨越該第一組半導體鰭片、該無鰭片區域和該第二組半導體鰭片延伸；以及一Vdd線和一Vss線，沿該第一方向在該第一閘極結構上延伸，其中該第一組半導體鰭片和該第二組半導體鰭片在一上視圖中位於該Vdd線和該Vss線之間，並且在該上視圖中，該Vdd線與該第一組半導體鰭片之間的一重疊面積與該 Vss線與該第二組半導體鰭片之間的一重疊面積不同。
根據請求項1所述的半導體元件，其中在該上視圖中，該Vdd線與該第一組半導體鰭片之間的該重疊區域大於該Vss線與該第二組半導體鰭片之間的該重疊區域。
根據請求項1所述的半導體元件，其中在該上視圖中，該Vss線與該第二組半導體鰭片之間的該重疊面積大於該Vdd線與該第一組半導體鰭片之間的該重疊面積。
根據請求項1所述的半導體元件，其中該Vdd線和該Vss線具有不同的寬度。
根據請求項1所述的半導體元件，其中在該上視圖中，該Vdd線比該Vss線寬。
根據請求項1所述的半導體元件，其中在該上視圖中，該Vss線比該Vdd線寬。
根據請求項1所述的半導體元件，更包含：複數第一金屬線，在與該Vdd線和該Vss線相同的水平高度上延伸，該些第一金屬線不與該第一組半導體鰭片和該第二組半導體鰭片重疊。
根據請求項7所述的半導體元件，更包含：一第一閘極接觸，將該第一閘極結構電連接到該些第一金屬線之一。
根據請求項8所述的半導體元件，更包含：一第二閘極結構，沿該第二方向在該第一組半導體鰭片、該無鰭片區域和該第二組半導體鰭片上延伸；以及一第二閘極接觸，將該第二閘極結構電連接到該些第一金屬線之另一個。
根據請求項7所述的半導體元件，更包含：至少一第二金屬線，在與該Vdd線和該Vss線相同的水平高度上延伸，該至少一第二金屬線在該Vdd線和該些第一金屬線之間；以及至少一第三金屬線，在與該Vdd線和該Vss線相同的水平高度上延伸，該至少一第三金屬線在該Vss線和該些第一金屬線之間，其中該至少一第二金屬線的一數量與該至少一第三金屬線的一數量不同。
一種半導體元件，包含：一第一組半導體鰭片和一第二組半導體鰭片，沿一第一方向延伸並且由一無鰭片區域間隔開；一第一閘極結構和一第二閘極結構，沿不同於該第一方向的一第二方向跨越該第一組半導體鰭片、該無鰭片區域和該第二組半導體鰭片延伸；一第一金屬線和一第二金屬線，在該無鰭片區域內沿該第一方向延伸；一第一閘極接觸，在一上視圖中與該第一金屬線和該第一閘極結構的一交叉點重疊；一第二閘極接觸，在該上視圖中與該第二金屬線和該第二閘極結構的一交叉點重疊；以及一Vdd線和一Vss線，在與該第一金屬線和該第二金屬線相同的水平高度上延伸，其中該Vdd線與該第一組半導體鰭片相鄰，該Vss線與該第二組半導體鰭片相鄰，並且該Vdd線和該Vss線的寬度不同。
根據請求項11所述的半導體元件，其中該Vdd線的該寬度大於該Vss線的該寬度。
根據請求項11所述的半導體元件，其中該Vss線的該寬度大於該Vdd線的該寬度。
根據請求項11所述的半導體元件，更包含：複數個第一源極/汲極接觸，延伸跨越該第一組半導體鰭片，其中該第一金屬線和該第二金屬線均不與該些第一源極/汲極接觸重疊。
根據請求項14所述的半導體元件，更包含：複數個第二源極/汲極接觸，延伸跨越該第二組半導體鰭片，其中該第一金屬線和該第二金屬線均不與該些第二源極/汲極接觸重疊。
根據請求項15所述的半導體元件，更包含：複數個源極/汲極導孔，分別在該些第二源極/汲極接觸上；以及一第三金屬線，在與該第一金屬線和該第二金屬線相同的水平高度上延伸並且與該些源極/汲極導孔重疊。
根據請求項14所述的半導體元件，更包含：複數個源極/汲極導孔，分別在該些第一源極/汲極接觸上；以及一第三金屬線，在與該第一金屬線和該第二金屬線相同的水平高度上延伸並且與該些源極/汲極導孔重疊。
一種方法，包含：於一佈局中，生成沿一第一方向延伸的一第一組鰭片佈局圖案和一第二組鰭片佈局圖案，該第一組鰭片佈局圖案和該第二組鰭片佈局圖案對稱於一對稱軸；於該佈局中，生成沿一第二方向延伸並跨越該第一組鰭片佈局圖案和該第二組鰭片佈局圖案的複數個閘極佈局圖案，該第二方向不同於該第一方向；於該佈局中，生成沿該第一方向延伸並跨越該些閘極佈局圖案的複數個金屬線佈局圖案於該佈局中，該金屬線佈局圖案不對稱於該第一組鰭片佈局圖案和該第二組鰭片佈局圖案的該對稱軸；以及根據該佈局製造一半導體元件。
根據請求項18所述的方法，更包含：於該佈局中，生成與該些閘極佈局圖案中的一第一閘極佈局圖案和該些金屬線佈局圖案中的一第一金屬線佈局圖案的一相交處重疊的一第一閘極接觸佈局圖案；以及於該佈局中，生成與該些閘極佈局圖案中的一第二閘極佈局圖案和該些金屬線佈局圖案中的一第二金屬線佈局圖案的一相交處重疊的一第二閘極接觸佈局圖案，其中該第一金屬線佈局圖案和該第二金屬線佈局圖案均不與該第一組鰭片佈局圖案和該第二組鰭片佈局圖案重疊。
根據請求項19所述的方法，更包含：於該佈局中，生成沿該第二方向延伸並跨越該第一組鰭片佈局圖案的複數個第一源極/汲極接觸佈局圖案；以及於該佈局中，生成沿該第二方向延伸並跨越該第二組鰭片佈局圖案的複數個第二源極/汲極接觸佈局圖案，其中，該第一金屬線佈局圖案和該第二金屬線佈局圖案均不與該些第一源極/汲極接觸佈局圖案和該些第二源極/汲極接觸佈局圖案重疊。