[go: up one dir, main page]

TW202147529A - 半導體元件及半導體裝置 - Google Patents

半導體元件及半導體裝置 Download PDF

Info

Publication number
TW202147529A
TW202147529A TW110104487A TW110104487A TW202147529A TW 202147529 A TW202147529 A TW 202147529A TW 110104487 A TW110104487 A TW 110104487A TW 110104487 A TW110104487 A TW 110104487A TW 202147529 A TW202147529 A TW 202147529A
Authority
TW
Taiwan
Prior art keywords
semiconductor
semiconductor element
oxide
substrate
layer
Prior art date
Application number
TW110104487A
Other languages
English (en)
Inventor
松原佑典
今藤修
安藤裕之
竹原秀樹
四戸孝
沖川満
Original Assignee
日商Ｆｌｏｓｆｉａ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商Ｆｌｏｓｆｉａ股份有限公司 filed Critical 日商Ｆｌｏｓｆｉａ股份有限公司
Publication of TW202147529A publication Critical patent/TW202147529A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/875—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being semiconductor metal oxide, e.g. InGaZnO
    • H10D64/011—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H10W40/10—
    • H10W70/40—
    • H10W70/60—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H10D30/657—Lateral DMOS [LDMOS] FETs having substrates comprising insulating layers, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10W40/47—
    • H10W70/461—
    • H10W70/481—
    • H10W72/871—
    • H10W90/756—
    • H10W90/763—
    • H10W90/811—

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明提供半導體特性及散熱性優良的半導體元件及半導體裝置。 本發明係一種半導體元件，其係在導電性基板上直接或隔著其他層積層包含具有剛玉結構之氧化物作為主成分的氧化物半導體膜而成的積層結構體，其中前述導電性基板具有比前述氧化物半導體膜更大的面積，以及一種半導體裝置，其係藉由接合構件將前述半導體元件與引線框架、電路基板或散熱基板接合而成。

Description

半導體元件及半導體裝置
本發明係關於可用於功率元件等的半導體元件、以及使用該半導體元件的半導體裝置及半導體系統。
氧化鎵(Ga2 O3 )在室溫中具有4.8-5.3eV這種廣泛的能隙，係幾乎不吸收可見光及紫外光的透明半導體。因此係特別有希望用於在深紫外光區域運作的光/電子元件及透明電子產品的材料，近年正在開發以氧化鎵(Ga2 O3 )為基礎的光檢測器、發光二極體(LED)及電晶體(參照非專利文獻1)。
又，氧化鎵(Ga2 O3 )存在α、β、γ、σ、ε的5種結晶結構，一般最穩定的結構為β-Ga2 O3 。然而因為β-Ga2 O3 為β-gallia結構，因此與一般用於電子材料等的結晶系不同，並不一定適用於半導體元件。又，β-Ga2 O3 薄膜的成長需要高的基板溫度以及高的真空度，因此亦具有製造成本增加這樣的問題。又，如亦記載於非專利文獻2中的內容，在β-Ga2 O3 中，即使是高濃度(例如1×1019 /cm3 以上)的摻雜物(Si)，若在離子注入後未以800℃～1100℃的高溫實施退火處理，亦無法作為予體(donor)使用。
另一方面，α-Ga2 O3 因為具有與已通用之藍寶石基板相同的結晶結構，因此適用於光/電子元件，而且因為具有比β-Ga2 O3 更為廣泛的能隙而對於功率元件特別有用，因此目前期望一種使用α-Ga2 O3 作為半導體的半導體元件。
專利文獻1及2中記載一種半導體元件，其係使用β-Ga2 O3 作為半導體，並且使用由Ti層及Au層所構成的2層、由Ti層、Al層及Au層所構成的3層、或是由Ti層、Al層、Ni層及Au層所構成的4層以作為可得到適合該半導體之歐姆特性的電極。 又，專利文獻3中記載一種半導體元件，其係使用β-Ga2 O3 作為半導體，並使用Au、Pt、或Ni及Au之積層體的任一者以作為可得到適合該半導體之肖特基特性的電極。 然而，在將專利文獻1～3記載的電極應用於使用α-Ga2 O3 作為半導體之半導體元件的情況，具有並未發揮作為肖特基電極或歐姆電極的功能、電極未接合於膜、有損半導體特性等問題。再者，專利文獻1～3記載的電極構成會從電極端部產生漏電流等，其作為半導體元件在實用上仍有所不足。
特別是近年使用氧化鎵作為半導體的情況中，發生散熱性的問題而具有對於半導體特性造成不良影響等問題。針對這樣的問題，本案申請人等研究將導電性基板貼合於氧化鎵所構成的半導體膜以製作半導體元件，但在將導電性基板切斷時於氧化鎵產生裂縫或雜質、或是產生毛邊等，難以製作能夠滿足的半導體元件。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2005-260101號公報 [專利文獻2]日本特開2009-81468號公報 [專利文獻3]日本特開2013-12760號公報 [非專利文獻]
[非專利文獻1] Jun Liang Zhao et al, “UV and Visible Electroluminescence From a Sn:Ga2O3/n+－Si Heterojunction by Metal－Organic Chemical Vapor Deposition”,IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 58, NO.5 MAY 2011 [非專利文獻2] Kohei Sasaki et al, “Si-Ion Implantation Doping in β－Ga2O3 an d Its Application to Fabrication of Low－Resistance Ohmic Contacts”, Applied Physics Express 6 (2013) 086502
[發明所欲解決之課題]
本發明之目的在於提供一種散熱性及半導體特性優良的包含氧化物半導體膜之半導體元件及半導體裝置。 [解決課題之手段]
本案發明人為了達成上述目的而詳細研究的結果，發現藉由貼合比氧化物半導體膜大一圈的導電性基板，再從導電性基板側切斷而製作半導體元件，藉此可解決毛邊等問題而使半導體特性良好，進一步成功創造了散熱性優良的包含氧化物半導體膜之半導體元件，這樣的半導體元件能夠一舉解決上述以往的問題。 又，本案發明人得到上述見解後進一步反覆研究而完成本發明。
亦即，本發明係關於以下發明。 [1] 一種半導體元件，包含在導電性基板上直接或隔著其他層積層包含具有剛玉結構之氧化物作為主成分的氧化物半導體膜而成的積層結構體，其中前述導電性基板具有比前述氧化物半導體膜更大的面積。 [2] 一種半導體元件，包含在電極上直接或隔著其他層積層包含具有剛玉結構之氧化物作為主成分的氧化物半導體膜而成的積層結構體，其中前述電極具有比前述氧化物半導體膜更大的面積。 [3] 如前述[1]或[2]之半導體元件，其中前述氧化物至少含有鎵。 [4] 如前述[1]或[2]之半導體元件，其中前述氧化物為α-Ga2 O3 或其混晶。 [5]  如前述[1]之半導體元件，其中前述導電性基板的線熱膨脹係數與前述氧化物半導體膜的線熱膨脹係數相同或比其更小。 [6]  如前述[1]之半導體元件，其中前述氧化物半導體膜至少含有第1邊、第2邊、第1結晶軸及第2結晶軸，第1結晶軸方向的線熱膨脹係數小於第2結晶軸方向的線熱膨脹係數，第1邊方向與第1結晶軸方向平行或大致平行，第2邊方向與第2結晶軸方向平行或大致平行，前述導電性基板至少含有與前述第1邊對應的邊以及與前述第2邊對應的邊，與前述第1邊對應的邊比與前述第2邊對應的邊更長。 [7]  如前述[1]之半導體元件，其中前述導電性基板為金屬基板或半導體基板。 [8]  如前述[1]之半導體元件，其中前述導電性基板比前述氧化物半導體膜大一圈。 [9]  如前述[2]之半導體元件，其中前述電極比前述氧化物半導體膜大一圈。 [10]  如前述[1]之半導體元件，其中前述導電性基板的面積為前述氧化物半導體膜的面積的1.1倍～4倍。 [11] 如前述[2]之半導體元件，其中前述電極的面積為前述氧化物半導體膜的面積的1.1倍～4倍。 [12]   如前述[1]之半導體元件，其中前述導電性基板的側面為截斷面，前述截斷面具有階差或毛邊。 [13]  如前述[1]或[2]之半導體元件，其為縱型元件。 [14]  如前述[1]或[2]之半導體元件，其為功率元件。 [15]  如前述[1]或[2]之半導體元件，其為肖特基屏障二極體(SBD)、金氧半場效電晶體(MOSFET)或絕緣閘雙極電晶體(IGBT)。 [16] 一種半導體裝置，其係以接合構件至少將半導體元件接合於引線框架、電路基板或散熱基板所構成，其中前述半導體元件為如前述[1]或[2]之半導體元件。 [17]  如前述[16]之半導體裝置，其為功率模組、反向器或轉換器。 [18] 如前述[16]之半導體裝置，其為功率卡。 [19] 一種半導體系統，其具備半導體元件或半導體裝置，其中前述半導體元件為如前述[1]或[2]之半導體元件，前述半導體裝置為如前述[16]至[18]中任一項之半導體裝置。 [發明之效果]
本發明的半導體元件其半導體特性及散熱性優良。
本發明的半導體元件，含有在導電性基板上直接或隔著其他層積層包含具有剛玉結構之氧化物作為主成分的氧化物半導體膜而成的積層結構體，其特徵為：前述導電性基板具有比前述氧化物半導體膜更大的面積。
又，本發明的半導體元件，含有在電極上直接或隔著其他層積層包含具有剛玉結構之氧化物作為主成分的氧化物半導體膜而成的積層結構體，其特徵為：前述電極具有比前述氧化物半導體膜更大的面積。
本發明中，前述導電性基板的線熱膨脹係數較佳係與前述氧化物半導體膜的線熱膨脹係數相同或比其更小。又，本發明中，前述氧化物半導體膜至少含有第1邊、第2邊、第1結晶軸與第2結晶軸，第1結晶軸方向的線熱膨脹係數小於第2結晶軸方向的線熱膨脹係數，第1邊方向與第1結晶軸方向平行或大致平行，第2邊方向與第2結晶軸方向平行或大致平行，前述導電性基至少含有與前述第1邊對應的邊以及與前述第2邊對應的邊，與前述第1邊對應的邊比與前述第2邊對應的邊更長，而可使半導體元件的散熱性更優良，因而較佳。另外「結晶軸」係用以系統性地顯示結晶面及對於旋轉的對稱性等而從結晶結構導出的座標軸。又，「第1邊」可為直線亦可為曲線，但本發明中為了使與結晶軸的關係性更為優良而較佳為直線。「第2邊」仍可為直線亦可為曲線，但本發明中為了使與結晶軸的關係性更為優良而較佳為直線。另外，「線熱膨脹係數」係依照JIS R 3102(1995)測量。「邊方向」係指構成特定形狀之邊的方向。「大致平行」係指亦可未完全平行，亦可為稍微偏離的態樣(例如可為此等所形成的角度大於0°且在10°以下的態樣)。
又，本發明中，前述導電性基板比前述氧化物半導體膜大一圈，可使前述半導體元件的散熱性優良，並且更輕易使前述半導體元件小型化，因而較佳。此處，「大一圈」係指例如前述導電性基板之面積為前述氧化物半導體膜之面積的1.1倍～4倍的情況等。又，本發明中，前述導電性基板的側面為截斷面，前述截斷面具有階差或毛邊亦較佳。
前述氧化物半導體膜(以下亦僅稱為「半導體層」或「半導體膜」)，只要是具有剛玉結構則未特別限定。此外，在本發明中，氧化物優選含有選自元素周期表的第9族（例如鈷、銠或銥等）和第13族（例如鋁、鎵或銦等）中的一種或兩種以上的金屬。更優選地含有選自鋁、銦、鎵和銥的至少一種金屬，甚至更優選地至少含有鎵或銥。最優選地至少含有鎵。本發明中，前述氧化物半導體膜的主面為m面可更抑制氧等擴散，進一步可使電特性更優良，因而更佳。又，前述氧化物半導體膜亦可具有偏離角。又，本發明中，前述氧化物較佳為α-Ga2 O3 或其混晶。另外，「主成分」係指以原子比計，相對半導體層的總成分較佳包含50%以上的前述氧化物，更佳為70%以上，再佳為90%以上，亦可為100%。又，前述半導體層的厚度並未特別限定，可為1μm以下，亦可為1μm以上，但本發明中較佳為1μm以上，更佳為10μm以上。前述半導體膜的表面積並未特別限定，可為1mm2 以上，亦可為1mm2 以下，但較佳為10mm2 ～300cm2 ，更佳為100mm2 ～100cm2 。又，前述半導體膜較佳為單晶膜，亦可為多晶膜或含有多晶的結晶膜。又，前述半導體膜係至少包含第1半導體層與第2半導體層的多層膜，在第1半導體層上設有肖特基電極的情況中，作為第1半導體層的載子密度小於第2半導體層之載子密度的多層膜亦較佳。另外，此情況中，第2半導體層中通常含有摻雜物，前述半導體層的載子密度可藉由調節摻雜量而適當設定。
此外，氧化物半導體優選為金屬氧化物。前述金屬氧化物並未特別限定，但較佳係至少包含周期表第4周期～第6周期的1種或2種以上的金屬，更佳為至少含鎵、銦、銠或銥，最佳為含鎵。又，本發明中，前述金屬氧化物含有鎵與銦或/及鋁亦較佳。
前述半導體層較佳係含有摻雜物。前述摻雜物並未特別限定，亦可為習知者。作為前述摻雜物，可列舉例如：錫、鍺、矽、鈦、鋯、釩或鈮等n型摻雜物，或鎂、鈣、鋅等p型摻雜物等。本發明中，前述半導體層較佳為包含n型摻雜物，更佳為n型氧化物半導體層。又，本發明中，前述n型摻雜物較佳為Sn、Ge或Si。摻雜物的含量在前述半導體層的組成中較佳為0.00001原子%以上，更佳為0.00001原子%～20原子%，最佳為0.00001原子%～10原子%。更具體而言，摻雜物的濃度通常可為約1×1016 /cm3 ～1×1022 /cm3 ，又，亦可使摻雜物的濃度為例如約1×1017 /cm3 以下的低濃度。又，根據本發明的一態樣，亦可以約1×1020 /cm3 以上的高濃度含有摻雜物。又，前述半導體層的固定電荷的濃度亦未特別限定，在本發明中，在1×1017 /cm3 以下可藉由前述半導體層良好地形成耗盡層，因而較佳。
前述半導體層亦可使用習知的手段形成。作為前述半導體層的形成手段，可列舉例如：CVD法、MOCVD法、MOVPE法、霧化CVD法、霧化/磊晶法、MBE法、HVPE法、脈衝成長法或ALD法等。本發明中，前述半導體層的形成手段較佳為霧化CVD法或霧化/磊晶法。前述的霧化CVD法或霧化/磊晶法中，例如使原料溶液霧化(霧化步驟)、使液滴飄浮，霧化後以載氣載持所得之霧化液滴以將其運送至基體上(運送步驟)，然後在前述基體附近使前述霧化液滴進行熱反應，藉此在基體上積層包含氧化物作為主成分的半導體膜(成膜步驟)，以形成前述半導體層。
(霧化步驟) 霧化步驟中，使前述原料溶液霧化。前述原料溶液的霧化手段只要可使前述原料溶液霧化則未特別限定，可為習知的手段，本發明中較佳為使用超音波的霧化手段。使用超音波所得之霧化液滴，初速為零而飄浮在空中，因而較佳，例如並非係以噴霧的方式吹附，而是能夠飄浮於空間中而作為氣體運送的霧化液滴(包含霧氣)，因此不會因為衝撞的能量而造成損傷，因而極佳。液滴尺寸並未特別限定，可為數mm左右的液滴，較佳為50μm以下，更佳為100nm～10μm。
(原料溶液) 前述原料溶液只要是可霧化並包含可形成半導體膜之原料則未特別限定，可為無機材料，亦可為有機材料。本發明中，前述原料較佳為金屬或金屬化合物，更佳為包含選自鋁、鎵、銦、鐵、鉻、釩、鈦、銠、鎳、鈷及銥中的1種或2種以上的金屬。
本發明中，可適當地使用以錯合物或鹽的形態使前述金屬溶解或分散於有機溶劑或水中的溶液，以作為前述原料溶液。作為錯合物的形態，可列舉例如：乙醯丙酮錯合物、羰基錯合物、氨錯合物、氫化物錯合物等。作為鹽的形態，可列舉例如：有機金屬鹽(例如乙酸金屬鹽、乙二酸金屬鹽、檸檬酸金屬鹽等)、硫化金屬鹽、硝化金屬鹽、磷氧化金屬鹽、鹵化金屬鹽(例如氯化金屬鹽、溴化金屬鹽、碘化金屬鹽等)等。
又，較佳地亦可在前述原料溶液中混合氫鹵酸或氧化劑等添加劑。作為前述氫鹵酸，可列舉例如：氫溴酸、鹽酸、氫碘酸等。其中，由於可以更有效地抑制異常晶粒的產生，優選為氫溴酸或碘化氫。作為前述氧化劑，可列舉例如：過氧化氫(H2 O2 )、過氧化鈉(Na2 O2 )、過氧化鋇(BaO2 )、過氧化苯甲醯(C6 H5 CO)2 O2 等過氧化物、次氯酸(HClO)、過氯酸、硝酸、臭氧水、過乙酸或硝基苯等有機過氧化物等。
前述原料溶液中亦可含有摻雜物。藉由使原料溶液含有摻雜物，可良好地進行摻雜。前述摻雜物只要不阻礙本發明之目的則未特別限定。作為前述摻雜物，可列舉例如：錫、鍺、矽、鈦、鋯、釩或鈮等n型摻雜物、或Mg、H、Li、Na、K、Rb、Cs、Fr、Be、Ca、Sr、Ba、Ra、Mn、Fe、Co、Ni、Pd、Cu、Ag、Au、Zn、Cd、Hg、Ti、Pb、N、或P等p型摻雜物等。前述摻雜物的含量可藉由使用校正曲線來適當設定，該校正曲線顯示摻雜物在原料中的濃度相對於預期之載子密度的關係。
原料溶液的溶劑並未特別限定，可為水等無機溶劑，亦可為醇等有機溶劑，亦可為無機溶劑與有機溶劑的混合溶劑。本發明中，前述溶劑較佳為含水，更佳為水或水與醇的混合溶劑。
(運送步驟) 運送步驟中，以載氣載持而將前述霧化液滴運送至成膜室內。作為前述載氣只要不阻礙本發明之目的則未特別限定，例如可列舉：氧、臭氧、氮氣或氬氣等非活性氣體、或是氫氣或合成氣體等還原氣體等作為較佳的例子。又，載氣的種類可為1種，亦可為2種以上，亦可進一步將降低流量的稀釋氣體(例如10倍稀釋氣體等)等作為第2載氣使用。又，載氣的供給處可不僅為1處而為2處以上。載氣的流量並未特別限定，較佳為0.01～20L/分鐘，更佳為1～10L/分鐘。稀釋氣體的情況中，稀釋氣體的流量較佳為0.001～2L/分鐘，更佳為0.1～1L/分鐘。
(成膜步驟) 成膜步驟中，藉由在前述基體附近使前述霧化液滴進行熱反應而在基體上形成前述半導體膜。熱反應只要是以熱使前述霧化液滴反應即可，反應條件等只要不阻礙本發明之目的則亦未特別限定。本步驟中，通常係以溶劑的蒸發溫度以上的溫度使前述熱反應進行，較佳為不太高的溫度(例如1000℃)以下，更佳為650℃以下，最佳為300℃～650℃。又，熱反應只要不阻礙本發明之目的，則亦可在真空下、非氧環境下(例如非活性氣體環境下等)、還原氣體環境下及氧環境下的任一環境下進行，但較佳係在非活性氣體環境下或氧環境下進行。又，亦可在大氣壓下、加壓下及減壓下的任一條件下進行，但本發明中較佳係在大氣壓下進行。另外，前述半導體膜的膜厚可藉由調整成膜時間來設定。
(基體) 前述基體只要可支撐前述半導體膜則未特別限定。只要不阻礙本發明之目的，則前述基體的材料亦未特別限定，可為習知的基體，亦可為有機化合物，亦可為無機化合物。作為前述基體的形狀，可為任何形狀，對於所有形狀皆有效，可列舉例如：平板、圓板等板狀、纖維狀、棒狀、圓柱狀、角柱狀、筒狀、螺旋狀、球狀、環狀等，但本發明中較佳為基板。基板的厚度在本發明中並未特別限定。
前述基板只要是板狀且成為前述半導體膜的支撐體則未特別限定。可為絕緣體基板，亦可為半導體基板，亦可為金屬基板及導電性基板，但前述基板較佳為絕緣體基板，又，表面具有金屬膜的基板亦較佳。作為前述基板，可列舉例如：包含具有剛玉結構之基板材料作為主成分的底層基板、或是包含具有β-gallia結構之基板材料作為主成分的底層基板、包含具有六方晶結構之基板材料作為主成分的底層基板等。此處，「主成分」係指以原子比計，相對於基板材料的所有成分，較佳為含有50%以上的具有前述特定結晶結構的基板材料，更佳為含有70%以上，再佳為含有90%以上，亦可為100%。
基板材料只要不阻礙本發明之目的則未特別限定，亦可為習知者。作為前述具有剛玉結構的基板材料，可較佳地列舉例如：α-Al2 O3 (藍寶石基板)或α-Ga2 O3 ，並可舉出a面藍寶石基板、m面藍寶石基板、r面藍寶石基板、c面藍寶石基板、以及α型氧化鎵基板(a面、m面或r面)等作為更佳的例子。包含具有β-gallia結構的基板材料作為主成分的底層基板，可列舉例如：β-Ga2 O3 基板、或是包含Ga2 O3 與Al2 O3 並且Al2 O3 多於0wt%且在60wt%以下的混晶體基板等。又，作為包含具有六方晶結構的基板材料作為主成分的底層基板，可列舉例如：SiC基板、ZnO基板、GaN基板等。
本發明中，亦可在前述成膜步驟之後進行退火處理。退火的處理溫度只要不阻礙本發明之目的則未特別限定，通常為300℃～650℃，較佳為350℃～550℃。又，退火的處理時間通常為1分鐘～48小時，較佳為10分鐘～24小時，更佳為30分鐘～12小時。另外，退火處理只要不阻礙本發明之目的則可在任何環境下進行。可為非氧環境，亦可為氧環境。作為非氧環境，可列舉例如：非活性氣體環境下(例如氮氣環境下)或還原氣體環境下等，但本發明中較佳為非活性氣體環境，更佳為氮氣環境。
又，本發明中，亦可直接在前述基體上設置前述半導體膜，亦可隔著應力緩和層(例如緩衝層、ELO層等)、剝離犠牲層等其他層設置前述半導體膜。各層的形成手段並未特別限定，亦可為習知手段，但本發明中較佳為霧化CVD法。
本發明中，亦可將前述半導體膜貼附於表面積大於前述半導體膜的前述導電性基板，然後使用從前述基體等剝離等的習知手段後作為前述半導體層而用於半導體元件，亦可直接作為前述半導體層而用於與前述半導體膜與表面積大於前述半導體膜的前述導電性基板在熱性質上連結的半導體元件。
又，本發明中，亦可將積層結構體，其為前述電極與直接或隔著其他層積層於前述電極上的前述半導體膜所構成，貼附於表面積大於前述半導體膜的前述導電性基板，然後使用從前述基體等剝離等的習知手段後作為前述積層結構體用於半導體元件，亦可直接作為前述積層結構體而用於與前述半導體膜、前述電極以及表面積大於前述半導體膜的前述導電性基板在熱性質上連結的半導體元件。
前述電極的構成材料只要具有導電性並可作為電極使用，並且不阻礙本發明之目的，則未特別限定。前述電極的構成材料可為導電性無機材料，亦可為導電性有機材料。本發明中，前述電極的材料較佳為金屬。作為前述金屬，較佳可列舉例如：選自周期表第4族～第11族中的至少1種金屬等。作為周期表第4族的金屬，可列舉例如：鈦(Ti)、鋯(Zr)、鉿(Hf)等。作為周期表第5族的金屬，可列舉例如：釩(V)、鈮(Nb)、鉭(Ta)等。作為周期表第6族的金屬，可列舉例如：鉻(Cr)、鉬(Mo)及鎢(W)等。作為周期表第7族的金屬，可列舉例如：錳(Mn)、鎝(Tc)、錸(Re)等。作為周期表第8族的金屬，可列舉例如：鐵(Fe)、釕(Ru)、鋨(Os)等。作為周期表第9族的金屬，可列舉例如：鈷(Co)、銠(Rh)、銥(Ir)等。作為周期表第10族的金屬，可列舉例如：鎳(Ni)、鈀(Pd)、鉑(Pt)等。作為周期表第11族的金屬，可列舉例如：銅(Cu)、銀(Ag)、金(Au)等。前述電極的厚度並未特別限定，但較佳為0.1nm～10μm，更佳為5nm～500nm，最佳為10nm～200nm。又，前述電極可為肖特基電極，亦可為歐姆電極，但本發明中較佳為歐姆電極。
本發明中，前述氧化物半導體膜及前述電極較佳係隔著多孔質層形成於前述導電性基板上。又，本發明中，前述多孔質層的空隙率較佳為10%以下。此處，「空隙率」係指因為空隙所產生之空間的體積在多孔質層之體積(包含空隙的體積)中所占的比例。多孔質層的空隙率，例如可根據掃描式電子顯微鏡(SEM，Scanning Electron Microscope)所拍攝的剖面影像求出。具體而言係在多處拍攝多孔質層的剖面影像(SEM影像)。接著使用市售的影像分析軟體對於所拍攝之SEM影像進行2值化，求出SEM影像中相當於孔(空隙)的部分(例如黑色部分)之比例。將從多處拍攝之SEM影像所求出的黑色部分之比例平均，作為多孔質層的空隙率。另外，前述「多孔質層」不僅為連續之膜狀結構體的多孔質膜狀，亦包含多孔質的凝集體狀。
前述多孔質層並未特別限定，較佳為包含金屬，更佳為包含例如金(Au)、銀(Ag)、鉑(Pt)、鈀(Pd)、銠(Rh)、銥(Ir)、釕(Ru)等貴金屬，最佳為含銀(Ag)。另外，前述多孔質層，在多孔質基板中亦可由前述貴金屬等金屬膜所被覆，但本發明中較佳為前述金屬的多孔質層，更佳為前述貴金屬的多孔質層，最佳為銀(Ag)的多孔質層。又，前述多孔質層可為單層，亦可為多層。又，前述多孔質層的厚度只要不阻礙本發明之目的則未特別限定，較佳為約10nm～約1mm，更佳為10nm～200μm，再佳為30nm～50μm。
前述多孔質層可適當地藉由將金屬(較佳為貴金屬)燒結來獲得。另外，使前述多孔質層的空隙率為10%的手段並未特別限定，可為習知的手段，藉由適當設定燒結時間、壓力、燒結溫度等燒結條件，可輕易使前述多孔質層的空隙率為10%，例如，可列舉藉由在加熱下進行壓接(熱壓接)等而將空隙率調節為10%以下的手段等，更具體可列舉例如：在燒結時於一定的加壓下以比通常更長的燒結時間進行燒結等。圖7(a)係作為試驗例而顯示藉由一般退火將Ag所構成之多孔質層接合之情況的空隙率。如圖7(a)所示，多孔質層的空隙率通常超過10%，但如圖7(b)所示，進一步例如在300℃～500℃的加熱下、例如在0.2MPa～10MPa的加壓下進行壓接1小時，則空隙率成為10%以下，藉由將這種空隙率在10%以下的多孔質層用於半導體元件，可無損半導體特性而緩和翹曲及熱應力的集中等。
前述導電性基板只要具有導電性且可支撐半導體層則未特別限定。前述導電性基板的材料只要不阻礙本發明之目的則未特別限定。作為前述導電性基板的材料，可列舉例如：金屬(例如鋁、鎳、鉻、鎳鉻合金、銅、金、銀、鉑、銠、銦、鉬、鎢)或導電性金屬氧化物(例如ITO(InSnO化合物)及FTO(摻雜了氟等的氧化錫)、氧化鋅等)、導電性碳、半導體(SiC、GaN、Si或鑽石等)等。本發明中，前述導電性基板較佳為金屬基板或半導體基板，更佳為金屬基板。前述導電性基板為半導體基板的情況，前述導電性基板較佳為SiC基板。前述導電性基板為金屬基板的情況，前述導電性基板較佳為包含過渡金屬，更佳為包含選自周期表第6族及第11族的至少1種金屬，較佳為包含周期表第6族的金屬。作為周期表第6族的金屬，可列舉例如：選自鉻(Cr)、鉬(Mo)及鎢(W)中的至少1種以上的金屬等。本發明中，周期表第6族的金屬較佳為包含鉬。作為周期表第11族的金屬，可列舉例如：選自銅(Cu)、銀(Au)及金(Au)的至少1種金屬等。又，本發明中，前述導電性基板包含2種以上的金屬亦較佳，作為這樣的2種以上的金屬的組合，可列舉例如：銅(Cu)-銀(Ag)、銅(Cu)-錫(Sn)、銅(Cu)-鐵(Fe)、銅(Cu)-鎢(W)、銅(Cu)-鉬(Mo)、銅(Cu)-鈦(Ti)、鉬(Mo)-鑭(La)、鉬(Mo)-釔(Y)、鉬(Mo)-錸(Re)、鉬(Mo)-鎢(W)、鉬(Mo)-鈮(Nb)、鉬(Mo)-鉭(Ta)等。本發明中，前述導電性基板較佳為包含鉬作為主成分，更佳為包含鉬及銅。此處，「主成分」係指例如在前述導電性基板包含Mo作為主成分的情況中，以原子比計，相對於前述導電性基板的所有成分，較佳為含有50%以上的Mo，更佳為含有70%以上，再佳為含有90%以上，亦可為100%。這種較佳的導電性基板的材料，藉由將較佳之前述導電性接著層、及上述較佳的半導體層組合使用，可在半導體元件中更良好地呈現上述較佳的半導體層所具有之半導體特性。另外，本發明中，較佳係在前述導電性基板中，於基板表面的至少一部分含鎳，又前述導電性基板表面的至少一部分含金亦較佳。
本發明中，直接或隔著其他層將包含具有剛玉結構之氧化物作為主成分的前述氧化物半導體膜，積層於面積比前述氧化物半導體膜更大的前述導電性基板上，藉此可得到前述半導體元件。此處，製作前述半導體元件的情況，通常係對於每隔既定間距在表面上直接或隔著其他層貼有前述氧化物半導體膜的前述導電性基板，與該間距對應地各別切斷為既定面積(形狀並未特別限定，較佳為多角形，更佳為四角形，最佳為長方形)，而前述導電性基板的截斷面上產生毛邊可能難以製作工業上可用的半導體元件，因此在切斷時，較佳係使前述導電性基板的截斷面為階差狀、或是不從前述氧化物半導體膜側而是從前述導電性基板側切斷以避免毛邊對於半導體特性造成不良影響而製作半導體元件。另外，作為「其他層」，並未特別限定，可列舉：結晶膜、非晶膜、金屬膜等各種膜等，可為導電性膜，亦可為絕緣膜。又，可為單層結構，亦可為由前述膜的1種或2種以上所構成的多層結構。 另外，本發明中，透過接著層(例如導電性接著劑或由金屬所構成之接著層等)等1層以上的其他層將前述半導體層與表面積大於前述半導體層的前述導電性基板貼合，此時較佳係使前述接著層燒結而形成前述多孔質層。
又，本發明中直接或隔著其他層將包含具有剛玉結構之氧化物作為主成分的前述氧化物半導體膜，積層於前述電極上，再將所得之積層結構體直接或隔著其他層，積層於面積比前述氧化物半導體膜更大的前述導電性基板上後，藉由對於前述氧化物半導體膜的側面進行蝕刻而可得到前述半導體元件。 [實施例]
以下使用圖式更詳細說明本發明的較佳實施態樣，但本發明不限於此等實施態樣。
圖1係顯示肖特基屏障二極體(SBD)的主要部份作為本發明的較佳實施態樣之一的半導體元件。半導體元件至少具有半導體層101、配置於半導體層101的第1面側或與第1面側之相反側的第2面側的多孔質層108，其空隙率在10%以下。圖1的SBD更具備歐姆電極102、肖特基電極103、電介質膜104。歐姆電極102包含金屬層102a、金屬層102b、金屬層102c。半導體層101包含第1半導體層101a、第2半導體層101b。肖特基電極103包含金屬層103a、金屬層103b、金屬層103c。第1半導體層101a為例如n-型半導體層，第2半導體層101b為例如n+型半導體層101b。又，電介質膜104(以下有時亦稱為「絕緣體膜」)覆蓋半導體層101的側面(第1半導體層101a的側面與第2半導體層101b的側面)，具有位於半導體層101(第1半導體層101a)上表面的開口部，開口部設於第1半導體層101a的一部分與前述肖特基電極103的金屬層103c之間。電介質膜104亦可以覆蓋半導體層101的側面並且覆蓋半導體層101(第1半導體層101a)上表面之一部分的方式延伸設置。圖1的半導體元件中，藉由電介質膜104可改善端部的結晶缺陷而更良好地形成耗盡層，電場緩和亦變得更加良好，又可更良好地抑制漏電流。另外，本實施態樣中，多孔質層108配置於歐姆電極102(金屬層102c)上，半導體元件更具有配置於前述多孔質層108上的導電性基板(以下亦僅稱為「基板」)109。本實施態樣中，前述基板109具有比前述半導體層101更大的面積。又，本實施態樣中，歐姆電極102具有比前述半導體層101更大的面積。此處，「具有大面積」係指圖1中從鉛直方向(積層方向)以俯視觀看半導體元件時，前述基板109或前述歐姆電極102的面積大於前述半導體層101的面積。
歐姆電極102及肖特基電極103中的各金屬層的構成材料，只要是具有導電性並且可分別用作歐姆電極及肖特基電極者，並且不阻礙本發明之目的，則未特別限定，亦可為習知的金屬。作為前述金屬，較佳可列舉例如：選自周期表第4族～第11族的至少1種金屬等。作為周期表第4族的金屬，可列舉例如：鈦(Ti)、鋯(Zr)、鉿(Hf)等。作為周期表第5族的金屬，可列舉例如：釩(V)、鈮(Nb)、鉭(Ta)等。作為周期表第6族的金屬，可列舉例如：鉻(Cr)、鉬(Mo)及鎢(W)等。作為周期表第7族的金屬，可列舉例如：錳(Mn)、鎝(Tc)、錸(Re)等。作為周期表第8族的金屬，可列舉例如：鐵(Fe)、釕(Ru)、鋨(Os)等。作為周期表第9族的金屬，可列舉例如：鈷(Co)、銠(Rh)、銥(Ir)等。作為周期表第10族的金屬，可列舉例如：鎳(Ni)、鈀(Pd)、鉑(Pt)等。作為周期表第11族的金屬，可列舉例如：銅(Cu)、銀(Ag)、金(Au)等。前述各金屬層的層厚並未特別限定，較佳為0.1nm～10μm，更佳為5nm～500nm，最佳為10nm～200nm。
歐姆電極102及肖特基電極103中的各金屬層的形成手段並未特別限定，亦可為習知的手段。作為前述形成手段，具體而言，可列舉例如：乾式法或濕式法等。作為乾式法，可列舉例如：濺鍍、真空蒸鍍、CVD等。作為濕式法，可列舉例如：網版印刷或模塗布等
針對圖1所示的半導體元件及前述基板109具有與前述半導體層101相同之面積的半導體元件的熱分散性，分別在用於半導體裝置的情況中實施熱分布的模擬。評價結果顯示於圖15。由圖15明確得知，本發明的半導體元件熱分散性優良，而能夠用於需要散熱性的半導體裝置。又，針對圖1所示的半導體元件及前述歐姆電極102具有與前述半導體層101相同之面積的半導體元件的熱分散性，分別在用於半導體裝置的情況中實施熱分布模擬的情況，亦得到相同的評價結果。
又在本發明中，前述半導體層101至少包含第1邊、第2邊、第1結晶軸、第2結晶軸，第1結晶軸方向的線熱膨脹係數小於第2結晶軸方向的線熱膨脹係數，第1邊方向與第1結晶軸方向平行或大致平行，第2邊方向與第2結晶軸方向平行或大致平行，前述基板109至少包含與前述第1邊對應的邊、與前述第2邊對應的邊，與前述第1邊對應的邊比與前述第2邊對應的邊更長，而能夠使半導體元件的散熱性更為優良，因而較佳。相同地，前述歐姆電極102至少包含與前述第1邊對應的邊、與前述第2邊對應的邊，與前述第1邊對應的邊比與前述第2邊對應的邊更長，而能夠使半導體元件的散熱性更為優良，因而較佳。在將這種較佳的半導體元件用於半導體裝置的情況中、以及在將前述基板109具有與前述半導體層101相同面積的半導體元件用於半導體裝置的情況中，實施熱分布的模擬。評價結果顯示於圖16。如圖16明確得知，上述本發明的較佳半導體元件其熱分散性更為優良，對於需要散熱性的半導體裝置而言更為有用。相同地對於將這種較佳的半導體元件用於半導體裝置的情況、以及將前述歐姆電極102具有與前述半導體層101相同面積的半導體元件用於半導體裝置的情況，亦實施熱分布的模擬，而得到相同的評價結果。
圖6係顯示肖特基屏障二極體(SBD)的主要部以作為本發明的較佳之實施態樣之一的半導體元件。圖6的SBD，相較於圖1的SBD，在肖特基電極103的側面具有錐狀區域，此點有所不同。圖6的半導體元件中，作為第1金屬層的金屬層103b及/或金屬層103c的外端部相較於第2金屬層的金屬層103a之外端部位於更外側，因此可更佳地抑制漏電流。又再者，金屬層103b及/或金屬層103c之中，比金屬層103a的外端部更往外側凸出的部分，具有膜厚往半導體元件的外側減少的錐狀區域，因此成為耐壓性更為優良的構成。又在本實施態樣中，前述基板109具有比前述半導體層101更大的面積。又在本實施態樣中，歐姆電極102具有比前述半導體層101更大的面積。此處，「具有大的面積」係指在圖1中從鉛直方向(積層方向)以俯視觀看半導體元件時前述基板109的面積大於前述半導體層101的面積。
作為金屬層103a的構成材料，可列舉例如：例示為各金屬層之構成材料的上述金屬等。又，作為金屬層103b及金屬層103c的構成材料，可列舉例如：例示為各金屬層之構成材料的上述金屬等。圖1中的各層之形成手段，只要不阻礙本發明之目的則未特別限定，可為習知的手段。可列舉例如：藉由真空蒸鍍法、CVD法、濺鍍法、各種塗布技術成膜後，藉由光微影法進行圖案化的手段、或是使用印刷技術等直接進行圖案化的手段等。
以下說明圖1之SBD的較佳製造步驟，但本發明不限於此等較佳的製造方法。圖2(a)係顯示藉由上述霧化CVD法，在作為基體110的結晶成長用基板(藍寶石基板)上隔著應力緩和層積層有第1半導體層101a、第2半導體層101b的積層體。在第2半導體層101b上，使用前述乾式法或前述濕式法形成金屬層102a、金屬層102b及金屬層102c以作為歐姆電極，得到圖2(b)的積層體。又，在圖2(b)的積層體上隔著由貴金屬所構成之多孔質層108積層基板109而得到積層體(c)。然後，如圖3所示，使用習知的剝離手段將積層體(c)的基體110及應力緩和層111剝離，得到積層體(d)。然後，如圖4所示，以蝕刻使積層體(d)的半導體層的側面成為錐狀，得到積層體(e)之後，在錐狀的側面及半導體層的開口部以外的上表面積層絕緣膜104，得到積層體(f)。接著如圖5所示，在積層體(f)的半導體層的上表面開口部分，使用前述乾式法或前述濕式法形成金屬層103a、103b及103c以作為肖特基電極，而得到積層體(g)。如上述所得之半導體元件中，前述歐姆電極102及前述基板109具有比前述半導體層101a及101b更大的面積，因此半導體特性及散熱性優良。又，如上述所得之半導體元件成為下述構成：可良好地抑制半導體層的氧等擴散，而可發揮優良的歐姆特性，並且改善端部的結晶缺陷而更良好地形成耗盡層，電場緩和變得更加良好，而且可更良好地抑制漏電流。另外，以上述較佳的態樣試作SBD，結果並未特別產生裂縫或凹凸等，平坦性優良，且以顯微鏡等確認未產生應變。然後以功率循環試驗對於所試作的本實施例之製品進行性能評價，完成5分鐘3000循環，評價結果良好，可知具有充分的散熱性及熱耐性。另外，本實施例之製品中，如圖7(b)所示，係使用空隙率10%以下的多孔質層。
前述半導體元件為橫型元件之情況的一例顯示於圖17。圖17的MOSFET具備：橫型的MOSFET、n+型半導體層(n+型源極層)1b、n+型半導體層(n+型汲極層)1c、作為p型半導體層的高電阻氧化物膜2，閘極絕緣膜4a、閘電極5a、源電極5b、汲電極5c、絕緣體基板9、多孔質層108及基板109。本實施態樣中，前述基板109具有比前述n+型半導體層(n+型源極層)1b及前述n+型半導體層(n+型汲極層)1c更大的面積。又，圖17的半導體元件中，絕緣體基板9隔著多孔質層108接合於基板109，但本發明中，絕緣體基板9可直接接合於基板109，亦可使用其他習知的手段進行接合。又，圖17中的各層之形成手段，只要不阻礙本發明之目的則未特別限定，亦可為習知的手段。可列舉例如：在藉由真空蒸鍍法、CVD法、濺鍍法及各種塗布技術進行成膜後再藉由光微影法進行圖案化的手段，或是使用印刷技術等直接進行圖案化的手段等。
前述半導體元件可為橫型元件，亦可為縱型元件，但本發明中較佳為縱型元件，又對於功率元件尤其有用。作為前述半導體元件，可列舉例如：二極體(例如PN二極體、肖特基屏障二極體、接面屏障肖特基二極體等)或電晶體(例如MOSFET、MESFET等)等，其中較佳為肖特基屏障二極體(SBD)、金氧半場效電晶體(MOSFET)或絕緣閘雙極電晶體(IGBT)，更佳為肖特基屏障二極體(SBD)。
本發明的半導體元件，除了上述事項以外，再根據一般方法藉由接合構件接合於引線框架、電路基板或散熱基板等而適當作為半導體裝置使用，尤其可較佳地作為功率模組、反向器或轉換器使用，進一步可較佳地用於例如使用了電源裝置的半導體系統等。前述半導體裝置的較佳例顯示於圖11。圖11的半導體裝置，在半導體元件500的兩面上分別藉由焊錫501與引線框架、電路基板或散熱基板502接合。藉由如此構成而可作為散熱性優良的半導體裝置。另外，本發明中較佳係以樹脂密封焊錫等接合構件的周圍。本發明中，前述導電性基板的側面為截斷面，前述截斷面具有階差或毛邊，可在不對於前述半導體元件的半導體特性造成不良影響的情況下製作前述半導體裝置，因而較佳。另外，前述導電性基板的側面為截斷面，前述截斷面具有階差之情況的半導體元件的一例顯示於圖13。又，前述導電性基板的側面為截斷面，前述截斷面具有毛邊112之情況的半導體元件的一例顯示於圖14。此處，「毛邊」係指因為切斷處理而從切斷處理面的端部等延伸出來的殘渣、細毛等。又，前述階差可為1或2個以上的階差，只要不阻礙本發明之目的，則階差的形狀等亦未特別限定。
前述電源裝置可藉由一般方法連接於配線圖案等，而從前述半導體裝置製得前述電源裝置，或是製得作為前述半導體裝置的前述電源裝置。圖8中，使用多個前述電源裝置171、172與控制電路173構成電源系統170。前述電源系統，如圖9所示，可將電子電路181與電源系統182組合而用於系統裝置180。另外，電源裝置的電源電路圖的一例顯示於圖10。圖10係顯示功率電路與控制電路所構成的電源裝置的電源電路，藉由反向器192(由MOSFET A～D所構成)以高頻切換DC電壓而轉換成AC後，以變壓器193實施絕緣及變壓，以整流MOSFET194進行整流後，以DCL195(平滑用線圈L1、L2)與電容器進行平滑，並輸出直流電壓。此時藉由電壓比較器197將輸出電壓與基準電壓比較，以PWM控制電路196控制反向器192及整流MOSFET194，以成為預期的輸出電壓。
本發明中前述半導體裝置較佳為功率卡，且包含冷卻器及絕緣構件，更佳為在前述半導體層的兩側分別至少隔著前述絕緣構件設置前述冷卻器，最佳為在前述半導體層的兩側分別設置散熱層，而在散熱層的外側至少隔著前述絕緣構件分別設置前述冷卻器。圖12係顯示本發明之較佳實施態樣之一的功率卡。圖12的功率卡為兩面冷卻型功率卡201，具備：冷媒管202、間隔器203、絕緣板(絕緣間隔器)208、密封樹脂部209、半導體晶片301a、金屬散熱板(突出端子部)302b，散熱器(heatsink)及電極303、金屬散熱板(突出端子部)303b、焊接層304、控制電極端子305、接合線308。冷媒管202的厚度方向剖面具有多個流路222，其係以互相隔著既定間隔在流路方向上延伸的多個分隔壁221所劃分而成。根據這種較佳的功率卡可實現更高的散熱性，而可達到更高的可靠度。
半導體晶片301a係以焊接層304接合於金屬散熱板302b內側的主面上，而金屬散熱板(突出端子部)302b以焊接層304接合於半導體晶片301a剩餘的主面上，藉此使續流二極體(flywheel diode)的陽電極面和陰電極面，以所謂的逆並聯連接至IGBT的射電極面和集電極面。作為金屬散熱板(突出端子部)302b及303b的材料，可列舉例如：Mo或W等。金屬散熱板(突出端子部)302b及303b具有厚度差用以吸收半導體晶片301a之厚度差，藉此金屬散熱板302b及303b的外表面成為平面。
樹脂密封部209例如由環氧樹脂所構成，覆蓋該等金屬散熱板302b及303b的側面並加以模製成型，半導體晶片301a用樹脂密封部209而模製成型。其中，金屬散熱板302b及303b的外主面、亦即接觸受熱面完全露出。在圖12中，金屬散熱板(突出端子部)302b及303b從樹脂密封部209往右側突出，作為所謂引線框架端子的控制電極端子305，例如將形成有IGBT的半導體晶片301a之閘極(控制)電極面與控制電極端子305連接。
作為絕緣間隔器的絕緣板208，例如係以氮化鋁膜所構成，但亦可為其他絕緣膜。絕緣板208完全覆蓋金屬散熱板302b及303b而進行密合，但絕緣板208與金屬散熱板302b及303b亦可僅接觸，亦可塗布矽潤滑脂(silicon grease)等良好的導熱材料，亦可以各種方法將此等接合。又，亦可以陶瓷噴鍍等形成絕緣層，亦可將絕緣板208接合於金屬散熱板上，亦可接合或形成於冷媒管上。
以拉擠成形法或擠製成形法使鋁合金成形為板材，再將其裁切成需要的長度，以製作冷媒管202。冷媒管202的厚度方向剖面具有多個流路222，其係以互相隔著既定間隔而在流路方向上延伸的多個分隔壁221劃分而成。間隔器203，例如可為焊接合金等軟質的金屬板，但亦可為藉由塗布等而形成於金屬散熱板302b及303b之接觸面的膜(film)。此軟質之間隔器3的表面可輕易變形而配合絕緣板208的微小凹凸或翹曲、冷媒管202的微小凹凸或翹曲以降低熱阻。另外，亦可在間隔器203的表面等塗布習知的良熱傳導性油脂等，亦可省略間隔器203。 [產業上的可利用性]
本發明的半導體元件可用於半導體(例如化合物半導體電子元件等)、電子零件/電力設備零件、光學/電子影像相關裝置、工業構件等所有區域，但對於功率元件尤其有用。
1:n+型半導體層 1a:第1半導體區域 1b:n+型半導體層(n+型源極層) 1c:n+型半導體層(n+型汲極層) 2:高電阻氧化物膜 3:n-型半導體層 4a:閘極絕緣膜 4b:絕緣膜 5a:閘電極 5b:源電極 5c:汲電極 9:基板 101:半導體層 101a:第1半導體層 101b:第2半導體層 102:歐姆電極 102a:金屬層 102b:金屬層 102c:金屬層 103:肖特基電極 103a:金屬層 103b:金屬層 103c:金屬層 104:絕緣體膜 108:多孔質層 109:基板 110:基體 111:應力緩和層 112:毛邊 170:電源系統 171:電源裝置 172:電源裝置 173:控制電路 180:系統裝置 181:電子電路 182:電源系統 192:反向器 193:變壓器 194:整流MOSFET 195:DCL 196:PWM控制電路 197:電壓比較器 200:半導體裝置 201:兩面冷卻型功率卡 202:冷媒管 203:間隔器 208:絕緣板(絕緣間隔器) 209:密封樹脂部 221:隔壁 222:流路 301a:半導體晶片 302b:金屬散熱板(突出端子部) 303:散熱器及電極 303b:金屬散熱板(突出端子部) 304:焊接層 305:控制電極端子 308:接合線 500:半導體元件 501:焊錫 502:引線框架、電路基板或散熱基板
圖1係示意顯示本發明的半導體元件的較佳之一態樣的剖面圖。 圖2係說明圖1之半導體元件的較佳製造方法的一態樣的圖。 圖3係說明圖1之半導體元件的較佳製造方法的一態樣的圖。 圖4係說明圖1之半導體元件的較佳製造方法的一態樣的圖。 圖5係說明圖1之半導體元件的較佳製造方法的一態樣的圖。 圖6係示意顯示本發明的半導體元件的較佳之一態樣的剖面圖。 圖7係顯示剖面SEM影像以作為試驗例之結果的圖，(a)顯示藉由一般的退火形成由銀所構成之多孔質層的情況，(b)進一步顯示進行熱壓接而使空隙率在10%以下的多孔質層。 圖8係示意顯示電源系統之較佳例的圖。 圖9係示意顯示系統裝置之較佳例的圖。 圖10係示意顯示電源裝置的電源電路圖的之較佳例的圖。 圖11係示意顯示半導體裝置之較佳例的圖。 圖12係示意顯示功率卡之較佳例的圖。 圖13係示意顯示本發明的半導體元件的較佳之一態樣的剖面圖。 圖14係示意顯示本發明的半導體元件的較佳之一態樣的剖面圖。 圖15係顯示實施例中的熱分布模擬之評價結果的圖。 圖16係顯示實施例中的熱分布模擬之評價結果的圖。另外，圖中箭號表示熱的移動方向。 圖17係示意顯示本發明之半導體元件較佳之一態樣的剖面圖。
101:半導體層
101a:第1半導體層
101b:第2半導體層
102:歐姆電極
102a:金屬層
102b:金屬層
102c:金屬層
103:肖特基電極
103a:金屬層
103b:金屬層
103c:金屬層
104:絕緣體膜
108:多孔質層
109:基板

Claims (19)

  1. 一種半導體元件，含有在導電性基板上直接或隔著其他層積層包含具有剛玉結構之氧化物作為主成分的氧化物半導體膜而成的積層結構體，其中前述導電性基板具有比前述氧化物半導體膜更大的面積。
  2. 一種半導體元件，含有在電極上直接或隔著其他層積層包含具有剛玉結構之氧化物作為主成分的氧化物半導體膜而成的積層結構體，其中前述電極具有比前述氧化物半導體膜更大的面積。
  3. 如請求項1之半導體元件，其中前述氧化物至少含有鎵。
  4. 如請求項1或2之半導體元件，其中前述氧化物為α-Ga2 O3 或其混晶。
  5. 如請求項1之半導體元件，其中前述導電性基板的線熱膨脹係數與前述氧化物半導體膜的線熱膨脹係數相同或比其更小。
  6. 如請求項1之半導體元件，其中前述氧化物半導體膜至少含有第1邊、第2邊、第1結晶軸及第2結晶軸，第1結晶軸方向的線熱膨脹係數小於第2結晶軸方向的線熱膨脹係數，第1邊方向與第1結晶軸方向平行或大致平行，第2邊方向與第2結晶軸方向平行或大致平行，前述導電性基板至少含有與前述第1邊對應的邊、與前述第2邊對應的邊，與前述第1邊對應的邊比與前述第2邊對應的邊更長。
  7. 如請求項1之半導體元件，其中前述導電性基板為金屬基板或半導體基板。
  8. 如請求項1之半導體元件，其中前述導電性基板比前述氧化物半導體膜大一圈。
  9. 如請求項2之半導體元件，其中前述電極比前述氧化物半導體膜大一圈。
  10. 如請求項1之半導體元件，其中前述導電性基板的面積為前述氧化物半導體膜的面積的1.1倍～4倍。
  11. 如請求項2之半導體元件，其中前述電極的面積為前述氧化物半導體膜的面積的1.1倍～4倍。
  12. 如請求項1之半導體元件，其中前述導電性基板的側面為截斷面，前述截斷面具有階差或毛邊。
  13. 如請求項1或2之半導體元件，其為縱型元件。
  14. 如請求項1或2之半導體元件，其為功率元件。
  15. 如請求項1或2之半導體元件，其為肖特基屏障二極體(SBD)、金屬氧化膜半導體場效電晶體(MOSFET)或絕緣閘雙極電晶體(IGBT)。
  16. 一種半導體裝置，其係以接合構件至少將半導體元件接合於引線框架、電路基板或散熱基板所構成，其中前述半導體元件為如請求項1或2之半導體元件。
  17. 如請求項16之半導體裝置，其為功率模組、反向器或轉換器。
  18. 如請求項16之半導體裝置，其為功率卡。
  19. 一種半導體系統，其具備半導體元件或半導體裝置，其中前述半導體元件為如請求項1或2之半導體元件，前述半導體裝置為如請求項16至18中任一項之半導體裝置。
TW110104487A 2020-02-07 2021-02-05 半導體元件及半導體裝置 TW202147529A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2020019326 2020-02-07
JP2020-019328 2020-02-07
JP2020019328 2020-02-07
JP2020-019329 2020-02-07
JP2020019329 2020-02-07
JP2020-019326 2020-02-07

Publications (1)

Publication Number Publication Date
TW202147529A true TW202147529A (zh) 2021-12-16

Family

ID=77200307

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110104487A TW202147529A (zh) 2020-02-07 2021-02-05 半導體元件及半導體裝置

Country Status (6)

Country Link
US (1) US12453108B2 (zh)
JP (1) JP7807628B2 (zh)
KR (1) KR20220136416A (zh)
CN (1) CN115053354A (zh)
TW (1) TW202147529A (zh)
WO (1) WO2021157720A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI838124B (zh) * 2022-08-19 2024-04-01 台灣積體電路製造股份有限公司 具有改善的散熱效率的封裝及其形成方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112021007298T5 (de) * 2021-03-17 2024-01-25 Mitsubishi Electric Corporation Halbleitereinheit und verfahren zur herstellung einer halbleitereinheit
WO2023145912A1 (ja) * 2022-01-31 2023-08-03 株式会社Flosfia 積層構造体、半導体素子および半導体装置
JPWO2023145911A1 (zh) * 2022-01-31 2023-08-03
DE102022004377A1 (de) * 2022-11-23 2024-05-23 Azur Space Solar Power Gmbh Diodenanordnung

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4670034B2 (ja) 2004-03-12 2011-04-13 学校法人早稲田大学 電極を備えたＧａ２Ｏ３系半導体層
JP4631681B2 (ja) 2005-12-05 2011-02-16 日立電線株式会社 窒化物系半導体基板及び半導体装置
JP4910889B2 (ja) 2007-05-31 2012-04-04 株式会社デンソー 半導体装置
CN101978517A (zh) * 2008-03-19 2011-02-16 史泰克公司 金属芯热电冷却和动力产生装置
JP5078039B2 (ja) 2009-01-19 2012-11-21 学校法人早稲田大学 Ｇａ２Ｏ３系半導体素子及びＧａ２Ｏ３系半導体素子の製造方法
WO2011145309A1 (ja) * 2010-05-18 2011-11-24 パナソニック株式会社 半導体チップおよびその製造方法
JP5799354B2 (ja) 2012-08-23 2015-10-21 学校法人早稲田大学 Ｇａ２Ｏ３系半導体素子
TW201438078A (zh) 2013-03-18 2014-10-01 聖太科技有限公司 晶圓製程的切割方法
JP6647521B2 (ja) 2014-10-09 2020-02-14 株式会社Flosfia 導電性積層構造体の製造方法
TWI686952B (zh) * 2015-12-18 2020-03-01 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置
JP6906217B2 (ja) * 2015-12-18 2021-07-21 株式会社Flosfia 半導体装置
JP2017118014A (ja) 2015-12-25 2017-06-29 出光興産株式会社 積層体、半導体素子及び電気機器
CN108475702B (zh) * 2015-12-25 2021-11-23 出光兴产株式会社 层叠体
CN108369964B (zh) 2015-12-25 2021-09-10 出光兴产株式会社 层叠体
CN106997873A (zh) * 2016-10-27 2017-08-01 上海大学 一种封装结构及封装方法
JP7163631B2 (ja) * 2017-07-05 2022-11-01 三菱マテリアル株式会社 熱電変換モジュール、及び、熱電変換モジュールの製造方法
JP7315137B2 (ja) * 2018-12-26 2023-07-26 株式会社Flosfia 結晶性酸化物膜
JP7530615B2 (ja) * 2020-01-10 2024-08-08 株式会社Flosfia 結晶、半導体素子および半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI838124B (zh) * 2022-08-19 2024-04-01 台灣積體電路製造股份有限公司 具有改善的散熱效率的封裝及其形成方法

Also Published As

Publication number Publication date
CN115053354A (zh) 2022-09-13
WO2021157720A1 (ja) 2021-08-12
KR20220136416A (ko) 2022-10-07
JP7807628B2 (ja) 2026-01-28
US12453108B2 (en) 2025-10-21
US20220384663A1 (en) 2022-12-01
JPWO2021157720A1 (zh) 2021-08-12

Similar Documents

Publication Publication Date Title
JP7807628B2 (ja) 半導体素子および半導体装置
JP7807627B2 (ja) 半導体素子および半導体装置
US12432947B2 (en) Semiconductor device and method of manufacturing semiconductor device
US12191372B2 (en) Crystal, semiconductor element and semiconductor device
US20220223682A1 (en) Semiconductor element
US20220231174A1 (en) Semiconductor element and semiconductor device
JP7478334B2 (ja) 半導体素子および半導体装置
TW202221924A (zh) 半導體裝置
JP7676689B2 (ja) 導電性金属酸化膜、半導体素子および半導体装置
JP2021118266A (ja) 半導体装置
TW202220206A (zh) 半導體裝置
CN114402437A (zh) 层叠结构体和半导体装置
CN114514615A (zh) 半导体装置和半导体系统