[go: up one dir, main page]

TW202145316A - 半導體裝置及形成半導體裝置的方法 - Google Patents

半導體裝置及形成半導體裝置的方法 Download PDF

Info

Publication number
TW202145316A
TW202145316A TW110102524A TW110102524A TW202145316A TW 202145316 A TW202145316 A TW 202145316A TW 110102524 A TW110102524 A TW 110102524A TW 110102524 A TW110102524 A TW 110102524A TW 202145316 A TW202145316 A TW 202145316A
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor
substrate
silicon
insulating layer
Prior art date
Application number
TW110102524A
Other languages
English (en)
Other versions
TWI790532B (zh
Inventor
盧琳蓁
古爾巴格 辛格
蔡宗翰
王柏仁
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202145316A publication Critical patent/TW202145316A/zh
Application granted granted Critical
Publication of TWI790532B publication Critical patent/TWI790532B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6744—Monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0188—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H10P30/209—
    • H10P90/00—
    • H10P90/1916—
    • H10W10/181—
    • H10W42/60—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H10W44/20—

Landscapes

  • Engineering & Computer Science (AREA)
  • Element Separation (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本揭露內容提供跨SOI結構的強化隔離。與在結構上的特定區中形成電荷陷落層相反，電荷陷落層可跨絕緣/基板界面建置。電荷陷落層可為貫穿絕緣層且在絕緣層下方形成的植入層。建置於此SOI結構上的裝置具有裝置之間的減少的串擾。歸因於均勻結構，隔離跨結構係強化的且不界限於某些區。另外，不需要深渠溝植入來形成結構，從而消除了成本。絕緣體上半導體基板可包括在氧化層上的活性矽層。氧化層可在電荷陷落層上。電荷陷落層可在矽基板上。

Description

用於強化隔離的新型絕緣體上半導體裝置結構
本揭露內容大體係關於半導體裝置，且特定言之，係關於絕緣體上半導體裝置及用於其製造的方法。
半導體裝置用於多種電子應用中，諸如，個人電腦、蜂巢式電話、數位相機及其他電子裝備。隨著技術已發展，對於具有改良效能的更小半導體裝置的需求已增加。隨著特徵密度增大，電晶體的大小及電晶體之間的空間亦需要成比例地更小。
積體電路傳統地已形成於塊狀半導體基板上。近年來，絕緣體上半導體（semiconductor-on-insulator；SOI）已顯現為對塊狀半導體基板的替代。在減少串擾方面，絕緣體上半導體基板可具有較之塊狀半導體基板的優勢。SOI基板包含一基板，及覆疊基板的一絕緣層。可覆疊該絕緣層來建置一裝置層。
為了適應前段製程的發展，存在對於改良的絕緣體上半導體（semiconductor-on-insulator；SOI）基板及裝置及其形成方法的需求。
無
絕緣體上矽(silicon on insulator，SOI)裝置具有比塊狀矽的裝置串擾顯著低的裝置串擾。然而，當在SOI結構的絕緣與基板界面處產生高傳導性電荷層時，可使效能降級。此可歸因於SOI隔離效能的降級。
為了防止此電荷層的形成，一電荷陷落層112或半導體隔離層112可形成於絕緣層114與基板的界面處。此可形成於裝置上的特定區處，然而，此方法存在缺點。此需要經由深渠溝的植入，此既增加成本，又導致限於基板上的特定區的強化隔離。因此，存在對於既低成本又具有跨SOI結構的強化隔離的SOI結構的需求。
本揭露內容提供跨SOI結構的強化隔離。與在結構上的特定區中形成電荷陷落層相反，一電荷陷落層可跨絕緣/基板界面（有時，氧化物/矽界面）建置。該電荷陷落層可為貫穿絕緣層且在絕緣層下方形成的植入層。建置於此SOI結構上的裝置可具有裝置之間的減少的串擾。歸因於均勻結構，隔離跨結構係強化的且不界限於某些區。另外，不需要深渠溝植入來形成結構，從而消除了成本。
以下揭露內容提供許多不同實施例或實例，用於實施提供的標的的不同特徵。以下描述組件及配置的具體實例以簡化本揭露內容。當然，此等僅為實例，且並不意欲為限制性。舉例而言，在接下來的描述中，第一特徵在第二特徵上方或上的形成可包括第一與第二特徵直接接觸地形成的實施例，且亦可包括額外特徵可形成於第一與第二特徵之間使得第一與第二特徵可不直接接觸的實施例。此外，在各種實例中，本揭露內容可重複參考數字及/或字母。此重複係為了簡單且清晰的目的，且自身並不規定論述的各種實施例及/或組態之間的關係。
另外，為了易於描述，諸如「在……之下（beneath）」、「在……下方（below）」、「下部（lower）」、「在……上方（above）」及「上部（upper）」及類似者的空間相對術語可在本文中用以描述如在圖中圖示的一個元件或特徵與另一元件或特徵的關係。除了圖中描繪的定向之外，該等空間相對術語意欲亦涵蓋在使用或操作中的裝置的不同定向。可將設備以其他方式定向（旋轉90度或以其他定向），且同樣地可將本文中使用的空間相對描述詞相應地作出解釋。
如在本文中使用的術語「標稱」指用於組件或製程操作、在產品或製程的設計階段期間設定的特性或參數的所要的或目標值，連同高於及/或低於所要的值的一值範圍一起。值範圍典型地係歸因於製造製程或公差的輕微變化。
如本文中使用的術語「垂直」意謂標稱上垂直於基板的表面。
本揭露內容提供提供一絕緣體上矽結構的各種實施例。此絕緣體上矽結構可提供形成於其表面上的裝置的強化隔離。本揭露內容亦提供製造絕緣體上矽結構的方法。本揭露內容亦揭露包括絕緣體上矽結構的半導體裝置及其形成方法。半導體裝置可包括於微處理器、記憶體胞元及/或其他積體電路（integrated circuit；IC）中。注意，第3圖的方法不生產完工的半導體裝置。可使用互補金屬氧化物半導體（complementary metal-oxide-semiconductor；CMOS）技術處理來製造完工的半導體裝置。因此，應理解，可第3圖的方法302至322前、期間及後提供額外製程，且本文中可僅簡要地描述一些其他製程。又，為了本揭露內容的更好理解，第1圖至第2圖、第4圖至第14圖及第16圖至第18圖經簡化。舉例而言，雖然該等圖圖示半導體裝置，但應理解，IC可包含許多其他裝置，包含電晶體、電阻器、電容器、電感器、熔絲等。
第1圖及第2圖圖示根據一些實施例的一實例半導體結構的一區段的橫截面圖。第3圖為根據本揭露內容的各種態樣的用於製造半導體裝置的方法的流程圖。第4圖、第5圖、第6圖、第7圖、第8圖、第9圖、第10圖、第11圖、第12圖及第13圖展示在根據第3圖的一實施例的各種製造階段的半導體裝置的示意性橫截面圖。第14圖圖示根據一些實施例的產生新型絕緣體上基板裝置的方法。第15圖及第16圖圖示根據一些實施例的藉由第15圖的方法製造的在各種製造階段期間的一實例半導體裝置的橫截面圖。第16圖及第17圖圖示根據一些實施例的藉由第15圖的方法製造的在各種製造階段期間的一實例半導體裝置的橫截面圖。第18圖圖示根據一些實施例的藉由第3圖或第15圖的方法製造的絕緣體上矽基板的一實例。
第1圖展示可根據一些實施例形成的一個類型的裝置的一個實施例。在一個實施例中，一金屬氧化物半導體場效電晶體或MOSFET結構120可形成於一活性矽層116上。活性矽層116可直接在氧化層114上，該氧化層可被稱作內埋式氧化層114或BOX。BOX 114可直接在電荷陷落層112上。電荷陷落層112可形成於基板110上。
第2圖展示可根據一些實施例形成的一實例結構。該結構可包括一活性矽層116。活性矽層116可直接在諸如氧化層114的絕緣層114上，該氧化層可被稱作內埋式氧化層114或BOX。絕緣層114可直接在電荷陷落層112上。電荷陷落層112可形成於基板110上。第2圖的全部結構可用作絕緣體上矽（silicon-on-insulator；SOI）基板以形成許多類型的裝置。此SOI可代替塊狀矽使用以製造可使用塊狀矽的任一裝置。
第3圖圖示產生絕緣體上矽基板的方法的一個實施例。方法300可繼續進行至步驟302，在該步驟，將基板110緊固。接下來，在步驟304，可形成一電荷陷落層112。接下來，在步驟306，可沈積一氧化層114。
與步驟302至306並行，可執行以下步驟316至322。首先，在步驟316，可將一晶圓緊固。接下來，在步驟318，可形成一經植入表面。接下來，在步驟320，可藉由磊晶116/416形成一表面。接下來，在步驟322，可藉由磊晶形成第二表面。
在步驟308，來自步驟306的晶圓可結合至步驟322處的晶圓。接下來，在步驟310，可移除經結合晶圓的表面以顯露第一磊晶層116/416。在步驟312。可進一步移除表面以暴露第二磊晶層116。
第4圖至第13圖圖示第3圖中圖示的方法的一個實施例的橫截面圖。在一些實施例中，可組合步驟。舉例而言，在一些實施例中，可藉由緊固第6圖中展示的基板110/112來將經摻雜裝置半導體基板110/112緊固，從而組合步驟316與318。
參看第3圖及第5圖，方法300繼續進行至步驟302，其中將半導體基板110緊固。半導體基板110為如在半導體積體電路製造中使用的基板，且積體電路可形成於其中及/或其上。如本文中使用的術語「半導體基板」指包含半導體材料的任一構造，例如，具有或無磊晶層的矽基板。
在一些實施例中，半導體基板110為高電阻率矽晶圓。高電阻率矽晶圓可為單晶矽。在一些實施例中，高電阻率矽晶圓具有大於40 Ohm-cm的體電阻率。在一些實施例中，高電阻率矽晶圓具有大於1 kOhm-cm的體電阻率。在一些實施例中，高電阻率矽晶圓具有大於10 kOhm-cm的體電阻率。高電阻率矽晶圓可具有在1 kOhm-cm與10 kOhm-cm之間的體電阻率。此等值係給定為實例，且其他值及值範圍在本揭露內容的範疇內。高電阻率矽晶圓可形成用於絕緣體上矽結構的基板，此可部分歸因於基板的電阻率。晶圓的表面可經鈍化，例如，藉由薄膜沈積。可執行預清潔製程以清潔基板的表面。此製程可為濕式清潔製程（諸如，RCA清潔）或乾式清潔製程（諸如，熱或電漿處理）。
參看第3圖及第6圖，方法300繼續進行至步驟304，其中形成一電荷陷落層112。電荷陷落層112可為非晶或無序矽層。電荷陷落層112可為植入矽層。電荷陷落層112可含有複數個晶體缺陷，其可陷落電荷載子。電荷陷落層112可由一個層或多個層組成。
在一些實施例中，電荷陷落層112可藉由植入物（諸如，藉由離子植入）來形成。離子植入可在基板上連續。根據一例示性實施例，植入物質可為電中和物質。在一些情況中，植入物質可為大原子量物質。植入物質可為惰性氣體。植入物質的非限制性實例包括Xe、Ar、Ge、Si及其組合。電荷陷落層112或半導體隔離層112的厚度可例如在約5 nm與約300 nm之間。該厚度可足夠防止電荷堆積在結構中且可使用本文中揭露的製程來製造。
植入深度範圍可在5 nm與300 nm之間。在一些實施例中，可使用在1e12 個離子/cm2 與1e15 個離子/cm2 之間的劑量來執行植入製程。在一些實施例中，可使用大於或等於1e15 個離子/cm2 的劑量來執行植入製程。在一些實施例中，可在範圍在大致1 kV與大致1 MV之間的能量下執行植入製程。此等值係給定為實例，且其他值及值範圍在本揭露內容的範疇內。
參看第3圖及第7圖，方法300繼續進行至步驟306，其中形成一絕緣層114。絕緣層114可為氧化層114。在一個實例中，氧化層114可為二氧化矽。絕緣層114可形成一內埋式氧化物，或BOX。在一些實施例中，絕緣層114可在10 nm與10,000 nm之間。絕緣層114可在10 nm與1,000 nm之間。在一些實施例中，絕緣層114可在10 nm與800 nm之間。絕緣層114可在10 nm與600 nm之間。此等值係給定為實例，且其他值及值範圍在本揭露內容的範疇內。
絕緣層114可藉由沈積形成。沈積的非限制性方法包括化學氣相沈積（chemical vapor deposition；CVD）、物理氣相沈積（physical vapor deposition；PVD）、原子層沈積（atomic layer deposition；ALD）、遠端電漿增強型化學氣相沈積（remote plasma enhanced chemical vapor deposition；RPECVD）、液體源霧化化學氣相沈積（liquid source misted chemical deposition；LSMCD）、塗佈、旋塗或適於在基板上形成薄膜層的另一製程。絕緣層114可熱生長形成。熱生長可包括在環境溫度或高溫下在諸如N2 、H2 、CO2 、O2 、空氣或其混合物的氣體中的氣體浸泡。形成絕緣層的其他方法可包括在真空環境或在存在諸如N2 、H2 、NH3 、CO2 、O2 、空氣或其混合物的氣體的情況下在環境溫度或高溫下的電漿處理。在絕緣層114為氧化物的情況中，氧化層114可藉由濕式氧化（例如，藉由使用蒸汽的熱處理）來形成。氧化層114可使用乾式氧化（例如，藉由在空氣或O2 中的熱或電漿處理）來形成。
參看第3圖及第8圖，方法300繼續進行至步驟316，可與步驟302至306並行地執行步驟316。在步驟316，將半導體基板410緊固。基板410可為一裝置晶圓。緊固的基板410可為P-/P+矽，從而允許方法300跳過步驟318。
參看第3圖及第9圖，在一些實施例中，方法300繼續進行至步驟318，可與步驟302至306並行地執行步驟318。在步驟318，一經植入界面形成於半導體基板410上。經植入界面可將基板410自裝置矽變換至P-/P+矽。植入可藉由離子植入發生，例如，藉由用諸如硼、磷或砷的摻雜劑原子摻雜。此等僅為實例，且熟習此項技術者很好地意識到用於形成摻雜矽的各種方法。
參看第3圖及第10圖，方法300繼續進行至步驟320，可與步驟302至306並行地執行步驟320。在步驟320，層416可藉由磊晶生長來形成。該層可為矽鍺。矽鍺可表達為Si1-x Gex ，其中x為鍺在矽鍺中的原子百分比，且可大於0且小於或等於1。根據其他實施例，該層可為III-V化合物半導體的材料，其可為例如GaA、InP、GaN、InGaAs、In AlAs、GaAs、GaSb、AlAs、AlP、GaP或許多其他者。磊晶生長可藉由分子束磊晶（molecular beam epitaxy；MBE）、液相磊晶（liquid phase epitaxy；LPE）、氣相磊晶（vapor phase epitaxy；VPE）、選擇性磊晶生長（selective epitaxial growth；SEG）、金屬有機CVD（metal-organic CVD；MOCVD）或類似製程來發生。
參看第3圖及第11圖，方法300繼續進行至步驟322，可與步驟302至306並行地執行步驟322。在步驟322，第二層116可藉由磊晶生長來形成。藉由磊晶生長形成的第二層可為矽。磊晶生長的矽可形成活性矽層116。磊晶生長可藉由分子束磊晶（molecular beam epitaxy；MBE）、液相磊晶（liquid phase epitaxy；LPE）、氣相磊晶（vapor phase epitaxy；VPE）、選擇性磊晶生長（selective epitaxial growth；SEG）、金屬有機CVD（metal-organic CVD；MOCVD）或類似製程來發生。在一些實施例中，步驟320與322可在一個步驟中發生。
參看第3圖及第12圖，方法300繼續進行至步驟308，其中在步驟302至306中形成的基板110（第5圖至第7圖）（亦被稱作高電阻性晶圓）結合至在步驟318至322中形成的基板410（第8圖至第9圖）（亦被稱作裝置晶圓）。結合可藉由使高電阻率晶圓的絕緣（BOX）層的面與裝置晶圓的磊晶層的面接觸來發生。在一些實施例中，可使用直接結合使高電阻性晶圓與裝置晶圓結合。在一些實施例中，可使用熱結合使高電阻性晶圓與裝置晶圓結合。在一些實施例中，可在室溫下使高電阻性晶圓與裝置晶圓結合。在一些實施例中，藉由在處於或高於室溫且處於或低於450℃的溫度下退火來使高電阻性晶圓與裝置晶圓結合。此值係給定為實例，且其他值及值範圍在本揭露內容的範疇內。在一些實施例中，可在高於室溫的溫度下使高電阻性晶圓與裝置晶圓結合。在一些實施例中，藉由在處於或低於300℃、400℃、700℃或800℃的溫度下退火來使高電阻性晶圓與裝置晶圓結合。此等值係給定為實例，且其他值及值範圍在本揭露內容的範疇內。
該等基板可視情況在結合前經預處理。預處理可藉由乾式處理技術（諸如，電漿處理、熱處理或UV/臭氧處理）來發生。預處理可藉由濕式處理技術（諸如，標準清潔1）來發生。在一些實施例中，預處理為電漿表面活化，例如，藉由使表面經受氧電漿或氮電漿。氧電漿表面氧化可呈現基板親水性的表面。
晶圓結合可藉由電漿活化的結合、表面活化的結合或超高真空來發生。晶圓結合可藉由表面鈍化（歸因於化學機械拋光（chemical mechanical polishing；CMP）、化學表面處理或植入）來發生。藉由退火的晶圓結合可補充有前述額外處理中的一者。補充處理可降低退火溫度。在預處理或其他補充處理後，藉由在處於或低於300℃、400℃、700℃或800℃的溫度下退火來使高電阻性晶圓與裝置晶圓結合。此等值係給定為實例，且其他值及值範圍在本揭露內容的範疇內。
參看第3圖及第13圖，方法300繼續進行至步驟310，在該步驟，可移除結合的晶圓的表面至磊晶SiGe層。移除可包括變薄，例如，藉由拋光。拋光可為藉由化學機械拋光。（CMP）移除可藉由濕式蝕刻、乾式蝕刻或製程組合。此等方法係給定為實例，且此項技術中已知的其他方法在本揭露內容的範疇內。
參看第3圖及第14圖，方法300繼續進行至步驟312，在該步驟，移除磊晶SiGe層。移除可藉由拋光、濕式蝕刻、乾式蝕刻或製程組合。拋光可為化學機械拋光（Chemical Mechanical Polishing；CMP）。乾式蝕刻製程可為電漿蝕刻。乾式蝕刻製程可為反應性離子蝕刻。乾式蝕刻製程可為濺鍍蝕刻。乾式蝕刻可為蒸氣相蝕刻。乾式蝕刻可為離子研磨。此清單為代表性的，且熟習此項技術者意識到當前使用及在未來可在乾式蝕刻製程中使用的許多方法。
移除可藉由濕式蝕刻製程。濕式蝕刻可為酸蝕刻或溶液蝕刻。濕式蝕刻可發生在室溫、低溫或高溫下。濕式蝕刻可為各向同性或各向異性。熟習此項技術者意識到當前使用及在未來可在濕式蝕刻製程中使用的許多化學品。
第15圖至第16圖圖示本揭露的一替代實施例。第15圖至第16圖提出用於導致絕緣體上矽基板的生產的方法的第二實施例。第二實施例與第一實施例不同之處在於，氧化層114係在電荷陷落層112前形成。第15圖的方法的細節主要地對應於針對第3圖中的方法概述的細節，且此處被省略，惟其與第3圖中的方法的細節有偏離除外。
第16圖圖示根據一些實施例的藉由第15圖的方法製造的在各種製造階段期間的一實例半導體裝置的橫截面圖。方法1600可繼續進行至步驟1602，在該步驟，將基板緊固。接下來，在步驟1604，可沈積一氧化層114。接下來，在步驟1606，可形成一電荷陷落層112。與步驟1602至1606並行，可執行以下步驟1616至1622。首先，在步驟1616，可將一晶圓緊固。接下來，在步驟1618，可形成一經植入表面。接下來，在步驟1620，可形成一表面，例如，藉由磊晶。接下來，在步驟1622，可視情況形成第二表面，例如，藉由磊晶。在步驟1608，來自步驟1606的晶圓可結合至步驟1622處的晶圓。接下來，在步驟1610，可移除經結合晶圓的表面以顯露第一形成的（例如，磊晶）層116/416。在可選步驟1612，可進一步移除表面以暴露第二形成的（例如，磊晶）層116。
第17圖圖示根據一些實施例的藉由第15圖的方法製造的步驟1606的橫截面圖。在此實施例中，在沈積氧化層114後，形成電荷陷落層112。電荷陷落層112可藉由離子植入物形成。此方法係給定為實例，且形成電荷陷落層112的其他方法在本揭露內容的範疇內。電荷陷落層112可形成於絕緣層114或內埋式氧化層114與矽基板之間。
第18圖圖示使用方法300或方法1600中的一者形成的絕緣體上矽基板的一個實施例。第18圖的全部結構可用作絕緣體上矽（silicon-on-insulator；SOI）基板以形成許多類型的裝置。
該結構可包括一活性層116。活性層116可為在MOSFET的閘極氧化物下的層。其他裝置可形成於活性層116上。活性層116可含有矽。活性層可經摻雜。活性層表示隨後將在其中或其上製造組件的半導體材料的層。
活性矽層116可直接在絕緣層114上。絕緣層114可沿著活性矽層116的全部長度及寬度延伸。絕緣層114的跨度可允許建置於活性層上的裝置相互強化隔離。絕緣層114可為氧化層114，該氧化層可被稱作內埋式氧化層114或BOX。
BOX 114可直接在電荷陷落層112上。絕緣電荷陷落層114可沿著活性矽層116及絕緣層114的全部長度及寬度延伸。電荷陷落層112的跨度可允許建置於活性層上的裝置相互強化隔離。電荷陷落層112的跨度亦可防止電荷堆積。電荷陷落層112可形成於基板110上。電荷陷落層112可為非晶、無序或植入矽層。
電荷陷落層112可在一基板上。該基板可為高電阻率矽晶圓。在一些實施例中，高電阻率矽晶圓為單晶矽。高電阻率矽晶圓可具有大於40 Ohm-cm的體電阻率。高電阻率矽晶圓可具有大於1 kOhm-cm的體電阻率。高電阻率矽晶圓具有高於10 kOhm-cm的體電阻率。高電阻率矽晶圓可具有在1 kOhm-cm與10 kOhm-cm之間的體電阻率。此等值係給定為實例，且其他值及值範圍在本揭露內容的範疇內。
前述方法、結構、裝置及實施例展現眾多優勢。不需要藉由深渠溝蝕刻進行的特定區蝕刻及植入。實情為，結構可包括貫穿基板的在內埋式氧化層114與矽基板之間的電荷陷落層112，其跨越基板的長度及寬度。另外，電荷陷落層112可經由植入或轟擊來創造。貫穿結構在內埋式氧化層114與高電阻性矽基板之間形成電荷陷落層112（例如，藉由貫穿結構的植入或轟擊）可達成較佳隔離及較低洩漏效能。當與在具有在特定小區而非貫穿全部的植入的基板上形成的類似裝置相比時，形成於此基板上的裝置可展現較佳隔離及較低洩漏效能。另外，前述製程不取決於深渠溝蝕刻製程，諸如，用以形成具有特定區植入的結構的製程。避免對深渠溝蝕刻製程的需求可導致較低製造成本。
在一些實施例中，揭露的結構為絕緣體上半導體基板，包含一活性矽層116，其可在氧化層114上。氧化層114可在電荷陷落層112上。電荷陷落層112可在矽基板110上。在一些實施例中，電荷陷落層112可包括非晶矽、無序矽層及植入矽中的一或多者。矽基板110可具有在1,000 ohm-cm與10,000 ohm-cm之間的電阻率。
在一些實施例中，電荷陷落層112植入物質為Xe、Ar、GE或Si中的一者。此等物質係給定為實例，且用以形成電荷陷落層的其他物質在本揭露內容的範疇內。電荷陷落或半導體絕緣層112的厚度可在5 nm與300 nm之間。該厚度可足夠防止電荷堆積在結構中且可使用本文中揭露的製程來製造。此等值係給定為實例，且其他值範圍在本揭露內容的範疇內。
在一些實施例中，揭露的絕緣體上半導體基板可進一步包含在活性矽層116上的源極、閘極及汲極。源極、閘極及汲極可與活性矽層116直接接觸。
在一些實施例中，形成絕緣體上半導體基板的方法可包括多個步驟。該等步驟可包括在第一矽基板110上形成一電荷陷落層112。該等步驟可包括在電荷陷落層112上形成一氧化層114。該等步驟可包括在第二基板410上形成一經植入界面。該等步驟可包括在第二基板410的經植入界面上沈積第一磊晶層116。該等步驟可包括將第一磊晶層116結合至氧化層114。該等步驟可包括移除第二基板410。該等步驟可包括移除額外層以到達第一磊晶層116。
該方法可進一步包括在第一磊晶層116與第二基板410的經植入界面之間形成一第二磊晶層416。第二磊晶層416可為矽鍺。矽鍺係給定為實例，且其他磊晶層在本揭露內容的範疇內。第一磊晶層116可為活性矽。
電荷陷落層112可藉由離子植入形成。離子植入可藉由用Xe、Ge、Ar及Si中的一或多者轟擊而造成。此等物質係給定為實例，且用以形成電荷陷落層112的其他物質在本揭露內容的範疇內。
第一磊晶層116可經由熱退火結合至氧化層114。第一磊晶層116可在熱退火前用電漿處理。氧化層114可在熱退火前用電漿處理。
在一些實施例中，在形成氧化層114前形成電荷陷落層112。在其他實施例中，在形成氧化層114後形成電荷陷落層112。
在一些實施例中，形成絕緣體上半導體基板的方法可包括以下概述的步驟。該方法可包括在矽基板110上形成一電荷陷落層112。該方法可包括在電荷陷落層112上形成一氧化層114。該方法可包括緊固一經摻雜的第二基板410。該方法可包括在經摻雜基板410上沈積第一磊晶層116。該方法可包括將第一磊晶層116結合至氧化層114。該方法可包括移除經摻雜基板410的至少一部分。該方法可包括移除額外層以到達第一磊晶層116。
在一些實施例中，經摻雜基板410可為P+矽。在一些實施例中，經摻雜基板410可為P-矽。
該方法可包括移除經摻雜基板410的至少一部分係使用化學機械拋光（Chemical Mechanical Polish；CMP）來達成。
在本揭露內容的一個態樣中，所揭露為一種半導體裝置，其可包括一半導體基板。該裝置亦可包括完全覆蓋半導體基板的一半導體絕緣層。該裝置可額外包括完全覆蓋半導體絕緣層的一氧化層。在一些實施例中，該裝置可包括形成於氧化層上的一或多個裝置特徵。
在本揭露內容的另一態樣中，揭露的結構可為半導體裝置，包括半導體基板。該結構亦可包括沿著全部活性區域延伸的一半導體絕緣層。該結構可進一步包括完全覆蓋半導體絕緣層的一內埋式氧化層。在一些實施例中，該結構可包括形成於活性區域中的氧化層上的一或多個裝置特徵。
在本揭露內容的又一態樣中，所揭露的可為一種形成一結構的方法。該結構可為一基板。該結構可為一半導體裝置。該方法可包括緊固一基板。該方法可包括形成一內埋式氧化層。該方法可包括在內埋式氧化層與基板之間形成一半導體絕緣層。在一些實施例中，該方法可包括形成一活性層。
前文概括了若干實施例的特徵，使得熟習此項技術者可更好地理解本揭露內容的態樣。熟習此項技術者應瞭解，其可易於將本揭露內容用作用於設計或修改其他處理程序及結構以用於實行相同目的及/或達成本文中介紹的實施例的相同優勢的基礎。熟習此項技術者亦應認識到，此等等效構造不脫離本揭露內容的精神及範疇，且在不脫離本揭露內容的精神及範疇的情況下，其可進行各種改變、取代及更改。
110,410:半導體基板/基板 112:電荷陷落層/半導體隔離層 114:氧化層/內埋式氧化層/BOX/絕緣層 116:第一磊晶層 120:金屬氧化物半導體場效電晶體或MOSFET結構 302~322,1602~1622:步驟 416:第二磊晶層
當藉由附圖閱讀時，自以下詳細描述，最佳地理解本揭露內容的態樣。注意，根據該行業中的標準實務，各種特徵未按比例繪製。事實上，為了論述的清晰起見，可任意地增大或減小各種特徵的尺寸。 第1圖及第2圖圖示根據一些實施例的一實例半導體裝置的一區段的橫截面圖。 第3圖圖示根據一些實施例的產生新型絕緣體上基板裝置的方法。 第4圖、第5圖、第6圖、第7圖、第8圖、第9圖、第10圖、第11圖、第12圖及第13圖圖示根據一些實施例的藉由第3圖的方法製造的在各種製造階段期間的一實例半導體裝置的橫截面圖。 第14圖圖示根據一些實施例的產生新型絕緣體上基板裝置的方法。 第15圖及第16圖圖示根據一些實施例的藉由第14圖的方法製造的在各種製造階段期間的一實例半導體裝置的橫截面圖。 第17圖圖示根據一些實施例的藉由第3圖或第14圖的方法製造的在各種製造階段期間的一實例半導體裝置的橫截面圖。 第18圖圖示根據一些實施例的藉由第3圖或第14圖的方法製造的多層半導體裝置的一實例。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
110:基板
112:電荷陷落層/半導體隔離層
114:氧化層/內埋式氧化層/BOX/絕緣層
116:第一磊晶層
120:金屬氧化物半導體場效電晶體或MOSFET結構

Claims (20)

  1. 一種半導體裝置，包含： 一半導體基板； 一半導體絕緣層，完全覆蓋該半導體基板； 一氧化層，完全覆蓋該半導體絕緣層；以及 一或多個裝置特徵，形成於該氧化層上方。
  2. 如請求項1所述之半導體裝置，其中該半導體絕緣層係選自由非晶矽、無序矽層及植入矽組成的一群組。
  3. 如請求項1所述之半導體裝置，其中該半導體基板具有在1,000 ohm-cm與10,000 ohm-cm之間的一電阻率。
  4. 如請求項1所述之半導體裝置，其中該半導體絕緣層係藉由選自由Xe、Ar、Ge及Si組成的一群組的一經植入物質形成。
  5. 如請求項1所述之半導體裝置，其中該半導體絕緣層的一厚度在約5 nm與約300 nm之間。
  6. 如請求項1所述之半導體裝置，進一步包含在該活性矽層上方的一源極、一閘極及一汲極。
  7. 如請求項6所述之半導體裝置，其中該源極、該閘極及該汲極與該活性矽層直接接觸。
  8. 一種半導體裝置，包含： 一半導體基板； 一半導體絕緣層，沿著一活性區域的全部延伸； 一內埋式氧化層，完全覆蓋該半導體絕緣層；以及 一或多個裝置特徵，形成於該活性區域中的該內埋式氧化層上方。
  9. 如請求項8所述之半導體裝置，其中該半導體絕緣層係選自由非晶矽、無序矽層及植入矽組成的一群組。
  10. 如請求項8所述之半導體裝置，其中該半導體絕緣層的一厚度在約5 nm與約300 nm之間。
  11. 如請求項8所述之半導體裝置，其中該內埋式氧化層與該活性區域直接接觸。
  12. 一種形成一半導體裝置的方法，包含以下步驟： 提供一第一基板； 形成一內埋式氧化層； 形成一活性層；以及 在該內埋式氧化層與該第一基板之間形成一半導體絕緣層，其全部跨一活性裝置區域無中斷地延伸。
  13. 如請求項12所述之方法，進一步包含以下步驟： 在一晶圓結合製程中將一第二基板結合至該第一基板； 將一磊晶層沈積於該第二基板上及將該磊晶層結合至該內埋式氧化層； 移除該第二基板；以及 移除額外層以到達該磊晶層。
  14. 如請求項12所述之方法，其中該磊晶層為矽鍺。
  15. 如請求項12所述之方法，其中該半導體絕緣層係藉由離子植入形成。
  16. 如請求項15所述之方法，其中該半導體絕緣層係藉由用Xe、Ge、Ar及Si中的一或多者轟擊來形成。
  17. 如請求項15所述之方法，其中離子植入完全在該第一基板上延伸。
  18. 如請求項15所述之方法，其中離子植入完全在該內埋式氧化層上延伸。
  19. 如請求項12所述之方法，其中在形成該內埋式氧化層前，形成該半導體絕緣層。
  20. 如請求項12所述之方法，其中在該內埋式氧化層的形成後，形成該半導體絕緣層。
TW110102524A 2020-05-28 2021-01-22 半導體裝置及形成半導體裝置的方法 TWI790532B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/886,386 2020-05-28
US16/886,386 US11257902B2 (en) 2020-05-28 2020-05-28 SOI device structure for robust isolation

Publications (2)

Publication Number Publication Date
TW202145316A true TW202145316A (zh) 2021-12-01
TWI790532B TWI790532B (zh) 2023-01-21

Family

ID=77025211

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110102524A TWI790532B (zh) 2020-05-28 2021-01-22 半導體裝置及形成半導體裝置的方法

Country Status (3)

Country Link
US (3) US11257902B2 (zh)
CN (1) CN113206086B (zh)
TW (1) TWI790532B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102850936B1 (ko) * 2021-08-06 2025-08-26 주식회사 디비하이텍 Rf 스위치 소자 및 제조방법
US20240030222A1 (en) * 2022-07-20 2024-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Trapping layer for a radio frequency die and methods of formation
CN117276287B (zh) * 2023-09-21 2024-07-19 江苏卓胜微电子股份有限公司 绝缘体上硅结构及其制备方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05167033A (ja) * 1991-12-12 1993-07-02 Hitachi Ltd 半導体装置、半導体記憶装置およびその製造方法
US6093936A (en) * 1995-06-07 2000-07-25 Lsi Logic Corporation Integrated circuit with isolation of field oxidation by noble gas implantation
JPH08340044A (ja) * 1995-06-09 1996-12-24 Rohm Co Ltd 半導体装置及びその製造方法
FR2774511B1 (fr) * 1998-01-30 2002-10-11 Commissariat Energie Atomique Substrat compliant en particulier pour un depot par hetero-epitaxie
US6686629B1 (en) * 1999-08-18 2004-02-03 International Business Machines Corporation SOI MOSFETS exhibiting reduced floating-body effects
KR100796249B1 (ko) * 1999-12-24 2008-01-21 신에쯔 한도타이 가부시키가이샤 접합 웨이퍼의 제조방법
JP3975634B2 (ja) * 2000-01-25 2007-09-12 信越半導体株式会社 半導体ウェハの製作法
US20030227057A1 (en) * 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
TW554449B (en) * 2002-08-26 2003-09-21 Taiwan Semiconductor Mfg A method of fabricating wafer with strained channel layers
JP2004247610A (ja) * 2003-02-14 2004-09-02 Canon Inc 基板の製造方法
EP1638141B1 (en) * 2004-09-16 2007-11-14 STMicroelectronics S.r.l. Process for manufacturing composite wafers of semiconductor material by layer transfer
US7232745B2 (en) * 2005-02-24 2007-06-19 International Business Machines Corporation Body capacitor for SOI memory description
US7494899B2 (en) * 2005-04-14 2009-02-24 Sumco Corporation Method for manufacturing semiconductor substrate
EP1928020B1 (en) * 2006-11-30 2020-04-22 Soitec Method of manufacturing a semiconductor heterostructure
ATE518241T1 (de) * 2007-01-24 2011-08-15 Soitec Silicon On Insulator Herstellungsverfahren für wafer aus silizium auf isolator und entsprechender wafer
FR2919427B1 (fr) * 2007-07-26 2010-12-03 Soitec Silicon On Insulator Structure a reservoir de charges.
FR2953640B1 (fr) * 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
JP2012109438A (ja) * 2010-11-18 2012-06-07 Elpida Memory Inc 半導体装置およびその製造方法
US8338294B2 (en) * 2011-03-31 2012-12-25 Soitec Methods of forming bonded semiconductor structures including two or more processed semiconductor structures carried by a common substrate, and semiconductor structures formed by such methods
US9893163B2 (en) * 2011-11-04 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3D capacitor and method of manufacturing same
JP2013143407A (ja) * 2012-01-06 2013-07-22 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウェーハの製造方法
JP5664592B2 (ja) * 2012-04-26 2015-02-04 信越半導体株式会社 貼り合わせウェーハの製造方法
FR2990054B1 (fr) * 2012-04-27 2014-05-02 Commissariat Energie Atomique Procede de collage dans une atmosphere de gaz presentant un coefficient de joule-thomson negatif.
CN102737968A (zh) * 2012-07-26 2012-10-17 上海宏力半导体制造有限公司 阱注入方法、绝缘体上硅器件制造方法和绝缘体上硅器件
FR2999801B1 (fr) * 2012-12-14 2014-12-26 Soitec Silicon On Insulator Procede de fabrication d'une structure
US9177890B2 (en) * 2013-03-07 2015-11-03 Qualcomm Incorporated Monolithic three dimensional integration of semiconductor integrated circuits
JP6086031B2 (ja) * 2013-05-29 2017-03-01 信越半導体株式会社 貼り合わせウェーハの製造方法
JP6213046B2 (ja) * 2013-08-21 2017-10-18 信越半導体株式会社 貼り合わせウェーハの製造方法
FR3015769B1 (fr) * 2013-12-23 2017-08-11 Commissariat Energie Atomique Procede ameliore de realisation de blocs semi-conducteurs contraints sur la couche isolante d'un substrat semi-conducteur sur isolant
FR3024587B1 (fr) * 2014-08-01 2018-01-26 Soitec Procede de fabrication d'une structure hautement resistive
JP6344271B2 (ja) * 2015-03-06 2018-06-20 信越半導体株式会社 貼り合わせ半導体ウェーハ及び貼り合わせ半導体ウェーハの製造方法
US9881832B2 (en) * 2015-03-17 2018-01-30 Sunedison Semiconductor Limited (Uen201334164H) Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof
JP6353814B2 (ja) * 2015-06-09 2018-07-04 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
KR20180010274A (ko) * 2015-06-19 2018-01-30 큐맷, 인코포레이티드 본드 및 릴리스 레이어 이송 프로세스
JP6515757B2 (ja) * 2015-09-15 2019-05-22 信越化学工業株式会社 ＳｉＣ複合基板の製造方法
JP6443394B2 (ja) * 2016-06-06 2018-12-26 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
US10672726B2 (en) * 2017-05-19 2020-06-02 Psemi Corporation Transient stabilized SOI FETs
FR3076069B1 (fr) * 2017-12-22 2021-11-26 Commissariat Energie Atomique Procede de transfert d'une couche utile
JP6827442B2 (ja) * 2018-06-14 2021-02-10 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ
KR102727343B1 (ko) * 2018-08-09 2024-11-08 신에쓰 가가꾸 고교 가부시끼가이샤 GaN 적층 기판의 제조 방법
US10770657B2 (en) * 2018-08-14 2020-09-08 Newport Fab, Llc High reliability phase-change material (PCM) radio frequency (RF) switch using trap-rich region
FR3116940B1 (fr) * 2020-11-27 2023-06-09 Commissariat Energie Atomique Procédé basse température de fabrication d’un substrat semiconducteur sur isolant

Also Published As

Publication number Publication date
US20210376070A1 (en) 2021-12-02
CN113206086A (zh) 2021-08-03
US11257902B2 (en) 2022-02-22
US20220157935A1 (en) 2022-05-19
TWI790532B (zh) 2023-01-21
US20230387197A1 (en) 2023-11-30
CN113206086B (zh) 2025-10-21
US11855137B2 (en) 2023-12-26

Similar Documents

Publication Publication Date Title
CN101378080B (zh) 半导体器件及其制造方法
US20230387197A1 (en) Novel soi device structure for robust isolation
US20150115480A1 (en) Method of manufacturing high resistivity soi wafers with charge trapping layers based on terminated si deposition
CN100550322C (zh) 绝缘体上半导体装置和方法
US8890247B2 (en) Extremely thin semiconductor-on-insulator with back gate contact
CN106170846B (zh) 用于制造适于制造soi衬底的半导体晶片的方法以及由此获得的soi衬底晶片
TWI552354B (zh) 包含絕緣體上半導體區和主體區之半導體結構及其形成方法
US12396222B2 (en) RFSOI semiconductor structures including a nitrogen-doped charge-trapping layer and methods of manufacturing the same
US9397233B2 (en) High voltage deep trench capacitor
US20250248118A1 (en) Semiconductor wafer with devices having different top layer thicknesses
US7544548B2 (en) Trench liner for DSO integration
US11094703B1 (en) Semiconductor plug having an etch-resistant layer in three-dimensional memory devices
US11476163B2 (en) Confined gate recessing for vertical transport field effect transistors
CN114496921A (zh) 半导体器件的制作方法以及半导体器件
US11742354B2 (en) Top epitaxial layer and contact for VTFET
TW202517035A (zh) 用於具有中間介電隔離層的互補式場效電晶體的改善的材料及方法