TW202132603A - 混合低電阻金屬線 - Google Patents
混合低電阻金屬線 Download PDFInfo
- Publication number
- TW202132603A TW202132603A TW109138357A TW109138357A TW202132603A TW 202132603 A TW202132603 A TW 202132603A TW 109138357 A TW109138357 A TW 109138357A TW 109138357 A TW109138357 A TW 109138357A TW 202132603 A TW202132603 A TW 202132603A
- Authority
- TW
- Taiwan
- Prior art keywords
- metal lines
- narrow
- narrow metal
- wide
- standard
- Prior art date
Links
Images
Classifications
-
- H10W20/43—
-
- H10W20/032—
-
- H10W20/062—
-
- H10W20/063—
-
- H10W20/0633—
-
- H10W20/089—
-
- H10W20/425—
-
- H10W20/427—
-
- H10W20/435—
-
- H10W20/438—
-
- H10W20/4421—
-
- H10W20/4441—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/90—Masterslice integrated circuits
- H10D84/903—Masterslice integrated circuits comprising field effect technology
- H10D84/907—CMOS gate arrays
- H10D84/968—Macro-architecture
- H10D84/974—Layout specifications, i.e. inner core regions
- H10D84/975—Wiring regions or routing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
Abstract
揭露了用於半導體器件設計和製造的標準元件和製造標準元件的方法。所揭露的各方面包括具有多條寬金屬線的標準元件。該寬金屬線由銅所形成。標準元件還包括多條窄金屬線。該窄金屬線是由一種具有比銅的電阻更低的材料所形成,其線寬約為十二奈米或更小。
Description
本申請要求於2019年12月3日所提交,申請案號16/702335,標題為“HYBRID LOW RESISTANCE METAL LINES”的優先權,該專利申請被轉讓給本申請受讓人,並通過引用全部明確納入於此。
本揭露涉及半導體設計中的標準元件,並在進一步方面中,涉及在標準元件中實現的混合低電阻金屬線。
通過主動元件的小型化,積體電路技術在提高計算能力方面已取得了巨大的進步。在半導體設計中,大約70%的數位設計使用標準元件。標準元件使設計者能生產複雜的數百萬閘級系統晶片(SoC)裝置。標準元件是一組電晶體和互連結構,可用於各種邏輯和儲存功能。標準元件包括窄金屬線和寬金屬線。窄線用於內部元件佈線,而寬線用於電源軌,以適用於系統電壓、提供大電流負載等。
期望在電源軌上具有低電阻(R)以减小IR壓降,以及在窄線上具有低電阻以减小電路延遲。銅(CU)雙重鑲嵌已被用於傳統設計中。然而,當元件尺寸縮小時(例如每個節點縮小30%),銅電阻率由於表面散射而迅速增加。
隨著半導體設計按比例縮小並且具有十二奈米(nm)或更小的臨界尺寸,期望既在寬金屬線(例如,電源軌)中具有低電阻,又在窄金屬線(例如,信號線)中具有低電阻。
以下摘要確定了一些特徵,且並非旨在對所揭露主題的排他性或詳盡的描述。其它特徵和更多的細節在詳細描述和所附請求項中可找到。摘要中包括的內容並不反映其重要性。在閱讀以下詳細描述並查看構成其一部分的附圖之後,其它方面對於本領域科技人員而言將變得顯而易見。
所揭露的各方面包括具有多條寬金屬線的標準元件。寬金屬線由銅所形成。標準元件還包括多條窄金屬線。窄金屬線是由一種具有比銅的電阻更低的材料所形成,其線寬大約為12奈米或更小。
所揭露的其它方面包括用於製造標準元件的方法。製造多條寬金屬線。由銅形成的寬金屬線。還製造多條窄金屬線。窄金屬線是由一種具有比銅的電阻更低的材料所形成,其線寬大約為12奈米或更小。
基於附圖和詳細描述,與本文所揭露的各方面相關聯的其他目標和優點對本領域技術人員而言將是顯而易見的。
本揭露的各方面在以下針對特定實施例的描述和相關附圖中進行了說明。可以在不脫離本文教導範圍的情况下設計出替代各方面或實施例。另外,本文的說明性實施例的公知元件可以不詳細描述或者可以省略,以免混淆本揭露中的教導的相關細節。
在某些描述的示例實施方式中,標識出其中可以從已知的、傳統的科技中獲取並隨後根據一個或多個示例性實施例進行佈置各種組件結構和操作部分的實例。在這種情況下,可以省略已知的、傳統的組件結構和/或操作各部分的內部細節,以幫助避免在本文所揭露的示例性實施例中所示的概念潜在的混淆。
本文中使用的術語僅用於描述特定實施例的目的,並非旨在限制。除非上下文另有明確說明,否則本文所使用的單數形式“一”、“一個”和“該”也打算包括複數形式。將進一步理解的是,術語“由…組成”、“包括”、“包含”和/或“包括…在內”,指定所述的特徵、整數、步驟、操作、元件和/或組件的存在,但不排除一個或多個其他特徵、整數、步驟、操作、元件、組件和/或其群組的存在或添加。
如前所述,需要減小半導體標准元件中的窄金屬線和寬金屬線的電阻。 在一個示例中,銅用於寬金屬線,而其他材料用於窄金屬線。
圖1A是根據本揭露的各方面描述標準元件100的各方面的圖示。如圖所示,標準元件100可以包括多條寬金屬線104(例如,電源軌)。寬金屬線104可以由銅(CU)形成。另外,標準元件100可以包括多條窄金屬線102(例如,信號線)。如圖所示,多條窄金屬線102可以由釕(Ru)形成。然而,如下文所討論的,應當理解的是,可以使用其他材料。另外,如圖所示,標準元件100可以具有佈置在多條窄金屬線102的相對側上的兩條或更多條寬金屬線104。在一些方面中,寬金屬線104和窄金屬線102的寬度(W)之比約為3:1。
應當理解的是,圖1A中的多條窄金屬線102和多條寬金屬線104的佈置僅供說明目的。可用於形成標準元件的窄金屬線102和寬金屬線104的任意數量的佈置,包括多條窄金屬線102和/或多條寬金屬線104的數量和位置的變化。此外,應理解的是,提供這些圖示僅僅是為了幫助解釋和說明所揭露的各個方面而不是對其的限制。此外,如圖所示,橫截面部分110由參考線表示,並且將在下面進行更詳細地討論。
圖1B是根據本揭露各方面描述圖1A的標準元件的橫截面部分110的圖示。如橫截面圖所示,窄金屬線102具有比寬金屬線104更低的輪廓。例如,寬金屬線104可以具有超出窄金屬線102 5nm或更大的高度(H)。另外,窄金屬線102具有可由氮化鈦(TiN)形成的黏合層112。寬金屬線104可以具有圍繞寬金屬線的銅的障壁114。障壁114可由諸如TaN/Ta、TaN/Co(鈷)、TaN/Ru等的氮化鉭(TaN)組合形成。障壁114將寬金屬線104與介電質120分開,以防止銅遷移到介電質120中。窄金屬線102沒有障壁。介電質120可由低介電常數材料(低k材料)形成,例如由Si、C、 O和H(SiCOH)膜組成的摻碳氧化物介電質或摻碳氧化物(CDO)。
圖2是圖表200的示意圖,示出了銅(Cu)和釕(Ru)的電阻與臨界尺寸之間的關係。在該示例性圖示中,從Ru線202可以看出Ru具有較Cu低的電阻,如通過Cu線204下方特定臨界尺寸(CD),例如窄線寬,所示。在本例中,CD的線寬為12nm。此外,從圖表200可以看出,超過窄線寬(例如,在12nm範圍內)的Cu的電阻比Ru低,並且隨著Ru線202和Cu線204接近寬金屬線(例如,在35nm範圍內)另一CD時,差異增大。
應理解的是,上述為窄金屬線102和寬金屬線104提供的材料、佈置和臨界尺寸僅供說明目的之用。例如,已討論過的窄金屬線材料為Ru。然而,應理解的是,可以使用其它材料。例如,多條窄金屬線102可由銠(Rh)、鉑(Pt)、銥(Ir)、鈮(Nb)、鎳(Ni)、鋁(Al)、釕(Ru)、鉬(Mo)和鋨(Os)組成的組中的至少一種所形成。為了便於提供製造示例和進一步解釋本文所揭露的各個方面,Ru將用於窄線。然而,將理解的是,本文提供的這些圖示和材料僅用於幫助解釋和說明所揭露的各個方面,而非對其的限制。
以下提供示例性製造過程的描述,用以說明本文揭露的各個方面。其旨在提供一個示例用於說明目的,而不是作為製造和/或替代製造過程的每個方面的詳細描述。傳統的和眾所周知的過程可以省略和/或不詳細說明,因為不需要告知本領域科技人員。同樣,本領域科技人員將理解替代製造技術,並且不必針對每個方面進行詳細說明。
圖3是根據本揭露的各方面的製造過程的一部分的圖示。如圖3所示,黏合層302沉積在基板304上。黏合層302的厚度在0.3nm到1nm範圍之間。另外,黏合層302可以由氮化鈦(TiN)形成。為了說明的簡潔和方便,在接下來的討論中將不說明基板304。
圖4是根據本揭露的各方面的製造過程的另一部分的圖示。如圖4所示,用於形成窄金屬線(例如102)的窄金屬線材料402被沉積在黏合層302上。使用化學氣相沉積(CVD)沉積窄線材料402,化學氣相沉積是用於產生薄膜的真空沉積方法。窄金屬線材料402可以由Ru形成。然而,如上文所述,其它材料的使用是可被理解的。
圖5是根據本揭露的各方面的製造過程的另一部分的圖示。如圖5所示,沉積光阻劑(PR)(未示出)並且使用光罩504和紫外線(UV)輻射506對其進行圖案化。然後對光阻劑進行蝕刻(未示出)以產生圖案化光阻劑(PR)502。為了簡單起見,在本圖示中已經組合了各種處理操作,並且應當理解的是,可以使用其他科技和/或附加處理來形成圖案化 PR 502。
圖6是根據本揭露的各方面的製造過程的另一部分的圖示。如圖6所示,圖案化PR 502用於在電漿蝕刻製程中保護黏合層302和窄金屬線材料402的部分。在該實例中,可使用氯電漿蝕刻製程來形成圖6的結果結構,其中移除不受圖案化PR 502保護的黏合層302和窄金屬線材料402的部分。窄金屬線材料402的圖案化和蝕刻部分在本文中也可被稱為窄金屬線402,其類似於圖1A和圖1B所示的窄金屬線102。
圖7是根據本揭露的各方面的製造過程的另一部分的圖示。如圖7所示,去除光阻劑,留下黏合層302和窄金屬線材料402的圖案化部分,從而形成窄金屬線(例如,如上所討論的102)。光阻劑可通過諸如電漿氧灰化的過程去除。
圖8是根據本揭露的各方面的製造過程的另一部分的圖示。如圖8所示,形成諸如SiCOH、CDO等的低介電常數材料(低k材料)802的可流動化學氣相沉積(CVD)。
圖9是根據本揭露的各方面的製造過程的另一部分的圖示。如圖9所示,沉積光阻劑(PR)(未示出)並使用光罩904和紫外線(UV)輻射906來對其進行圖案化。然後對光阻劑進行蝕刻(未示出)以產生圖案化光阻劑(PR)902。為了簡單起見,本圖示中已經組合了各種處理操作,並且應當理解,可以使用其他科技和/或附加處理來形成圖案化PR 902。圖案化PR 902用於保護介電質802的部分以及黏合層302和窄金屬線材料402的先前圖案化的部分。
圖10是根據本揭露的各方面的製造過程的另一部分的圖示。如圖10所示,圖案PR902用於在電漿蝕刻製程中保護介電質802的部分以及黏合層302和窄金屬線材料402的先前圖案化的部分。在本示例中,可以使用氟電漿蝕刻製程來形成圖10的結果結構,其中去除介電質802的部分。
圖11是根據本揭露的各方面的製造過程的另一部分的圖示。如圖11所示,去除光阻劑,留下介電質802、黏合層302和窄金屬線材料402(例如,如上所述的窄金屬線102)的圖案化部分和用於寬金屬線的通道1102。光阻劑可通過諸如電漿氧灰化的過程去除。
圖12是根據本揭露的各方面的製造過程的另一部分的圖示。如圖12中所示,障壁1202佈置在介電質802、黏合層302和窄金屬線材料402的圖案化部分上以及用於寬金屬線的通道1102中。該障壁可由氮化鉭(TaN)組合中的至少一種來形成,氮化鉭(TaN)組合包括TaN/Ta、TaN/Co或TaN/Ru中的至少一種。該組合的每一層可使用物理氣相沉積(PVD)、化學氣相沉積(CVD)或原子層沉積(ALD)來沉積,其包括可用於產生薄膜和塗層的各種真空沉積方法。常用的PVD方法有濺射法和蒸發法。因此,在過程的一部分中,可以沉積TaN,然後在過程的另一部分中,可以沉積Ta、Co或Ru,形成至少一種TaN組合的障壁1202。
圖13是根據本揭露的各方面的製造過程的另一部分的圖示。如圖13所示,銅1302被沉積在障壁1202上,從而沉積在介電質802、黏合層302和窄金屬線材料402的圖案化部分上,並填充用於形成寬金屬線的通道。可以使用電化學沉積製程來沉積銅,例如沉積種子層,然後電鍍銅填充物作為鑲嵌製程的一部分。
圖14是根據本揭露的各方面的製造過程的另一部分的圖示。如圖14所示,多餘的銅與部分障壁一起被去除,並且作為鑲嵌製程的一部分,使用化學機械拋光/平坦化(CMP)對表面進行平坦化。CMP是一種通過化學和機械(或研磨)作用的組合去除材料的過程,以獲得高度光滑和平面的材料表面。在去除多餘的銅和障壁部分的情况下,形成寬金屬線1402,並通過障壁1202與介電質802隔離。因此,多餘的銅和障壁部分也從黏合層302和窄金屬線材料402的圖案化部分去除。窄金屬線402被介電質802所覆蓋並且不暴露於CMP過程中,因為它們的高度小於寬金屬線1402。
圖14所得到的標準元件與圖1A和1B所示的相類似。因此,應當理解的是,本揭露的各方面包括具有多條寬金屬線(例如,104,1402)的標準元件。寬金屬線是由銅製成的。此外,標準元件還具有多條窄金屬線(例如,102、402)。窄金屬線是由一種比銅電阻更低的材料形成的,其線寬大約為12奈米或更小。另外,應當理解的是,由於寬金屬線(例如104、1402)和窄金屬線(例如102、402)的高度差,窄金屬線不被暴露於CMP過程中。應當理解的是,在Ru上執行CMP過程是極其困難的。因此,該高度差為包含Cu寬金屬線和Ru窄金屬線的標準元件的製程提供了改進。從前面的描述還可以理解,窄金屬線是通過減成蝕刻形成的,而寬金屬線是通過鑲嵌製程形成的。根據本文揭露的各方面的標準元件可用於積體電路製造的後段製程(BEOL)部分,用於互連單個裝置(例如,電晶體、電容器、電阻器、電感器等)形成用於晶片到封裝或封裝到封裝連接的接觸點和接合點。因此,下面描述與示例性行動裝置或其他設備有關的各種電路和/或組件中的任何一個可以包括利用本文揭露的各個方面的裝置。
圖15示出了根據本揭露的一些方面的示例性行動裝置。現在參照圖15,示出了根據示例性的各方面配置的行動裝置的方塊圖,並通常被指定為行動裝置1500。在一些方面中,行動裝置1500可以配置為無線通信裝置,該無線通信裝置可以使用本文在一些方面中描述的標準元件部分地設計和製造。如圖所示,行動裝置1500包括處理器1501。所示出的處理器1501包括指令管線1512、緩衝器處理單元(BPU)1508、分支指令隊列(BIQ)1511和節流器1510,這在本領域中是眾所周知的。為了清楚起見,其他公知細節(例如,計數器、條目、置信域、加權和、比較器等)的這些方塊已經從處理器1501的該視圖中省略了,但是可以使用本文揭露的標準元件至少部分來設計和製造。
處理器1501可以通過鏈接通信地耦合到記憶體1532,該鏈路可以是晶粒到晶粒或晶片到晶片鏈接。行動裝置1500還包括顯示器1528和顯示控制器1526,其中顯示控制器1526耦合到處理器1501和顯示器1528。
在一些方面中,圖15可以包括耦合到處理器1501的編碼器/解碼器(編解碼器)1534(例如,音訊和/或語音編解碼器);耦合到編解碼器1534的揚聲器1536和麥克風1538;以及耦合到無線天線1542和處理器1501的無線電路1540(其可包括至少部分地使用本文揭露的標準元件來設計和製造的數據機)。
在一特定方面,當存在上述方塊中的一個或多個的情况下,處理器1501、顯示控制器1526、記憶體1032、編解碼器1534和無線電路1540可以包括在系統封裝或系統晶片裝置1522中。輸入裝置1530(例如,實體或虛擬鍵盤)、電源1544(例如,電池)、顯示器1528、輸入裝置1530、揚聲器1536、麥克風1538、無線天線1542和電源1544可以在系統晶片裝置1522的外部,並且可以耦合到系統晶片裝置1522的組件,例如介面或控制器。
應注意的是,儘管圖15描繪了行動裝置、處理器1501和記憶體1532,但是包括本文揭露的各方面的各種支持電路也可以整合成機上盒、音樂播放機、影音播放機、娛樂單元、導航裝置、個人數位助理(PDA)、固定位置資料單元、電腦、筆記型電腦、平板電腦、通信裝置、行動電話、可穿戴裝置、物聯網(IoT)裝置、伺服器、汽車中的裝置或其他類似裝置。
圖16示出了根據本文揭露的各個方面,至少部分地使用標準元件來設計和製造各種電子裝置。所述各種裝置可包括半導體裝置、積體電路、晶片、封裝或堆壘式封裝(PoP),並且可根據本揭露的一些示例至少部分地使用標準元件來設計和製造。例如,行動電話裝置1602、膝上型電腦裝置1604和固定位置終端裝置1606可包括至少部分地使用如本文所述的標準元件來形成的半導體裝置1600。半導體裝置1600可以是如本文所述的積體電路、晶片、積體裝置封裝、積體電路裝置、裝置封裝、積體電路(IC)封裝、堆壘式封裝裝置中的任何一個。圖16所示的裝置1602、1604、1606僅僅是示例性的。其他電子裝置也可具有半導體裝置1600特徵,該半導體裝置1600包括但不限於一組裝置(例如,電子裝置),該裝置包括行動裝置、手持式個人通信系統(pc)單元、諸如個人數位助理的可擕式數據單元、支持全球定位系統(GPS)的裝置,導航裝置、機上盒、音樂播放機、影音播放機、娛樂單元、固定位置資料單元,如抄表裝置、通信裝置、智慧型手機、平板電腦、電腦、可穿戴裝置、伺服器、路由器、汽車(如自動車)中的電子裝置,物聯網(IoT)裝置或任何其他使用數位邏輯、儲存或檢索數據或電腦指令或其任何組合的裝置。
為了充分說明本揭露設計的各方面,提出了製造方法。其他製造方法是可能的,並且製造方法的提出只是為了幫助理解本文揭露的概念。
從前面內容可以理解,根據本文揭露的各方面用於製造標準元件的各種方法。圖17是根據所揭露的至少一個方面的用於製造標準元件方法的流程圖。例如,區塊1702包括製造多條寬金屬線,其中寬金屬線由銅形成。區塊1704包括製造多條窄金屬線,其中所述窄金屬線由具有比銅更低的電阻的材料形成,其線寬約為12奈米或更小。在前述揭露中詳細討論了用於製造寬金屬線和窄金屬線的各種過程,包括通過減成蝕刻形成的窄金屬線和通過鑲嵌製程形成的寬金屬線。從前述揭露中可以理解,用於製造本文所揭露的各個方面的附加過程,對於本領域科技人員來說是顯而易見的,並且本文將不提供或說明過程變化的字面解釋。
前述揭露的裝置,過程和功能可以被設計和配置成儲存在電腦可讀媒體上的電腦文件(例如,RTL,GDSII,GERBER等)。 可以將一些或所有這樣的文件提供給基於這些文件來製造裝置的製造處理器。 所得產品可以包括半導體晶圓,然後將其切割成半導體晶片並包裝到半導體晶片中。 這些晶片隨後可用於上述裝置中。
結合本文揭露的實施例描述的方法、順序和/或演算法可以直接體現在硬體、由處理器執行的軟體模組或兩者的組合中。軟體模組可以駐留在RAM記憶體、快閃記憶體、ROM記憶體、EPROM記憶體、EEPROM記憶體、暫存器、硬碟、可移磁碟、CD-ROM或本領域已知的任何其它形式的儲存媒體中。示例性儲存媒體耦合到處理器,使得處理器可以從儲存媒體讀取資訊和對儲存媒體寫入資訊。在替代方案中,儲存媒體可以整合到處理器。
因此,本文所揭露的實施例可以包括體現如本文所揭露的用於製造標準元件的方法的非暫態電腦可讀取媒體。因此,本揭露不限於示出的示例,因為用於執行本文所述功能的任何手段都是本揭露所設想的。
圖1-17中所示的組件、過程、特徵和/或功能中的一個或多個可以被重新佈置和/或組合成單個組件、過程、特徵或功能,或者被合併到多個組件、過程或功能中。在不脫離本揭露的情况下,還可以添加附加元件、組件、過程和/或功能。還應注意的是,本揭露中的圖1-17及其相應描述不限於晶片和/或IC。在一些實施方式中,圖1-17及其相應的描述可用於製造、創建、供給和/或生產積體裝置。在一些實施方式中,一裝置可以包括晶片、積體裝置、晶片封裝、積體電路(IC)、裝置封裝、積體電路(IC)封裝、晶圓、半導體裝置、堆壘式封裝(PoP)裝置和/或中介層。
“示例性”一詞在本文中用於表示“用作示例、實例或說明”。本文中描述為“示例性”的任何細節不應被解釋為優於比其他示例。同樣,術語“示例”並不意味著所有示例都包括所討論的特徵、優點或操作模式。此外,特定特徵和/或結構可以與一個或多個其他特徵和/或結構組合。此外,本文所述裝置的至少一部分可被配寘為執行本文所述方法的至少一部分。
本文中對使用諸如“第一”、“第二”等名稱的元件的任何引用不限制這些元件的數量和/或順序。反之,將這些指定用作在兩個或更多個元件和/或元件的實例之間進行區分的便利方法。另外,除非另有說明,否則一組元件可以包括一個或多個元件。
本領域科技人員將理解,資訊和信號可以使用各種不同科技和科技中的任何一種來表示。例如,在以上整個說明中可能引用的資料、指令、命令、資訊、信號、位元、符號和晶片可以通過電壓、電流、電磁波、磁場或粒子、光場或粒子或其任何組合來表示。
本申請書中所述或描述的任何內容均不旨在為公眾提供任何組件、動作、特徵、利益、優勢或等效物,不論該組件、動作、特徵、利益、優勢或等效物是否在請求項書中列出。
在上面的詳細描述中可以看出,不同的特徵在示例中被分組在一起。不應將這種揭露方法理解為要求保護的示例比相應請求項中明確提及的具有更多的特徵的意圖。相反,本揭露可以包括少於所揭露的單個示例的所有特徵。因此,以下請求項應當被視為併入說明書,其中每個請求項本身可以作為單獨的示例。儘管每項請求項本身都可以作為一個單獨的例子,應當注意的是,儘管從屬請求項可以在請求項中引用與一個或多個請求項的特定組合,但是其他示例也可以包含或包括所述從屬請求項與任何其他從屬請求項的主題的組合,或任何特征與其他從屬和獨立請求項的組合。除非明確表示不打算特定的組合,否則在此提出此類組合。此外,還旨在將請求項的特徵包括在任何其他獨立請求項中,即使所述請求項不直接依賴於獨立請求項。
此外,在一些示例中,可將單個動作細分為多個子動作或包含多個子動作。這種子動作可以包含在單個動作的揭露中,並且成為單個動作揭露的一部分。
儘管前述揭露示出了各種說明性實施例,但應當注意的是,在不脫離本揭露的教導的範圍(由所附請求項定義)的情况下,可以在本文中進行各種改變和修改。根據本文描述的本揭露的實施例的方法請求項的功能、步驟和/或動作不需要以任何特定順序執行。此外,儘管本揭露的元件可以用單數形式描述或要求保護,但是除非明確規定僅限於單數,否則可以考慮複數形式。
100:標準元件102:窄金屬線104:寬金屬線110:橫截面部分112:黏合層114:障壁120:介電質200:圖表302:黏合層304:基板402:窄金屬線材料502:光阻劑504:光罩506:紫外線(UV)輻射802:介電質904:光罩906:紫外線(UV)輻射1102:通道1202:障壁1302:銅1402:寬金屬線1500:行動裝置1501:處理器1508:緩衝器處理單元1510:節流器1511:分支指令隊列1512:指令管線1522:系統晶片裝置1526:顯示控制器1528:顯示器1530:輸入裝置1532:記憶體1534:編解碼器1536:揚聲器1538:麥克風1540:無線電路1542:無線天線1544:電源1600:半導體裝置1602:行動電話裝置1604:膝上型電腦裝置1606:固定位置終端裝置1702:區塊1704:區塊
呈現附圖以幫助描述本揭露的各個方面,並且提供這些附圖僅僅是為了解說這些方面而非對其進行限制。
圖1A是根據本揭露的各方面描繪標準元件的各方面的圖示。
圖1B是根據本揭露的各方面描繪圖1A的標準元件的橫截面部分的圖示。
圖2是根據本揭露的各方面描繪電阻對線寬曲線的圖示。
圖3是根據本揭露的各方面的製造過程的一部分的圖示。
圖4是根據本揭露的各方面的製造過程的一部分的圖示。
圖5是根據本揭露各方面的製造過程的一部分的圖示。
圖6是根據本揭露各方面的製造過程的一部分的圖示。
圖7是根據本揭露各方面的製造過程的一部分的圖示。
圖8是根據本揭露各方面的製造過程的一部分的圖示。
圖9是根據本揭露各方面的製造過程的一部分的圖示。
圖10是根據本揭露各方面的製造過程的一部分的圖示。
圖11是根據本揭露各方面的製造過程的一部分的圖示。
圖12是根據本揭露各方面的製造過程的一部分的圖示。
圖13是根據本揭露各方面的製造過程的一部分的圖示。
圖14是根據本揭露各方面的製造過程的一部分的圖示。
圖15是根據本揭露各方面的行動裝置的圖示。
圖16是根據本揭露各方面描繪示例性通信系統的圖示。
圖17是根據本揭露各方面描繪方法的各方面的流程圖。
102:窄金屬線
104:寬金屬線
110:橫截面部分
112:黏合層
114:障壁
120:介電質
Claims (30)
- 一種標準元件,包括: 多條寬金屬線,其中,該寬金屬線由銅形成;和 多條窄金屬線,其中,該窄金屬線由具有比銅更低的電阻材料所形成,其線寬約為12奈米或更小。
- 如請求項1所述的標準元件,其中該多條窄金屬線由銠(Rh)、鉑(Pt)、銥(Ir)、鈮(Nb)、鎳(Ni)、鋁(Al)、釕(Ru)、鉬(Mo)和鋨(Os)中的至少一者所形成。
- 如請求項1所述的標準元件,其中該多條寬金屬線中的寬金屬線的寬度與該多條窄金屬線中的窄金屬線的寬度之比約為3:1。
- 如請求項1 所述的標準元件,其中該多條寬金屬線每條的寬度約為35奈米。
- 如請求項4所述的標準元件,其中該多條窄金屬線每條的寬度約12奈米。
- 如請求項1所述的標準元件,其中該多條窄金屬線每條的寬度約12奈米。
- 如請求項1所述的標準元件,其中該多條寬金屬線的高度比該多條窄金屬線的高度至少大5奈米。
- 如請求項1所述的標準元件,還包括: 多個障壁,其中每個障壁形成在該多條寬金屬線中的每一條周圍。
- 如請求項8所述的標準元件,其中每個障壁由氮化鉭(TaN)組合中至少一種形成,該氮化鉭(TaN)組合包括TaN/Ta、TaN/Co(鈷)或TaN/Ru(釕)中至少一種 。
- 如請求項8所述的標準元件,還包含: 介電質,佈置在該多條窄金屬線和該多條寬金屬線的每一條之間。
- 如請求項10所述的標準元件,其中該介電質由一低介電常數材料形成。
- 如請求項11所述的標準元件,其中該低介電常數材料為摻碳氧化物介電質。
- 如請求項10所述的標準元件,還包含: 位在該多條窄金屬線的每一條的末端的黏合層,佈置在該多條寬金屬線之間。
- 如請求項13所述的標準元件,其中該黏合層是氮化鈦(TiN)。
- 如請求項1所述的標準元件,其中該多條窄金屬線通過一減成蝕刻製程形成。
- 如請求項1所述的標準元件,其中該多條寬金屬線通過一鑲嵌製程形成。
- 如請求項1所述的標準元件,其中該多條窄金屬線形成於該多條寬金屬線中的至少兩條之間。
- 如請求項17所述的標準元件,其中該多條寬金屬線中的該至少兩條被配置為提供電源電壓予特定電路。
- 如請求項18所述的標準元件,其中該多條窄金屬線被配置為傳導該特定電路的信號。
- 如請求項1所述的標準元件,其中該標準元件是併入音樂播放機、影音播放機、娛樂單元、導航裝置、通信裝置、行動裝置、行動電話、智慧型手機、個人數位助理、固定位置終端、平板電腦、電腦、可穿戴裝置、物聯網裝置、筆記型電腦、伺服器或汽車中的設備中至少一者的半導體裝置的一部分。
- 一種用於製造標準元件的方法,包括: 製造多條寬金屬線,其中該寬金屬線由銅形成;和 製造多條窄金屬線,其中該窄金屬線由具有比銅更低的電阻材料形成,其線寬約為12奈米或更小。
- 如請求項21所述的方法,其中該多條窄金屬線由銠(Rh)、鉑(Pt)、銥(Ir)、鈮(Nb)、鎳(Ni)、鋁(Al)、釕(Ru)、鉬(Mo)和鋨(Os)中的至少一種所形成。
- 如請求項21所述的方法,其中,該多條寬金屬線的寬金屬線的寬度與該多條窄金屬線的窄金屬線的寬度之比約為3:1。
- 如請求項21所述的方法,其中該多條寬金屬線的高度比該多條窄金屬線的高度至少大5奈米。
- 如請求項21所述的方法,其中該多條窄金屬線通過減成蝕刻形成,且該多條寬金屬線通過鑲嵌製程形成。
- 如請求項25所述的方法,還包括: 沉積黏合層;和 在該黏合層上沉積窄金屬線材料, 其中,製造該多條窄金屬線包括圖案化和蝕刻該黏合層和窄金屬線材料。
- 如請求項26所述的方法,還包括: 形成實質上封裝該多條窄金屬線中的每一條的介電質;和 圖案化和蝕刻該介電質的部分以形成用於該多條寬金屬線的空腔。
- 如請求項27所述的方法,還包括: 在該介電質上形成障壁,包括用於該多條寬金屬線的該空腔中。
- 如請求項28所述的方法,還包括: 在該障壁上沉積銅層,包括填充該空腔, 其中製造該多條寬金屬線包括使用化學藥品、 機械拋光/平面化,以去除該介電質上多餘的銅和障壁部分,從而從該填充空腔形成該多條寬金屬線。
- 如請求項27所述的方法,其中,該介電質由低介電常數材料所形成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/702,335 | 2019-12-03 | ||
| US16/702,335 US11404373B2 (en) | 2019-12-03 | 2019-12-03 | Hybrid low resistance metal lines |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW202132603A true TW202132603A (zh) | 2021-09-01 |
Family
ID=73554492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW109138357A TW202132603A (zh) | 2019-12-03 | 2020-11-04 | 混合低電阻金屬線 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US11404373B2 (zh) |
| EP (1) | EP4070370B1 (zh) |
| CN (1) | CN114730733B (zh) |
| TW (1) | TW202132603A (zh) |
| WO (1) | WO2021112976A1 (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11450608B2 (en) * | 2020-08-07 | 2022-09-20 | Samsung Electronics Co., Ltd. | Integrated circuit devices including metal wires having etch stop layers on sidewalls thereof |
| US20230146512A1 (en) * | 2021-11-11 | 2023-05-11 | International Business Machines Corporation | Interconnects formed using integrated damascene and subtractive etch processing |
| US20240105598A1 (en) * | 2022-09-27 | 2024-03-28 | Intel Corporation | Differentiated conductive lines for advanced integrated circuit structure fabrication |
| US20250157916A1 (en) * | 2023-11-14 | 2025-05-15 | Samsung Electronics Co., Ltd. | Integrated circuit having upper lines with different metals and widths, and related fabrication method |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1338031A2 (en) * | 2000-11-15 | 2003-08-27 | Intel Corporation | Copper alloy interconnections for integrated circuits and methods of making same |
| DE102004003863B4 (de) * | 2004-01-26 | 2009-01-29 | Advanced Micro Devices, Inc., Sunnyvale | Technik zur Herstellung eingebetteter Metallleitungen mit einer erhöhten Widerstandsfähigkeit gegen durch Belastung hervorgerufenen Materialtransport |
| US7135400B2 (en) * | 2004-04-26 | 2006-11-14 | United Microelectronics Corp. | Damascene process capable of avoiding via resist poisoning |
| CN100372098C (zh) * | 2004-06-04 | 2008-02-27 | 株式会社东芝 | 半导体器件的制造方法及半导体器件 |
| US20130043556A1 (en) | 2011-08-17 | 2013-02-21 | International Business Machines Corporation | Size-filtered multimetal structures |
| KR101883379B1 (ko) * | 2012-06-08 | 2018-07-30 | 삼성전자주식회사 | 반도체 장치 |
| US9786597B2 (en) | 2013-03-11 | 2017-10-10 | International Business Machines Corporation | Self-aligned pitch split for unidirectional metal wiring |
| US9514977B2 (en) * | 2013-12-17 | 2016-12-06 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
| US9502350B1 (en) | 2016-01-28 | 2016-11-22 | International Business Machines Corporation | Interconnect scaling method including forming dielectric layer over subtractively etched first conductive layer and forming second conductive material on dielectric layer |
| US9793206B1 (en) | 2016-09-29 | 2017-10-17 | International Business Machines Corporation | Heterogeneous metallization using solid diffusion removal of metal interconnects |
| US10043703B2 (en) | 2016-12-15 | 2018-08-07 | Globalfoundries Inc. | Apparatus and method for forming interconnection lines having variable pitch and variable widths |
| US10224242B1 (en) * | 2017-11-14 | 2019-03-05 | International Business Machines Corporation | Low-resistivity metallic interconnect structures |
| US10559530B2 (en) * | 2017-12-27 | 2020-02-11 | International Business Machines Corporation | Forming dual metallization interconnect structures in single metallization level |
| US10534888B2 (en) | 2018-01-03 | 2020-01-14 | International Business Machines Corporation | Hybrid back end of line metallization to balance performance and reliability |
| US10586767B2 (en) * | 2018-07-19 | 2020-03-10 | International Business Machines Corporation | Hybrid BEOL metallization utilizing selective reflection mask |
| US20200105670A1 (en) * | 2018-09-28 | 2020-04-02 | Qualcomm Incorporated | MIDDLE-OF-LINE (MOL) COMPLEMENTARY POWER RAIL(S) IN INTEGRATED CIRCUITS (ICs) FOR REDUCED SEMICONDUCTOR DEVICE RESISTANCE |
-
2019
- 2019-12-03 US US16/702,335 patent/US11404373B2/en active Active
-
2020
- 2020-10-28 EP EP20812161.6A patent/EP4070370B1/en active Active
- 2020-10-28 WO PCT/US2020/057701 patent/WO2021112976A1/en not_active Ceased
- 2020-10-28 CN CN202080076478.6A patent/CN114730733B/zh active Active
- 2020-11-04 TW TW109138357A patent/TW202132603A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| EP4070370A1 (en) | 2022-10-12 |
| CN114730733B (zh) | 2025-09-12 |
| WO2021112976A1 (en) | 2021-06-10 |
| EP4070370C0 (en) | 2025-11-26 |
| US20210167006A1 (en) | 2021-06-03 |
| EP4070370B1 (en) | 2025-11-26 |
| US11404373B2 (en) | 2022-08-02 |
| CN114730733A (zh) | 2022-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9041131B2 (en) | Magnetic tunnel junction device and fabrication | |
| US11232983B2 (en) | Copper interconnect structure with manganese barrier layer | |
| EP2504836B1 (en) | Magnetic tunnel junction device and fabrication | |
| US8492858B2 (en) | Magnetic tunnel junction device and fabrication | |
| TW202132603A (zh) | 混合低電阻金屬線 | |
| US9721891B2 (en) | Integrated circuit devices and methods | |
| US10811595B2 (en) | Techniques for forming logic including integrated spin-transfer torque magnetoresistive random-access memory | |
| US10347821B2 (en) | Electrode structure for resistive memory device | |
| TW201721741A (zh) | 用於無遮罩氣隙及替代層間介電質(ild)層製程的極薄帽介電層 | |
| CN111384022B (zh) | 具有碳基导电元件的重分布层、制造方法以及相关的半导体装置封装和系统 | |
| WO2016148927A1 (en) | Conductive cap for metal-gate transistor | |
| US20140019716A1 (en) | Plateable diffusion barrier techniques | |
| CN112242349A (zh) | 包括含锰导电结构的微电子装置以及相关电子系统和方法 | |
| TW202213687A (zh) | 用石墨烯捲繞的金屬互連 | |
| CN114823686A (zh) | 形成微电子装置的方法及相关微电子装置、存储器装置及电子系统 | |
| US11889772B2 (en) | Methods for forming memory devices, and associated devices and systems | |
| CN112397515A (zh) | 包括铝互连件的设备、包括互连件的存储器装置以及相关方法 |