TW202131424A - 兩步驟焊錫遮罩界定設計 - Google Patents
兩步驟焊錫遮罩界定設計 Download PDFInfo
- Publication number
- TW202131424A TW202131424A TW109136832A TW109136832A TW202131424A TW 202131424 A TW202131424 A TW 202131424A TW 109136832 A TW109136832 A TW 109136832A TW 109136832 A TW109136832 A TW 109136832A TW 202131424 A TW202131424 A TW 202131424A
- Authority
- TW
- Taiwan
- Prior art keywords
- hole
- solder resist
- solder
- layer
- buffer layer
- Prior art date
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K1/00—Soldering, e.g. brazing, or unsoldering
- B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
- B23K1/0016—Brazing of electronic components
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K1/00—Soldering, e.g. brazing, or unsoldering
- B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
-
- H10W70/05—
-
- H10W70/69—
-
- H10W90/701—
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2101/00—Articles made by soldering, welding or cutting
- B23K2101/36—Electric or electronic devices
- B23K2101/40—Semiconductor devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2101/00—Articles made by soldering, welding or cutting
- B23K2101/36—Electric or electronic devices
- B23K2101/42—Printed circuits
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
一種用於一BGA封裝之設備包括安裝在一基板上之一襯墊。該設備亦包括設置在該基板上之一阻焊層及設置在該阻焊層上之一緩衝層。該阻焊層可具有一第一孔,且該緩衝層可具有一第二孔。該第一孔與該第二孔對準,使得該襯墊之至少一部分曝露以產生一焊錫遮罩界定之安裝襯墊。該第二孔之一直徑大於該第一孔之一直徑。
Description
本發明大體上係關於電子裝置之安裝及連接,且更具體言之,係關於使用兩步驟焊錫遮罩界定之設計在中介層或半導體晶粒上提供焊球襯墊結構之設備及方法。
對更小、更輕及更緊湊之電子裝備之不斷增長的需求導致對具有更小輪廓及安裝區域或「覆蓋區」之半導體封裝的伴隨需求。對此種需求之一個回應係開發了將半導體晶片附著及連接至基板上之所謂「倒裝晶片」方法。有時稱為「受控塌陷晶片連接」或「C4」之方法,該技術涉及在晶片之作用表面上之輸入/輸出連接襯墊上形成導電金屬(例如焊料或金)之球,接著倒置或「翻轉」晶片,並「回流」導電球,即,將其加熱至熔點,以將其熔合至基板上之相應連接襯墊。
另一回應係開發了所謂之球柵陣列(「BGA」)半導體封裝,其在有時被稱為「C5」方法之方法中「表面安裝」且用複數個焊球電連接至相關聯之載體基板,例如印刷電路板(「PCB」)結構,該方法類似於上述用於安裝及連接晶粒之倒裝晶片方法。
在C4晶粒及C5封裝安裝及連接方法兩者中,複數個焊球附著至相應焊球安裝焊料盤或襯墊,該焊球安裝焊料盤或襯墊被界定在中介層基板或半導體晶粒之表面上。焊球安裝襯墊可由絕緣層或遮罩中之開口界定,該絕緣層或遮罩在半導體晶粒之情況下稱為「鈍化層」,或者在BGA封裝之中介層基板之情況下稱為「焊錫遮罩」。鈍化層及焊錫遮罩在本文中統稱為「阻焊層」。BGA封裝中之中介層基板可包含剛性或可撓性片材。
對於一些應用,組合之BGA封裝及載體基板(在本文中亦稱為「電子裝置組件」)預期經受極端之溫度循環。舉例而言,在一些汽車及伺服器應用中,電子裝置組件可能需要承受較大之溫度範圍且在較長之壽命中仍然係完全起作用的。電子裝置組件可能需要承受每40分鐘1000-2000次循環之較大之溫度波動(例如,-40℃至125℃)以作為其承受現場條件之能力之量度。因為載體基板(例如PCB板)及BGA封裝可由不同之材料製成,所以BGA封裝與載體基板之間的熱膨脹係數(CTE)可能存在差異。CTE之差異可能導致BGA封裝與載體基板以不同速率膨脹,此可能在電連接BGA封裝及載體基板之焊點中引起應力。焊點中之應力可能由於例如焊點中之裂紋之形成及擴展而導致過早失效。
根據本技術之一些實施例,提供了一種方法。該方法包含:在基板上形成襯墊;在襯墊及基板上施覆阻焊層;在阻焊層上施覆緩衝層;蝕刻緩衝層及阻焊層以在阻焊層中產生第一孔,該第一孔曝露襯墊之至少一部分以產生安裝襯墊;及進一步蝕刻緩衝層以在緩衝層中產生第二孔,該第二孔之界面直徑大於第一孔之界面直徑。
根據本技術之一些實施例,提供了一種設備。該設備包含:襯墊,該襯墊安裝在基板上;阻焊層,該阻焊層設置在基板上,該阻焊層具有第一孔;及緩衝層,該緩衝層設置在阻焊層上,該緩衝層具有第二孔,其中第一及第二孔對準,使得襯墊之至少一部分曝露。第二孔之界面直徑大於第一孔之界面直徑。
本技術之實施例係針對提供本發明之焊錫遮罩界定之(「SMD」)BGA封裝之設備及方法。在一些實施例中,SMD BGA封裝使用兩步驟焊錫遮罩界定之設計形成。兩步驟SMD設計包括在SMD BGA封裝之中介層基板之頂部上施覆阻焊層及緩衝層。阻焊層可覆蓋周圍中介層基板表面之至少一部分,且緩衝層可覆蓋阻焊層之至少一部分。SMD BGA封裝亦可包括設置在中介層基板上之金屬端子襯墊,且由於阻焊層及緩衝層中之孔,金屬端子襯墊可至少部分地曝露。在一些實施例中,阻焊層及緩衝層之施覆可為連續之製程(例如,在阻焊層及緩衝層具有相同成分之情況下)。兩步驟SMD設計可包括產生緩衝層開口及產生阻焊層開口。緩衝層之孔可大於阻焊層之孔。
圖1說明習知電子裝置組件10之截面圖。為了清楚起見,僅展示了單個焊球安裝襯墊及焊球。然而,熟習此項技術者應理解,電子裝置組件可包括分別附著至複數個安裝襯墊之複數個焊球。電子裝置組件10包括中介層基板12及設置在中介層基板12上之金屬襯墊14。可在中介層基板12之頂部上形成阻焊層15。阻焊層15可包括與金屬襯墊14對準以曝露金屬襯墊14之開口或孔。電子裝置組件10亦可包括設置在載體基板20 (例如PCB板)上之金屬跡線22。藉由在中介層基板12及載體基板20之間沈積焊球形成焊點16。焊點16可在金屬襯墊14及金屬跡線22之間形成電連接。焊點16藉由阻焊層15中之孔連接至金屬襯墊。焊球通常由與金屬襯墊14不同之材料製成。因此,當在金屬襯墊14上形成焊點16時,焊球與金屬襯墊14之不同材料相互混合以在焊點16及金屬襯墊14之間的界面處形成金屬間化合物(「IMC」)層30。舉例而言,焊球可由錫-鉛合金製成,而金屬襯墊可由銅製成。當形成焊點16時,IMC層30之成分可包括Cu6
Sn5
、Cu3
Sn及/或其他合金。
然而,IMC層30之形成會產生焊點16之可靠性問題。舉例而言,界面分層或裂紋可在形成IMC層30之焊點16之頸部35處開始。雖然阻焊層15可幫助減輕裂紋之形成,但IMC層30與焊點16之外部的接近可允許裂紋開始並擴展藉由焊點16,此縮短了電子裝置組件10之壽命。裂紋可能由於例如中介層基板12及載體基板20之間的CTE差異而開始。一旦開始,裂紋將沿著IMC層30或在IMC層30附近之塊焊料中擴展,直至在金屬襯墊14及金屬跡線22之間存在開路為止。在經歷極端溫度波動之應用中,諸如汽車及伺服器應用中,電子裝置組件之裂紋擴展及隨後之故障可能被加速。
在本技術之例示性實施例中,可在阻焊層之頂部形成一或多個緩衝層,以進一步阻擋及/或減少IMC層中可能引發潛在裂紋之區域。舉例而言,藉由在阻焊層之頂部增加至少一個由有機材料製成之緩衝層,可增加IMC層及焊點外部之間的距離。藉由增加該距離,焊點可承受更高之應力且維持更長之時間,此可增加電子裝置組件之壽命。因為在一些實施例中可將有機材料用於緩衝層,所以不存在化學反應,且在緩衝層及焊點基質之間不會形成新增之IMC層。
圖2A說明BGA封裝100之一部分的俯視圖。同樣,為了清楚起見,僅展示單個焊球安裝襯墊設計。然而,熟習此項技術者應理解,BGA封裝可包括複數個安裝襯墊,此等安裝襯墊可分別容納複數個焊球。BGA封裝100可包括基板110,該基板110上形成有焊錫遮罩界定之安裝襯墊128。使用兩步驟SMD製程來形成SMD安裝襯墊128,其中在阻焊層120中形成第一SMD區域(見圖2B)且在緩衝層122中形成第二SMD區域。圖2B為BGA封裝100之截面圖,其包括沿圖2A中之線2B-2B之基板110及端子襯墊114。基板110可包含絕緣材料,諸如雙馬來醯亞胺三嗪、可撓性聚醯亞胺膜或帶、玻璃纖維、聚醯亞胺帶、陶瓷或矽,或者其可替換地可包含半導體晶片或晶粒。典型地,金屬層,例如銅、鋁、金、銀、鎳、錫、鉑或前述之組合,可層壓及/或鍍覆在基板110之表面上。接著可使用已知之光微影技術將金屬層圖案化成端子襯墊114,該端子襯墊114可包括自其延伸之一或多個電路跡線116 (由虛線展示)。除了電路跡線116之外,被稱為「通孔」(未展示)之電鍍通孔可將端子襯墊114與基板110之相對表面連接,如本領域中已知的。
在包括端子襯墊114之金屬層上形成阻焊層120形式之絕緣層。例如緩衝層122形式之一或多個新增絕緣層形成在阻焊層120上。藉由驅動潛在之裂紋開始位置遠離焊球124之外表面,緩衝層122有助於減輕IMC層130中裂紋之開始。因此,若裂紋發展,則裂紋向內生長且在失效發生之前生長更長之時間。一旦形成,BGA封裝100可與類似於圖1所展示之載體基板(例如,PCB板)接合,以形成電子裝置組件(未展示)。
轉至圖2B,阻焊層120可包含在基板片112上絲網印刷或旋塗之丙烯酸或聚醯亞胺塑膠或環氧樹脂。阻焊層120之成分不限於上面論述之材料,且可使用可充當阻焊劑而不會影響電子裝置組件之操作之其他材料(例如,光可界定之光敏聚合物)。在一些實施例中,可使用乾膜焊錫遮罩。緩衝層122之成分可由非金屬有機材料組成。舉例而言,在一些實施例中,類似於阻焊層120,緩衝層122可包含在阻焊層120上絲網印刷或旋塗之丙烯酸或聚醯亞胺塑膠或環氧樹脂。在一些實施例中,在施覆阻焊層120之後之緩衝層122之施覆可為連續之製程。舉例而言,當緩衝層122及阻焊層120由相同材料構成時,可同時施覆層120、122 (例如,一個厚層)。緩衝層122之成分不限於上面論述之彼等,且可使用其他有機材料(例如,光可界定之光敏聚合物)。在一些實施例中,BGA封裝100可包括一個以上之緩衝層。
在緩衝層122中形成開口或孔119,在阻焊層120中形成開口或孔121。在本技術之例示性實施例中,為了形成SMD安裝襯墊128,對準孔119及121以曝露端子襯墊114之至少一部分。藉由孔119及121將焊球124附著或形成在安裝襯墊128上。阻焊層120及緩衝層122防止焊球124之焊料附著至端子襯墊114之除了SMD安裝襯墊128之外的任何部分。
在一些實施例中,孔119及121中之一者或兩者為圓形的,且在一些實施例中,其可對準以形成同心圓。在一些實施例中,孔119及121中之一個或兩個可具有非圓形之形狀。兩個孔119、121之側壁可為直的或傾斜的或一個直的及一個傾斜的。舉例而言,緩衝孔121之側壁可具有向外之斜面(例如,遠離阻焊層120之更大開口),而孔119之側壁為直的,反之亦然。當然,可使用直側壁及傾斜側壁之任何組合。在一些實施例中,孔119之直徑大於孔121之直徑。在一些實施例中,孔121在緩衝層122及阻焊層120之間的界面處之直徑(本文亦稱為「界面直徑」)大於孔119之界面直徑。舉例而言,孔121之界面直徑可比孔119之界面直徑大0.5%或更多。在一些實施例中,孔121之界面直徑可比孔119之界面直徑大0.5%至5%範圍內之值。孔119及121之界面直徑可取決於電子裝置組件之組態及/或應用。在一些實施例中,一個或兩個孔119及121可具有在0.2 mm至0.4 mm範圍內之界面直徑。
在一些實施例中,可使用兩步驟孔蝕刻製程來產生孔119及121。在一些實施例中,可藉由蝕刻阻焊層120及緩衝層122兩者來形成孔119。在形成孔119之後,僅藉由蝕刻緩衝層122便可形成孔121 (其可具有更大直徑)。在其他實施例中,首先藉由僅蝕刻緩衝層122來形成緩衝層122中之孔121,接著藉由蝕刻阻焊層120來形成孔119 (其可具有更小直徑)。可藉由光微影及/或雷射鑽孔製程及/或另一製程完成蝕刻。可仔細地控制蝕刻製程以確保層120、122之過蝕刻及/或欠蝕刻被消除或保持在可接受之量。舉例而言,在蝕刻製程中,可藉由雷射鑽孔製程及/或光微影製程之定時來控制過蝕刻及/或欠蝕刻。在一些情況下,對具有保護層之適當區域之選擇性遮罩可在逐步之基礎上進行,以確保不存在對層120、122之過蝕刻及/或欠蝕刻(或者至少過蝕刻及/或欠蝕刻被保持在可接受之量)。因為熟習此項技術者會理解如何執行蝕刻製程,所以為了簡潔,省略了蝕刻製程之詳細描述。
在一些實施例中,內部及外部阻焊層120及緩衝層122可具有相同之厚度。在其他實施例中,層120及122可具有不同之厚度。阻焊層120及/或緩衝層122之厚度可大於5微米。在一些實施例中,每個層120、122之厚度可在5微米至50微米之範圍內,且層120、122之組合厚度可在10微米至100微米之範圍內。在一些實施例中,阻焊層120之厚度大於IMC層130之厚度。如上所述,當在SMD安裝襯墊128上形成焊球124時,可形成IMC層130。在阻焊層120比IMC層130厚之實施例中,緩衝層122僅接觸焊球124之焊點基質而不接觸IMC混合物,此有助於減輕裂紋形成。在緩衝層122及焊球124之間不形成IMC層,因為緩衝層122並非金屬的。
圖3為說明根據本技術之實施例的用於形成BGA封裝之實例方法300的流程圖。儘管以特定之順序或次序展示,但除非另外指明,否則可修改製程之次序。因此,所說明之實施例應理解為僅作為實例,且所說明之製程可按不同次序執行,且一些製程可並行執行。另外,在各種實施例中可省略一或多個製程。因此,並非在每個實施例中都需要所有之製程。其他處理流程亦為可能的。
在區塊310,方法300包括在基板上形成襯墊。舉例而言,可在基板110上形成襯墊114 (例如,銅襯墊)。在區塊320,方法300進一步包括在襯墊及基板上施覆阻焊層。舉例而言,可在基板110及襯墊114上施覆阻焊層120。在區塊330,方法300亦包括在阻焊層上施覆緩衝層。舉例而言,可在阻焊層120上施覆緩衝層122。在區塊340,方法300包括蝕刻緩衝層及阻焊層以在阻焊層中產生第一孔,該第一孔曝露襯墊之至少一部分以產生安裝襯墊。舉例而言,可藉由光微影及/或雷射鑽孔製程及/或另一製程在緩衝層122及阻焊層120中形成開口以曝露襯墊114之至少一部分來產生孔119。可使用適當之定時及/或遮罩及/或其他停止蝕刻製程來確保層120、122中之過蝕刻及/或欠蝕刻被消除或保持在可接受之量。襯墊114之曝露部分對應於SMD安裝襯墊128。在區塊350,該方法進一步包括進一步蝕刻緩衝層以在緩衝層中產生第二孔,該第二孔之界面直徑大於第一孔之界面直徑。舉例而言,孔121可藉由光微影及/或雷射鑽孔製程及/或另一製程產生。同樣,可使用適當之定時及/或遮罩及/或其他停止蝕刻製程來確保層120、122中之過蝕刻及/或欠蝕刻被消除或保持在可接受之量。
在一些實施例中,施覆阻焊層及緩衝層之步驟(步驟320及330)可為單個連續製程。舉例而言,若阻焊層120及緩衝層122由相同之材料構成,則可形成具有阻焊層加上緩衝層之厚度之單一層。在一些實施例中,在步驟340中,首先形成緩衝層中之孔,接著在步驟350中可接著形成阻焊層中之孔。當然,可使用適當之定時及/或遮罩及/或其他停止蝕刻製程來確保層120、122中之過蝕刻及/或欠蝕刻被消除或保持在可接受之量。在一些實施例中,該方法可包括創建額外之緩衝層。
藉由使用兩步驟SMD設計製程,其中在阻焊層上施覆至少一個緩衝層,可形成堅固之電子裝置組件以用於高熱應力應用。因為可減輕焊點中之裂紋形成,所以電子封裝組件之例示性實施例可具有高成品率及低初始故障率。此外,熟習此項技術者將認識到,本發明之兩步驟SMD製程係經濟的且易於實施,因為其僅對BGA封裝之製造增加了一個額外步驟。
應注意,上述方法描述了可能之實施,且其操作及步驟可被重新配置或以其他方式修改,且其他實施係可能的。此外,可組合來自兩種或多種方法之實施例。
如在本文中所使用的,包括在申請專利範圍中,在項目清單(例如,以諸如「中之至少一者」或「中之一或多者」之片語開頭之項目清單)中使用之「或」表示包含性清單,使得例如A、B或C中之至少一個之清單表示A或B或C或AB或AC或BC或ABC (即,A及B及C)。此外,如在本文中所使用,片語「基於」不應被解釋為對一組封閉之條件之引用。舉例而言,被描述為「基於條件A」之例示性步驟可基於條件A及條件B兩者,而不脫離本發明之範圍。換言之,如在本文中所使用的,片語「基於」應以與片語「至少部分地基於」相同之方式來解釋。
自上述內容可理解,為了說明之目的,在此描述了本發明之特定實施例,但在不脫離本發明之範圍之情況下可進行各種修改。當然,在前面之描述中,論述了許多具體細節以提供對本技術之實施例之徹底且有效的描述。然而,熟習相關領域之技術者將認識到,可在無一或多個特定細節之情況下實踐本發明。在其他實例中,未展示或未詳細描述通常與記憶體系統及裝置相關聯之公知之結構或操作,以避免混淆該技術之其他態樣。通常,應理解,除了在此揭示之彼等特定實施例之外的各種其他裝置、系統及方法可在本技術之範圍內。
10:電子裝置組件
12:中介層基板
14:金屬襯墊
15:阻焊層
16:焊點
20:載體基板
22:金屬跡線
30:金屬間化合物(「IMC」)層
35:頸部
100:BGA封裝
110:基板
114:端子襯墊
116:電路跡線
119:孔
120:阻焊層
121:孔
122:緩衝層
124:焊球
128:安裝襯墊
130:IMC層
300:方法
310:區塊
320:區塊
330:區塊
340:區塊
350:區塊
圖1為現有技術之電子裝置組件之截面圖。
圖2A為根據本技術之實施例的BGA封裝之一部分的俯視圖。
圖2B為圖2A之BGA封裝之截面圖。
圖3為展示根據本技術之實施例之形成BGA封裝的方法之流程圖。
100:BGA封裝
110:基板
114:端子襯墊
119:孔
120:阻焊層
121:孔
122:緩衝層
124:焊球
130:IMC層
Claims (20)
- 一種方法,其包含: 在一基板上形成一襯墊; 在該襯墊及該基板上施覆一阻焊層; 在該阻焊層上施覆一緩衝層; 蝕刻該緩衝層及該阻焊層以在該阻焊層中產生一第一孔,該第一孔曝露該襯墊之至少一部分以產生一安裝襯墊;及 進一步蝕刻該緩衝層以在緩衝層中產生一第二孔,該第二孔之一界面直徑大於該第一孔之一界面直徑。
- 如請求項1之方法,其進一步包含: 經由該第一孔及該第二孔在該安裝襯墊上形成一焊球。
- 如請求項2之方法,其中該阻焊層之一厚度大於在該安裝襯墊與該焊球之一界面處形成的一金屬間化合物層之一厚度。
- 如請求項1之方法,其中該緩衝層包含一非金屬有機材料。
- 如請求項4之方法,其中該非金屬有機材料包括丙烯酸、聚醯亞胺塑膠或環氧樹脂中之至少一種。
- 如請求項1之方法,其中該第二孔之該界面直徑比該第一孔之該界面直徑大0.5%或更多。
- 如請求項6之方法,其中該第二孔之該界面直徑比該第一孔之該界面直徑大0.5%至5%之一範圍內的一值。
- 如請求項1之方法,其中該阻焊層之一厚度為5微米或更大,且該緩衝層之一厚度為5微米或更大。
- 如請求項8之方法,其中該阻焊層與該緩衝層之一組合厚度在5微米至100微米之一範圍內。
- 如請求項1之方法,其中該安裝襯墊為一焊錫遮罩界定之安裝襯墊。
- 一種設備,其包含: 一襯墊,該襯墊安裝在一基板上; 一阻焊層,該阻焊層設置在該基板上,該阻焊層具有一第一孔;及 一緩衝層,該緩衝層設置在該阻焊層上,該緩衝層具有一第二孔, 其中該第一孔與該第二孔對準,使得該襯墊之至少一部分曝露,且 其中該第二孔之一界面直徑大於該第一孔之一界面直徑。
- 如請求項11之設備,其進一步包含: 一焊球,該焊球經由該第一孔及該第二孔設置在該襯墊之該曝露部分上。
- 如請求項12之設備,其中該阻焊層之一厚度大於在該安裝襯墊與該焊球之一界面處形成的一金屬間化合物層之一厚度。
- 如請求項11之設備,其中該緩衝層包含一非金屬有機材料。
- 如請求項14之設備,其中該非金屬有機材料包括丙烯酸、聚醯亞胺塑膠或環氧樹脂中之至少一種。
- 如請求項11之設備,其中該第二孔之該界面直徑比該第一孔之該界面直徑大0.5%或更多。
- 如請求項16之設備,其中該第二孔之該界面直徑比該第一孔之該界面直徑大0.5%至5%之一範圍內的一值。
- 如請求項11之設備,其中該阻焊層之一厚度為5微米或更大,且該緩衝層之一厚度為5微米或更大。
- 如請求項18之設備,其中該阻焊層與該緩衝層之一組合厚度在5微米至100微米之一範圍內。
- 如請求項11之設備,其中該襯墊之該曝露部分為一焊錫遮罩界定之安裝襯墊。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/664,627 | 2019-10-25 | ||
| US16/664,627 US11207744B2 (en) | 2019-10-25 | 2019-10-25 | Two-step solder-mask-defined design |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202131424A true TW202131424A (zh) | 2021-08-16 |
| TWI760899B TWI760899B (zh) | 2022-04-11 |
Family
ID=75542866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW109136832A TWI760899B (zh) | 2019-10-25 | 2020-10-23 | 兩步驟焊錫遮罩界定設計 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US11207744B2 (zh) |
| CN (1) | CN112713092B (zh) |
| TW (1) | TWI760899B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11207744B2 (en) | 2019-10-25 | 2021-12-28 | Micron Technology, Inc. | Two-step solder-mask-defined design |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5872051A (en) * | 1995-08-02 | 1999-02-16 | International Business Machines Corporation | Process for transferring material to semiconductor chip conductive pads using a transfer substrate |
| KR100319813B1 (ko) * | 2000-01-03 | 2002-01-09 | 윤종용 | 유비엠 언더컷을 개선한 솔더 범프의 형성 방법 |
| JP2001339012A (ja) * | 2000-05-30 | 2001-12-07 | Nec Kyushu Ltd | 半導体装置およびその製造方法 |
| US6579738B2 (en) * | 2000-12-15 | 2003-06-17 | Micron Technology, Inc. | Method of alignment for buried structures formed by surface transformation of empty spaces in solid state materials |
| KR100463442B1 (ko) | 2002-12-23 | 2004-12-23 | 삼성전기주식회사 | 볼 그리드 어레이 기판 및 이의 제조방법 |
| US7512800B2 (en) * | 2004-02-03 | 2009-03-31 | Hewlett-Packard Development Company, L.P. | Key management technique for establishing a secure channel |
| JP4307284B2 (ja) * | 2004-02-17 | 2009-08-05 | 三洋電機株式会社 | 半導体装置の製造方法 |
| JP5165190B2 (ja) * | 2005-06-15 | 2013-03-21 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
| TWI334643B (en) * | 2007-04-11 | 2010-12-11 | Nan Ya Printed Circuit Board Corp | Solder pad and method of making the same |
| CN102187749A (zh) * | 2008-10-21 | 2011-09-14 | 埃托特克德国有限公司 | 用于在衬底上形成焊料沉积物的方法 |
| KR20110064471A (ko) * | 2009-12-08 | 2011-06-15 | 삼성전기주식회사 | 패키지 기판 및 그의 제조방법 |
| US8492262B2 (en) * | 2010-02-16 | 2013-07-23 | International Business Machines Corporation | Direct IMS (injection molded solder) without a mask for forming solder bumps on substrates |
| TWI496250B (zh) * | 2011-10-26 | 2015-08-11 | 欣興電子股份有限公司 | 封裝基板及其製法 |
| US9953908B2 (en) * | 2015-10-30 | 2018-04-24 | International Business Machines Corporation | Method for forming solder bumps using sacrificial layer |
| US11207744B2 (en) | 2019-10-25 | 2021-12-28 | Micron Technology, Inc. | Two-step solder-mask-defined design |
-
2019
- 2019-10-25 US US16/664,627 patent/US11207744B2/en active Active
-
2020
- 2020-10-23 TW TW109136832A patent/TWI760899B/zh active
- 2020-10-23 CN CN202011143841.XA patent/CN112713092B/zh active Active
-
2021
- 2021-12-21 US US17/558,546 patent/US12269106B2/en active Active
-
2025
- 2025-04-01 US US19/097,632 patent/US20250229351A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN112713092B (zh) | 2025-05-16 |
| US20220111457A1 (en) | 2022-04-14 |
| US12269106B2 (en) | 2025-04-08 |
| US20250229351A1 (en) | 2025-07-17 |
| CN112713092A (zh) | 2021-04-27 |
| TWI760899B (zh) | 2022-04-11 |
| US11207744B2 (en) | 2021-12-28 |
| US20210121969A1 (en) | 2021-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6627824B1 (en) | Support circuit with a tapered through-hole for a semiconductor chip assembly | |
| JP3561934B2 (ja) | 相互接続用ポストの製造方法 | |
| TWI496259B (zh) | 封裝裝置及其製造方法 | |
| US6118179A (en) | Semiconductor component with external contact polymer support member and method of fabrication | |
| US20040087077A1 (en) | Electronic assembly having semiconductor component with polymer support member and method of fabrication | |
| TWI495026B (zh) | 晶片封裝基板和結構及其製作方法 | |
| JP2005109496A (ja) | プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法 | |
| US6402970B1 (en) | Method of making a support circuit for a semiconductor chip assembly | |
| US20250229351A1 (en) | Two-step solder-mask-defined design | |
| JPWO2007138771A1 (ja) | 半導体装置、電子部品モジュールおよび半導体装置の製造方法 | |
| US20090184413A1 (en) | Insulative wiring board, semiconductor package using the same, and method for producing the insulative wiring board | |
| CN104779236B (zh) | 用于ic封装基板的倒装芯片焊盘几何结构 | |
| JP4693855B2 (ja) | 半導体パッケージ及びその製造方法 | |
| US6436734B1 (en) | Method of making a support circuit for a semiconductor chip assembly | |
| JP2009135241A (ja) | 回路基板、その製造方法、およびそれを用いた半導体装置 | |
| TWI608775B (zh) | 焊墊及焊墊製作方法 | |
| JP2001274203A (ja) | 2メタル基板とbga構造 | |
| US20250386431A1 (en) | Wiring substrate and semiconductor device | |
| JP2000252324A (ja) | 半導体パッケージおよび半導体パッケージ製造方法 | |
| JP2001274204A (ja) | 2メタル基板とbga構造 | |
| JP4591098B2 (ja) | 半導体素子搭載用基板の製造方法 | |
| KR100980100B1 (ko) | 플립칩 실장용 전극 형성 방법 | |
| JP2007081150A (ja) | 半導体装置及び基板 | |
| JP2010129625A (ja) | 電子装置および半導体装置 | |
| JP2016039251A (ja) | Pop構造体およびその製造方法 |