[go: up one dir, main page]

TW202137748A - 固體攝像裝置及電子機器 - Google Patents

固體攝像裝置及電子機器 Download PDF

Info

Publication number
TW202137748A
TW202137748A TW109140442A TW109140442A TW202137748A TW 202137748 A TW202137748 A TW 202137748A TW 109140442 A TW109140442 A TW 109140442A TW 109140442 A TW109140442 A TW 109140442A TW 202137748 A TW202137748 A TW 202137748A
Authority
TW
Taiwan
Prior art keywords
voltage
transistor
pixel
photoelectric conversion
state imaging
Prior art date
Application number
TW109140442A
Other languages
English (en)
Inventor
柴田智彥
辻清茂
Original Assignee
日商索尼半導體解決方案公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼半導體解決方案公司 filed Critical 日商索尼半導體解決方案公司
Publication of TW202137748A publication Critical patent/TW202137748A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/20—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from infrared radiation only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H04N25/622—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming by controlling anti-blooming drains
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/182—Colour image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/191—Photoconductor image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H10F39/8023—Disposition of the elements in pixels, e.g. smaller elements in the centre of the imager compared to larger elements at the periphery
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/809—Constructional details of image sensors of hybrid image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本發明之影像感測器(102)具備：光電轉換部(10)，其產生光電荷；感測節點(SN)(21)，其連接於光電轉換部(10)，並保持由光電轉換部(10)產生之光電荷；排出電晶體(15)，其用以將感測節點(SN)(21)所保持之光電荷向外部排出；及電壓控制部(114)，其控制將排出電晶體(15)設為斷開時對排出電晶體(15)之閘極施加之斷開電壓之電壓值。

Description

固體攝像裝置及電子機器
本揭示係關於一種固體攝像裝置及電子機器。
近年，CMOS(Complementary Metal Oxide Semiconductor：互補金屬氧化物半導體)影像感測器(CIS：CMOS Image Sensor)等之固體攝像元件之普及顯著，與薄膜式之攝影裝置置換而活用於各種領域。固體攝像元件於通常之可視光之攝影中替代薄膜式之攝影裝置而活用，當然，紫外線或紅外線、X射線或伽瑪射線之非可視光之攝影中之活用亦顯著。
再者，於固體攝像元件中具有光電轉換膜之攝像裝置中，存在將電洞作為光電轉換之載子處理之攝像裝置。例如，於將電洞設為光電轉換之載子之光電轉換膜中，有量子(Q：Quantum)點、InGaAs(砷化銥鎵)感測器及有機化合物等。尤其使用InGaAs作為光電轉換膜之固體攝像元件，由於暗電流較低，且能量帶隙較矽窄，可捕捉紅外光等長波長之光，故期待對高感度之紅外線相機等之應用。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2001-197368號公報 [專利文獻2]日本專利特開平11-355664號公報 [專利文獻3]日本專利特開2019-041226號公報 [專利文獻4]日本專利特開2002-330346號公報
[發明所欲解決之問題]
然而，將電洞設為光電轉換之載子之情形，難以將使飽和之電洞逃逸至恆定電壓源之路徑即溢出路徑適當地形成於像素電路中。該情形時，有飽和以後之電荷經由光電轉換膜流入相鄰像素，而產生暈光之問題。
因此，於本揭示中，提供一種提高CMOS影像感測器之特性之固體攝像裝置及電子機器。 [解決問題之技術手段]
根據本揭示，固體攝像裝置具備：光電轉換部，其產生光電荷；第1電荷保持部，其連接於上述光電轉換部，並保持由上述光電轉換部產生之光電荷；第1電晶體，其用以將上述第1電荷保持部所保持之上述光電荷向外部排出；及電壓控制部，其控制將上述第1電晶體設為斷開時對上述第1電晶體之閘極施加之斷開電壓之電壓值。
以下，基於圖式對本揭示之實施形態進行詳細說明。另，於以下之各實施形態中，藉由對相同部位標註相同符號，而省略重複之說明。
1.第1實施形態 2.第2實施形態 3.第3實施形態 4.第4實施形態 5.第5實施形態 6.適用例 7.對移動體之應用例 8.對內視鏡手術系統之應用例
(1.第1實施形態) 先前之CMOS影像感測器採取之暈光對策為電子讀取，即藉由形成將光電二極體(PD：Photodiode)中累積之電子向電源排出之溢出路徑而進行。又，於先前之CMOS影像感測器中，存在具有使電荷向恆定電壓源排出之排出(OFG：Overflow Gate(溢出閘極))電晶體者。另一方面，使用InGaAs感測器形成之光電轉換膜將電洞設為光電轉換之載子。使自光電轉換膜產生之電洞與電子再耦合，並將電子減少量作為信號處理。因此，於使用N型MOS電晶體(NMOS)之讀取電路中，難以累積電洞，即難以形成電洞用之溢出路徑。因此，與使用InGaAs感測器之光電轉換膜相連之擴散層即感測節點(SN：Sense Node)之電壓上升至上部電極Vtop之電壓。
施加至光電轉換膜之反向偏壓電壓因電洞與電子再耦合，且SN之電壓上升而減小。反向偏壓電壓為自偏壓電壓減去SN之電壓而得之電壓。若偏壓電壓大致為0，則光電轉換膜之PN接合間之電場減小，自光電轉換膜流向讀取電路之電洞所引起之電流減少。向N區域中擴散之電洞所引起之電流增加流向讀取電路之電洞所引起之電流減少之量，且擴散之電洞被相鄰像素之PN接合間之電場吸引，向相鄰像素流入而產生暈光。
因此，作為暈光對策之一，有形成溢出路徑而抑制SN之電壓上升的方法。為此，考慮將接收自光電轉換膜輸出之電洞之MOS電晶體設為P型電晶體(PMOS)。藉由配置PMOS，可於SN中累積電洞，且可於讀取電路內形成溢出路徑。藉由讀取電路內之電洞用之溢出路徑，可將反向偏壓保持為一定，且驅動影像感測器，可期待抑制光電轉換膜內之暈光。
但，針對PMOS中形成之電洞的勢壘之設定，成為暈光產生之抑制量與飽和信號量之折衷之關係。即，若提高勢壘，則飽和信號量增加，但暈光產生之可能性增加。與此相對，降低勢壘之情形，暈光產生之抑制量增加，但飽和信號量減少。於像素陣列中，於與OPB(Optical Black：光學黑)像素相鄰之有效像素區域內之像素中，抑制暈光較為重要，但於有效像素區域內部之像素中，確保飽和信號量並提高畫質較為重要。
然而，於先前之像素中MOS電晶體中之勢壘之設定為固定，因此預先選擇暈光優先或飽和信號量優先之任一者，難以滿足對各像素之要求。因此，本實施形態之攝像元件藉由變更排出電晶體之閘極電壓，而調整形成溢出路徑之容易度，即勢壘之高度，並配合各像素而抑制暈光之產生及進行飽和電荷量Qs之確保。
[電子機器之構成] 圖1係顯示第1實施形態之電子機器之概略構成例之方塊圖。如圖1所示，電子機器100例如具備攝像透鏡101、影像感測器102、處理器103及記憶部104。
攝像透鏡101係將入射光聚光並將其像成像於影像感測器102之受光面的光學系統之一例。受光面亦可意指影像感測器102中之光電轉換元件排列之面。影像感測器102將入射光進行光電轉換並產生圖像資料。又，影像感測器102對產生之圖像資料，執行雜訊去除或白平衡調整等特定之信號處理。
記憶部104例如由快閃記憶體或DRAM(Dynamic Random Access Memory：動態隨機存取記憶體)或SRAM(Static Random Access Memory：靜態隨機存取記憶體)等構成，記錄自影像感測器102輸入之圖像資料等。
處理器103例如使用CPU(Central Processing Unit：中央處理單元)等構成，可包含執行操作系統或各種應用軟體等之應用處理器、或GPU(Graphics Processing Unit：圖形處理單元)或基頻處理器等。處理器103對自影像感測器102輸入之圖像資料或自記憶部104讀取之圖像資料等，執行必要之各種處理，或執行向使用者之顯示，或經由特定之網路向外部發送。
[影像感測器之構成] 圖2係顯示第1實施形態之影像感測器之概略構成例之方塊圖。影像感測器102為CMOS型之影像感測器。此處，CMOS型之影像感測器意指應用CMOS製程或部分使用而製作之影像感測器。例如，影像感測器102由背面照射型之影像感測器構成。該影像感測器102相當於「固體攝像裝置」之一例。
本實施形態之影像感測器102例如具有積層有形成像素陣列121之半導體晶片、與形成周邊電路之半導體晶片的堆疊構造。於周邊電路，例如包含垂直驅動電路122、行處理電路123、水平驅動電路124及系統控制部125。
影像感測器102進而具備信號處理部126及資料儲存部127。信號處理部126及資料儲存部127可設置於與周邊電路相同之半導體晶片，亦可設置於其他半導體晶片。
像素陣列部121具有如下之構成：具有產生且累積與接收之光量相應之電荷之光電轉換元件之單位像素(以下，亦有簡單記述為「像素」之情形)120於列方向及行方向，即矩陣狀地2維格柵狀配置。此處，列方向意指像素列之像素之排列方向(圖式中，橫方向)，行方向意指像素行之像素之排列方向(圖式中，縱方向)。對像素120之具體之電路構成或像素構造之細節予以後述。
於像素陣列121中，對於矩陣狀之像素排列，於各像素列將像素驅動線LD沿列方向配線，於各像素行將垂直信號線VSL沿行方向配線。像素驅動線LD傳輸用以進行自像素讀取信號時之驅動之驅動信號。於圖2中，像素驅動線LD顯示為1條條配線，但並非限於1條條者。像素驅動線LD之一端連接於與垂直驅動電路122之各列對應之輸出端。
垂直驅動電路122藉由移位暫存器或位址解碼器等構成，所有像素同時或以列單位等驅動像素陣列121之各像素120。即，垂直驅動電路122與控制該垂直驅動電路122之系統控制部125一同構成控制像素陣列121之各像素120之動作之驅動部。該垂直驅動電路122對其具體之構成省略圖示，但一般而言，具備讀取掃描系統與掃除掃描系統之2個掃描系統。
讀取掃描系統為了自像素120讀取信號，而以列單位依序選擇掃描像素陣列121之像素120。自像素120讀取之信號為類比信號。掃除掃描系統對藉由讀取掃描系統進行讀取掃描之讀取列，較該讀取掃描提前曝光時間量而進行掃除掃描。
藉由利用該掃除掃描系統之掃除掃描，而自讀取列之像素120之光電轉換元件掃除無用電荷，藉此重設該光電轉換元件。且，藉由以該掃除掃描系統掃除(重設)無用電荷，而進行所謂電子快門動作。此處，電子快門動作意指捨棄光電轉換元件之電荷，重新開始曝光(開始電荷之累積)之動作。
藉由利用讀取掃描系統之讀取動作而讀取之信號，對應於其上一個讀取動作或電子快門動作以後接收之光量。且，自利用上一個讀取動作之讀取時序或利用電子快門動作之掃除時序，至利用此次之讀取動作之讀取時序之期間，為像素120中之電荷之累積期間(亦稱為曝光期間)。
自藉由垂直驅動電路122選擇掃描之像素列之各像素120輸出之信號，於各像素行通過垂直信號線VSL之各者輸入行處理電路123。行處理電路123於像素陣列121之各像素行，對自選擇列之各像素120通過垂直信號線VSL輸出之信號進行特定之信號處理，且暫時保持信號處理後之像素信號。
具體而言，行處理電路123係作為信號處理，至少進行雜訊去除處理、例如CDS(Correlated Double Sampling：相關二重取樣)處理、或DDS(Double Data Sampling：二重資料取樣)處理。例如，藉由CDS處理，去除重設雜訊或像素120內之放大電晶體之閾值不均等之像素固有之固定圖案雜訊。行處理電路123除此以外例如亦具備AD(Analog-Digital：類比-數位)轉換功能，且將可自光電轉換元件讀取之類比之像素信號轉換成數位信號並輸出。
水平驅動電路124藉由移位暫存器或位址解碼器等構成，依序選擇與行處理電路123之像素行對應之讀取電路(以下稱為像素電路)。藉由利用該水平驅動電路124之選擇掃描，而依序輸出行處理電路123中於各像素電路進行信號處理之像素信號。
系統控制部125藉由產生各種時序信號之時序產生器等構成，基於該時序產生器所產生之各種時序，進行垂直驅動電路122、行處理部123、及水平驅動電路124等之驅動控制。
信號處理部126至少具有運算處理功能，對自行處理電路123輸出之像素信號進行運算處理等各種信號處理。資料儲存部127於信號處理部126中之信號處理時，暫時儲存該處理所需之資料。
另，自信號處理部126輸出之圖像資料亦可例如於搭載影像感測器102之電子機器100中之處理器103等中執行特定之處理，或經由特定之網路向外部發送。
[第1實施形態之像素電路之構成] 圖3係第1實施形態之像素電路及電壓控制電路之電路圖。像素120具有圖3所示之像素電路1及電壓控制電路2。具有該像素電路1之像素120相當於「固體攝像裝置」之一例。
像素電路1具有光電轉換膜(亦稱為光電轉換部)10、重設(RST：Reset)電晶體11、放大(AMP：Amplifier)電晶體12及選擇(SEL：Select)電晶體13。又，像素電路1具有傳送(TRG：Transfer Gate(傳送閘極))電晶體14及排出(OFG：Overflow Gate(溢出閘極))電晶體15。又，像素電路1具備傳送電晶體14之源極及排出電晶體15之汲極之擴散層即感測節點(SN)21及浮動擴散層即FD(Floating Diffusion：浮動擴散區域)20。再者，本實施形態之像素電路1具有電容器16及17。本實施形態之像素電路1為FD保持型GS(Global shutter：全域快門)之像素電路。
本實施形態之光電轉換膜10係使用InGaAs感測器形成之將電洞設為光電轉換之載子的光電轉換膜。光電轉換膜10除此以外例如亦可使用InAsSb(銦砷銻)、InAs(砷化銦)、InSb(銻化銦)、HgCdTe(碲鎘汞)、Ge(鍺)、量子(Q：Quantum)點或有機化合物等而形成。該光電轉換膜10相當於「光電轉換部」之一例。
本實施形態之光電轉換膜10之輸出端子連接於排出電晶體15之源極、傳送電晶體14之源極及電容器16所連接之SN21。排出電晶體15之源極連接於SN21，汲極連接於低電壓源VDR。傳送電晶體14之源極連接於SN21，汲極連接於FD20。FD20之輸出端子連接於重設電晶體11之源極、放大電晶體12之閘極及電容器17。重設電晶體11之汲極連接於低電壓源VDR。又，放大電晶體12之汲極連接於電壓源VDD。又，放大電晶體12之源極連接於選擇電晶體13之汲極。且，選擇電晶體13之源極連接於輸出信號線。又，電容器16連接於光電轉換膜10之輸出端子。又，電容器17連接於FD20。
如上所述，光電轉換膜10之輸出端子連接於SN21。光電轉換膜10自輸出端子輸出光電轉換載子即電洞。
SN21如上所述，連接於光電轉換膜10之輸出端子、排出電晶體15之源極、傳送電晶體14之源極。再者，SN21具有高電容元件即電容器16。
電容器16之一端子如上所述連接於SN21，另一端子連接於對向電極。於該對極電壓，可使用恆定電壓源(VDD)或接地電位(GND)等任意電壓。電容器16累積並保持自光電轉換膜10輸出之電荷。
具備電容器16之SN21保持之電荷於排出電晶體15接通時向低電壓源VDR排出。與此相對，若傳送電晶體14接通，則具備電容器16之SN21保持之電荷向FD20傳送。
排出電晶體15為PMOS。排出電晶體15如上所述源極連接於SN21，汲極連接於低電壓源VDR。再者，排出電晶體15之閘極連接於排出控制信號線。
PMOS即排出電晶體15於閘極被施加閾值電壓以下之電壓時接通。又，排出電晶體15於閘極被施加大於閾值電壓之電壓時斷開。即，排出電晶體15於閘極被施加斷開電壓即大於閾值電壓之電壓之情形時設定勢壘。排出電晶體15藉由接通而使光電轉換膜10及電容器16所保持之電荷向低電壓源VDR排出，重設光電轉換膜10。
再者，作為施加至排出電晶體15之閘極之閘極電壓，根據所要求之飽和電荷量之最大值而使用2種電壓。其一為藉由使飽和電荷量最大並提高勢壘而優先確保飽和電荷量的情形之閘極電壓。將該情形之閘極電壓稱為「飽和電荷量優先用閘極電壓」。又，另一者為藉由減小飽和電荷量並降低勢壘而優先抑制暈光產生的情形之閘極電壓。將該情形之閘極電壓稱為「暈光優先用閘極電壓」。由於排出電晶體15為PMOS且累積電洞，故勢壘之電位越低則針對電洞之勢壘越高，勢壘之電位越高則針對電洞之勢壘越低。因此，飽和電荷量優先用閘極電壓高於暈光優先用閘極電壓。例如，飽和電荷量優先用閘極電壓之情形，飽和電荷量最大時之輸出電壓為360 mV。又，暈光優先用閘極電壓之情形，飽和電荷量最大時之輸出電壓為180 mV。
閘極電壓為飽和電荷量優先用閘極電壓之情形，於排出電晶體15中，勢壘變高而難以形成連結SN21與低電壓源VDR之溢出路徑，因此飽和電荷量增大。另一方面，閘極電壓為暈光優先用閘極電壓之情形，於排出電晶體15中，勢壘變低而容易形成連結SN21與低電壓源VDR之溢出路徑，因此飽和電荷量減少。
各像素120根據像素陣列121中之位置而決定排出電晶體15之閘極電壓。例如，與OPB像素相鄰之像素120之情形，排出電晶體15之閘極電壓成為暈光優先用閘極電壓。另一方面，位於像素陣列121之內部之像素120之情形，排出電晶體15之閘極電壓成為飽和電荷量優先用閘極電壓。
傳送電晶體14亦為PMOS。傳送電晶體14如上所述，源極連接於光電轉換膜10之輸出端子，汲極連接於FD20。再者，傳送電晶體14之閘極連接於傳送信號線。PMOS即傳送電晶體14於藉由自傳送信號線發送之信號而於閘極被施加閾值電壓以下之電壓時接通。又，傳送電晶體14於閘極被施加大於閾值電壓之電壓時斷開。傳送電晶體14於接通時將藉由光電轉換膜10產生並累積於電容器16之電荷向FD20傳送。
FD20如上所述連接於傳送電晶體14之汲極、重設電晶體11之源極及放大電晶體12之閘極。再者，FD20具有高電容元件即電容器17。
電容器17之一端子如上所述連接於FD20，另一端子連接於對向電極。於該對極電壓，可使用恆定電壓源(VDD)或接地電位(GND)等任意電壓。電容器17累積並保持自SN21傳送之電荷。
具備電容器17之FD20藉由傳送電晶體14接通而被傳送具備電容器17之SN21所保持之電荷，並累積保持傳送而來之電荷。FD20將藉由電容器17等保持之電荷而產生之電壓施加至放大電晶體12之閘極。FD20藉由於放大電晶體12之閘極施加閾值電壓以上之電壓而將放大電晶體12設為接通。又，若重設電晶體11接通，則包含電容器17之FD20保持之電荷向低電源VDR排出，FD20被重設。
此處，於本實施形態中，於像素電路1設置用以確保SN21及FD20中之電容之電容器16及17，但亦可不設置該電容器16及17。
重設電晶體11為PMOS。重設電晶體11如上所述，源極連接於與FD20相連之路徑，汲極連接於低電壓源VDR。再者，重設電晶體11之閘極連接於重設信號線。重設電晶體11於閘極被施加閾值電壓以下之電壓時接通。又，重設電晶體11於閘極被施加大於閾值電壓之電壓時斷開。重設電晶體11藉由接通而使累積於FD20之電荷向低電壓源VDR排出，重設包含電容器17之FD20。
放大電晶體12為NMOS。放大電晶體12如上所述，閘極連接於與FD20相連之路徑，且源極連接於電壓源VDD，汲極連接於選擇電晶體13之源極。放大電晶體12於藉由自FD20輸出之電荷而於閘極被施加閾值電壓以上之電壓時接通。又，放大電晶體12於閘極被施加小於閾值電壓之電壓時斷開。放大電晶體12於接通時將自電壓源VDD輸入之電流向選擇電晶體13輸出。即，放大電晶體12將基於FD20所保持之電荷之信號向選擇電晶體13輸出。
選擇電晶體13為NMOS。選擇電晶體13如上所述，源極連接於放大電晶體12之汲極，汲極連接於輸出信號線。又，選擇電晶體13之閘極連接於選擇信號線。由於選擇電晶體13為NMOS，故於閘極被施加閾值電壓以上之電壓時接通。又，選擇電晶體13於閘極被施加小於閾值電壓之電壓時斷開。選擇電晶體13於接通時將放大電晶體12輸出之信號作為像素信號向輸出信號線輸出。即，選擇電晶體13藉由決定是否自像素電路1輸出像素信號，而控制讀取時之像素之選擇。
接著，對電壓控制電路2進行說明。電壓控制電路2係調整排出電晶體15之閘極電壓之電路。電壓控制電路2具有偏壓電壓源111、電源112、反饋控制部113、電壓控制部114及列控制電路150。列控制電路150具備分別對應於像素陣列121之各列之複數個緩衝器115。此處，於圖3中對1個緩衝器115記載像素電路1，但實際上，列控制電路150以1個緩衝器115統一控制像素陣列121之1列所包含之像素120。
偏壓電壓源111係輸出具有特定電壓之偏壓電壓之恆定電壓源。偏壓電壓源111將特定電壓供給至電源112。
電源112係例如線性調節器、電荷泵或開關調節器等。自偏壓電壓源111接收偏壓電壓之輸入。又，電源112自反饋控制部113接收反饋信號之輸入。且，電源112根據反饋信號而調整電壓並輸出。例如，反饋信號為表示與基準電壓之差之信號之情形，以減少該差量之方式調整電壓。
反饋控制部113接收電源112之輸出電壓之輸入。又，反饋控制部113自電壓控制部114接收飽和電荷量優先用閘極電壓或暈光優先用閘極電壓中指定之閘極電壓之資訊之輸入。且，反饋控制部113將電源112之輸出電壓與指定之閘極電壓進行比較，並產生反饋信號。例如，反饋控制部113算出電源112之輸出電壓與指定之閘極電壓之差量並設為反饋信號。且，反饋控制部113將產生之反饋信號向電源112輸出。
電壓控制部114接收於像素陣列121中之每列使用飽和電荷量優先用閘極電壓或暈光優先用閘極電壓之哪一者作為閘極電壓的閘極電壓之設定資訊之輸入。其後，電壓控制部114於自身具有之暫存器內，保持每列之閘極電壓之設定資訊。且，電壓控制部114將設定資訊所指定之閘極電壓之資訊按每列向反饋控制部113輸出。此處，電壓控制部114可對反饋控制部113通知閘極電壓之值本身，亦可對反饋控制部113通知表示各閘極電壓之值之資訊。表示閘極電壓之值之資訊意指例如「0」表示飽和電荷量優先用閘極電壓，「1」表示暈光優先用閘極電壓等預先設定之資訊。
又，電壓控制部114具有時序產生器。且，電壓控制部114將排出電晶體15之接通斷開之時序脈衝向緩衝器115輸出。
緩衝器115保持自電源112輸入之電壓。且，緩衝器115配合自電壓控制部114輸入之時序脈衝，將保持之電壓施加至排出電晶體15之閘極。
[第1實施形態之像素電路之動作] 此處，對圖3之像素電路1中之像素信號產生之流程進行說明。首先，使排出電晶體15導通，並重設光電轉換膜10、SN21及電容器16。其後，藉由將排出電晶體15設為斷開，而將光電轉換膜10所產生之電荷累積並保持於SN21及電容器16。自該光電轉換膜10之重設至向電容器16保持電荷之操作，於配置於像素陣列121之所有像素120中同時進行。藉此，實現全域快門。另，自光電轉換膜10之重設至向電容器16保持電荷之期間相當於曝光期間。
接著，使重設電晶體11導通，並重設電容器17及FD20。接著，將重設電晶體11設為斷開，且，將傳送電晶體14設為接通。藉此，將累積於SN21及電容器16之電荷傳送至FD20，並由電容器17及FD20累積且保持。
接著，於將傳送電晶體14設為接通而於FD20累積電洞之狀態下，FD20之電位超過藉由排出電晶體15產生之勢壘之電位之情形，形成經由排出電晶體15之溢出路徑。藉此，由於SN21之電位上升，故避免由FD20之飽和導致之FD20間之溢出。
此處，排出電晶體15之閘極電壓為暈光優先用閘極電壓之情形，藉由排出電晶體15產生之勢壘之電位與飽和電荷量優先用閘極電壓之情形相比，勢壘之電位設定為更低，且勢壘更低。因此，經由排出電晶體15之溢出路徑與飽和電荷量優先用閘極電壓之情形相比，更容易形成。藉此，與飽和電荷量優先用閘極電壓之情形相比，可進一步抑制暈光之產生。與此相對，由於藉由排出電晶體15產生之勢壘較低，故飽和電荷量與飽和電荷量優先用閘極電壓之情形相比更少。
另一方面，排出電晶體15之閘極電壓為飽和電荷量優先用閘極電壓之情形，藉由排出電晶體15產生之勢壘之電位與暈光優先用閘極電壓之情形相比，勢壘之電位設定為更高，且勢壘更高。因此，飽和電荷量與暈光優先用閘極電壓之情形相比更多。與此相對，由於藉由排出電晶體15產生之勢壘較高，故經由排出電晶體15之溢出路徑與飽和電荷量優先用閘極電壓之情形相比更難形成。因此，與暈光優先用閘極電壓之情形相比，有暈光之產生增加之情形。
又，於傳送電晶體14斷開之狀態累積之電洞之電位超過藉由傳送電晶體14產生之勢壘之電位之情形，形成經由傳送電晶體14之溢出路徑。且，低於藉由傳送電晶體14產生之勢壘之電位之量之電洞經由溢出路徑排出。
又，於重設電晶體11斷開之狀態累積之電洞之電位超過藉由重設電晶體11產生之勢壘之電位之情形，形成經由重設電晶體11之溢出路徑。且，超過藉由重設電晶體11產生之勢壘之電位之量之電洞經由溢出路徑排出。
放大電晶體12產生與FD20所保持之電荷相應之像素信號。接著，藉由使選擇電晶體13導通，而將藉由放大電晶體12產生之像素信號輸出至輸出信號線。自該FD20之重設至像素信號之輸出之操作，於配置於像素陣列121之每個像素電路1依序進行。藉由於像素陣列121之所有像素電路1進行像素信號之輸出之處理，而產生1畫面量之像素信號即訊框。
圖4係表示與排出電晶體之閘極電壓相應之輸出電壓及暈光狀態之一例之圖。圖表201係表示將閘極電壓之高(High)電壓設為3個狀態中最高之第1電壓之情形之各像素120中之輸出電壓與累積時間的圖表。圖表202係表示將閘極電壓之高(High)電壓設為低於圖表201之情形之第2電壓之情形之各像素120中之輸出電壓與累積時間的圖表。圖表203係表示將閘極電壓之高(High)電壓設為低於圖表202之情形之第3電壓之情形之各像素120中之輸出電壓與累積時間的圖表。圖表201～203之任一者皆於縱軸表示輸出電壓，於橫軸表示電荷之累積時間。且，圖表201～203中之曲線221為有效像素區域內之開口像素之內部之像素120之輸出電壓。又，曲線222為有效像素區域內之開口像素之端部之像素120之輸出電壓。又，曲線223為自OPB像素之開口像素起第1列之像素120之輸出電壓。又，曲線223為自OPB像素之開口像素起第2列之像素120之輸出電壓。
又，圖像211表示圖表201之情形之暈光之產生狀態，圖像212表示圖表202之情形之暈光之產生狀態，圖像213表示圖表203之情形之暈光之產生狀態。圖像211～圖像213中虛線所示之部分相當於開口像素之端部。
閘極電壓為第1電壓之情形，如圖表201所示，各像素120之輸出電壓與其他情形相比更高。即，可知閘極電壓為第1電壓之情形，飽和電荷量與其他情形相比更多。但，如圖像211所示，於自開口像素之端部至OPB像素之區域中，大量產生暈光。與此相對，將閘極電壓設為第2電壓V之情形，如圖表202所示，各像素120之輸出電壓與閘極電壓為第1電壓之情形相比減少。但，如圖像212所示，暈光之產生與閘極電壓為第1電壓之情形相比減少。再者，將閘極電壓設為第3電壓之情形，如圖表203所示，各像素120之輸出電壓與閘極電壓為第2電壓之情形相比，進而減少。惟如圖像213所示，暈光之產生與閘極電壓為第2電壓之情形相比進而減少，可以說大致抑制了暈光。
如此，藉由降低排出電晶體15之閘極電壓，使得飽和電荷量減少，畫質就該部分而降低，但可抑制暈光之產生。因此，較佳於開口像素之內部提高閘極電壓，於開口像素之端部降低閘極電壓。
[作用、效果] 如以上說明，本實施形態之像素電路1為FD保持型，具有使用電洞作為光電轉換載子之光電轉換膜10。且，本實施形態之像素電路1使用PMOS作為排出電晶體15，且，使用飽和電荷量優先用閘極電壓或暈光優先用閘極電壓之任一者作為排出電晶體15之閘極電壓。
藉此，本實施形態之像素電路1可於排出電晶體15累積電洞，且可於電洞流出至相鄰之像素120之前形成溢出路徑而排出電洞。再者，藉由切換排出電晶體15之閘極電壓，可調整形成溢出路徑之容易度與飽和電荷量。即，可抑制暈光產生、或使飽和電荷量增加。因此，可根據對各像素120之要求而抑制暈光與調整飽和電荷量，可提高畫質。
又，於本實施形態中，使用2種閘極電壓，但閘極電壓之種類亦可為3種以上。該情形時，可配合各像素之各者而細微地進行暈光之產生與飽和電荷量之調整。
[第1實施形態之變化例(1)] 於第1實施形態之像素電路1中，配合預先決定之閘極電壓之設定而進行閘極電壓之切換，但本變化例之像素電路1乃由後段圖像處理而控制閘極電壓。
電壓控制部114捕獲像素陣列121之所有區域之圖像。且，電壓控制部114特定出產生暈光之要進行圖像處理之像素。且，電壓控制部114進行如下決定：於產生暈光之情形時，若產生暈光之像素120中之當前之閘極電壓為飽和電荷量優先用閘極電壓，則將該像素之排出電晶體15之閘極電壓變更為暈光優先用閘極電壓。且，電壓控制部114將產生暈光之像素120之閘極電壓作為暈光優先用閘極電壓而向反饋控制部113輸出。
藉由設為此種構成，可抑制暈光產生部位之像素120產生暈光，可維持畫質並減少暈光產生。
又，於本實施例中，由電壓控制部114判定產生暈光之像素120，但該判定處理亦可由外部之電腦執行。
[第1實施形態之變化例(2)] 於第1實施形態之像素電路1中，配合預先決定之閘極電壓之設定而進行閘極電壓之切換，但本變化例之像素電路1配合類比增益而控制閘極電壓。
影像感測器102可調整類比增益。例如，可設定以100 mV進行10位元之AD(Analog/Digital：類比/數位)轉換，或提高類比增益而以50 mV進行10位元之AD轉換。
電壓控制部114接收指定之增益之輸入。且，電壓控制部114以根據增益之增加，飽和電荷量減小之方式調整排出電晶體15之閘極電壓。例如，類比增益為2倍之情形，電壓控制部114以飽和電荷量為1/2之方式設定排出電晶體15之閘極電壓。
藉由設為此種構成，可抑制暈光，且抑制無用電荷之產生。
[第1實施形態之變化例(3)] 又，於以上說明中，使排出電晶體15之閘極電壓可變，亦可使傳送電晶體14之閘極電壓與重設電晶體11之閘極電壓一起可變。藉由採用此種構成，於傳送電晶體14中亦可藉由形成溢出路徑而排出累積於SN21之電洞。
[第1實施形態之變化例(4)] 又，於以上說明中，已對具有使用InGaAs感測器之光電轉換膜10的像素電路1進行說明，亦可適用於如圖5所示之於矽之半導體基板配置光電二極體18之像素電路1。圖5係顯示使用光電二極體之像素電路之一例之電路圖。圖5中之像素電路1具有配置於矽基板之光電二極體18。光電二極體18所產生之電子被累積並保持於排出電晶體15。該情形之光電二極體18相當於「光電轉換部」之一例。
該情形時，排出電晶體15為NMOS。若排出電晶體15為NMOS，則藉由降低勢壘之電位，而使勢壘變高，難以形成溢出路徑，且飽和電荷量增加。反之，藉由提高勢壘之電位，而使勢壘變低，容易形成溢出路徑，進一步抑制暈光之產生，但飽和電荷量減少。排出電晶體15於閘極被施加斷開電壓即低於閾值電壓之電壓之情形時設定勢壘。
[第1實施形態之變化例(5)] 又，於以上說明中，已對具有全域快門之功能之像素電路1進行說明，但對於具有滾動快門之功能之像素電路1亦可適用。圖6係3電晶體型之像素電路之電路圖。例如，使用由圖6所示之3個電晶體構成之像素電路1之情形，可藉由使重設電晶體11之閘極電壓變化，而調整暈光產生之抑制與飽和電荷量。
(2.第2實施形態) 圖7係第2實施形態之像素電路及電壓控制電路之電路圖。實施形態之影像感測器102與實施例1之不同在於，以外部電源進行電源之調整。於以下說明中，對與第1實施形態中之各部之動作相同之動作省略説明。
外部電源116連接於本實施形態之影像感測器102之緩衝器115。於外部電源116，使用與期望之飽和電荷量相應之閘極電壓之設定資訊，設定輸出之電壓。外部電源116輸出設定之電壓。此處，於圖7中，記載外部電源116對列控制電路150輸出1種電壓之狀態，但實際上，外部電源116以可於每列選擇不同種類之電壓之方式，對列控制電路輸出複數種電壓。例如，外部電源116輸出各列可選擇之飽和電荷量優先用閘極電壓或暈光優先用閘極電壓。
緩衝器115自外部電源116接收電壓之輸入並累積。且，緩衝器115配合自電壓控制部114輸入之接通斷開之脈衝信號而對排出電晶體15之閘極施加閘極電壓。
如以上說明，本實施形態之影像感測器102自外部電源116接收與飽和電荷量相應之電壓之輸入，並將該電壓作為閘極電壓施加至排出電晶體15。如此，即便使用外部電源116亦可調整向排出電晶體15施加之閘極電壓，且可調整暈光產生之抑制與飽和電荷量而提高畫質。
又，即便為自外部電源116接收電壓之輸入之構成，亦可與第1實施形態之變化例(1)同樣，按照後段圖像處理而調整閘極電壓。該情形時，較佳對外部電源116通知自後段圖像處理獲得之資訊。例如，亦可為如下之構成：電壓控制部114進行產生圖像處理所致之暈光的像素120之判定，並向外部電源116通知該判定結果。
(3.第3實施形態) 圖8係表示第3實施形態之影像感測器中之列控制電路之連接狀態之圖。本實施例之影像感測器102對像素陣列121所包含之所有像素電路1之排出電晶體15使用相同之閘極電壓。
電源112具有1條可對列控制電路150輸出可變電位之配線。電源112接收來自電壓控制部114之控制，並向列控制電路150輸出指定之閘極電壓。例如，以使用飽和電荷量優先用閘極電壓與暈光優先用閘極電壓之情形為例進行說明。欲於像素陣列121之全體抑制暈光之情形，電源112輸出暈光優先用閘極電壓。與此相對，欲於像素陣列121之全體增加飽和電荷量之情形，電源112輸出飽和電荷量優先用閘極電壓。
列控制電路150於像素陣列121之每列具有緩衝器115。且，各緩衝器115連接於像素陣列121之各列之像素電路1具有之排出電晶體15之閘極。
列控制電路150接收閘極電壓之輸入，並保持於各緩衝器115。且，列控制電路150根據各排出電晶體15之接通斷開而施加緩衝器115所保持之閘極電壓。藉此，對所有列之像素電路1具有之排出電晶體15施加相同之閘極電壓。
如以上說明，於本實施例之影像感測器102中，對像素陣列121之所有列之像素電路1具有之排出電晶體15施加相同之閘極電壓。藉此，於欲抑制像素陣列121之暈光之情形時，將抑制暈光之電壓之閘極電壓用於像素陣列121之所有像素120之像素電路1中之排出電晶體15。又，於增加像素陣列121之飽和電荷量而提高畫質之情形，將增加飽和電荷量之電壓之閘極電壓用於像素陣列121之所有像素120之像素電路1中之排出電晶體15。藉此，可於每個像素陣列121調整暈光之產生抑制與飽和電荷量。
(4.第4實施形態) 圖9係表示第4實施形態之影像感測器中之列控制電路之連接狀態之圖。本實施例之影像感測器102對像素陣列121所包含之每列施加不同之閘極電壓。
電源112具有閘極電壓之種類之條數量之可對列控制電路150輸出可變電位之配線。電源112對各配線輸出各種閘極電壓。例如，使用3種電壓作為閘極電壓之情形，電源112具有向列控制電路150延伸之3條配線。且，電源112對各條配線輸出3種不同之閘極電壓。
列控制電路150於像素陣列121之每列具有緩衝器115。且，各緩衝器115連接於像素陣列121之各列之像素電路1具有之排出電晶體15之閘極。再者，各緩衝器115連接於可選擇自電源112延伸之配線之任一者之開關。
列控制電路150自電壓控制部114接收施加至各列之閘極電壓之設定資訊之輸入。且，列控制電路150按照各列之閘極電壓之設定資訊，對被輸入施加至各列之種類之閘極電壓的配線連接對應於各列之緩衝器115。
列控制電路150於每條配線接收不同種類之閘極電壓之輸入，並使連接於各配線之各緩衝器115保持以該配線輸入之電壓。且，列控制電路150根據各排出電晶體15之接通斷開而將緩衝器115所保持之閘極電壓施加至各列之像素電路1具有之排出電晶體15。藉此，對每列施加不同之排出電晶體15之閘極電壓。
如以上說明，於本實施例之影像感測器102中，於像素陣列121之每列，對像素電路1具有之排出電晶體15施加不同之閘極電壓。藉此，可於像素陣列121之每列調整暈光產生之抑制與飽和電荷量。例如，可對於具有欲抑制暈光之像素120之列，將抑制暈光之閘極電壓施加至排出電晶體15，且對於具有欲增加飽和電荷量之像素120之列，將增加飽和電荷量之閘極電壓施加至排出電晶體15。藉此，影像感測器102可產生更適當之圖像。
(5.第5實施形態) 圖10係表示第5實施形態之影像感測器中之列控制電路之連接狀態之圖。本實施例之影像感測器102對像素陣列121之每個區域施加不同之閘極電壓。
本實施例之像素陣列121之像素120例如以格柵狀分割區域。且，各像素120之像素電路1具有之排出電晶體15之閘極以1條配線連接。
電源112具有閘極電壓之種類之條數量之可對列控制電路150輸出可變電位之配線。電源112對各配線輸出各種閘極電壓。例如，使用3種電壓作為閘極電壓之情形，電源112具有向列控制電路150延伸之3條配線。且，電源112對各條配線輸出3種不同之閘極電壓。
列控制電路150於像素陣列121之每列具有緩衝器115。且，各緩衝器115連接於自像素陣列121之各區域之像素電路1具有之排出電晶體15之閘極延伸之配線。再者，各緩衝器115連接於可選擇自電源112延伸之配線之任一者之開關。
列控制電路150自電壓控制部114接收施加至各區域之閘極電壓之設定資訊之輸入。且，列控制電路150按照各區域之閘極電壓之設定資訊，對被輸入施加至各區域之種類之閘極電壓的配線連接對應於各列之緩衝器115。
列控制電路150於每條配線接收不同種類之閘極電壓之輸入，並使連接於各配線之各緩衝器115保持以該配線輸入之電壓。且，列控制電路150根據各排出電晶體15之接通斷開而將緩衝器115所保持之閘極電壓施加至各區域之像素電路1具有之排出電晶體15。藉此，對每個區域施加不同之排出電晶體15之閘極電壓。
如以上說明，於本實施例之影像感測器102中，於像素陣列121之每個區域，對像素電路1具有之排出電晶體15施加不同之閘極電壓。藉此，可於像素陣列121之每個區域調整暈光產生之抑制與飽和電荷量。例如，可於具有欲抑制暈光之像素120之區域，將抑制暈光之閘極電壓施加至排出電晶體15，對於具有欲增加飽和電荷量之像素120之區域，將增加飽和電荷量之閘極電壓施加至排出電晶體15。藉此，可於像素陣列121之每個區域調整暈光之產生抑制與飽和電荷量，且可產生更適當之圖像。再者，藉由精細地分割區域，可精細地進行各像素中之暈光之產生抑制與飽和電荷量之調整，且可產生更適當之圖像。
(6.適用例) 此處，對可適用以上之各實施形態所說明之像素電路1之構成例進行說明。圖11A係表示受光元件之平面構成之圖。圖11B係表示沿著圖11A之B-B’線之剖面構成之圖。例如，於各實施形態及其變化例中說明之各像素電路1可適用於圖11A及11B所示之受光元件。
受光元件501係適用於使用例如III-V族半導體等之化合物半導體材料之紅外線感測器等者，例如，於可視區域(例如380 nm以上且未達780 nm)～短紅外區域(例如780 nm以上且未達2400 nm)之波長之光，具有光電轉換功能。於該受光元件501，設置有例如2維配置之複數個受光單位區域P(像素P)(圖11B)。
該受光元件501係適用於使用例如III-V族半導體等之化合物半導體材料之紅外線感測器等者，例如，於可視區域(例如380 nm以上且未達780 nm)～短紅外區域(例如780 nm以上且未達2400 nm)之波長之光，具有光電轉換功能。於該受光元件501，設置有例如2維配置之複數個受光單位區域P(像素P)。
受光元件501具有中央部之元件區域R1、與設置於元件區域R1之外側且包圍元件區域R1之周邊區域R2(圖11A)。受光元件501具有自元件區域R1跨及周邊區域R2設置之導電膜515B。該導電膜515B於與元件區域R1之中央部對向之區域具有開口。
受光元件501具有元件基板510及讀取電路基板520之積層構造。元件基板510之一面為光入射面(光入射面S1)，與光入射面S1相反之面(另一面)為與讀取電路基板520之接合面(接合面S2)。
元件基板510自接近讀取電路基板520之位置起，依序具有配線層510W、第1電極511、半導體層510S(第1半導體層)、第2電極515及鈍化膜516。半導體層510S之與配線層510W之對向面及端面(側面)由絕緣膜517覆蓋。讀取電路基板520為所謂之ROIC(Readout integrated circuit：讀取積體電路)，具有與元件基板510之接合面S2相接之配線層520W及多層配線層522C、與將該配線層520W及多層配線層522C置於中間而與元件基板510對向之半導體基板521。
元件基板510於元件區域R1具有半導體層510S。換言之，設置有半導體層510S之區域為受光元件501之元件區域R1。元件區域R1中自導電膜515B露出之區域(與導電膜515B之開口對向之區域)為受光區域。元件區域R1中由導電膜515B覆蓋之區域為OPB(Optical Black)區域R1B。OPB區域R1B以包圍受光區域之方式設置。OPB區域R1B用於獲得黑位準之像素信號。元件基板510於周邊區域R2具有絕緣膜517及埋入層518。於周邊區域R2，設置有貫通元件基板510且到達讀取電路基板520之孔H1、H2。於受光元件501中，光自元件基板510之光入射面S1，經由鈍化膜516、第2電極515及第2接觸層514而入射至半導體層510S。由半導體層510S光電轉換之信號電荷經由第1電極511及配線層510W移動，並由讀取電路基板520讀取。以下，對各部之構成進行說明。
配線層510W跨及元件區域R1及周邊區域R2設置，具有與讀取電路基板520之接合面S2。於受光元件501中，該元件基板510之接合面S2設置於元件區域R1及周邊區域R2，且例如元件區域R1之接合面S2與周邊區域R2之接合面S2構成相同平面。如後所述，於受光元件501中，藉由設置埋入層518而形成周邊區域R2之接合面S2。
配線層510W於例如層間絕緣膜519A、519B中，具有接觸電極519E及虛設電極519ED。例如，於讀取電路基板520側配置層間絕緣膜519B，於第1接觸層512側配置層間絕緣膜519A，且該等層間絕緣膜519A、519B積層而設置。層間絕緣膜519A、519B例如藉由無機絕緣材料構成。作為該無機絕緣材料，例如列舉氮化矽(SiN)、氧化鋁(Al2 O3 )、氧化矽(SiO2 )及氧化鉿(HfO2 )等。亦可藉由相同之無機絕緣材料而構成層間絕緣膜519A、519B。
接觸電極519E例如設置於元件區域R1。該接觸電極519E係用以電性連接第1電極511與讀取電路基板520者，且於元件區域R1對每個像素P設置。相鄰之接觸電極519E藉由埋入層518及層間絕緣膜519A、519B而電性分離。接觸電極519E藉由例如銅(Cu)焊墊構成，且於接合面S2露出。虛設電極519ED例如設置於周邊區域R2。該虛設電極519ED連接於後述之配線層520W之虛設電極522ED。藉由設置該虛設電極519ED及虛設電極522ED，而可提高周邊區域R2之強度。虛設電極519ED例如以與接觸電極519E相同之步驟形成。虛設電極519ED藉由例如銅(Cu)焊墊構成，且於接合面S2露出。
設置於接觸電極519E與半導體層510S之間之第1電極511係被供給用以讀取光電轉換層513所產生之信號電荷(電洞或電子，以下方便起見而將信號電荷作為電洞說明)之電壓的電極(陽極)，且於元件區域R1對每個像素P設置。第1電極511以埋入絕緣膜517之開口之方式設置，且與半導體層510S(更具體而言，為後述之擴散區域512A)相接。第1電極511例如較絕緣膜517之開口更大，且第1電極511之一部分設置於埋入層518。即，第1電極511之上表面(半導體層510S側之面)與擴散區域512A相接，第1電極511之下表面及側面之一部分與埋入層518相接。相鄰之第1電極511藉由絕緣膜517及埋入層518而電性分離。
第1電極511例如藉由鈦(Ti)、鎢(W)、氮化鈦(TiN)、鉑(Pt)、金(Au)、鍺(Ge)、鈀(Pd)、鋅(Zn)、鎳(Ni)及鋁(Al)中之任一者之單體、或包含其等中之至少1種之合金而構成。第1電極511可為此種構成材料之單膜，或可為組合2種以上而得之積層膜。例如，第1電極511藉由鈦及鎢之積層膜而構成。第1電極511之厚度為例如數十nm～數百nm。
半導體層510S例如自接近配線層510W之位置起包含第1接觸層512、光電轉換層513及第2接觸層514。第1接觸層512、光電轉換層513及第2接觸層514具有彼此相同之平面形狀，且各者之端面於俯視時配置於相同位置。
第1接觸層512例如共通設置於所有像素P，且配置於絕緣膜517與光電轉換層513之間。第1接觸層512係用以將相鄰之像素P電性分離者，且於第1接觸層512設置有例如複數個擴散區域512A。藉由於第1接觸層512使用帶隙較構成光電轉換層513之化合物半導體材料之帶隙更大之化合物半導體材料，亦可抑制暗電流。於第1接觸層512，可使用例如n型之InP(磷化銦)。
設置於第1接觸層512之擴散區域512A彼此隔開而配置。擴散區域512A對每個像素P配置，且於各個擴散區域512A連接有第1電極511。於OPB區域R1B亦設置有擴散區域512A。擴散區域512A係用以對每個像素P讀取光電轉換層513所產生之信號電荷者，例如包含p型雜質。作為p型雜質，列舉例如Zn(鋅)等。如此，於擴散區域512A與擴散區域512A以外之第1接觸層512之間形成pn接合界面，將相鄰之像素P電性分離。擴散區域512A設置於例如第1接觸層512之厚度方向，亦設置於光電轉換層513之厚度方向之一部分。
第1電極511與第2電極515之間，更具體而言，第1接觸層512與第2接觸層514之間之光電轉換層513例如共通設置於所有像素P。該光電轉換層513係吸收特定波長之光且產生信號電荷者，例如，藉由i型之III-V族半導體等之化合物半導體材料而構成。作為構成光電轉換層513之化合物半導體材料，例如列舉InGaAs(砷化銦鎵)、InAsSb(銦砷銻)、InAs(砷化銦)、InSb(銻化銦)及HgCdTe(碲鎘汞)等。亦可藉由Ge(鍺)構成光電轉換層513。於光電轉換層513中，例如，完成可視區域至短紅外區域之波長之光之光電轉換。
第2接觸層514例如共通設置於所有像素P。該第2接觸層514設置於光電轉換層513與第2電極515之間，且與該等相接。第2接觸層514係自第2電極515排出之電荷移動之區域，例如，藉由包含n型雜質之化合物半導體而構成。於第2接觸層514，例如可使用n型之InP(磷化銦)。
第2電極515作為例如對於各像素P共通之電極，以與第2接觸層514相接之方式設置於第2接觸層514上(光入射側)。第2電極515係用以排出光電轉換層513所產生之電荷中不作為信號電荷使用之電荷者(陰極)。例如，於電洞作為信號電荷自第1電極511被讀取之情形，可通過該第2電極515排出例如電子。第2電極515藉由可透過例如紅外線等入射光之導電膜而構成。於第2電極515，例如可使用ITO(Indium Tin Oxide：氧化銦錫)或ITiO(In2 O3 -TiO2 )等。第2電極515例如亦可以區隔相鄰之像素P之方式設置為格柵狀。於該第2電極515可使用光透過性較低之導電材料。
鈍化膜516自光入射面S1側覆蓋第2電極515。鈍化膜516亦可具有防反射功能。於鈍化膜516，可使用例如氮化矽(SiN)、氧化鋁(Al2 O3 )、氧化矽(SiO2 )及氧化鉭(Ta2 O3 )等。鈍化膜516於OPB區域R1B具有開口516H。開口516H例如設置為包圍受光區域之框架狀(圖11A)。開口516H亦可於例如俯視時為四邊形狀或圓狀之孔。藉由該鈍化膜516之開口516H，而於第2電極515電性連接導電膜515B。
絕緣膜517設置於第1接觸層512與埋入層518之間，且覆蓋第1接觸層512之端面、光電轉換層513之端面、第2接觸層514之端面及第2電極515之端面，並於周邊區域R2中與鈍化膜516相接。該絕緣膜517例如包含氧化矽(SiOX )或氧化鋁(Al2 O3 )等之氧化物而構成。亦可藉由包含複數膜之積層構造而構成絕緣膜517。絕緣膜517亦可藉由例如氮氧化矽(SiON)、含碳氧化矽(SiOC)、氮化矽(SiN)及碳化矽(SiC)等矽(Si)系絕緣材料而構成。絕緣膜517之厚度為例如數十nm～數百nm。
導電膜515B自OPB區域R1B跨及周邊區域R2之孔H1而設置。該導電膜515B以設置於OPB區域R1B之鈍化膜516之開口516H與第2電極515相接，且經由孔H1與讀取電路基板520之配線(後述之配線522CB)相接。藉此，自讀取電路基板520經由導電膜515B對第2電極515供給電壓。導電膜515B作為此種朝第2電極515之電壓供給路徑而發揮功能，且具有作為遮光膜之功能，並形成OPB區域R1B。導電膜515B例如藉由包含鎢(W)、鋁(Al)、鈦(Ti)、鉬(Mo)、鉭(Ta)或銅(Cu)之金屬材料而構成。亦可於導電膜515B上設置有鈍化膜。
亦可於第2接觸層514之端部與第2電極515之間，設置有接著層B。該接著層B如後所述，係形成受光元件501時所使用者，擔負將半導體層510S接合於臨時基板之作用。接著層B例如藉由四乙氧基矽烷(TEOS)或氧化矽(SiO2 )等構成。接著層B例如較半導體層510S之端面擴寬而設置，且與半導體層510S一起由埋入層518覆蓋。於接著層B與埋入層518之間設置有絕緣膜517。
埋入層518係用以於受光元件501之製造步驟中，填埋臨時基板與半導體層510S之階差者。細節雖予以後述，但於本實施形態中，由於形成該埋入層518，故抑制因半導體層510S與臨時基板533之階差引起之製造步驟之不佳狀況之產生。
周邊區域R2之埋入層518設置於配線層10W與絕緣膜517之間、及配線層510W與鈍化膜516之間，例如具有半導體層510S之厚度以上之厚度。此處，由於該埋入層518包圍半導體層510S而設置，故形成半導體層510S之周圍之區域(周邊區域R2)。藉此，可於該周邊區域R2設置與讀取電路基板520之接合面S2。若於周邊區域R2形成有接合面S2，則亦可減小埋入層518之厚度，但較佳為埋入層518遍及厚度方向覆蓋半導體層510S，且半導體層510S之端面全面由埋入層518覆蓋。藉由埋入層518經由絕緣膜517而覆蓋半導體層510S之端面全面，可有效抑制水分向半導體層510S浸入。元件區域R1之埋入層518以覆蓋第1電極511之方式，設置於半導體層510S與配線層510W之間。
接合面S2側之埋入層518之面經平坦化，於周邊區域R2，於該經平坦化之埋入層518之面設置有配線層510W。於埋入層518，例如可使用氧化矽(SiOX )、氮化矽(SiN)、氮氧化矽(SiON)、含碳氧化矽(SiOC)及碳化矽(SiC)等無機絕緣材料。
於製造受光元件501之步驟中，形成埋入層518後，於埋入層518之上方，形成包含層間絕緣膜519A、519B與接觸電極519E之配線層510W。於包含該配線層510W之元件基板510，貼合包含配線層520W之讀取電路基板520而形成受光元件501。此時，將配線層510W之接觸電極519E、與配線層520W之接觸電極522E連接。接觸電極519E、522E具有例如Cu焊墊，且藉由該Cu焊墊之直接接合，將接觸電極519E、522E連接。使用CMP(Chemical Mechanical Polishing：化學機械研磨)法形成接觸電極519E時，對配置於研磨對象之銅膜下方之埋入層518，要求可承受研磨時之應力之硬度。又，為了使接觸電極519E、522E之Cu焊墊彼此直接接合，必須將元件基板510及讀取電路基板520形成得極為平坦。因此，配置於銅膜下方之埋入層518較佳具有可承受研磨時之應力之硬度。具體而言，埋入層518之構成材料較佳為硬度較一般之半導體封裝中配置於模具周圍之密封劑或有機材料更高之材料。作為具有此種高硬度之材料，例如列舉無機絕緣材料。藉由以例如CVD(Chemical Vapor Deposition：化學氣相沈積)法、濺鍍法或塗佈法將該無機絕緣材料成膜，可形成埋入層518。
於埋入層518，設置有貫通埋入層518之孔H1、H2。該孔H1、H2與埋入層518一起貫通配線層510W，且到達讀取電路基板520。孔H1、H2例如具有四邊形狀之平面形狀，且以包圍元件區域R1之方式，分別設置有複數個孔H1、H2(圖11A)。孔H1設置於較孔H2更接近元件區域R1之位置，孔H1之側壁及底面由導電膜515B覆蓋。該孔H1係用以連接第2電極515(導電膜515B)與讀取電路基板520之配線(後述之配線522CB)者，且貫通鈍化膜516、埋入層518及配線層510W而設置。
孔H2例如設置於較孔H1更接近晶片端E之位置。該孔H2貫通鈍化膜516、埋入層518及配線層510W，且到達讀取電路基板520之焊墊電極(後述之焊墊電極522P)。經由該孔H2，進行外部與受光元件501之電性連接。孔H1、H2亦可不到達讀取電路基板520。例如，亦可為孔H1、H2到達配線層510W之配線，且該配線連接於讀取電路基板520之配線522CB、焊墊電極522P。孔H1、H2亦可貫通接著層B。
光電轉換層513所產生之電洞及電子自第1電極511及第2電極515讀取。為了高速進行該讀取動作，較佳將第1電極511與第2電極515之間之距離設為足以進行光電轉換之距離，且未過度隔開之距離。即，較佳減小元件基板510之厚度。例如，第1電極511與第2電極515之間之距離或元件基板510之厚度為10 μm以下，進而為7 μm以下，進而為5 μm以下。
讀取電路基板520之半導體基板521將配線層520W及多層配線層522C置於中間，並與元件基板510對向。該半導體基板521例如藉由矽(Si)構成。於半導體基板521之表面(配線層520W側之面)附近，設置有複數個電晶體。例如，使用該複數個電晶體，於每個像素P，構成有讀取電路(Read Out Circuit)。作為該讀取電路，可使用各實施形態及變化例所說明之像素電路1。配線層520W例如自元件基板510側起，依序具有層間絕緣膜522A及層間絕緣膜522B，且該等層間絕緣膜522A、522B積層而設置。例如，於層間絕緣膜522A中，設置有接觸電極522E及虛設電極522ED。多層配線層522C將配線層520W置於中間並與元件基板510對向而設置。例如，於該多層配線層522C中，設置有焊墊電極522P及複數條配線522CB。層間絕緣膜522A、522B例如藉由無機絕緣材料構成。作為該無機絕緣材料，例如列舉氮化矽(SiN)、氧化鋁(Al2 O3 )、氧化矽(SiO2 )及氧化鉿(HfO2 )等。
接觸電極522E係用以電性連接第1電極511與配線522CB者，且於元件區域R1對每個像素P設置。該接觸電極522E於元件基板510之接合面S2與接觸電極519E相接。相鄰之接觸電極522E藉由層間絕緣膜522A而電性分離。
設置於周邊區域R2之虛設電極522ED於元件基板510之接合面S2與虛設電極519ED相接。該虛設電極522ED例如以與接觸電極522E相同之步驟形成。接觸電極522E及虛設電極522ED藉由例如銅(Cu)焊墊而構成，於讀取電路基板520之與元件基板510之對向面露出。即，於接觸電極519E與接觸電極522E之間、及虛設電極519ED與虛設電極522ED之間，完成例如CuCu接合。藉此，可將像素P細微化。
連接於接觸電極519E之配線522CB連接於半導體基板521之表面附近所設置之電晶體，且於每個像素P，連接第1電極511與讀取電路。經由孔H1連接於導電膜515B之配線522CB連接於例如特定之電位。如此，光電轉換層513所產生之電荷之一者(例如電洞)係自第1電極511經由接觸電極519E、522E讀取至讀取電路，光電轉換層513所產生之電荷之另一者(例如電子)係自第2電極515經由導電膜515B排出至特定之電位。
設置於周邊區域R2之焊墊電極522P係用以與外部進行電性連接者。於受光元件501之晶片端E附近，設置有貫通元件基板510且到達焊墊電極522P之孔H2，且經由該孔H2而與外部完成電性連接。連接例如藉由導線接合或突起等方法完成。例如，亦可自配置於孔H2內之外部端子對第2電極515，經由孔H2、讀取電路基板520之配線522CB及導電膜515B而供給特定之電位。亦可將光電轉換層513中之光電轉換之結果、自第1電極511讀取之信號電壓，經由接觸電極519E、522E讀取至半導體基板521之讀取電路，且經由該讀取電路輸出至配置於孔H2內之外部端子。信號電壓亦可與讀取電路一起，例如經由讀取電路基板520所包含之其他電路輸出至外部端子。其他電路意指例如信號處理電路及輸出電路等。
讀取電路基板520之厚度較佳大於元件基板510之厚度。例如，讀取電路基板520之厚度較佳為較元件基板510之厚度大2倍以上，進而5倍以上，進而10倍以上。或，讀取電路基板520之厚度例如為100 μm以上，或150 μm以上，或200 μm以上。藉由具有此種較大厚度之讀取電路基板520，確保受光元件501之機械強度。另，該讀取電路基板520可為僅包含1層形成電路之半導體基板521者，亦可除形成電路之半導體基板521外，進而具備支持基板等之基板。
圖12係表示另一受光元件之剖面構成之圖。例如，各實施形態及其變化例中說明之各像素電路1可適用於圖12所示之受光元件。
於圖12中，像素陣列區域內之各像素602根據重設電晶體之控制之差異，分為通常像素602A或電荷放出像素602B，但因像素構造對於通常像素602A與電荷放出像素602B之任一者皆相同，故單純以像素602進行說明。另，電荷放出像素602B配置於像素陣列區域之最外側。
將各像素602之電容元件、重設電晶體、放大電晶體、及選擇電晶體之讀取電路，於包含例如單晶矽(Si)等單晶材料之半導體基板612上對每一像素形成。
於半導體基板612之光入射側即上側，N型半導體薄膜641形成於像素陣列區域之全面。N型半導體薄膜641使用InGaP、InAlP、InGaAs、InAlAs、乃至黃銅礦構造之化合物半導體。黃銅礦構造之化合物半導體係獲得高光吸收係數、與遍及較廣波長域之高感度之材料，較佳用作光電轉換用之N型半導體薄膜641。此種黃銅礦構造之化合物半導體使用Cu、Al、Ga、In、S、Se等IV族元素之周圍元素而構成，例示如CuGaInS系混晶、CuAlGaInS系混晶、及CuAlGaInSSe系混晶等。作為配置於該半導體基板612之讀取電路，可適用各實施形態及各變化例所說明之像素電路1。
又，對於N型半導體薄膜641之材料，除上述之化合物半導體外，亦可使用非晶矽(Si)、鍺(Ge)、量子(Q：Quantum)點光電轉換膜、有機光電轉換膜等。此處，作為N型半導體薄膜641，設為使用InGaAs之化合物半導體者。
於N型半導體薄膜641之半導體基板612側即下側，對每一像素形成構成像素電極之高濃度之P型層642。且，於對每一像素形成之高濃度之P型層642之間，作為分離各像素602之像素分離區域之N型層643，例如以InP等化合物半導體形成。該N型層643除作為像素分離區域之功能外，亦具有防止暗電流之作用。
另一方面，於N型半導體薄膜641之光入射側即上側，亦使用作為像素分離區域使用之InP等之化合物半導體，而形成較N型半導體薄膜641更高濃度之N型層644。該高濃度之N型層644作為防止N型半導體薄膜641所產生之電荷逆流的障壁層而發揮功能。對於高濃度之N型層644之材料，例如可使用InGaAs、InP、InAlAs等之化合物半導體。
於作為障壁層之高濃度之N型層644之上，形成有防反射膜645。對於防反射膜645之材料，例如可使用氮化矽(SiN)、氧化鉿(HfO2 )、氧化鋁(Al2 O3 )、氧化鋯(ZrO2 )、氧化鉭(Ta2 O5 )、氧化鈦(TiO2 )等。
高濃度之N型層644或防反射膜645之任一者，亦作為於上下夾著N型半導體薄膜641之電極中之上側之上部電極發揮功能，且對作為上部電極之高濃度之N型層644或防反射膜645施加特定之電壓Va。
於防反射膜645之上進而形成有彩色濾光片646及晶載透鏡647。彩色濾光片646為使R(紅)、G(綠)、或B(藍)之任一者之光(波長光)透過之濾光片，例如於像素陣列區域中，以所謂之拜爾排列配置。
於構成像素電極之高濃度之P型層642、與作為像素分離區域之N型層643之下側，形成有鈍化層651及絕緣層652。且，連接電極653A及653B與凸塊電極654以貫通鈍化層651及絕緣層652之方式形成。連接電極653A及653B與凸塊電極654將構成像素電極之高濃度之P型層642、與累積電荷之電容元件622電性連接。
通常像素602A及電荷放出像素602B如以上般構成，具有相同之像素構造。然而，於通常像素602A及電荷放出像素602B中，重設電晶體之控制方法不同。
於通常像素602A中，根據光電轉換部之電荷之產生期間(受光期間)、受光開始前之電容元件之電位之重設期間等，重設電晶體基於重設信號而接通斷開，但於電荷放出像素602B中，重設電晶體始終被控制為接通。藉此，光電轉換部所產生之電荷向地面排出，且對電荷放出像素602B始終施加一定之電壓Va。
(7.對移動體之應用例) 本揭示之技術(本技術)可對各種產品應用。例如，本揭示之技術亦可作為搭載於汽車、電動汽車、混合動力電動汽車、機車、自行車、個人移動器、飛機、無人駕駛飛機、船舶、機器人等任一種移動體之裝置而實現。
圖13係顯示可適用本揭示之技術之移動體控制系統之一例即車輛控制系統之概略性構成例的方塊圖。
車輛控制系統12000具備經由通信網路12001連接之複數個電子控制單元。於圖13所示之例中，車輛控制系統12000具備驅動系統控制單元12010、車身系統控制單元12020、車外資訊檢測單元12030、車內資訊檢測單元12040、及綜合控制單元12050。又，作為綜合控制單元12050之功能構成，圖示有微電腦12051、聲音圖像輸出部12052、及車載網路I/F(Interface：介面)12053。
驅動系統控制單元12010按照各種程式而控制與車輛之驅動系統關聯之裝置之動作。例如，驅動系統控制單元12010作為內燃機或驅動用馬達等用以產生車輛之驅動力之驅動力產生裝置、用以將驅動力傳遞至車輪之驅動力傳遞機構、調節車輛之舵角之轉向機構、及產生車輛之制動力之制動裝置等之控制裝置發揮功能。
車身系統控制單元12020按照各種程式而控制車體所裝備之各種裝置之動作。例如，車身系統控制單元12020作為無鑰匙啟動系統、智慧鑰匙系統、電動車窗裝置、或頭燈、尾燈、剎車燈、信號燈或霧燈等各種燈之控制裝置發揮功能。於該情形時，可對車身系統控制單元12020輸入自代替鑰匙之可攜式機器發出之電波或各種開關之信號。車身系統控制單元12020受理該等電波或信號之輸入，並控制車輛之門鎖裝置、電動車窗裝置、燈等。
車外資訊檢測單元12030檢測搭載有車輛控制系統12000之車輛之外部資訊。例如，於車外資訊檢測單元12030連接有攝像部12031。車外資訊檢測單元12030使攝像部12031拍攝車外之圖像，且接收拍攝到之圖像。車外資訊檢測單元12030可基於接收到之圖像進行人、車、障礙物、標識或路面上之文字等之物體檢測處理或距離檢測處理。
攝像部12031係接收光並輸出與該光之接收量相應之電信號之光感測器。攝像部12031亦可將電信號輸出為圖像，又可輸出為測距之資訊。又，攝像部12031接收之光可為可視光，亦可為紅外線等非可視光。
車內資訊檢測單元12040檢測車內之資訊。於車內資訊檢測單元12040，例如連接有檢測駕駛者之狀態之駕駛者狀態檢測部12041。駕駛者狀態檢測部12041包含例如拍攝駕駛者之相機，車內資訊檢測單元12040基於自駕駛者狀態檢測部12041輸入之檢測資訊，可算出駕駛者之疲勞程度或集中程度，亦可判別駕駛者有無打瞌睡。
微電腦12051可基於以車外資訊檢測單元12030或車內資訊檢測單元12040取得之車內外資訊，運算驅動力產生裝置、轉向機構或制動裝置之控制目標值，並對驅動系統控制單元12010輸出控制指令。例如，微電腦12051可進行以實現包含避開車輛之碰撞或緩和碰撞、基於車間距離之追隨行駛、車速維持行駛、車輛之碰撞警告、或車輛之車道偏離警告等之ADAS(Advanced Driver Assistance System：先進駕駛輔助系統)之功能為目的之協調控制。
又，微電腦12051基於以車外資訊檢測單元12030或車內資訊檢測單元12040取得之車輛周圍之資訊而控制驅動力產生裝置、轉向機構或制動裝置等，藉此可進行以不依據駕駛者之操作而自主行駛之自動駕駛等為目的之協調控制。
又，微電腦12051可基於以車外資訊檢測單元12030取得之車外資訊，對車身系統控制單元12020輸出控制指令。例如，微電腦12051可根據車外資訊檢測單元12030檢測出之前車或對向車之位置控制頭燈，而進行以將遠光束切換為近光束等謀求防眩為目的之協調控制。
聲音圖像輸出部12052向可對車輛之搭乘者或車外視覺性或聽覺性通知資訊之輸出裝置發送聲音及圖像中之至少一者之輸出信號。於圖13之例中，作為輸出裝置，例示有音頻揚聲器12061、顯示部12062及儀表板12063。顯示部12062例如可包含車載顯示器及抬頭顯示器之至少一者。
圖14係顯示攝像部12031之設置位置之例之圖。
於圖14中，車輛12100具有攝像部12101、12102、12103、12104、12105作為攝像部12031。
攝像部12101、12102、12103、12104、12105例如設置於車輛12100之前保險桿、側視鏡、後保險桿、尾門及車廂內之擋風玻璃之上部等位置。前保險桿所具備之攝像部12101及車廂內之擋風玻璃之上部所具備之攝像部12105主要取得車輛12100前方之圖像。側視鏡所具備之攝像部12102、12103主要取得車輛12100側方之圖像。後保險桿或尾門所具備之攝像部12104主要取得車輛12100後方之圖像。攝像部12101及12105所取得之前方之圖像主要用於檢測前方車輛、或行人、障礙物、號誌機、交通標識或車線等。
另，於圖14顯示有攝像部12101至12104之攝影範圍之一例。攝像範圍12111表示設置於前保險桿之攝像部12101之攝像範圍，攝像範圍12112、12113分別表示設置於側視鏡之攝像部12102、12103之攝像範圍，攝像範圍12114表示設置於後保險桿或尾門之攝像部12104之攝像範圍。例如，可藉由使攝像部12101至12104所拍攝之圖像資料重疊，而獲得自上方觀察車輛12100之俯瞰圖像。
攝像部12101至12104之至少1者可具有取得距離資訊之功能。例如，攝像部12101至12104之至少1者可為包含複數個攝像元件之立體相機，亦可為具有相位差檢測用之像素之攝像元件。
例如，微電腦12051可藉由基於自攝像部12101至12104獲得之距離資訊，求出到達攝像範圍12111至12114內之各立體物之距離、與該距離之時間變化(相對於車輛12100之相對速度)，而尤其將位於車輛12100之行進路上之最近之立體物且於與車輛12100大致相同方向以特定之速度(例如0 km/h以上)行駛之立體物，作為前車擷取。再者，微電腦12051可設定近前應與前車預先確保之車間距離，而進行自動剎車控制(亦包含追隨停止控制)或自動加速控制(亦包含追隨起步控制)等。如此可進行以不依據駕駛者之操作而自主行駛之自動駕駛等為目的之協調控制。
例如，微電腦12051可基於能自攝像部12101至12104獲得之距離資訊，將立體物相關之立體物資料分類成2輪車、普通車輛、大型車輛、行人、電線桿等其他立體物而擷取，並用於障礙物之自動避開。例如，微電腦12051將車輛12100周邊之障礙物識別為車輛12100之駕駛員可視認之障礙物與難以視認之障礙物。且，微電腦12051判斷表示與各障礙物碰撞之危險度之碰撞風險，於碰撞風險為設定值以上而有可能碰撞之情況時，可經由音頻揚聲器12061或顯示部12062對駕駛員輸出警報或經由驅動系統控制單元12010進行強制減速或避開轉向，藉此進行用以避開碰撞之駕駛支援。
攝像部12101至12104之至少1者可為檢測紅外線之紅外線相機。例如，微電腦12051可藉由判定攝像部12101至12104之攝像圖像中是否存在行人而辨識行人。該行人之辨識係根據例如擷取作為紅外線相機之攝像部12101至12104之攝像圖像之特徵點之順序、及對表示物體輪廓之一連串特徵點進行圖案匹配處理而判別是否為行人之順序而進行。若微電腦12051判定為攝像部12101至12104之攝像圖像中存在行人且辨識為行人，則聲音圖像輸出部12052以將用以強調之方形輪廓線與該辨識出之行人重疊顯示之方式控制顯示部12062。又，聲音圖像輸出部12052亦可以將表示行人之圖標等顯示於所期望之位置之方式控制顯示部12062。
以上，對可適用本揭示之技術之車輛控制系統之一例進行說明。本揭示之技術可適用於以上說明之構成中之攝像部12031。具體而言，具有圖3、5～10所例示之構成之像素120可適用於攝像部12031。藉由對攝像部12031適用本揭示之技術，可適當調整暈光之產生抑制與飽和電荷量之平衡，藉此獲得更易觀察之攝影圖像，因此可減輕駕駛員之疲勞。
(8.對內視鏡手術系統之應用例) 又，本揭示之技術亦可適用於內視鏡手術系統。
圖15係顯示可適用本揭示之技術(本技術)之內視鏡手術系統之概略性構成之一例的圖。
於圖15中，圖示有施術者(醫師)11131使用內視鏡手術系統11000對病床11133上之患者11132進行手術之情況。如圖示般，內視鏡手術系統11000由內視鏡11100、氣腹管11111或能量處置具11112等其他手術器械11110、支持內視鏡11100之支持臂裝置11120、及供搭載用於內視鏡下手術之各種裝置之推車11200而構成。
內視鏡11100包含：鏡筒11101，其自前端將特定長度之區域插入至患者11132之體腔內；及相機頭11102，其連接於鏡筒11101之基端。於圖示之例中，圖示作為具有硬性之鏡筒11101之所謂硬性鏡構成之內視鏡11100，但內視鏡11100亦可作為具有軟性鏡筒之所謂軟性鏡構成。
於鏡筒11101之前端設置有供嵌入對物透鏡之開口部。於內視鏡11100連接有光源裝置11203，由該光源裝置11203產生之光藉由於鏡筒11101之內部延設之光導而導光至該鏡筒之前端，並經由對物透鏡向患者11132體腔內之觀察對象照射。另，內視鏡11100可為直視鏡，亦可為斜視鏡或側視鏡。
於相機頭11102之內部設置有光學系統及攝像元件，來自觀察對象之反射光(觀察光)藉由該光學系統而聚光於該攝像元件。藉由該攝像元件將觀察光進行光電轉換，產生對應於觀察光之電信號，即對應於觀察圖像之圖像信號。該圖像信號作為RAW資料發送至相機控制單元(CCU：Camera Control Unit)11201。
CCU11201由CPU(Central Processing Unit)或GPU(Graphics Processing Unit：圖形處理單元)等構成，且總括性地控制內視鏡11100及顯示裝置11202之動作。再者，CCU11201自相機頭11102接收圖像信號，並對該圖像信號實施例如顯影處理(去馬賽克處理)等用以顯示基於該圖像信號之圖像之各種圖像處理。
顯示裝置11202藉由來自CCU11201之控制，顯示基於由該CCU11201實施圖像處理後之圖像信號之圖像。
光源裝置11203包含例如LED(Light Emitting Diode：發光二極體)等光源，將拍攝術部等時之照射光供給至內視鏡11100。
輸入裝置11204係針對內視鏡手術系統11000之輸入介面。使用者可經由輸入裝置11204對內視鏡手術系統11000進行各種資訊之輸入或指示輸入。例如，使用者輸入變更內視鏡11100之攝像條件(照射光之種類、倍率及焦點距離等)之主旨之指示等。
處置具控制裝置11205控制用於組織之燒灼、切開或血管之密封等能量處置具11112之驅動。氣腹裝置11206出於確保內視鏡11100之視野及確保施術者之作業空間之目的，為了使患者11132之體腔鼓起，而經由氣腹管11111將氣體送入至該體腔內。記錄器11207係可記錄手術相關之各種資訊之裝置。印表機11208係可以文字、圖像或圖表等各種形式印刷手術相關之各種資訊之裝置。
另，對內視鏡11100供給拍攝術部時之照射光之光源裝置11203可包含例如LED、雷射光源或藉由其等之組合而構成之白色光源。於藉由RGB雷射光源之組合構成白色光源之情形時，由於可高精度地控制各色(各波長)之輸出強度及輸出時序，故可於光源裝置11203中進行攝像圖像之白平衡之調整。又，於該情形時，亦可藉由將來自RGB雷射光源各者之雷射光分時地照射至觀察對象，且與該照射時序同步地控制相機頭11102之攝像元件之驅動，而分時地拍攝與RGB各者對應之圖像。根據該方法，即便不於該攝像元件設置彩色濾光片，亦可獲得彩色圖像。
又，光源裝置11203亦可以每隔特定之時間變更輸出之光之強度之方式控制其驅動。與該光之強度之變更時序同步地控制相機頭11102之攝像元件之驅動而分時取得圖像，並合成該圖像，藉此可產生所謂之不存在欠曝及過曝之高動態範圍之圖像。
又，光源裝置11203亦可構成為能供給對應於特殊光觀察之特定波長頻帶之光。於特殊光觀察中，例如進行所謂窄頻帶光觀察(Narrow Band Imaging：窄頻帶成像)，即，利用身體組織之光吸收之波長依存性，照射與通常觀察時之照射光(即，白色光)相比頻帶更窄之光，藉此以高對比度拍攝黏膜表層之血管等特定組織。或，於特殊光觀察中，亦可進行藉由因照射激發光產生之螢光獲得圖像之螢光觀察。於螢光觀察中，可進行對身體組織照射激發光，觀察來自該身體組織之螢光(自體螢光觀察)，或將吲哚青綠(ICG：Indocyanine Green)等試劑局部注射至身體組織且對該身體組織照射該試劑之螢光波長所對應之激發光而獲得螢光圖像等。光源裝置11203可構成為能供給此種特殊光觀察所對應之窄頻帶光及/或激發光。
圖16係顯示圖15所示之相機頭11102及CCU11201之功能構成之一例之方塊圖。
相機頭11102具有透鏡單元11401、攝像部11402、驅動部11403、通信部11404、及相機頭控制部11405。CCU11201具有通信部11411、圖像處理部11412、及控制部11413。相機頭11102與CCU11201可藉由傳輸纜線11400相互通信地連接。
透鏡單元11401係設置於與鏡筒11101之連接部之光學系統。自鏡筒11101之前端捕獲之觀察光被導光至相機頭11102，並入射至該透鏡單元11401。透鏡單元11401將包含變焦透鏡及聚焦透鏡之複數個透鏡組合而構成。
攝像部11402由攝像元件構成。構成攝像部11402之攝像元件可為1個(所謂之單板式)，亦可為複數個(所謂之多板式)。於以多板式構成攝像部11402之情形時，可例如藉由各攝像元件產生與RGB各者對應之圖像信號，並藉由將其等合成而獲得彩色圖像。或，攝像部11402亦可構成為具有用以分別取得3D(Dimensional：維度)顯示所對應之右眼用及左眼用之圖像信號之1對攝像元件。藉由進行3D顯示，施術者11131可更準確地掌握術部之身體組織之深處。另，於以多板式構成攝像部11402之情形時，亦可對應於各攝像元件而設置複數個系統之透鏡單元11401。
又，攝像部11402亦可不設置於相機頭11102。例如，攝像部11402亦可於鏡筒11101之內部，設置於對物透鏡之後方。
驅動部11403由致動器構成，且藉由來自相機頭控制部11405之控制，使透鏡單元11401之變焦透鏡及聚焦透鏡沿著光軸移動特定之距離。藉此，可適當地調整攝像部11402之攝像圖像之倍率及焦點。
通信部11404由用以於與CCU11201之間收發各種資訊之通信裝置構成。通信部11404將自攝像部11402獲得之圖像信號作為RAW資料而經由傳輸纜線11400發送至CCU11201。
又，通信部11404自CCU11201接收用以控制相機頭11102之驅動之控制信號，並供給至相機頭控制部11405。於該控制信號例如包含指定攝像圖像之訊框率之主旨之資訊、指定攝像時之曝光值之主旨之資訊、以及/或指定攝像圖像之倍率及焦點之主旨之資訊等攝像條件相關之資訊。
另，上述訊框率或曝光值、倍率、焦點等攝像條件可藉由使用者適當指定，亦可基於取得之圖像信號而由CCU11201之控制部11413自動地設定。於後者之情形時，將所謂之AE(Auto Exposure：自動曝光)功能、AF(Auto Focus：自動聚焦)功能及AWB(Auto White Balance：自動白平衡)功能搭載於內視鏡11100。
相機頭控制部11405基於經由通信部11404接收之來自CCU11201之控制信號，控制相機頭11102之驅動。
通信部11411由用以於與相機頭11102之間收發各種資訊之通信裝置構成。通信部11411自相機頭11102接收經由傳輸纜線11400發送之圖像信號。
又，通信部11411對相機頭11102發送用以控制相機頭11102之驅動之控制信號。圖像信號或控制信號可藉由電通信或光通信等發送。
圖像處理部11412對自相機頭11102發送之RAW資料即圖像信號實施各種圖像處理。
控制部11413進行內視鏡11100之術部等之攝像、及藉由術部等之攝像獲得之攝像圖像之顯示相關之各種控制。例如，控制部11413產生用以控制相機頭11102之驅動之控制信號。
又，控制部11413基於藉由圖像處理部11412實施圖像處理後之圖像信號，使反映術部等之攝像圖像顯示於顯示裝置11202。此時，控制部11413亦可使用各種圖像辨識技術而辨識攝像圖像內之各種物體。例如，控制部11413可藉由檢測攝像圖像所包含之物體之邊緣形狀或顏色等，而辨識鉗子等手術器械、特定之身體部位、出血、使用能量處置具11112時之霧等。控制部11413亦可於使攝像圖像顯示於顯示裝置11202時，使用其辨識結果將各種手術支援資訊重疊顯示於該術部之圖像。藉由重疊顯示手術支援資訊，並對施術者11131提示，可減輕施術者11131之負擔、或使施術者11131確實地進行手術。
連接相機頭11102及CCU11201之傳輸纜線11400係對應於電信號之通信之電信號纜線、對應於光通信之光纖、或其等之複合纜線。
此處，於圖示之例中，使用傳輸纜線11400以有線進行通信，但相機頭11102與CCU11201之間之通信亦可以無線進行。
以上，對可適用本揭示之技術之內視鏡手術系統之一例進行說明。本揭示之技術可適用於以上說明之構成中之內視鏡11100、或相機頭11102之攝像部11402。具體而言，具有圖3、5～10所例示之構成之像素120可適用於內視鏡11100、或相機頭11102之攝像部11402。藉由對內視鏡11100、或相機頭11102之攝像部11402適用本揭示之技術，可適當調整暈光之產生抑制與飽和電荷量之平衡，藉此獲得更清晰之術部圖像，因此施術者可確實地確認術部。
另，此處作為一例對內視鏡手術系統進行說明，但本揭示之技術除此以外還可適用於例如顯微鏡手術系統等。
以上，對本揭示之實施形態進行說明，但本揭示之技術範圍並非直接限定於上述實施形態者，可於不脫離本揭示之主旨之範圍內進行各種變更。又，亦可適當組合遍及不同之實施形態及變化例之構成要件。
另，本說明書所記載之效果僅為例示而並非受限定者，又可有其他效果。
另，本技術亦可採取如以下之構成。
(1) 一種固體攝像裝置，其具備： 光電轉換部，其產生光電荷； 第1電荷保持部，其連接於上述光電轉換部，並保持由上述光電轉換部產生之光電荷； 第1電晶體，其用以將上述第1電荷保持部所保持之上述光電荷向外部排出；及 電壓控制部，其控制將上述第1電晶體設為斷開時對上述第1電晶體之閘極施加之斷開電壓之電壓值。 (2) 如上述(1)之固體攝像裝置，其進而具備： 第2電荷保持部，其保持自上述第1電荷保持部傳送之上述光電荷； 第2電晶體，其配置於將上述第1電荷保持部與上述第2電荷保持部相連之配線上； 第3電晶體，其配置於將上述第2電荷保持部與恆定電壓源相連之配線上； 第4電晶體，其將與上述第2電荷保持部所保持之上述光電荷之電荷量相應之電壓值之像素信號輸出至信號線；及 第5電晶體，其配置於將上述第4電晶體與上述信號線相連之配線上。 (3) 如上述(1)或(2)之固體攝像裝置，其中 上述光電轉換部包含InGaAs(砷化銥鎵)、InAsSb(銦砷銻)、InAs(砷化銦)、InSb(銻化銦)、HgCdTe(碲鎘汞)、Ge(鍺)、量子點或有機化合物之任一者；且 上述第1電晶體為P型MOS(Metal Oxide Semiconductor)電晶體。 (4) 如上述(1)或(2)之固體攝像裝置，其中 上述光電轉換部為光電二極體；且 上述第1電晶體為N型MOS電晶體。 (5) 如上述(1)至(4)中任一項之固體攝像裝置，其中將自上述光電轉換部延伸之電極與自上述第1電荷保持部延伸之電極直接接合而導通。 (6) 如上述(1)至(4)中任一項之固體攝像裝置，其中將自上述光電轉換部延伸之端子與自上述第1電荷保持部延伸之端子藉由凸塊電極連接而導通。 (7) 如上述(1)至(6)中任一項之固體攝像裝置，其進而具備： 反饋控制部，其控制自電源輸出的電壓之電壓值並將其施加於上述第1電晶體之上述閘極；且 上述電壓控制部藉由將閘極電壓之資訊向上述反饋控制部輸出，而變更上述斷開電壓之上述電壓值。 (8) 如上述(1)至(6)中任一項之固體攝像裝置，其中上述電壓控制部接收由外部電源將上述電壓值切換後之供給電壓之輸入，並使用上述供給電壓而變更上述斷開電壓之上述電壓值。 (9) 如上述(1)至(8)中任一項之固體攝像裝置，其具備： 像素陣列部，其於行列方向配置有複數個像素； 驅動電路，其驅動複數個上述像素中之讀取對象之像素； 處理電路，其自藉由上述驅動電路驅動之上述讀取對象之像素讀取像素信號；及 控制部，其控制上述驅動電路及上述處理電路。 (10) 如上述(9)之固體攝像裝置，其中上述電壓控制部對上述像素陣列部中之1或複數個上述列之每列，變更上述斷開電壓之上述電壓值。 (11) 如上述(9)之固體攝像裝置，其中 將上述像素陣列部劃分為複數個區域；且 上述電壓控制部對複數個上述區域之各者，變更上述斷開電壓之上述電壓值。 (12) 如上述(1)至(11)中任一項之固體攝像裝置，其進而具備： 複數個緩衝器，其設置於1或複數個上述列之每列，各自保持施加於上述第1電晶體之上述閘極之電壓；且 上述電壓控制部控制將上述複數個緩衝器各者所保持之上述電壓供給至1或複數個上述列之時序。 (13) 一種電子機器，其具備： 固體攝像裝置； 光學系統，其將入射光成像於上述固體攝像裝置之受光面；及 處理器，其控制上述固體攝像裝置；且 上述固體攝像裝置具備： 光電轉換部，其產生光電荷； 第1電荷保持部，其連接於上述光電轉換部，並保持藉由上述光電轉換部產生之光電荷； 第1電晶體，其用以將上述第1電荷保持部所保持之上述光電荷向外部排出；及 電壓控制部，其控制將上述第1電晶體設為斷開時對上述第1電晶體之閘極施加之斷開電壓之電壓值。
1:像素電路 2:電壓控制電路 10:光電轉換膜 11:重設電晶體 12:放大電晶體 13:選擇電晶體 14:傳送電晶體 15:排出電晶體 16,17:電容器 18:光電二極體 20:浮動擴散層(FD) 21:感測節點(SN) 100:電子機器 101:攝像透鏡 102:影像感測器 103:處理器 104:記憶部 111:偏壓電壓源 112:電源 113:反饋控制部 114:電壓控制部 115:緩衝器 116:外部電源 120:像素 121:像素陣列 122:垂直驅動電路 123:行處理電路 124:水平驅動電路 125:系統控制部 126:信號處理部 127:資料儲存部 150:列控制電路 201～203:圖表 211～213:圖像 221～224:曲線 501:受光元件 510:元件基板 510S:半導體層(第1半導體層) 510W:配線層 511:第1電極 512:第1接觸層 512A:擴散區域 513:光電轉換層 514:第2接觸層 515:第2電極 515B:導電膜 516:鈍化膜 516H:開口 517:絕緣膜 518:埋入層 519A,519B:層間絕緣膜 519E:接觸電極 519ED:虛設電極 520:讀取電路基板 520W:配線層 521:半導體基板 522A,522B:層間絕緣膜 522C:多層配線層 522CB:配線 522E:接觸電極 522ED:虛設電極 522P:焊墊電極 602A:通常像素 602B:電荷放出像素 612:半導體基板 622:電容元件 641:N型半導體薄膜 642:P型層 643:N型層 644:N型層 645:防反射膜 646:彩色濾光片 647:晶載透鏡 651:鈍化層 652:絕緣層 653A,653B:連接電極 654:凸塊電極 11000:內視鏡手術系統 11100:內視鏡 11101:鏡筒 11102:相機頭 11110:其他手術器械 11111:氣腹管 11112:能量處置具 11120:支持臂裝置 11131:施術者(醫師) 11132:患者 11133:病床 11200:推車 11201:CCU 11202:顯示裝置 11203:光源裝置 11204:輸入裝置 11205:處置具控制裝置 11206:氣腹裝置 11207:記錄器 11208:印表機 11400:傳輸纜線 11401:透鏡單元 11402:攝像部 11403:驅動部 11404:通信部 11405:相機頭控制部 11411:通信部 11412:圖像處理部 11413:控制部 12000:車輛控制系統 12001:通信網路 12010:驅動系統控制單元 12020:車身系統控制單元 12030:車外資訊檢測單元 12031:攝像部 12040:車內資訊檢測單元 12041:駕駛者狀態檢測部 12050:綜合控制單元 12051:微電腦 12052:聲音圖像輸出部 12053:車載網路I/F 12061:音頻揚聲器 12062:顯示部 12063:儀表板 12100:車輛 12101,12102,12103,12104,12105:攝像部 12111,12112,12113,12114:攝像範圍 AMP:放大電晶體 B:接著層 E:晶片端 FD:浮動擴散區域 G:綠 H1:孔 H2:孔 LD:像素驅動線 OFG:排出電晶體 P:受光單位區域(像素) R:紅 R1:元件區域 R1B:OPB區域 R2:周邊區域 RST:重設電晶體 S1:光入射面 S2:光入射面 SEL:選擇電晶體 SN:感測節點 TRG:傳送電晶體 Va:電壓 VDD:電壓源 VDR:低電壓源 VSL:垂直信號線 Vtop:上部電極
圖1係顯示第1實施形態之電子機器之概略構成例之方塊圖。 圖2係顯示第1實施形態之影像感測器之概略構成例之方塊圖。 圖3係第1實施形態之像素電路之電路圖。 圖4係表示與排出電晶體之閘極電壓相應之輸出電壓及暈光狀態之一例之圖。 圖5係顯示使用光電二極體之像素電路之一例之電路圖。 圖6係3電晶體型之像素電路之電路圖。 圖7係第2實施形態之像素電路及電壓控制電路之電路圖。 圖8係表示第3實施形態之影像感測器中之列控制電路之連接狀態之圖。 圖9係表示第4實施形態之影像感測器中之列控制電路之連接狀態之圖。 圖10係表示第5實施形態之影像感測器中之列控制電路之連接狀態之圖。 圖11A係表示受光元件之平面構成之圖。 圖11B係表示沿著圖11A之B-B’線之剖面構成之圖。 圖12係表示另一受光元件之剖面構成之圖。 圖13係顯示車輛控制系統之概略構成之一例之方塊圖。 圖14係顯示車外資訊檢測部及攝像部之設置位置之一例之說明圖。 圖15係顯示內視鏡手術系統之概略構成之一例之圖。 圖16係顯示相機頭及CCU之功能構成之一例之方塊圖。
1:像素電路
2:電壓控制電路
10:光電轉換膜
11:重設電晶體
12:放大電晶體
13:選擇電晶體
14:傳送電晶體
15:排出電晶體
16,17:電容器
20:浮動擴散層(FD)
21:感測節點(SN)
111:偏壓電壓源
112:電源
113:反饋控制部
114:電壓控制部
115:緩衝器
150:列控制電路
VDD:電壓源
VDR:低電壓源

Claims (13)

  1. 一種固體攝像裝置，其具備： 光電轉換部，其產生光電荷； 第1電荷保持部，其連接於上述光電轉換部，並保持由上述光電轉換部產生之光電荷； 第1電晶體，其用以將上述第1電荷保持部所保持之上述光電荷向外部排出；及 電壓控制部，其控制將上述第1電晶體設為斷開時對上述第1電晶體之閘極施加之斷開電壓之電壓值。
  2. 如請求項1之固體攝像裝置，其進而具備： 第2電荷保持部，其保持自上述第1電荷保持部傳送之上述光電荷； 第2電晶體，其配置於將上述第1電荷保持部與上述第2電荷保持部相連之配線上； 第3電晶體，其配置於將上述第2電荷保持部與恆定電壓源相連之配線上； 第4電晶體，其將與上述第2電荷保持部所保持之上述光電荷之電荷量相應之電壓值之像素信號輸出至信號線；及 第5電晶體，其配置於將上述第4電晶體與上述信號線相連之配線上。
  3. 如請求項1之固體攝像裝置，其中 上述光電轉換部包含InGaAs(砷化銥鎵)、InAsSb(銦砷銻)、InAs(砷化銦)、InSb(銻化銦)、HgCdTe(碲鎘汞)、Ge(鍺)、量子點或有機化合物之任一者；且 上述第1電晶體為P型MOS(Metal Oxide Semiconductor：互補金屬氧化物半導體)電晶體。
  4. 如請求項1之固體攝像裝置，其中 上述光電轉換部為光電二極體；且 上述第1電晶體為N型MOS電晶體。
  5. 如請求項1之固體攝像裝置，其中將自上述光電轉換部延伸之電極與自上述第1電荷保持部延伸之電極直接接合而導通。
  6. 如請求項1之固體攝像裝置，其中將自上述光電轉換部延伸之端子與自上述第1電荷保持部延伸之端子藉由凸塊電極連接而導通。
  7. 如請求項1之固體攝像裝置，其進而具備： 反饋控制部，其控制自電源輸出的電壓之電壓值並將其施加於上述第1電晶體之上述閘極；且 上述電壓控制部藉由將閘極電壓之資訊向上述反饋控制部輸出，而變更上述斷開電壓之上述電壓值。
  8. 如請求項1之固體攝像裝置，其中上述電壓控制部接收由外部電源將上述電壓值切換後之供給電壓之輸入，使用上述供給電壓而變更上述斷開電壓之上述電壓值。
  9. 如請求項1之固體攝像裝置，其具備： 像素陣列部，其於行列方向配置有複數個像素； 驅動電路，其驅動複數個上述像素中之讀取對象之像素； 處理電路，其自藉由上述驅動電路驅動之上述讀取對象之像素讀取像素信號；及 控制部，其控制上述驅動電路及上述處理電路。
  10. 如請求項9之固體攝像裝置，其中上述電壓控制部對上述像素陣列部中之1或複數個上述列之每列，變更上述斷開電壓之上述電壓值。
  11. 如請求項9之固體攝像裝置，其中 將上述像素陣列部劃分為複數個區域；且 上述電壓控制部對複數個上述區域之各者，變更上述斷開電壓之上述電壓值。
  12. 如請求項1之固體攝像裝置，其進而具備： 複數個緩衝器，其設置於1或複數個上述列之每列，各自保持施加於上述第1電晶體之上述閘極之電壓；且 上述電壓控制部控制將上述複數個緩衝器各者所保持之上述電壓供給至1或複數個上述列之時序。
  13. 一種電子機器，其具備： 固體攝像裝置； 光學系統，其將入射光成像於上述固體攝像裝置之受光面；及 處理器，其控制上述固體攝像裝置；且 上述固體攝像裝置具備： 光電轉換部，其產生光電荷； 第1電荷保持部，其連接於上述光電轉換部，並保持藉由上述光電轉換部產生之光電荷； 第1電晶體，其用以將上述第1電荷保持部所保持之上述光電荷向外部排出；及 電壓控制部，其控制將上述第1電晶體設為斷開時對上述第1電晶體之閘極施加之斷開電壓之電壓值。
TW109140442A 2019-12-02 2020-11-19 固體攝像裝置及電子機器 TW202137748A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-218405 2019-12-02
JP2019218405 2019-12-02

Publications (1)

Publication Number Publication Date
TW202137748A true TW202137748A (zh) 2021-10-01

Family

ID=76221577

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109140442A TW202137748A (zh) 2019-12-02 2020-11-19 固體攝像裝置及電子機器

Country Status (7)

Country Link
US (2) US12028629B2 (zh)
EP (1) EP4072126A4 (zh)
JP (1) JP7638898B2 (zh)
KR (1) KR20220103729A (zh)
CN (1) CN114731376A (zh)
TW (1) TW202137748A (zh)
WO (1) WO2021111848A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114551488A (zh) * 2022-02-10 2022-05-27 中国科学院上海技术物理研究所 一种共栅控的铟镓砷阵列光电探测器结构

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5846070B2 (ja) 1979-02-13 1983-10-14 松下電器産業株式会社 固体撮像装置
JP3915161B2 (ja) * 1997-03-04 2007-05-16 ソニー株式会社 ブルーミング防止構造を備えた固体撮像素子のダイナミックレンジ拡大方法とその固体撮像素子
JP3871439B2 (ja) 1998-06-05 2007-01-24 松下電器産業株式会社 固体撮像装置およびその駆動方法
KR100312974B1 (ko) 1999-10-22 2001-11-07 박종섭 이미지센서의 단위 화소
JP2002330346A (ja) 2001-05-02 2002-11-15 Fujitsu Ltd Ｃｍｏｓセンサ回路
JP4403687B2 (ja) 2002-09-18 2010-01-27 ソニー株式会社 固体撮像装置およびその駆動制御方法
US8184191B2 (en) * 2006-08-09 2012-05-22 Tohoku University Optical sensor and solid-state imaging device
JP4252078B2 (ja) * 2006-09-28 2009-04-08 三洋電機株式会社 光検出装置
JP2010192659A (ja) * 2009-02-18 2010-09-02 Panasonic Corp 撮像装置
JP5637384B2 (ja) * 2010-12-15 2014-12-10 ソニー株式会社 固体撮像素子および駆動方法、並びに電子機器
JP6037170B2 (ja) * 2013-04-16 2016-11-30 ソニー株式会社 固体撮像装置およびその信号処理方法、並びに電子機器
JP2015153962A (ja) * 2014-02-18 2015-08-24 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
US9332200B1 (en) * 2014-12-05 2016-05-03 Qualcomm Incorporated Pixel readout architecture for full well capacity extension
US11437418B2 (en) * 2016-02-29 2022-09-06 Sony Corporation Solid-state image pickup device
JP6969539B2 (ja) 2016-03-31 2021-11-24 ソニーグループ株式会社 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器
CN113542633B (zh) * 2016-05-24 2024-09-17 索尼公司 成像装置和成像设备
US10121813B2 (en) * 2017-03-28 2018-11-06 Luminar Technologies, Inc. Optical detector having a bandpass filter in a lidar system
JP6969224B2 (ja) 2017-08-24 2021-11-24 株式会社リコー 固体撮像素子及び撮像装置
FR3072564B1 (fr) * 2017-10-25 2019-10-18 Universite De Lille 1 Sciences Et Technologies Capteur optique
JP7043284B2 (ja) * 2018-02-15 2022-03-29 キヤノン株式会社 撮像装置および撮像システム、および移動体
JP6728268B2 (ja) * 2018-04-26 2020-07-22 キヤノン株式会社 撮像装置、撮像システム、および、移動体
JP7310098B2 (ja) * 2018-07-10 2023-07-19 富士通株式会社 赤外線検出器の制御回路及び制御方法、撮像装置
DE102018216199A1 (de) * 2018-09-24 2020-03-26 Robert Bosch Gmbh Bildsensorelement zur Ausgabe von einem Bildsignal und Verfahren zur Herstellung eines Bildsensorelements zur Ausgabe von einem Bildsignal
US11095842B2 (en) * 2019-07-26 2021-08-17 Omnivision Technologies, Inc. Image sensor with electronic global shutter and differential sensing using reset-sampling capacitor shared among multiple image storage capacitors

Also Published As

Publication number Publication date
US20240348944A1 (en) 2024-10-17
EP4072126A1 (en) 2022-10-12
US20230300479A1 (en) 2023-09-21
US12028629B2 (en) 2024-07-02
KR20220103729A (ko) 2022-07-22
JPWO2021111848A1 (zh) 2021-06-10
JP7638898B2 (ja) 2025-03-04
WO2021111848A1 (ja) 2021-06-10
CN114731376A (zh) 2022-07-08
EP4072126A4 (en) 2023-01-25
US12335642B2 (en) 2025-06-17

Similar Documents

Publication Publication Date Title
KR102805549B1 (ko) 촬상 소자 및 반도체 소자
KR102855026B1 (ko) 촬상 소자 및 전자 기기
CN114586338B (zh) 半导体装置、摄像元件和电子设备
CN114747206B (zh) 固态摄像装置和电子设备
US12335642B2 (en) Solid-state imaging device and electronic device
TWI860419B (zh) 透過光量檢測電路、受光元件及電子機器
TWI882039B (zh) 固態成像裝置及電子裝置
US11838670B2 (en) Imaging element and imaging apparatus
CN118369764A (zh) 固态成像装置和电子设备
US20240387593A1 (en) Solid-state imaging device