[go: up one dir, main page]

TW202137568A - 改良之氮化鎵結構 - Google Patents

改良之氮化鎵結構 Download PDF

Info

Publication number
TW202137568A
TW202137568A TW110119646A TW110119646A TW202137568A TW 202137568 A TW202137568 A TW 202137568A TW 110119646 A TW110119646 A TW 110119646A TW 110119646 A TW110119646 A TW 110119646A TW 202137568 A TW202137568 A TW 202137568A
Authority
TW
Taiwan
Prior art keywords
2deg
field plate
layer
sensing layer
contact
Prior art date
Application number
TW110119646A
Other languages
English (en)
Other versions
TWI767726B (zh
Inventor
丹尼爾 M 金澤
Original Assignee
愛爾蘭商納維達斯半導體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 愛爾蘭商納維達斯半導體有限公司 filed Critical 愛爾蘭商納維達斯半導體有限公司
Publication of TW202137568A publication Critical patent/TW202137568A/zh
Application granted granted Critical
Publication of TWI767726B publication Critical patent/TWI767726B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/62—Capacitors having potential barriers
    • H10D1/66—Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/05—Manufacture or treatment characterised by using material-based technologies using Group III-V technology

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Silicon Polymers (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本發明揭示一種半導體裝置。該裝置包含：一基板，其包含GaN；一二維電子氣(2DEG)感應層，其在該基板上；及一橫向電晶體，其在該2DEG感應層上。該橫向電晶體包含：源極接觸件及汲極接觸件，其至該2DEG感應層；一閘極堆疊，其在該等源極接觸件與汲極接觸件之間；及一場板，其在該閘極接觸件與該汲極接觸件之間。該裝置亦包含該2DEG感應層上之一或多個絕緣層，其中藉由該等絕緣層及該等絕緣層上之一導體將該場板與該2DEG感應層隔開，其中藉由該等絕緣層將該導體之一第一部分與該2DEG感應層隔開達小於200 nm之一距離。

Description

改良之氮化鎵結構
本發明大體上係關於半導體裝置且特定言之係關於基於氮化鎵(GaN)之裝置。
在半導體技術中，GaN用於形成各種積體電路裝置，諸如高功率場效電晶體、金屬絕緣體半導體場效電晶體(MISFET)、高頻率電晶體、高功率肖特基(Schottky)整流器及高電子遷移率電晶體(HEMT)。可藉由生長磊晶層而形成此等裝置，該等磊晶層可生長在矽、碳化矽、藍寶石、氮化鎵或其他基板上。通常，使用AlGaN與GaN之一異質磊晶接面形成裝置。此結構已知為在接面處形成一高電子遷移率二維電子氣(2DEG)。有時，添加額外層以改良或修改2DEG中之電子之電荷密度及遷移率。在一習知GaN電晶體中，裝置通常在一導電或「導通」狀態中。在一些應用中，可期望具有可提供改良效率、效能或其他特徵之GaN裝置之其他正常狀態。
一個發明態樣係一種半導體裝置。該裝置包含：一基板，其包含GaN；一二維電子氣(2DEG)感應層，其在該基板上；及一橫向電晶體，其在該2DEG感應層上。該橫向電晶體包含：源極接觸件及汲極接觸件，其至該2DEG感應層；一閘極堆疊，其在該源極接觸件與該汲極接觸件之間；及一場板，其在該閘極接觸件與該汲極接觸件之間。該裝置亦包含該2DEG感應層上之一或多個絕緣層，其中藉由該等絕緣層及該等絕緣層上之一導體將該場板與該2DEG感應層隔開，其中藉由該等絕緣層將該導體之一第一部分與該2DEG感應層隔開達小於200 nm之一距離。 另一發明態樣係一種半導體裝置。該裝置包含：一基板，其包含GaN；一二維電子氣(2DEG)感應層，其在該基板上；及一橫向電晶體，其在該2DEG感應層上。該橫向電晶體包含：源極接觸件及汲極接觸件，其至該2DEG感應層；一閘極堆疊，其在該源極接觸件與該汲極接觸件之間；及一場板，其在該閘極接觸件與該汲極接觸件之間。該裝置亦包含該2DEG感應層上之一或多個絕緣層，其中藉由該等絕緣層將該場板與該2DEG感應層隔開，其中該等絕緣層之至少一者接觸該2DEG感應層，且其中該等絕緣層之至少一者包含一開口及在該開口中具有一第一部分之一導體，其中該導體接觸該至少一個絕緣層，該至少一個絕緣層接觸該2DEG感應層。 另一發明態樣係一種半導體裝置。該裝置包含：一基板，其包含GaN；一二維電子氣(2DEG)感應層，其在該基板上；及一橫向電晶體，其在該2DEG感應層上。該橫向電晶體包含：源極接觸件及汲極接觸件，其至該2DEG感應層；一閘極堆疊，其在該源極接觸件與該汲極接觸件之間；及一場板，其在該閘極接觸件與該汲極接觸件之間。該裝置亦包含該2DEG感應層上之一或多個絕緣層，其中藉由該等絕緣層將該場板之一第一部分與該2DEG感應層隔開，且其中該場板之該第一部分經組態以當施加有比該相鄰2DEG感應層小40 V之一電位時實質上防止該2DEG感應層之一部分中之電子傳導。 另一發明態樣係一種電子組件，該電子組件包含一封裝基座及至少一個基於GaN之晶粒，該至少一個基於GaN之晶粒固定至該封裝基座且包含一電子電路。該電子電路包含含有GaN之一基板、該基板上之一二維電子氣(2DEG)感應層及該2DEG感應層上之一橫向電晶體。該橫向電晶體包含至該2DEG感應層之源極接觸件及汲極接觸件、該源極接觸件與該汲極接觸件之間的一閘極堆疊及該閘極接觸件與該汲極接觸件之間的一場板。該電子電路亦包含該2DEG感應層上之一或多個絕緣層，其中藉由該等絕緣層及該等絕緣層上之一導體將該場板與該2DEG感應層隔開，其中藉由該等絕緣層將該導體之一第一部分與該2DEG感應層隔開達小於200 nm之一距離。 另一發明態樣係一種電子組件，該電子組件包含一封裝基座及至少一個基於GaN之晶粒，該至少一個基於GaN之晶粒固定至該封裝基座且包含一電子電路。該電子電路包含含有GaN之一基板、該基板上之一二維電子氣(2DEG)感應層及該2DEG感應層上之一橫向電晶體。該橫向電晶體包含至該2DEG感應層之源極接觸件及汲極接觸件、該源極接觸件與該汲極接觸件之間的一閘極堆疊及該閘極接觸件與該汲極接觸件之間的一場板。該電子電路亦包含該2DEG感應層上之一或多個絕緣層，其中藉由該等絕緣層將該場板與該2DEG感應層隔開，其中該等絕緣層之至少一者接觸該2DEG感應層，且其中該等絕緣層之至少一者包含一開口及在該開口中具有一第一部分之一導體，其中該導體之該第一部分接觸該至少一個絕緣層，該至少一個絕緣層接觸該2DEG感應層。 另一發明態樣係一種電子組件，該電子組件包含一封裝基座及至少一個基於GaN之晶粒，該至少一個基於GaN之晶粒固定至該封裝基座且包含一電子電路。該電子電路包含含有GaN之一基板、該基板上之一二維電子氣(2DEG)感應層及該2DEG感應層上之一橫向電晶體。該橫向電晶體包含至該2DEG感應層之源極接觸件及汲極接觸件、該源極接觸件與該汲極接觸件之間的一閘極堆疊及該閘極接觸件與該汲極接觸件之間的一場板。該電子電路亦包含該2DEG感應層上之一或多個絕緣層，其中藉由該等絕緣層將該場板之一第一部分與該2DEG感應層隔開，且其中該場板之該第一部分經組態以當施加有比該相鄰2DEG感應層小40 V之一電位時實質上防止該2DEG感應層之一部分中之電子傳導。
相關申請案之交叉參考 本申請案主張2014年9月19日申請之標題為「IMPROVED GaN STRUCTURES」之臨時申請案第62/052,899號之優先權，該案之全部內容出於所有目的以引用的方式併入本文中。 本發明之特定實施例係關於具有絕緣金屬層之GaN電晶體，該等絕緣金屬層可用於形成電容性結構且用於阻斷在裝置結構之間施加之高電壓。 在一些基於GaN之裝置中，一高電壓阻斷結構中之電場可受到限制及控制。在此一結構之表面處之一均勻電場可允許結構阻斷接近於裝置之理論限值之一電壓。此限值可藉由半導體材料之臨界電場及其間具有高電壓電位之兩個終端之間的分離距離界定。作為一闡釋性實例，在一些基於GaN之材料中，臨界電場可約為300 V/微米。因此，具有一2微米分離之一裝置之理論限值將為約600 V，假定電場係均勻的。在一些應用中，可期望儘可能接近此限值而操作，此係由於可在一更小區域中形成更多電晶體或更低電阻電晶體，或可在相同區域中達成一更高阻斷電壓。在任一情況中，電晶體結構之功率密度可隨著阻斷結構效能接近理論限值而改良。 作為另一闡釋性實例，一些額定600 V之GaN電晶體可具有多至10倍大之分離，此係由於電場可能不均勻，且由於在一電場那麼高時可產生其他非所要效應。特定言之，在一些應用中，可形成熱載子，該等熱載子經注射至裝置上方及下方之絕緣層中。此等載子可接著被捕獲且可改變及/或劣化裝置之特性。此等被捕獲電荷之一個後果可為二維電子氣(2DEG)區中之電子密度之一減小。此減小可引起一更高導通狀態電阻，其可導致電流傳導期間之一更高電壓下降及更高能量損耗。此減小可極為短暫，從而在幾微秒內消退，或可持續更長時間(諸如若干分鐘、若干小時或甚至若干天)。另外，長期曝露至高電場可增大裝置之洩漏或甚至導致電壓阻斷結構之實體損壞、過熱或災難性失效。 為處理此等問題，一些實施例可包含接近於半導體表面而定位，藉由一絕緣體與裝置分離之一金屬層。在一項實施例中，絕緣體之厚度可為約15 nm、25 nm、50 nm、75 nm、100 nm、200 nm、400 nm或500 nm。其他實施例可取決於所採用之特定製造程序及所要裝置特性而使用不同厚度。金屬層可用於各種目的之任一者，如在下文更詳細論述。在一項實施例中，絕緣金屬層在金屬層與2DEG之間形成一電容器，該電容器具有高的每單位面積電容(C/A)。在另一實施例中，絕緣金屬層可形成一常導通電晶體結構，該常導通電晶體結構可與形成有一複合閘極結構之一常關閉電晶體結合使用。在又另一實施例中，絕緣金屬層可用於形成一場板，該場板在一高電壓經施加至場板與相鄰結構相對之側上之一終端時屏蔽該等相鄰結構不受高電場影響。在一些實施例中，多個場板之一組合或一階狀場板可結合與半導體表面相距的各種分離距離使用以導致低電壓結構與高電壓終端之間的一電壓漸增及一更均勻電場。在一項實施例中，緊靠低電壓結構之第一場板或第一場板部分可定位成與其他場板相比更接近於半導體表面，藉此改良防止高電場到達該等結構之有效性。低電壓結構可由(例如)一常關閉HEMT電晶體之閘極、一高功率肖特基二極體之肖特基金屬陽極或另一結構構成。 可在無數GaN裝置製造程序及裝置中採用金屬層。作為僅用於闡釋性目的之非限制性實例，在下文簡略論述在特定GaN裝置製造程序中形成之特定裝置及一金屬層。 圖1係一半導體裝置1之一橫截面視圖。裝置1包含電晶體10、電容器20及肖特基二極體30。電晶體10包含源極/汲極電極12、閘極電極14及場板電極16。電容器20包含電極22，且肖特基二極體30包含陰極及陽極電極32及場板電極33。 在GaN基板40上形成電晶體10、電容器20及肖特基二極體30，在一些實施例中，該GaN基板40係另一基板上方之一GaN緩衝層。 在基板40上方形成一2DEG感應層50。在一些實施例中，由壓電效應(應力)、能帶隙差及極化電荷之一組合感應2DEG (二維電子氣)。舉例而言，可存在表面處之傳導帶之一減小，其中其下降至低於費米能級以產生填充有電子之一電位井。在一些實施例中，2DEG感應層50包括在(例如)約20 nm厚之Al(25%)Ga(75%)N之範圍中之AlGaN。在替代實施例中，2個感應層可包括AlN、AlGaInN或另一材料。在一些實施例中，2DEG感應層50包括具有高Al含量之一薄邊界層及具有較少Al含量之一較厚層。2DEG感應層50可具有一GaN罩蓋層。在一些實施例中，2DEG感應層50並不具有一GaN罩蓋層。 在一些實施例中，一2DEG由矩形量子井導致。舉例而言，兩個緊密間隔之異質接面介面可用於將電子限制至一矩形量子井。 為隔離電元件之間的載子，形成隔離區52。隔離區52係電絕緣的，且防止相鄰電元件之間的傳導。在一些實施例中，藉由使用一中性物種(諸如氧、氮或氬)之離子轟擊形成隔離區52。相鄰元件之間的隔離由損壞導致以晶格化2DEG感應層50。替代性地，可藉由植入一化學物種而形成隔離區52，該化學物種依其自身或與其他摻雜劑組合產生一化學活性深能階狀態。 在2DEG感應層50上方形成一閘極堆疊55。舉例而言，閘極堆疊55可包含若干層化合物半導體，其各包含氮及來自週期表之第3行之一或多個元素(諸如鋁或鎵或銦或其他元素(即，3N層))。此等層可經摻雜或未摻雜。若其經摻雜，則其可用N型摻雜劑或P型摻雜劑摻雜。可使用與絕緣閘極、肖特基閘極、PN閘極、凹入閘極及其他閘極對應之閘極堆疊。 可在閘極堆疊55上方沈積一相對厚之絕緣體層60，諸如氮化矽(例如，Si3 N4 、Si2 N或SN)。在一些實施例中，厚絕緣體層60僅包括絕緣體材料之一單層。在一些實施例中，厚絕緣體層60之厚度可為(例如)約200 nm、300 nm、400 nm、500 nm或600 nm。在一些實施例中，厚絕緣體層60僅包括絕緣體材料之一單層。可使用(例如)化學機械拋光或其他技術平坦化厚絕緣體層60。 可在厚絕緣體62中形成一開口，從而暴露用於肖特基二極體30之肖特基接觸區35。可(例如)藉由沈積及圖案化一肖特基金屬而在肖特基接觸區35中形成肖特基接觸件34。在一些實施例中，舉例而言，此金屬可為鎳、鉑、鈀、鉬、鎢、鈦、氮化鈦、鉭化鈦、氮化鉭、鈷或此等金屬之矽化物。 可在厚絕緣體層60中形成額外開口以曝露用於電晶體10之源極及汲極歐姆接觸區15、用於電容器20之一歐姆接觸區25及用於肖特基二極體30之一歐姆接觸區37。可接著沈積及圖案化一歐姆金屬以在歐姆接觸區15、25及37中形成歐姆接觸件70。在圖案化歐姆金屬之後，歐姆金屬可經退火以在歐姆接觸件70與曝露於歐姆接觸區15、25及37中之2DEG感應層50之間形成低電阻電連接。 可在歐姆接觸件70上方施加一相對薄之絕緣體80 (例如，氮化物)以在進一步處理期間保護歐姆接觸件70。在一些實施例中，薄絕緣體80僅包括絕緣體材料之一單層。在一些實施例中，薄絕緣體80係約15 nm、25 nm、50 nm、75 nm、100 nm、200 nm、400 nm或500 nm。 薄絕緣體80中之一開口可經形成以曝露閘極堆疊55，且可沈積閘極金屬90。可接著圖案化閘極金屬90以形成電晶體10之閘極接觸件92及場板94、電容器20之電容器板96及肖特基二極體30之場板98。 一夾層介電質(ILD) 85可在閘極金屬結構上方形成，且可經蝕刻以形成通孔95之開口以將歐姆接觸件70、肖特基接觸件34及閘極金屬結構電連接至源極/汲極電極12、閘極電極14、場板電極16、電容器電極22以及陰極及陽極電極32，其藉由沈積且蝕刻一金屬層而形成。 可使用額外或替代結構及程序。 在本發明之一些實施例中，可形成近似一2DEG感應層之一金屬層，使得其藉由一相對薄之絕緣層與2DEG感應層分離。在下文提供闡釋性實例，其展示可如何在對上文描述之製造程序進行最小變動的情況下形成金屬層。 圖2係一半導體裝置100之一橫截面視圖，該半導體裝置100包含近似2DEG感應層之此等金屬層。在下文描述製造半導體裝置100之一方法。裝置100包含電晶體110、電容器120及肖特基二極體130。電晶體110包含源極/汲極電極112、閘極電極114及場板電極116。電容器120包含電極122，且肖特基二極體130包含陰極及陽極電極132。電晶體110、電容器120及肖特基二極體130在GaN基板140上，該GaN基板140可類似或相同於圖1之裝置1之GaN基板40。 一2DEG感應層150在基板140上方。2DEG感應層150可類似或相同於圖1之裝置1之2DEG感應層50。隔離區152為電絕緣，且可類似或相同於圖1之裝置1之隔離區52。 一閘極堆疊155在2DEG感應層150上方，且可類似或相同於圖1之裝置1之閘極堆疊55。 一相對厚之絕緣體層160在閘極堆疊155之上方，且可類似或相同於圖1之裝置1之厚絕緣體層60。 歐姆接觸件170在歐姆接觸區115、125及137中，該等歐姆接觸區115、125及137係絕緣體層160中之成形開口。 可在歐姆接觸件170上方塗敷一相對薄之絕緣體180 (例如，氮化物)以在進一步處理期間保護歐姆接觸件170。絕緣體180可類似或相同於圖1之裝置1之絕緣體80。 一閘極金屬190形成電晶體110之閘極接觸件192及階狀場板194、電容器120之電容器板196及肖特基二極體130之肖特基接觸件134及階狀場板198。在此實施例中，閘極金屬190包括一肖特基金屬。在一些實施例中，舉例而言，此金屬可為鎳、鉑、鈀、鉬、鎢、鈦、氮化鈦、鉭化鈦、氮化鉭、鈷或此等金屬之矽化物。 一夾層介電質(ILD)上覆該等閘極金屬結構，通孔穿透該夾層介電質將歐姆接觸件170、肖特基接觸件134及其他閘極金屬結構電連接至源極/汲極電極112、閘極電極114、場板電極116、電容器電極122以及陰極及陽極電極132。 電晶體110包含一階狀場板194。藉由厚絕緣體層160及薄絕緣體180兩者分離階狀場板194之一第一部分與2DEG感應層150。僅藉由薄絕緣體180分離階狀場板194之一第二部分與2DEG感應層150。 階狀場板194之一個功能係選擇性地耗盡2DEG感應層150之相鄰部分中之電荷。當電荷耗盡時，2DEG感應層150不導電。因此，閘極堆疊155未經歷高電場，該等高電場將另外由於閘極與源極汲極112之間的高電壓差而產生。階狀場板194亦藉由防止閘極堆疊155處之電荷注入及被捕獲(其將另外導致2DEG載子密度減小及更高導通狀態電壓下降)而改良Vth之穩定性。 由於僅藉由薄絕緣體180分離階狀場板194之第二部分與2DEG感應層150，故階狀場板194與2DEG感應層150之間的一最小電壓差可用於耗盡2DEG感應層150之相鄰部分中之電荷。舉例而言，在一些實施例中，2DEG感應層150由於階狀場板194與2DEG感應層150之間的一電壓差係約10 V、20 V、30 V、40 V或50 V而實質上不導電，其中階狀場板194之電位小於2DEG感應層150之電位。 電容器120包含電容器板196。藉由厚絕緣體層160及薄絕緣體180兩者分離電容器板196之一第一部分與2DEG感應層150。僅藉由薄絕緣體180分離電容器板196之一第二部分與2DEG感應層150。由於僅藉由薄絕緣體180分離電容器板196之第二部分與2DEG感應層150，故電容器120具有相對高的每一面積電容。 肖特基二極體130包含階狀場板198。藉由厚絕緣體層160及薄絕緣體180兩者分離階狀場板198之一第一部分與2DEG感應層150。僅藉由薄絕緣體180分離階狀場板198之一第二部分與2DEG感應層150。由於僅藉由薄絕緣體180分離階狀場板198之第二部分與2DEG感應層150，故階狀場板198具有與電晶體110之階狀場板194之益處類似之益處。 圖3係一半導體裝置200之一橫截面視圖，該半導體裝置200包含近似2DEG感應層之金屬層。在下文描述製造半導體裝置200之一方法。裝置200包含電晶體210、電容器220及肖特基二極體230。電晶體210包含源極/汲極電極212、閘極電極214及場板電極216。電容器220包含電極222，且肖特基二極體230包含陰極及陽極電極232。電晶體210、電容器220及肖特基二極體230在GaN基板240上，該GaN基板240可類似或相同於圖1之裝置1之GaN基板40。 一2DEG感應層250在基板240上方。2DEG感應層250可類似或相同於圖1之裝置1之2DEG感應層50。隔離區252電絕緣，且可類似或相同於圖1之裝置1之隔離區52。 一閘極堆疊255在2DEG感應層250上方，且可類似或相同於圖1之裝置1之閘極堆疊55。一相對厚之絕緣體層260在閘極堆疊255之上方，且可類似或相同於圖1之裝置1之厚絕緣體層60。在此實施例中，厚絕緣體層260包括第一絕緣體層260a及第二絕緣體層260b。在一些實施例中，第一絕緣體層260a及第二絕緣體層260b之各者僅包括一單一絕緣體層。在一些實施例中，第一絕緣體層260a及第二絕緣體層260b分別包括第一絕緣體材料及第二絕緣體材料，其中第一絕緣體材料不同於第二絕緣體材料。 歐姆接觸件270在歐姆接觸區215、225及237中，該等歐姆接觸區215、225及237係絕緣體層260中之成形開口。另外，一肖特基接觸件234在絕緣體層260中之另一開口中。可在歐姆接觸件270上方施加一相對薄之絕緣體280 (例如，氮化物)以在進一步處理期間保護歐姆接觸件270。絕緣體280可類似或相同於圖1之裝置1之絕緣體80。 一閘極金屬290形成電晶體210之閘極接觸件292及階狀場板294、電容器220之電容器板296及肖特基二極體230之階狀場板298之一部分。 一夾層介電質(ILD)上覆閘極金屬結構，通孔穿透該夾層介電質將歐姆接觸件270、肖特基接觸件234及閘極金屬結構電連接至源極/汲極電極212、閘極電極214、場板電極216、電容器電極222以及陰極及陽極電極232。 電晶體210包含一階狀場板294。藉由厚絕緣體層260之兩個層260a及260b分離階狀場板294之一第一部分與2DEG感應層250。僅藉由厚絕緣體層260之絕緣體層260a分離階狀場板294之一第二部分與2DEG感應層250。 出於與在上文參考圖2中圖解說明之電晶體110之階狀場板194論述之原因類似之原因，由於僅藉由厚絕緣體層260之絕緣體層260a分離階狀場板294之第二部分與2DEG感應層250，故階狀場板294與2DEG感應層250之間的一最小電壓差可用於耗盡2DEG感應層250之相鄰部分中之電荷。舉例而言，在一些實施例中，2DEG感應層250由於階狀場板294與2DEG感應層250之間的一電壓差係約10 V、20 V、30 V、40 V或50 V而實質上不導電，其中階狀場板294之電位小於2DEG感應層250之電位。 電容器220包含電容器板296。藉由厚絕緣體層260之兩個層260a及260b分離電容器板296之一第一部分與2DEG感應層250。僅藉由厚絕緣體層260之絕緣體層260a分離電容器板296之一第二部分與2DEG感應層250。由於僅藉由厚絕緣體層260之絕緣體層260a分離電容器板296之第二部分與2DEG感應層250，故電容器220具有相對高的每一面積電容。 肖特基二極體230包含階狀場板298。藉由厚絕緣體層260之兩個層260a及260b分離階狀場板298之一第一部分與2DEG感應層250。僅藉由厚絕緣體層260之絕緣體層260a分離階狀場板298之一第二部分與2DEG感應層250。由於僅藉由厚絕緣體層260之絕緣體層260a分離階狀場板298之第二部分與2DEG感應層250，故階狀場板298具有與電晶體210之階狀場板294之益處類似之益處。 圖4係一半導體裝置300之一橫截面視圖，該半導體裝置300包含近似2DEG感應層之金屬層。在下文描述製造半導體裝置300之一方法。裝置300包含電晶體310、電容器320及肖特基二極體330。電晶體310包含源極/汲極電極312、閘極電極314及場板電極316。電容器320包含電極322，且肖特基二極體330包含陰極及陽極電極332。電晶體310、電容器320及肖特基二極體330在GaN基板340上，該GaN基板340可類似或相同於圖1之裝置1之GaN基板40。 一2DEG感應層350在基板340上方。2DEG感應層350可類似或相同於圖1之裝置1之2DEG感應層50。隔離區352電絕緣，且可類似或相同於圖1之裝置1之隔離區52。 一閘極堆疊355在2DEG感應層350上方，且可類似或相同於圖1之裝置1之閘極堆疊55。一相對厚之絕緣體層360在閘極堆疊355之上方，且可類似或相同於圖1之裝置1之厚絕緣體層60。 歐姆接觸件370在歐姆接觸區315、325及337中，該等歐姆接觸區315、325及337係絕緣體層360中之成形開口。另外，一肖特基接觸件334在絕緣體層360中之另一開口中。可在歐姆接觸件370上方施加一相對薄之絕緣體380 (例如，氮化物)以在進一步處理期間保護歐姆接觸件370。絕緣體380可類似或相同於圖1之裝置1之絕緣體80。 一閘極金屬390形成電晶體310之閘極接觸件392及階狀場板394、電容器320之電容器板394及肖特基二極體330之階狀場板398之一部分。 一夾層介電質(ILD)上覆閘極金屬結構，通孔穿透該夾層介電質將歐姆接觸件370、肖特基接觸件334及閘極金屬結構電連接至源極/汲極電極312、閘極電極314、場板電極316、電容器電極322以及陰極及陽極電極332。 電晶體310包含一階狀場板394。藉由厚絕緣體層360之整個厚度分離階狀場板394之一第一部分與2DEG感應層350。僅藉由厚絕緣體層360之厚度之一部分分離階狀場板394之一第二部分與2DEG感應層350。 出於與在上文參考圖2中圖解說明之電晶體110之階狀場板194論述之原因類似之原因，由於僅藉由厚絕緣體層360之一部分分離階狀場板394之第二部分與2DEG感應層350，故階狀場板394與2DEG感應層350之間的一最小電壓差可用於耗盡2DEG感應層350之相鄰部分中之電荷。舉例而言，在一些實施例中，2DEG感應層350由於階狀場板394與2DEG感應層350之間的一電壓差係約10 V、20 V、30 V、40 V或50 V而實質上不導電，其中階狀場板394之電位小於2DEG感應層350之電位。 電容器320包含電容器板396。藉由厚絕緣體層360之整個厚度分離電容器板396之一第一部分與2DEG感應層350。僅藉由厚絕緣體層360之厚度之一部分分離電容器板396之一第二部分與2DEG感應層350。由於僅藉由厚絕緣體層360之厚度之一部分分離電容器板396之第二部分與2DEG感應層350，故電容器320具有相對高的每一面積電容。 肖特基二極體330包含階狀場板398。藉由厚絕緣體層360之整個厚度分離階狀場板398之一第一部分與2DEG感應層350。僅藉由厚絕緣體層360之厚度之一部分分離階狀場板398之一第二部分與2DEG感應層350。由於僅藉由厚絕緣體層360之厚度之一部分分離階狀場板398之第二部分與2DEG感應層350，故階狀場板398具有與電晶體310之階狀場板394之益處類似之益處。 圖5A至圖5F圖解說明裝置100在其製造程序期間的各種階段之橫截面視圖。 圖5A圖解說明已在GaN基板140上形成2DEG感應層150之後的裝置100之一橫截面視圖。另外，已形成隔離區152。此外，已形成2DEG感應層150中之曝露GaN基板140之一部分之一開口。 圖5B圖解說明已在2DEG感應層150上形成閘極堆疊155之後的裝置100之一橫截面視圖。可使用與絕緣閘極、肖特基閘極、PN閘極、凹入閘極及其他閘極對應之閘極堆疊。另外，已在閘極堆疊155及2DEG感應層150上方形成厚絕緣體層160。此外，如圖解說明，亦已形成厚絕緣體160中之開口。 圖5C圖解說明在已沈積及圖案化一歐姆金屬(例如，藉由部分覆蓋有一光阻劑且蝕刻)以在厚絕緣體層160之特定開口中形成至2DEG感應層150之歐姆接觸件170之後的裝置100之一橫截面視圖。 圖5D圖解說明已在歐姆金屬接觸件上方沈積相對薄之絕緣體180之後的裝置100之一橫截面視圖。另外，如圖解說明，舉例而言，已藉由蝕刻在絕緣體180中形成曝露GaN基板140之一部分之一第一開口及曝露閘極堆疊155之一第二開口。 圖5E圖解說明已沈積閘極金屬190之後的裝置100之一橫截面視圖。如圖解說明，閘極金屬190已經圖案化，且形成電晶體110之閘極接觸件192及階狀場板194、電容器120之電容器板196及肖特基二極體130之肖特基接觸件134及階狀場板198。在此實施例中，閘極金屬190包括一肖特基金屬。在一些實施例中，舉例而言，此金屬可為鎳、鉑、鈀、鉬、鎢、鈦、氮化鈦、鉭化鈦、氮化鉭、鈷或此等金屬之矽化物。 圖5F圖解說明在已形成夾層介電質185、通孔195、源極/汲極電極112、閘極電極114、場板電極116、電容器電極122以及二極體陰極及陽極電極132之後的裝置100之一橫截面視圖。 在一些實施例中，可執行額外處理。舉例而言，可另外執行額外夾層介電質層、額外通孔、額外金屬層及頂層鈍化之形成。 圖6A至圖6F圖解說明裝置200在其製造程序期間的各種階段之橫截面視圖。 圖6A圖解說明已在GaN基板240上形成2DEG感應層250之後的裝置200之一橫截面視圖。另外，已形成隔離區252。此外，已形成2DEG感應層250中的曝露GaN基板240之一部分之一開口。 圖6B圖解說明已在2DEG感應層250上形成閘極堆疊255之後的裝置200之一橫截面視圖。可使用與絕緣閘極、肖特基閘極、PN閘極、凹入閘極及其他閘極對應之閘極堆疊。另外，已在閘極堆疊255及2DEG感應層250上方形成厚絕緣體層260。 在此實施例中，厚絕緣體層260包括第一絕緣體層260a及第二絕緣體層260b。在一些實施例中，第一絕緣體層260a及第二絕緣體層260b之各者僅包括一單一絕緣體層。在一些實施例中，第一絕緣體層260a及第二絕緣體層260b分別包括第一絕緣體材料及第二絕緣體材料，其中第一絕緣體材料不同於第二絕緣體材料。 此外，如圖解說明，亦已形成厚絕緣體層260中之開口。一些開口在第二絕緣體層260b中且不延伸至第一絕緣體層260a中。其他開口在第二絕緣體層260b中且亦延伸穿過第一絕緣體260a。 圖6C圖解說明在已沈積及圖案化一歐姆金屬(例如，藉由部分覆蓋有一光阻劑且蝕刻)以在厚絕緣體層260之特定開口中形成至2DEG感應層250之歐姆接觸件270之後的裝置200之一橫截面視圖。 圖6D圖解說明已在歐姆金屬接觸件上方沈積相對薄之絕緣體280之後的裝置200之一橫截面視圖。另外，如圖解說明，舉例而言，已藉由蝕刻在絕緣體280中形成曝露閘極堆疊255之一第一開口、曝露厚絕緣體層260之第一絕緣體層260a之部分之第二及第三開口以及曝露厚絕緣體層260之第一絕緣體層260a之一部分及GaN基板240之一部分之一第四開口。 圖6E圖解說明已形成肖特基接觸件234且已沈積閘極金屬290之後的裝置200之一橫截面視圖。如圖解說明，閘極金屬290已經圖案化，且形成電晶體210之閘極接觸件292及階狀場板294、電容器220之電容器板296及肖特基二極體230之階狀場板298。在此實施例中，閘極金屬290包括一導體，該導體可能非一肖特基金屬。在一些實施例中，舉例而言，此金屬可為鎳、鉑、鈀、鉬、鎢、鈦、氮化鈦、鉭化鈦、氮化鉭、鈷或此等金屬之矽化物。 圖6F圖解說明在已形成夾層介電質285、通孔295、源極/汲極電極212、閘極電極214、場板電極216、電容器電極222以及二極體陰極及陽極電極232之後的裝置200之一橫截面視圖。 在一些實施例中，可執行額外處理。舉例而言，可另外執行額外夾層介電質層、額外通孔、額外金屬層及頂層鈍化之形成。 圖7A至圖7F圖解說明裝置300在其製造程序期間的各種階段之橫截面視圖。 圖7A圖解說明已在GaN基板340上形成2DEG感應層350之後的裝置300之一橫截面視圖。另外，已形成隔離區352。此外，已形成2DEG感應層350中的曝露GaN基板340之一部分之一開口。 圖7B圖解說明已在2DEG感應層350上形成閘極堆疊355之後的裝置300之一橫截面視圖。可使用與絕緣閘極、肖特基閘極、PN閘極、凹入閘極及其他閘極對應之閘極堆疊。另外，已在閘極堆疊355及2DEG感應層350上方形成厚絕緣體層360。 此外，如圖解說明，亦已形成厚絕緣體層360中之開口。一些開口未延伸穿過絕緣體層360。其他開口延伸穿過絕緣體層360且曝露2DEG感應層350。 圖7C圖解說明在已沈積及圖案化一歐姆金屬(例如，藉由部分覆蓋有一光阻劑且蝕刻)以在厚絕緣體層360之特定開口中形成至2DEG感應層350之歐姆接觸件370之後的裝置300之一橫截面視圖。 圖7D圖解說明已在歐姆金屬接觸件上方沈積相對薄之絕緣體380之後的裝置300之一橫截面視圖。另外，如圖解說明，舉例而言，已藉由蝕刻在絕緣體380中形成曝露閘極堆疊355及厚絕緣體層360之一部分之一第一開口以及曝露厚絕緣體層260之部分、2DEG感應層350之一部分及GaN基板340之一部分之一第二開口。 圖7E圖解說明已形成肖特基接觸件334且已沈積閘極金屬390之後的裝置300之一橫截面視圖。如圖解說明，閘極金屬390已經圖案化，且形成電晶體310之閘極接觸件392及階狀場板394、電容器320之電容器板396及肖特基二極體330之階狀場板398。在此實施例中，閘極金屬390包括一導體，該導體可能非一肖特基金屬。在一些實施例中，舉例而言，此金屬可為鎳、鉑、鈀、鉬、鎢、鈦、氮化鈦、鉭化鈦、氮化鉭、鈷或此等金屬之矽化物。 圖7F圖解說明在已形成夾層介電質385、通孔395、源極/汲極電極312、閘極電極314、場板電極316、電容器電極322以及二極體陰極及陽極電極332之後的裝置300之一橫截面視圖。 在一些實施例中，可執行額外處理。舉例而言，可另外執行額外夾層介電質層、額外通孔、額外金屬層及頂層鈍化之形成。 在替代實施例中，取代使用閘極金屬形成場板，可在分離場板與2DEG感應層之(諸)絕緣體上形成場板電極之金屬。舉例而言，可在(諸)絕緣體上方沈積場板電極之金屬以透過經填充通孔連接至源極歐姆層且在三個不同高度形成一階狀場板。在進一步實施例中，階狀物之面向汲極之側壁之任一者可漸縮或傾斜，此可提供一更佳電場分佈。 在替代實施例中，一HEMT之場板、一二極體之場板及一電容器板之一或多者可與2DEG感應層隔開達一距離，該距離不同於HEMT之場板、二極體之場板及電容器板之其他一或多者與2DEG感應層隔開之距離。舉例而言，HEMT之場板可與2DEG感應層隔開達約50 nm、100 nm或150 nm，二極體之場板可與2DEG感應層隔開達約25 nm、50 nm或75 nm，且電容器板可與2DEG感應層隔開達約15 nm、25 nm或50 nm。 舉例而言，可藉由將不同絕緣層放置於2DEG感應層與HEMT之場板、二極體之場板及電容器板之各者之間(其中不同絕緣之各者具有一不同厚度)而完成自2DEG感應層至HEMT之場板、二極體之場板及電容器板之各者之不同間隔。替代性地，可在2DEG感應層與HEMT之場板、二極體之場板及電容器板之各者之間放置一共同絕緣，其中選擇性地蝕刻共同絕緣層。 在一些實施例中，在本文中論述之各種態樣可類似地應用於半導體裝置，該等半導體裝置經組態以使用一二維電洞氣感應層取代一2DEG感應層而選擇性地形成一二維電洞氣，其中電壓極性適當地反轉。 在本文中論述之實施例之各者包含一或多個發明特徵。實施例之各種特徵可應用於與(例如)預期但為簡明起見並未具體論述之特徵組合之裝置之其他實施例。 可在其他半導體技術中實踐在本文中論述之裝置之各種態樣。舉例而言，可在矽、鍺、砷化鎵、碳化矽、有機及其他技術中實踐在本文中論述之裝置之各種態樣。 雖然已描述本發明之各種實施例，但熟習此項技術者將明白，在本發明之範疇內之多得多的實施例及實施方案係可能的。因此，本發明除鑒於隨附申請專利範圍及其等效物外並不受到限制。 在前述說明書中，已參考可隨著實施方案變動之許多特定細節描述本發明之實施例。因此，本說明書及圖式應被視為一闡釋性含義而非一限制性含義。本發明之範疇之唯一及專有指示及申請人意圖作為本發明之範疇之物係由此申請案發佈之一組申請專利範圍之字面及等效範疇，其呈此等申請專利範圍發佈之特定形式(包含任何後續校正)。
1:半導體裝置 10:電晶體 12:源極/汲極電極 14:閘極電極 15:源極及汲極歐姆接觸區 16:場板電極 20:電容器 22:電容器電極 25:歐姆接觸區 30:肖特基二極體 32:陰極及陽極電極 33:場板電極 34:肖特基接觸件 35:肖特基接觸區 37:歐姆接觸區 40:GaN基板 50:二維電子氣(2DEG)感應層 52:隔離區 55:閘極堆疊 60:絕緣體層 70:歐姆接觸件 80:絕緣體 85:夾層介電質(ILD) 90:閘極金屬 92:閘極接觸件 94:場板 95:通孔 96:電容器板 98:階狀場板 100:半導體裝置 110:電晶體 112:源極/汲極電極 114:閘極電極 115:歐姆接觸區 116:場板電極 120:電容器 122:電容器電極 125:歐姆接觸區 130:肖特基二極體 132:陰極及陽極電極 134:肖特基接觸件 137:歐姆接觸區 140:GaN基板 150:二維電子氣(2DEG)感應層 152:隔離區 155:閘極堆疊 160:絕緣體層 170:歐姆接觸件 180:絕緣體 185:夾層介電質(ILD) 190:閘極金屬 192:閘極接觸件 194:階狀場板 195:通孔 196:電容器板 198:階狀場板 200:半導體裝置 210:電晶體 212:源極/汲極電極 214:閘極電極 215:歐姆接觸區 216:場板電極 220:電容器 222:電容器電極 225:歐姆接觸區 230:肖特基二極體 232:陰極及陽極電極 234:肖特基接觸件 237:歐姆接觸區 240:GaN基板 250:二維電子氣(2DEG)感應層 252:隔離區 255:閘極堆疊 260:絕緣體層 260a:第一絕緣體層 260b:第二絕緣體層 270:歐姆接觸件 280:絕緣體 285:夾層介電質(ILD) 290:閘極金屬 292:閘極接觸件 294:階狀場板 295:通孔 296:電容器板 298:階狀場板 300:半導體裝置 310:電晶體 312:源極/汲極電極 314:閘極電極 315:歐姆接觸區 316:場板電極 320:電容器 322:電容器電極 325:歐姆接觸區 330:肖特基二極體 332:二極體陰極及陽極電極 334:肖特基接觸件 337:歐姆接觸區 340:GaN基板 350:二維電子氣(2DEG)感應層 352:隔離區 355:閘極堆疊 360:絕緣體層 370:歐姆接觸件 380:絕緣體 385:夾層介電質(ILD) 390:閘極金屬 392:閘極接觸件 394:階狀場板 395:通孔 396:電容器板 398:階狀場板
圖1係一半導體裝置之一橫截面視圖。 圖2係一半導體裝置之一橫截面視圖。 圖3係一半導體裝置之一橫截面視圖。 圖4係一半導體裝置之一橫截面視圖。 圖5A至圖5F圖解說明一半導體裝置在其製造程序期間的各種階段之橫截面視圖。 圖6A至圖6F圖解說明一半導體裝置在其製造程序期間的各種階段之橫截面視圖。 圖7A至圖7F圖解說明一半導體裝置在其製造程序期間的各種階段之橫截面視圖。
1:半導體裝置
10:電晶體
12:源極/汲極電極
14:閘極電極
15:源極及汲極歐姆接觸區
16:場板電極
20:電容器
22:電容器電極
25:歐姆接觸區
30:肖特基二極體
32:陰極及陽極電極
33:場板電極
34:肖特基接觸件
35:肖特基接觸區
37:歐姆接觸區
40:GaN基板
50:二維電子氣(2DEG)感應層
52:隔離區
55:閘極堆疊
60:絕緣體層
70:歐姆接觸件
80:絕緣體
85:夾層介電質(ILD)
90:閘極金屬
92:閘極接觸件
94:場板
95:通孔
96:電容器板
98:階狀場板

Claims (20)

  1. 一種半導體裝置，其包括： 一基板，其包括GaN； 一二維電子氣(2DEG)感應層，其在該基板上； 一橫向電晶體，其在該2DEG感應層上，該橫向電晶體包括： 一源極接觸件及一汲極接觸件，其達至該2DEG感應層， 一閘極堆疊，其在該源極接觸件與該汲極接觸件之間，及 一場板，其在該閘極堆疊與該汲極接觸件之間； 一或多個絕緣層，其在該2DEG感應層上，其中藉由該一或多個絕緣層將該場板與該2DEG感應層隔開，及 一電容器，其中該電容器之一板之至少一部分與該場板同時形成且以相同材料形成。
  2. 如請求項1之半導體裝置，其中藉由該一或多個絕緣層將該場板之一第一部分與該2DEG感應層隔開達小於200 nm之一距離，以及藉由該一或多個絕緣層將該場板之一第二部分與該2DEG感應層隔開達大於200 nm之一距離。
  3. 如請求項2之半導體裝置，其中該一或多個絕緣層之至少一者接觸該場板之該第一部分且不接觸該場板之該第二部分。
  4. 如請求項1，2或3之半導體裝置，其中該場板經組態以在施加有比該相鄰2DEG感應層小40 V之一電位時實質上防止該2DEG感應層之一部分中之電子傳導。
  5. 如請求項1，2或3之半導體裝置，進一步包括接觸該閘極堆疊之一導電閘極接觸件，其中該一或多個絕緣層包括一第一絕緣層及一第二絕緣層，其中藉由該第二絕緣層將該導電閘極接觸件之一部分與該第一絕緣層隔開，且其中在該2DEG感應層上之該一或多個絕緣層係該第二絕緣層。
  6. 如請求項1，2或3之半導體裝置，進一步包括一二極體，其具有一場板，其中該二極體之該場板係與該橫向電晶體的該場板同時形成且以相同材料形成。
  7. 如請求項6之半導體裝置，進一步包括接觸該閘極堆疊之一導電閘極接觸件，其中該一或多個絕緣層包括一第一絕緣層及一第二絕緣層，其中藉由該第二絕緣層將該導電閘極接觸件之一部分與該第一絕緣層隔開，且其中在該2DEG感應層上之該一或多個絕緣層係該第二絕緣層。
  8. 一種電子組件，其包括： 一封裝基座；及 至少一個基於GaN之晶粒，其固定至該封裝基座且包含一電子電路，該電子電路包括： 一基板，其包括GaN； 一二維電子氣(2DEG)感應層，其在該基板上； 一橫向電晶體，其在該2DEG感應層上，該橫向電晶體包括： 一源極接觸件及一汲極接觸件，其達至該2DEG感應層， 一閘極堆疊，其在該源極接觸件與該汲極接觸件之間，及 一場板，其在該閘極堆疊與該汲極接觸件之間； 一或多個絕緣層，其在該2DEG感應層上，其中藉由該一或多個絕緣層將該場板與該2DEG感應層隔開；及 一電容器，其中該電容器之一板之至少一部分與該橫向電晶體的該場板同時形成且以相同材料形成。
  9. 如請求項8之電子組件，其中藉由該一或多個絕緣層將該場板之一第一部分與該2DEG感應層隔開達小於200 nm之一距離，以及藉由該一或多個絕緣層將該場板之一第二部分與該2DEG感應層隔開達大於200 nm之一距離。
  10. 如請求項9之電子組件，其中該一或多個絕緣層之至少一者接觸該場板之該第一部分且不接觸該場板之該第二部分。
  11. 如請求項8，9或10之電子組件，其中該場板經組態以在施加有比該相鄰2DEG感應層小40 V之一電位時實質上防止該2DEG感應層之一部分中之電子傳導。
  12. 如請求項8，9或10之電子組件，其中該電子電路進一步包括接觸該閘極堆疊之一導電閘極接觸件，其中該一或多個絕緣層包括一第一絕緣層及一第二絕緣層，其中藉由該第二絕緣層將該導電閘極接觸件之一部分與該第一絕緣層隔開，且其中該2DEG感應層上之該一或多個絕緣層係該第二絕緣層。
  13. 如請求項8，9或10之電子組件，其中該電子電路進一步包括一二極體，其具有一場板，其中該二極體之該場板係與該橫向電晶體的該場板同時形成且以相同材料形成。
  14. 如請求項13之電子組件，其中該電子電路進一步包括接觸該閘極堆疊之一導電閘極接觸件，其中該一或多個絕緣層包括一第一絕緣層及一第二絕緣層，其中藉由該第二絕緣層將該閘極接觸件之一部分與該第一絕緣層隔開，且其中該2DEG感應層上之該一或多個絕緣層係該第二絕緣層。
  15. 一種半導體裝置，其包括： 一基板，其包括GaN； 一二維電子氣(2DEG)感應層，其在該基板上； 一橫向電晶體，其在該2DEG感應層上，該橫向電晶體包括： 一源極接觸件及一汲極接觸件，其達至該2DEG感應層， 一閘極堆疊，其在該源極接觸件與汲極接觸件之間，及 一場板，其在該閘極堆疊與該汲極接觸件之間； 一或多個絕緣層，其在該2DEG感應層上，其中藉由該一或多個絕緣層將該場板與該2DEG感應層隔開，及 一二極體，其具有一場板，其中該二極體之該場板係與該橫向電晶體的該場板同時形成且以相同材料形成。
  16. 如請求項15之半導體裝置，其中藉由該一或多個絕緣層將該橫向電晶體的該場板之一第一部分與該2DEG感應層隔開達小於200 nm之一距離，以及藉由該一或多個絕緣層將該橫向電晶體的該場板之一第二部分與該2DEG感應層隔開達大於200 nm之一距離。
  17. 如請求項16之半導體裝置，其中該一或多個絕緣層之至少一者接觸該橫向電晶體的該場板之該第一部分且不接觸該橫向電晶體的該場板之該第二部分。
  18. 如請求項15，16或17之半導體裝置，其進一步包括接觸該閘極堆疊之一導電閘極接觸件，其中該一或多個絕緣層包括一第一絕緣層及一第二絕緣層，其中藉由該第二絕緣層將該導電閘極接觸件之一部分與該第一絕緣層隔開，且其中該2DEG感應層上之該一或多個絕緣層係該第二絕緣層。
  19. 如請求項15，16或17之半導體裝置，其中該場板經組態以在施加有比該相鄰2DEG感應層小40 V之一電位時實質上防止該2DEG感應層之一部分中之電子傳導。
  20. 如請求項19之半導體裝置，進一步包括接觸該閘極堆疊之一導電閘極接觸件，其中該一或多個絕緣層包括一第一絕緣層及一第二絕緣層，其中藉由該第二絕緣層將該閘極接觸件之一部分與該第一絕緣層隔開，且其中該2DEG感應層上之該一或多個絕緣層係該第二絕緣層。
TW110119646A 2014-09-19 2015-09-18 改良之氮化鎵結構 TWI767726B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201462052899P 2014-09-19 2014-09-19
US62/052,899 2014-09-19

Publications (2)

Publication Number Publication Date
TW202137568A true TW202137568A (zh) 2021-10-01
TWI767726B TWI767726B (zh) 2022-06-11

Family

ID=55526462

Family Applications (2)

Application Number Title Priority Date Filing Date
TW110119646A TWI767726B (zh) 2014-09-19 2015-09-18 改良之氮化鎵結構
TW104131007A TWI731841B (zh) 2014-09-19 2015-09-18 改良之氮化鎵結構

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW104131007A TWI731841B (zh) 2014-09-19 2015-09-18 改良之氮化鎵結構

Country Status (2)

Country Link
US (2) US9960154B2 (zh)
TW (2) TWI767726B (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6326638B2 (ja) * 2013-04-25 2018-05-23 パナソニックＩｐマネジメント株式会社 半導体装置
US9647476B2 (en) 2014-09-16 2017-05-09 Navitas Semiconductor Inc. Integrated bias supply, reference and bias current circuits for GaN devices
US9571093B2 (en) 2014-09-16 2017-02-14 Navitas Semiconductor, Inc. Half bridge driver circuits
US9960154B2 (en) * 2014-09-19 2018-05-01 Navitas Semiconductor, Inc. GaN structures
US10756084B2 (en) * 2015-03-26 2020-08-25 Wen-Jang Jiang Group-III nitride semiconductor device and method for fabricating the same
US9831867B1 (en) 2016-02-22 2017-11-28 Navitas Semiconductor, Inc. Half bridge driver circuits
US10541323B2 (en) 2016-04-15 2020-01-21 Macom Technology Solutions Holdings, Inc. High-voltage GaN high electron mobility transistors
US10651317B2 (en) 2016-04-15 2020-05-12 Macom Technology Solutions Holdings, Inc. High-voltage lateral GaN-on-silicon Schottky diode
WO2018174872A1 (en) * 2017-03-22 2018-09-27 Intel Corporation Integrated gallium nitride capacitor-transistor structures
US10204791B1 (en) * 2017-09-22 2019-02-12 Power Integrations, Inc. Contact plug for high-voltage devices
EP3460856B1 (en) * 2017-09-26 2020-12-02 ams AG Schottky barrier diode with improved schottky contact for high voltages
WO2019139601A1 (en) * 2018-01-12 2019-07-18 Intel IP Corporation Iii-n diodes with buried polarization layers underneath anodes
US11056483B2 (en) 2018-01-19 2021-07-06 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on intrinsic semiconductor
US10950598B2 (en) 2018-01-19 2021-03-16 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices formed on highly doped semiconductor
US11233047B2 (en) 2018-01-19 2022-01-25 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on highly doped regions of intrinsic silicon
US11342232B2 (en) * 2018-06-22 2022-05-24 Intel Corporation Fabrication of Schottky barrier diode using lateral epitaxial overgrowth
TWI685968B (zh) 2018-11-23 2020-02-21 財團法人工業技術研究院 增強型氮化鎵電晶體元件及其製造方法
CN110071173B (zh) 2019-04-30 2023-04-18 英诺赛科（珠海）科技有限公司 半导体装置及其制造方法
FR3097682B1 (fr) 2019-06-19 2023-01-13 St Microelectronics Gmbh Composant monolithique comportant un transistor de puissance au nitrure de gallium
US11257940B2 (en) * 2020-01-14 2022-02-22 Cree, Inc. Group III HEMT and capacitor that share structural features
US11600614B2 (en) 2020-03-26 2023-03-07 Macom Technology Solutions Holdings, Inc. Microwave integrated circuits including gallium-nitride devices on silicon
US12166033B2 (en) * 2020-11-26 2024-12-10 Innolux Corporation Electronic device
WO2022134018A1 (en) * 2020-12-25 2022-06-30 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and manufacturing method thereof
US12046593B2 (en) 2020-12-25 2024-07-23 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and manufacturing method thereof
US12261168B2 (en) * 2021-02-16 2025-03-25 Efficient Power Conversion Corporation Gate metal-insulator-field plate metal integrated circuit capacitor and method of forming the same
US11545485B2 (en) * 2021-03-09 2023-01-03 Infineon Technologies Austria Ag Type III-V semiconductor substrate with monolithically integrated capacitor
US20230102318A1 (en) * 2021-09-24 2023-03-30 Intel Corporation Group iii-nitride semiconductor array with heterogeneous electrodes for radio frequency processing
WO2023241772A1 (en) * 2022-06-13 2023-12-21 Huawei Digital Power Technologies Co., Ltd. Semiconductor device and method
CN115440674B (zh) * 2022-09-23 2023-11-17 上海新微半导体有限公司 Hemt器件和电容器的集成结构及其集成方法、功率放大器
US12464799B2 (en) 2022-12-28 2025-11-04 Nxp Usa, Inc. Semiconductor device with a field plate having a recessed region and an overhanging portion and method of fabrication therefor
US20240222442A1 (en) * 2022-12-29 2024-07-04 Nxp Usa, Inc. Semiconductor device with a recessed field plate and method of fabrication therefor
US20250006802A1 (en) * 2023-06-29 2025-01-02 Nxp Usa, Inc. Transistors with recessed field plates and methods of fabrication thereof
US12433000B1 (en) 2024-11-13 2025-09-30 Globalfoundries U.S. Inc. Field plate structure to reduce self-heating in transistor and related method

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7960810B2 (en) * 2006-09-05 2011-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with reliable high-voltage gate oxide and method of manufacture thereof
US7985986B2 (en) * 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
US7898004B2 (en) * 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
US8390000B2 (en) * 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
KR101490726B1 (ko) * 2009-10-21 2015-02-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8389977B2 (en) * 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
JP5866773B2 (ja) * 2011-02-25 2016-02-17 富士通株式会社 化合物半導体装置及びその製造方法
US8901604B2 (en) * 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
JP2013157407A (ja) * 2012-01-27 2013-08-15 Fujitsu Semiconductor Ltd 化合物半導体装置及びその製造方法
JP5659182B2 (ja) * 2012-03-23 2015-01-28 株式会社東芝 窒化物半導体素子
US20150255547A1 (en) * 2012-03-29 2015-09-10 Agency For Science, Technology And Research III-Nitride High Electron Mobility Transistor Structures and Methods for Fabrication of Same
US20140001479A1 (en) * 2012-06-29 2014-01-02 Power Integrations, Inc. Switching device with charge distribution structure
JP6048026B2 (ja) * 2012-09-20 2016-12-21 富士通株式会社 電源回路及び電源装置
JP2014072379A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP6085442B2 (ja) * 2012-09-28 2017-02-22 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
KR101919422B1 (ko) * 2012-09-28 2019-02-08 삼성전자주식회사 질화물 반도체 기반의 파워 변환 장치
JP6211804B2 (ja) * 2013-05-30 2017-10-11 トランスフォーム・ジャパン株式会社 半導体装置
US9755059B2 (en) * 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
US9685345B2 (en) * 2013-11-19 2017-06-20 Nxp Usa, Inc. Semiconductor devices with integrated Schottky diodes and methods of fabrication
US9343562B2 (en) * 2013-12-06 2016-05-17 Infineon Technologies Americas Corp. Dual-gated group III-V merged transistor
JP2015173237A (ja) * 2014-03-12 2015-10-01 株式会社東芝 半導体装置
CN105280695A (zh) * 2014-06-06 2016-01-27 台达电子工业股份有限公司 半导体装置与其的制造方法
JP6347685B2 (ja) * 2014-07-08 2018-06-27 ルネサスエレクトロニクス株式会社 半導体装置
US9960154B2 (en) 2014-09-19 2018-05-01 Navitas Semiconductor, Inc. GaN structures

Also Published As

Publication number Publication date
US20160086938A1 (en) 2016-03-24
TW201618276A (zh) 2016-05-16
US10446542B1 (en) 2019-10-15
TWI767726B (zh) 2022-06-11
TWI731841B (zh) 2021-07-01
US9960154B2 (en) 2018-05-01

Similar Documents

Publication Publication Date Title
US10446542B1 (en) GaN structures
US10600674B2 (en) Semiconductor devices with back surface isolation
US12457765B2 (en) Normally-off transistor with reduced on-state resistance and manufacturing method
US9502524B2 (en) Compound semiconductor device having gallium nitride gate structures
JP7065329B2 (ja) 窒化物半導体装置及びその製造方法
TWI258798B (en) III-nitride device passivation and method
JP6251071B2 (ja) 半導体装置
JP6280796B2 (ja) ショットキーダイオードおよび高電子移動度トランジスタを備えた半導体デバイスの製造方法
JP5561371B2 (ja) 半導体装置及びその製造方法
US10868164B2 (en) Nitride semiconductor device
JP5524462B2 (ja) 半導体装置
CN103887334B (zh) GaN高电子迁移率晶体管和GaN二极管
US10461161B1 (en) GaN device with floating field plates
JP2010040814A5 (zh)
JP2009111426A (ja) Ｉｉｉ族窒化物モノリシックパワーｉｃの構造及びその製造方法
KR20200144496A (ko) 반도체 장치 및 웨이퍼 제조 방법
US20250070044A1 (en) Vertical Semiconductor Devices with Deep Well Region for Radiation Hardening
JP2014110311A (ja) 半導体装置
CN205140988U (zh) 半导体器件
KR102127443B1 (ko) 전력 반도체 소자
JP2006278768A (ja) 半導体装置