[go: up one dir, main page]

TW202135472A - 時脈資料回復裝置與時脈資料回復方法 - Google Patents

時脈資料回復裝置與時脈資料回復方法 Download PDF

Info

Publication number
TW202135472A
TW202135472A TW109108339A TW109108339A TW202135472A TW 202135472 A TW202135472 A TW 202135472A TW 109108339 A TW109108339 A TW 109108339A TW 109108339 A TW109108339 A TW 109108339A TW 202135472 A TW202135472 A TW 202135472A
Authority
TW
Taiwan
Prior art keywords
signal
circuit
clock
digital
adjustment
Prior art date
Application number
TW109108339A
Other languages
English (en)
Other versions
TWI715462B (zh
Inventor
婁佳寧
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Application granted granted Critical
Publication of TWI715462B publication Critical patent/TWI715462B/zh
Publication of TW202135472A publication Critical patent/TW202135472A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0994—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising an accumulator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

時脈資料回復裝置包含相位偵測器電路系統、類比調變電路系統、串列轉並行電路、數位調變電路系統以及振盪器電路。相位偵測器電路系統根據第一時脈訊號與第二時脈訊號偵測資料訊號，以產生上數訊號與下數訊號。類比調變電路系統根據上數訊號與下數訊號產生第一調整訊號。串列轉並行電路根據上數訊號產生第一控制訊號，並根據下數訊號產生第二控制訊號。數位調變電路系統根據第一控制訊號與第二控制訊號產生數位碼，並根據數位碼產生第二調整訊號。振盪器電路根據第一調整訊號與第二調整訊號產生第一時脈訊號與第二時脈訊號。

Description

時脈資料回復裝置與時脈資料回復方法
本案是關於時脈資料回復裝置，更明確地說，是關於採用類比電路與數位電路之混合控制的時脈資料回復裝置與時脈資料回復方法。
由於製程技術快速發展，而使積體電路之操作速度有了大幅的提昇。在高速傳輸的通訊系統中，時脈資料回復（Clock and Data Recovery, CDR）電路常被用來確保可以正確地讀取所傳輸的輸入資料。在現有技術中，CDR電路會以全類比電路或全數位電路實施。若以全類比電路實施，CDR電路會使用較大容值的電容。如此，CDR電路會出現漏電流使得效能下降，且較大的電容將耗費較多的電路面積。若以全數位電路實施，CDR電路會因為時序延遲等限制而具有追蹤相位能力不佳等問題。
於一些實施例中，時脈資料回復裝置包含相位偵測器電路系統、類比調變電路系統、串列轉並行電路、數位調變電路系統以及振盪器電路。相位偵測器電路系統用以根據第一時脈訊號與第二時脈訊號偵測資料訊號，以產生上數訊號與下數訊號。類比調變電路系統用以根據上數訊號與下數訊號產生第一調整訊號。串列轉並行電路用以根據上數訊號產生第一控制訊號，並根據下數訊號產生第二控制訊號。數位調變電路系統用以根據第一控制訊號與第二控制訊號產生一數位碼，並根據數位碼產生第二調整訊號。振盪器電路用以根據第一調整訊號與第二調整訊號產生第一時脈訊號與第二時脈訊號。
於一些實施例中，時脈資料回復方法包含下列操作：根據第一時脈訊號與第二時脈訊號偵測資料訊號，以產生上數訊號與下數訊號；藉由類比調變電路系統根據上數訊號與下數訊號產生第一調整訊號；根據上數訊號產生第一控制訊號，並根據下數訊號產生第二控制訊號；藉由數位調變電路系統根據第一控制訊號與第二控制訊號產生數位碼，並根據數位碼產生第二調整訊號；以及根據第一調整訊號與第二調整訊號產生第一時脈訊號與第二時脈訊號。
有關本案的特徵、實作與功效，茲配合圖式作詳細說明如下。
本文所使用的所有詞彙具有其通常的意涵。上述之詞彙在普遍常用之字典中之定義，在本案的內容中包含任一於此討論的詞彙之使用例子僅為示例，不應限制到本案之範圍與意涵。同樣地，本案亦不僅以於此說明書所示出的各種實施例為限。
關於本文中所使用之『耦接』或『連接』，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，亦可指二或多個元件相互操作或動作。如本文所用，用語『電路系統（circuitry）』可為由至少一電路（circuit）所形成的單一系統，且用語『電路』可為由至少一個電晶體與/或至少一個主被動元件按一定方式連接以處理訊號的裝置。
如本文所用，用語『與/或』包含了列出的關聯項目中的一個或多個的任何組合。在本文中，使用第一、第二與第三等等之詞彙，是用於描述並辨別各個元件。因此，在本文中的第一元件也可被稱為第二元件，而不脫離本案的本意。為易於理解，於各圖式中的類似元件將被指定為相同標號。
圖1為根據本案一些實施例示出一種時脈資料回復（clock and data recovery, CDR）裝置100的示意圖。CDR裝置100採用類比電路與數位電路之混合控制來調整時脈訊號CKI與時脈訊號CKQ，以提升效能與節省電路面積。
CDR裝置100包含相位偵測電路系統110、類比調變電路系統120、串列轉並行電路130、數位調變電路系統140以及振盪器電路150。於一些實施例中，相位偵測電路系統110根據時脈訊號CKI與時脈訊號CKQ偵測資料訊號SD，以產生上數訊號SUP與下數訊號SDW。於一些實施例中，相位偵測電路系統110可由二元（bang-bang）相位偵測器電路實施。舉例來說，相位偵測電路系統110包含資料取樣電路112、邊緣取樣電路114以及相位偵測器電路116。資料取樣電路112根據時脈訊號CKI對資料訊號SD取樣以產生資料取樣DS。邊緣取樣電路114根據時脈訊號CKQ對資料訊號SD取樣以產生邊緣取樣ES。時脈訊號CKI與時脈訊號CKQ之間的相位差設置為90度。相位偵測器電路116可分析資料取樣DS與邊緣取樣ES之間的相位差，以產生上數訊號SUP與下數訊號SDW。
類比調變電路系統120根據上數訊號SUP與下數訊號SDW產生調整訊號SA1。於一些實施例中，類比調變電路系統120操作為CDR裝置100中的比例控制（proportional control ）路徑。串列轉並行電路130根據上數訊號SUP產生具有M+1位元（即[M:0]）的控制訊號BUP，並根據下數訊號SDW產生具有M+1位元的控制訊號BDW，其中M為大於或等於1的正整數。於一些實施例中，串列轉並行電路130用以降低上數訊號SUP以及下數訊號SDW之速度。於一些實施例中，串列轉並行電路130可由解多工器電路實施，但本案並不以此為限。於一些實施例中，若數位調變電路系統140的速度足夠快，上數訊號SUP與下數訊號SDW可直接輸入至數位調變電路系統140（即可不使用串列轉並行電路130）。
數位調變電路系統140根據控制訊號BUP以及控制訊號BDW產生數位碼（如圖2中的數位碼E1），並根據此數位碼產生調整訊號SA2。於一些實施例中，數位調變電路系統140操作為CDR裝置100的積分路徑。振盪器電路150產生時脈訊號CKI與時脈訊號CKQ，並根據調整訊號SA1與調整訊號SA2調整時脈訊號CKI與時脈訊號CKQ。於一些實施例中，如後圖3所示，數位調變電路系統140可包含電流式數位類比轉換器（digital to analog converter, DAC）電路。於此條件下，振盪器電路150為電流控制振盪器電路。於一些實施例中，如後圖4所示，數位調變電路系統140可包含電壓式DAC電路。於此條件下，振盪器電路150為電壓控制振盪器電路。
於一些相關技術中，CDR裝置使用全類比電路實施。於此些技術中，CDR裝置內的迴路濾波器需使用較大容值的電容。如此一來，將耗費較大的電路面積。另外，此電容可能會造成漏電流，使得電路效能降低。於另一些相關技術中，CDR裝置使用全數位電路實施。於此些技術中，由於數位電路之時序延遲，CDR裝置對相位變化之追蹤能力較弱。相較於上述技術，如先前所述，在本案一些實施例中，CDR裝置100採用類比調變電路系統120與數位調變電路系統140之混合控制，其中類比調變電路系統120操作為比例控制路徑且數位調變電路系統140操作為積分路徑。如此一來，CDR裝置100可結合類比電路與數位電路之優點，以在提高效能的同時節省一定的電路面積。
圖2為根據本案一些實施例示出圖1的數位調變電路系統140的示意圖。數位調變電路系統140包含決策電路142、濾波器電路144、解碼器電路146以及DAC電路148。決策電路142根據控制訊號BDW與控制訊號BUP產生決策訊號D1。於一些實施例中，決策電路142可由數位訊號處理電路實施。於一些實施例中，決策電路142可比較控制訊號BUP中之預定邏輯值（例如可為邏輯值1）的個數與控制訊號BDW中之預定邏輯值的個數，以產生決策訊號D1。
舉例來說，控制訊號BUP的M+1位元中具有3個邏輯值1，且控制訊號BDW的M+1位元中具有1個邏輯值1。於此條件下，控制訊號BUP具有較多的邏輯值1，故決策電路142輸出具有值為1的決策訊號D1，以增加時脈訊號CLKI與時脈訊號CLKQ之頻率。於一例子中，控制訊號BUP的M+1位元中具有1個邏輯值1，且控制訊號BDW的M+1位元中具有3個邏輯值1。於此條件下，控制訊號BUP具有較少的邏輯值1，故決策電路142輸出具有值為-1的決策訊號D1，以降低時脈訊號CLKI與時脈訊號CLKQ之頻率。於又一例子中，控制訊號BUP的M+1位元中具有3個邏輯值1，且控制訊號BDW的M+1位元中具有3個邏輯值1。於此條件下，控制訊號BUP與控制訊號BDW具有相同個數的邏輯值1，故決策電路142輸出具有值為0的決策訊號D1，以維持時脈訊號CLKI與時脈訊號CLKQ之頻率。
濾波器電路144對決策訊號D1進行濾波以產生訊號F1。於一些實施例中，濾波器電路144操作為上/下數計數器電路。詳細而言，濾波器電路144在每個週期內對決策訊號D1進行累加。當累加值大於或等於K時，濾波器電路144遞增訊號F1的值。或者，當累加值小於或等於-K時，濾波器電路144遞減訊號F1的值。於一些實施例中，K用於設定濾波器電路144的增益，其中濾波器電路144的增益為1/K。解碼器電路146解碼訊號F1以產生具有N+1位元（即[N:0]）的數位碼E1。DAC電路148轉換數位碼E1為調整訊號SA2，其中N可為大於或等於0的整數。
圖3為根據本案一些實施例示出圖1之類比調變電路系統120與振盪器電路150以及圖2中之DAC電路148的示意圖。於此例中，類比調變電路系統120操作為電荷幫浦（charge pump）電路，其根據上數訊號SUP與下數訊號SDW調整節點N1之位準，以輸出調整訊號SA1。詳細而言，類比調變電路系統120包含電流源I1、電流源I2、開關SW1以及開關SW2。電流源I1耦接於提供電壓VDD的電壓源與開關SW1之間，且電流源I2耦接於開關SW2與提供參考電壓（例如為地電壓GND）的電壓源之間。開關SW1之一端與開關SW2之一端耦接至節點N1。
若開關SW1根據上數訊號SUP導通，電流源I1之電流（相當於調整訊號SA1）可經由節點N1傳送至振盪器電路150（相當於對節點N1充電）。如此，振盪器電路150可產生頻率較快的時脈訊號CKI與時脈訊號CKQ。或者，若開關SW2根據下數訊號SDW導通，節點N1經由電流源I2放電，以降低流入振盪器電路150之電流（相當於調整訊號SA1）。如此，振盪器電路150可產生頻率較慢的時脈訊號CKI與時脈訊號CKQ。
DAC電路148為電流式DAC，其包含多個電流源I、…、電流源2N ­ I。電流源I根據數位碼E1的第1個位元（即E1[0]）導通。依此類推，電流源2N-2 ­ I根據數位碼E1的第N-1個位元（即E1[N-2]）導通。電流源2N-1 ­ I根據數位碼E1的第N個位元（即E1[N-1]）導通。電流源2N ­ I根據數位碼E1的第N+1個位元（即E1[N]）導通。因此，調整訊號SA2即為上述多個電流源中之導通者的電流總和。
於此例中，振盪器電路150為電流控制振盪器（current controlled oscillator, CCO）電路。於一些實施例中，CCO電路可為由電流鏡電路（未示出）驅動的反相器鏈電路（未示出），其中電流鏡電路可用於複製調整訊號SA1與調整訊號SA2之組合。類比調變電路系統120之輸出耦接至DAC電路148之輸出，以加總調整訊號SA1與調整訊號SA2（於此例中，控制訊號SA1與調整訊號SA2皆為電流訊號）。響應於調整訊號SA1與調整訊號SA2之總和，振盪器電路150可調整時脈訊號CLKQ與時脈訊號CLKI。例如，當調整訊號SA1與調整訊號SA2之總和越大，時脈訊號CLKQ與時脈訊號CLKI之頻率越高。或者，當調整訊號SA1與調整訊號SA2之總和越小，時脈訊號CLKQ與時脈訊號CLKI之頻率越低。
圖4為根據本案一些實施例示出圖1之類比調變電路系統120與振盪器電路150以及圖2中之DAC電路148的示意圖。相較於圖3，於此例中，DAC電路148為電壓式DAC電路。例如，DAC電路148可由電阻分壓器（未示出）、多個開關（未示出）以及緩衝器（未示出）實施。多個開關可響應於數位碼E1導通，以使電阻分壓器產生對應於數位碼E1的類比電壓。緩衝器可輸出此類比電壓為調整訊號SA2。上述關於電壓式DAC電路之實施方式用於示例，且本案並不以此為限。各種類型的電壓式DAC電路皆為本案所涵蓋的範圍。
再者，相較於圖3，類比調變電路系統120更包含電阻R。電阻R的一端耦接至節點N1，且電阻R的另一端接收參考電壓VREF（例如可為（但不限於）0.5伏特）。如此，電阻R可將圖3中的調整訊號SA1轉換為電壓訊號。於此例中，振盪器電路150為電壓控制振盪器（voltage controlled oscillator, VCO）電路。於一些實施例中，VCO電路可包含多個電感電容槽（LC tank），以根據調整訊號SA1與調整訊號SA2調整時脈訊號CLKQ與時脈訊號CLKI。舉例來說，一部分的電感電容槽設定由調整訊號SA1控制，且另一部分的電感電容槽設定由調整訊號SA2控制。如此，振盪器電路150可響應於調整訊號SA1與調整訊號SA2之一組合產生時脈訊號CKI與時脈訊號CKQ。上述關於VCO電路的實施方式用於示例，且本案並不以此為限。
圖5為根據本案一些實施例示出的一種CDR方法500的流程圖。於一些實施例中，CDR方法500可由（但不限於）圖1的CDR裝置100執行。
於操作S510，根據第一時脈訊號與第二時脈訊號偵測資料訊號，以產生上數訊號與下數訊號。
於操作S520，藉由類比調變電路系統根據上數訊號與下數訊號產生第一調整訊號。
於操作S530，藉由數位調變電路系統根據第一控制訊號與第二控制訊號產生數位碼，並根據數位碼產生第二調整訊號。
於操作S540，根據第一調整訊號與第二調整訊號產生第一時脈訊號與第二時脈訊號。
上述操作S510、S520、S530以及S540之說明可參照前述各個實施例，故不重複贅述。上述CDR方法500的多個操作僅為示例，並非限定需依照此示例中的順序執行。在不違背本案的各實施例的操作方式與範圍下，在CDR方法500下的各種操作當可適當地增加、替換、省略或以不同順序執行。
綜上所述，本案一些實施例所提供的CDR裝置與CDR方法可使用類比電路與數位電路之混合控制來調整時脈訊號。如此一來，可在提升電路效能的同時節省電路面積。
雖然本案之實施例如上所述，然而該些實施例並非用來限定本案，本技術領域具有通常知識者可依據本案之明示或隱含之內容對本案之技術特徵施以變化，凡此種變化均可能屬於本案所尋求之專利保護範疇，換言之，本案之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
100:時脈資料回復裝置 110:相位偵測電路系統 112:資料取樣電路 114:邊緣取樣電路 116:相位偵測器電路 120:類比調變電路系統 130:串列轉並行電路 140:數位調變電路系統 150:振盪器電路 BUP,BDW:控制訊號 CKI,CKQ:時脈訊號 DS:資料取樣 ES:邊緣取樣 SA1,SA2:調整訊號 SD:資料訊號 SDW:下數訊號 SUP:上數訊號 [M:0]:位元 142:決策電路 144:濾波器電路 146:解碼器電路 148:數位類比轉換器電路 D1:決策訊號 E1:數位碼 F1:訊號 GND:地電壓 I1,I2,I,2N-2 I,2N-1 I,2N I:電流源 N1:節點 SW1,SW2:開關 VDD:電壓 [N:0]:位元 R:電阻 VREF:參考電壓 500:時脈資料回復方法 S510,S520,S530,S540:操作
［圖1］為根據本案一些實施例示出一種時脈資料回復裝置的示意圖； ［圖2］為根據本案一些實施例示出圖1的數位調變電路系統的示意圖； ［圖3］為根據本案一些實施例示出圖1之類比調變電路系統與振盪器電路以及圖2中之數位類比轉換器電路的示意圖； ［圖4］為根據本案一些實施例示出圖1之類比調變電路系統與振盪器電路以及圖2中之數位類比轉換器電路的示意圖；以及 ［圖5］為根據本案一些實施例示出一種時脈資料回復方法的流程圖。
100:時脈資料回復裝置
110:相位偵測電路系統
112:資料取樣電路
114:邊緣取樣電路
116:相位偵測器電路
120:類比調變電路系統
130:串列轉並行電路
140:數位調變電路系統
150:振盪器電路
BUP,BDW:控制訊號
CKI,CKQ:時脈訊號
DS:資料取樣
ES:邊緣取樣
SA1,SA2:調整訊號
SD:資料訊號
SDW:下數訊號
SUP:上數訊號
[M：0]:位元

Claims (10)

  1. 一種時脈資料回復裝置，包含： 一相位偵測器電路系統，用以根據一第一時脈訊號與一第二時脈訊號偵測一資料訊號，以產生一上數訊號與一下數訊號； 一類比調變電路系統，用以根據該上數訊號與該下數訊號產生一第一調整訊號； 一串列轉並行電路，用以根據該上數訊號產生一第一控制訊號，並根據該下數訊號產生一第二控制訊號； 一數位調變電路系統，用以根據該第一控制訊號與該第二控制訊號產生一數位碼，並根據該數位碼產生一第二調整訊號；以及 一振盪器電路，用以根據該第一調整訊號與該第二調整訊號產生該第一時脈訊號與該第二時脈訊號。
  2. 如申請專利範圍第1項所述之時脈資料回復裝置，其中該類比調變電路系統操作為一比例控制路徑，且該數位調變電路系統操作為一積分路徑。
  3. 如申請專利範圍第1項所述之時脈資料回復裝置，其中該類比調變電路系統包含： 一電荷幫浦電路，用以根據該上數訊號與該下數訊號調整一節點的一位準，以輸出該第一調整訊號。
  4. 如申請專利範圍第3項所述之時脈資料回復裝置，其中若該振盪器電路為一電壓控制振盪器電路，該類比調變電路系統更包含： 一電阻，其中該電阻的一第一端耦接至該節點，且該電阻的一第二端用以接收一參考電壓。
  5. 如申請專利範圍第1項所述之時脈資料回復裝置，其中該數位調變電路系統包含： 一決策電路，用以根據該第一控制訊號與該第二控制訊號產生一決策訊號； 一濾波器電路，用以對該決策訊號濾波，以產生一第一訊號； 一解碼器電路，用以解碼該第一訊號以產生該數位碼；以及 一數位類比轉換器電路，用以轉換該數位碼為該第二調整訊號。
  6. 如申請專利範圍第5項所述之時脈資料回復裝置，其中該數位類比轉換器電路為一電流式數位類比轉換器電路，該振盪器電路為一電流控制振盪器電路，且該電流控制振盪器電路根據該第一調整訊號與該第二調整訊號之一總和產生該第一時脈訊號與該第二時脈訊號。
  7. 如申請專利範圍第5項所述之時脈資料回復裝置，其中該數位類比轉換器電路為一電壓式數位類比轉換器電路，該振盪器電路為一電壓控制振盪器電路，且該電壓控制振盪器電路根據該第一調整訊號與該第二調整訊號之一組合產生該第一時脈訊號與該第二時脈訊號。
  8. 如申請專利範圍第5項所述之時脈資料回復裝置，其中該決策電路用以比較該第一控制訊號中之一預定邏輯值的個數與該第二控制訊號中之該預定邏輯值的個數，以產生該決策訊號。
  9. 一種時脈資料回復方法，包含： 根據一第一時脈訊號與一第二時脈訊號偵測一資料訊號，以產生一上數訊號與一下數訊號； 藉由一類比調變電路系統根據該上數訊號與該下數訊號產生一第一調整訊號； 根據該上數訊號產生一第一控制訊號，並根據該下數訊號產生一第二控制訊號； 藉由一數位調變電路系統根據該第一控制訊號與該第二控制訊號產生一數位碼，並根據該數位碼產生一第二調整訊號；以及 根據該第一調整訊號與該第二調整訊號產生該第一時脈訊號與該第二時脈訊號。
  10. 如申請專利範圍第9項所述之時脈資料回復方法，其中藉由該數位調變電路系統根據該第一控制訊號與該第二控制訊號產生該數位碼，並根據該數位碼產生該第二調整訊號包含： 根據該第一控制訊號與該第二控制訊號產生一決策訊號； 對該決策訊號濾波，以產生一第一訊號； 解碼該第一訊號以產生該數位碼；以及 轉換該數位碼為該第二調整訊號。
TW109108339A 2020-03-05 2020-03-13 時脈資料回復裝置與時脈資料回復方法 TWI715462B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010145534.9A CN113364452B (zh) 2020-03-05 2020-03-05 时钟数据恢复装置与时钟数据恢复方法
CN202010145534.9 2020-03-05

Publications (2)

Publication Number Publication Date
TWI715462B TWI715462B (zh) 2021-01-01
TW202135472A true TW202135472A (zh) 2021-09-16

Family

ID=75237285

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109108339A TWI715462B (zh) 2020-03-05 2020-03-13 時脈資料回復裝置與時脈資料回復方法

Country Status (3)

Country Link
US (1) US11115178B1 (zh)
CN (1) CN113364452B (zh)
TW (1) TWI715462B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111010169B (zh) * 2018-10-08 2024-01-19 中兴通讯股份有限公司 相位检测方法、装置、存储介质及电子装置
KR102733872B1 (ko) * 2022-08-26 2024-11-26 주식회사 실리콘마이터스 클럭 데이터 복원 장치
JP7581305B2 (ja) * 2022-11-29 2024-11-12 アンリツ株式会社 クロックリカバリ回路、誤り率測定装置、及び誤り率測定方法
US12476784B2 (en) * 2023-03-24 2025-11-18 Samsung Electronics Co., Ltd. System and method of clock and data recovery

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100335442B1 (ko) * 1999-05-26 2002-05-04 윤종용 디지털 클럭 복원 회로 및 방법
TWI229505B (en) * 2003-12-01 2005-03-11 Via Tech Inc Data recovery apparatus using a sampling clock with a half frequency of the data rate
US20060203939A1 (en) * 2005-03-11 2006-09-14 Realtek Semiconductor Corporation Method and apparatus for correcting duty cycle distortion
US7692501B2 (en) * 2007-09-14 2010-04-06 Intel Corporation Phase/frequency detector and charge pump architecture for referenceless clock and data recovery (CDR) applications
JP2012514370A (ja) * 2009-01-22 2012-06-21 グロネット システムズ，インク． デジタルクロック・データ復元機およびこれを適用したトランシーバー
JP5365323B2 (ja) * 2009-04-20 2013-12-11 ソニー株式会社 クロックデータリカバリ回路および逓倍クロック生成回路
US8284888B2 (en) * 2010-01-14 2012-10-09 Ian Kyles Frequency and phase acquisition of a clock and data recovery circuit without an external reference clock
US8804888B2 (en) * 2010-07-12 2014-08-12 Ensphere Solutions, Inc. Wide band clock data recovery
TWI519119B (zh) * 2014-04-17 2016-01-21 創意電子股份有限公司 時脈資料回復電路與方法
TWI535213B (zh) * 2014-10-15 2016-05-21 創意電子股份有限公司 時脈資料回復電路與方法
CN109450439B (zh) * 2015-04-23 2022-06-07 群联电子股份有限公司 时脉数据恢复电路模块、存储器存储装置及相位锁定方法
US9832009B2 (en) * 2015-07-28 2017-11-28 Rambus Inc. Collaborative clock and data recovery
CN108282162B (zh) * 2017-01-06 2021-08-31 联咏科技股份有限公司 抖动容限提高的时钟和数据恢复电路
WO2019049524A1 (ja) * 2017-09-11 2019-03-14 ソニーセミコンダクタソリューションズ株式会社 データ受信装置及びデータ送受信装置

Also Published As

Publication number Publication date
US20210281389A1 (en) 2021-09-09
US11115178B1 (en) 2021-09-07
CN113364452A (zh) 2021-09-07
TWI715462B (zh) 2021-01-01
CN113364452B (zh) 2024-07-12

Similar Documents

Publication Publication Date Title
TWI715462B (zh) 時脈資料回復裝置與時脈資料回復方法
CN1893331B (zh) 时钟数据回复器与方法
US7176763B2 (en) Phase-locked loop integrated circuits having fast phase locking characteristics
US5012142A (en) Differential controlled delay elements and skew correcting detector for delay-locked loops and the like
US8373460B2 (en) Dual loop phase locked loop with low voltage-controlled oscillator gain
US8063678B2 (en) Charge pump for phase locked loop
US8019022B2 (en) Jitter-tolerance-enhanced CDR using a GDCO-based phase detector
CN103297042A (zh) 一种可快速锁定的电荷泵锁相环电路
US20180183444A1 (en) Compact high speed duty cycle corrector
CN105071799A (zh) 一种采用新型错误锁定检测电路的延迟锁相环
CN104065380A (zh) 锁相环以及时钟和数据恢复电路
US20230344434A1 (en) Automatic Hybrid Oscillator Gain Adjustor Circuit
US7012473B1 (en) Current steering charge pump having three parallel current paths preventing the current sources and sinks to turn off and on
US6472914B2 (en) Process independent ultralow charge pump
US6157691A (en) Fully integrated phase-locked loop with resistor-less loop filer
CN101931401B (zh) 应用于锁相环的鉴相鉴频器和电荷泵组合电路结构
US6721380B2 (en) Fully differential CMOS phase-locked loop
CN101826868B (zh) 含无死区鉴频器的电荷泵型锁相环电路
CN111147071A (zh) 一种应用于时钟数据恢复电路的比例通路增益调节器
WO2023124557A1 (zh) 锁相环电路、控制方法、电荷泵及芯片
US9391626B2 (en) Capacitive load PLL with calibration loop
TW201332296A (zh) 差動電荷泵電路
US7266172B2 (en) Fully differential CMOS phase-locked loop
CN101098140A (zh) 快速锁定的鉴频鉴相器
US7409027B1 (en) System and method for recovering a clock using a reduced rate linear phase detector and voltage controlled oscillator